JP2003255849A - フラットパネルディスプレイ - Google Patents
フラットパネルディスプレイInfo
- Publication number
- JP2003255849A JP2003255849A JP2002054854A JP2002054854A JP2003255849A JP 2003255849 A JP2003255849 A JP 2003255849A JP 2002054854 A JP2002054854 A JP 2002054854A JP 2002054854 A JP2002054854 A JP 2002054854A JP 2003255849 A JP2003255849 A JP 2003255849A
- Authority
- JP
- Japan
- Prior art keywords
- drive
- wirings
- auxiliary wiring
- conductive particles
- flat panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 異方性導電接着材を用いて駆動ＩＣを実装し
たフラットパネルディスプレイにおいて、表示品質を適
切なものとしつつ、駆動ＩＣの接続不良やショートを抑
制する。 【解決手段】 主面４０ａから突出したバンプ電極４０
ｂを有する駆動ＩＣ４０と、駆動ＩＣ４０に接続された
第１および第２配線４１，４２と、第１および第２配線
４１，４２に積層形成された補助配線４７と、を備えた
フラットパネルディスプレイ１において、絶縁成分４４
内に導電粒子４５を分散させた異方性導電接着材４６に
より、駆動ＩＣ４０を配線４１，４２に接続し、補助配
線４７の接続部４７ａにおける凸部と凹部との高さの差
Ｈ１を、導電粒子４５の径Ｄの２／３以下、好ましくは
１／３以下とした。好ましくは接合部４７ａの最大高さ
（厚み）Ｈ２は、導電粒子４５の径Ｄの２／３以下、さ
らに好ましくは１／３以下とする。
たフラットパネルディスプレイにおいて、表示品質を適
切なものとしつつ、駆動ＩＣの接続不良やショートを抑
制する。 【解決手段】 主面４０ａから突出したバンプ電極４０
ｂを有する駆動ＩＣ４０と、駆動ＩＣ４０に接続された
第１および第２配線４１，４２と、第１および第２配線
４１，４２に積層形成された補助配線４７と、を備えた
フラットパネルディスプレイ１において、絶縁成分４４
内に導電粒子４５を分散させた異方性導電接着材４６に
より、駆動ＩＣ４０を配線４１，４２に接続し、補助配
線４７の接続部４７ａにおける凸部と凹部との高さの差
Ｈ１を、導電粒子４５の径Ｄの２／３以下、好ましくは
１／３以下とした。好ましくは接合部４７ａの最大高さ
（厚み）Ｈ２は、導電粒子４５の径Ｄの２／３以下、さ
らに好ましくは１／３以下とする。
Description
【０００１】
【発明の属する技術分野】本願発明は、液晶表示装置、
ＬＥＤ表示装置、有機ＥＬあるいは無機ＥＬ表示装置な
どのようなフラットパネルディスプレイに関する。
ＬＥＤ表示装置、有機ＥＬあるいは無機ＥＬ表示装置な
どのようなフラットパネルディスプレイに関する。
【０００２】
【従来の技術】フラットパネルディスプレイの一例とし
て、たとえば図７に示した液晶表示装置が挙げられる。
この液晶表示装置９は、一対の基板９０，９１の間に液
晶（図示略）を保持したものであり、表示領域９２およ
び非表示領域９３を有している。表示領域９２には複数
の画素（図示略）がマトリックス状に配置されている一
方、非表示領域９３には各画素での光透過・非透過を選
択するための駆動ＩＣ９４が実装されている。この駆動
ＩＣ９４は、たとえば複数の画素を構成するデータ線お
よび走査線に対して、複数の配線９５を介して導通して
いる。駆動ＩＣ９４に対しては、複数の配線９６および
フレキシブルケーブル９７を介して、画像信号や電力な
どが供給される。
て、たとえば図７に示した液晶表示装置が挙げられる。
この液晶表示装置９は、一対の基板９０，９１の間に液
晶（図示略）を保持したものであり、表示領域９２およ
び非表示領域９３を有している。表示領域９２には複数
の画素（図示略）がマトリックス状に配置されている一
方、非表示領域９３には各画素での光透過・非透過を選
択するための駆動ＩＣ９４が実装されている。この駆動
ＩＣ９４は、たとえば複数の画素を構成するデータ線お
よび走査線に対して、複数の配線９５を介して導通して
いる。駆動ＩＣ９４に対しては、複数の配線９６および
フレキシブルケーブル９７を介して、画像信号や電力な
どが供給される。
【０００３】駆動ＩＣ９４は、たとえば絶縁樹脂９９ａ
中に導電粒子９９ｂを分散させた異方性導電接着材９９
を用いて配線９５，９６と接続される（図８（ａ）参
照）。一方、配線９５，９６は、たとえばデータ線や走
査線とともにＩＴＯにより形成されるため、この場合に
は、配線９５，９６が比較的に高抵抗となる。そのた
め、電流が流れる配線（たとえば接地配線、電力供給配
線、昇圧配線など）では、電圧降下を起こし、あるいは
電流が十分に供給されずに、駆動ＩＣ９４によって各画
素を適切に制御できない結果、表示品位の低下を招くこ
とがある。このような不具合に対応すべく、特開平４−
１７０５２４号公報や特開平１１−５２４０５号公報に
は、配線９５，９６上に補助配線（本願の図８（ａ）〜
（ｃ）の符号９８参照）を設けることが提案されてい
る。
中に導電粒子９９ｂを分散させた異方性導電接着材９９
を用いて配線９５，９６と接続される（図８（ａ）参
照）。一方、配線９５，９６は、たとえばデータ線や走
査線とともにＩＴＯにより形成されるため、この場合に
は、配線９５，９６が比較的に高抵抗となる。そのた
め、電流が流れる配線（たとえば接地配線、電力供給配
線、昇圧配線など）では、電圧降下を起こし、あるいは
電流が十分に供給されずに、駆動ＩＣ９４によって各画
素を適切に制御できない結果、表示品位の低下を招くこ
とがある。このような不具合に対応すべく、特開平４−
１７０５２４号公報や特開平１１−５２４０５号公報に
は、配線９５，９６上に補助配線（本願の図８（ａ）〜
（ｃ）の符号９８参照）を設けることが提案されてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、異方性
導電接着材を用いて駆動ＩＣ９４を実装する構成におい
ては、配線９５，９６上に補助配線を設ければ、導電粒
子の圧縮不足によって駆動ＩＣ９４と配線９５，９６と
の間に接続不良が生じ、あるいは駆動ＩＣ９４と配線９
５，９６との間がショートしてしまうといった不具合が
生じる。
導電接着材を用いて駆動ＩＣ９４を実装する構成におい
ては、配線９５，９６上に補助配線を設ければ、導電粒
子の圧縮不足によって駆動ＩＣ９４と配線９５，９６と
の間に接続不良が生じ、あるいは駆動ＩＣ９４と配線９
５，９６との間がショートしてしまうといった不具合が
生じる。
【０００５】本願発明は、このような事情のもとに考え
だされたものであって、異方性導電接着材を用いて駆動
ＩＣを実装したフラットパネルディスプレイにおいて、
表示品質を適切なものとしつつ、駆動ＩＣの接続不良や
ショートを抑制することをその課題としている。
だされたものであって、異方性導電接着材を用いて駆動
ＩＣを実装したフラットパネルディスプレイにおいて、
表示品質を適切なものとしつつ、駆動ＩＣの接続不良や
ショートを抑制することをその課題としている。
【０００６】
【発明の開示】本願発明者らは、上記した課題を解決す
べく鋭意検討した結果、上述した接続不良やショート
は、図８（ａ）〜（ｃ）を参照して次に説明する３つの
理由のいずれかにより生じることを見出した。なお、図
８（ａ）〜（ｃ）は、図７のVIII−VIII線に沿う断面に
相当する断面図である。
べく鋭意検討した結果、上述した接続不良やショート
は、図８（ａ）〜（ｃ）を参照して次に説明する３つの
理由のいずれかにより生じることを見出した。なお、図
８（ａ）〜（ｃ）は、図７のVIII−VIII線に沿う断面に
相当する断面図である。
【０００７】第１は、図８（ａ）に示したように補助配
線９８の表面凹凸に起因する接続不良である。すなわ
ち、補助配線９８の表面の凹凸が比較的に大きい場合に
は、凹部内に入り込んだ導電粒子９９ｂと凸部上に位置
する導電粒子９９ｂとではその高さ位置が異なったもの
となる。この場合には、凹部内に入り込んだ導電粒子９
９ｂを十分に圧縮できずに接続不良が生じてしまう。こ
のような接続不良は、導体粒子とバインダとを含む導電
ペーストを用いたスクリーン印刷により補助配線９８を
形成する場合において、導電ペーストの導体粒子の径が
相対的に大きくて、補助配線９８の表面に比較的に大き
な凹凸が形成される場合に起こりうるものである。
線９８の表面凹凸に起因する接続不良である。すなわ
ち、補助配線９８の表面の凹凸が比較的に大きい場合に
は、凹部内に入り込んだ導電粒子９９ｂと凸部上に位置
する導電粒子９９ｂとではその高さ位置が異なったもの
となる。この場合には、凹部内に入り込んだ導電粒子９
９ｂを十分に圧縮できずに接続不良が生じてしまう。こ
のような接続不良は、導体粒子とバインダとを含む導電
ペーストを用いたスクリーン印刷により補助配線９８を
形成する場合において、導電ペーストの導体粒子の径が
相対的に大きくて、補助配線９８の表面に比較的に大き
な凹凸が形成される場合に起こりうるものである。
【０００８】第２は、図８（ｂ）に示したように、特定
の配線（同図では符号９６の配線）にのみ補助配線９８
が形成された場合に生じる接続不良である。上述したよ
うに、補助配線９８は、接地配線、電力供給配線、昇圧
配線などでの電圧降下を抑制するために設けられる。こ
の目的からすれば、上記した配線９６にのみ選択的に補
助配線９８を設ければよいが、一部の配線９６にのみ補
助配線９８を設ければ、配線の厚みにバラツキが生じて
しまう。この場合に、補助配線９８の厚みが導電粒子の
径との関係において大きければ、補助配線９８が形成さ
れていない配線（図８（ｂ）では符号９５で表される配
線）と駆動ＩＣ９４との間を接続することができなくな
ってしまい、接続不良が生じる。
の配線（同図では符号９６の配線）にのみ補助配線９８
が形成された場合に生じる接続不良である。上述したよ
うに、補助配線９８は、接地配線、電力供給配線、昇圧
配線などでの電圧降下を抑制するために設けられる。こ
の目的からすれば、上記した配線９６にのみ選択的に補
助配線９８を設ければよいが、一部の配線９６にのみ補
助配線９８を設ければ、配線の厚みにバラツキが生じて
しまう。この場合に、補助配線９８の厚みが導電粒子の
径との関係において大きければ、補助配線９８が形成さ
れていない配線（図８（ｂ）では符号９５で表される配
線）と駆動ＩＣ９４との間を接続することができなくな
ってしまい、接続不良が生じる。
【０００９】第３は、図８（ｃ）に示したように駆動Ｉ
Ｃ９４と補助配線９８との間で生じるショートである。
すなわち、補助配線９８が駆動ＩＣ９４と配線９５，９
６との間の接続に関係していない場合において、補助配
線９８の端部が駆動ＩＣ９４の主面９４ａに近接してい
れば、駆動ＩＣ９４の主面９４ａと補助配線９８との間
に導電粒子９９ｂが介在してショートしてしまう。
Ｃ９４と補助配線９８との間で生じるショートである。
すなわち、補助配線９８が駆動ＩＣ９４と配線９５，９
６との間の接続に関係していない場合において、補助配
線９８の端部が駆動ＩＣ９４の主面９４ａに近接してい
れば、駆動ＩＣ９４の主面９４ａと補助配線９８との間
に導電粒子９９ｂが介在してショートしてしまう。
【００１０】このような原因の究明に基づき、本願発明
者らが試行錯誤を重ねた結果、補助配線の形成状態に応
じて、補助配線の厚みや表面の凹凸の程度、あるいは駆
動ＩＣと補助配線との位置関係を、導電粒子の径との関
係において適正化すれば、上述した不具合を解消できる
ことを見出し、本願発明をするに至った。
者らが試行錯誤を重ねた結果、補助配線の形成状態に応
じて、補助配線の厚みや表面の凹凸の程度、あるいは駆
動ＩＣと補助配線との位置関係を、導電粒子の径との関
係において適正化すれば、上述した不具合を解消できる
ことを見出し、本願発明をするに至った。
【００１１】すなわち、本願発明の第１の側面により提
供されるフラットパネルディスプレイは、複数の表示素
子と、これらの表示素子を駆動し、かつ主面から突出し
た複数のバンプ電極を有する駆動ＩＣと、上記複数の表
示素子と上記駆動ＩＣとの間を接続する複数の第１配線
と、上記複数の表示素子および駆動ＩＣを駆動するため
に必要な信号および電力を、上記駆動ＩＣに供給するた
めの複数の第２配線と、上記複数の第１および第２配線
に積層形成された補助配線と、を備えたフラットパネル
ディスプレイであって、上記駆動ＩＣは、絶縁成分内に
導電粒子を分散させた異方性導電接着材により、上記複
数の第１および第２配線に対して電気的に接続されてお
り、上記補助配線は、上記バンプ電極の直下領域に形成
された接合部を有しており、この接合部における凸部と
凹部との高さの差は、上記導電粒子の径の２／３以下で
あることを特徴としている。より好ましくは、接合部に
おける凸部と凹部との高さの差は、上記導電粒子の径の
１／３以下とされる。
供されるフラットパネルディスプレイは、複数の表示素
子と、これらの表示素子を駆動し、かつ主面から突出し
た複数のバンプ電極を有する駆動ＩＣと、上記複数の表
示素子と上記駆動ＩＣとの間を接続する複数の第１配線
と、上記複数の表示素子および駆動ＩＣを駆動するため
に必要な信号および電力を、上記駆動ＩＣに供給するた
めの複数の第２配線と、上記複数の第１および第２配線
に積層形成された補助配線と、を備えたフラットパネル
ディスプレイであって、上記駆動ＩＣは、絶縁成分内に
導電粒子を分散させた異方性導電接着材により、上記複
数の第１および第２配線に対して電気的に接続されてお
り、上記補助配線は、上記バンプ電極の直下領域に形成
された接合部を有しており、この接合部における凸部と
凹部との高さの差は、上記導電粒子の径の２／３以下で
あることを特徴としている。より好ましくは、接合部に
おける凸部と凹部との高さの差は、上記導電粒子の径の
１／３以下とされる。
【００１２】本願発明の第２の側面においては、複数の
表示素子と、これらの表示素子を駆動し、かつ主面から
突出した複数のバンプ電極を有する駆動ＩＣと、上記複
数の表示素子と上記駆動ＩＣとの間を接続する複数の第
１配線と、上記複数の表示素子および駆動ＩＣを駆動す
るために必要な信号および電力を、上記駆動ＩＣに供給
するための複数の第２配線と、上記複数の第１および第
２配線のうち、一部の配線に積層形成された補助配線
と、を備えたフラットパネルディスプレイであって、上
記駆動ＩＣは、絶縁成分内に導電粒子を分散させた異方
性導電接着材により、上記複数の第１および第２配線に
対して電気的に接続されており、上記補助配線は、上記
バンプ電極の直下領域に形成された接合部を有してお
り、この接合部の最大高さは、上記導電粒子の径の２／
３以下であることを特徴とする、フラットパネルディス
プレイが提供される。より好ましくは、接合部の最大高
さは、上記導電粒子の径の１／３以下とされる。
表示素子と、これらの表示素子を駆動し、かつ主面から
突出した複数のバンプ電極を有する駆動ＩＣと、上記複
数の表示素子と上記駆動ＩＣとの間を接続する複数の第
１配線と、上記複数の表示素子および駆動ＩＣを駆動す
るために必要な信号および電力を、上記駆動ＩＣに供給
するための複数の第２配線と、上記複数の第１および第
２配線のうち、一部の配線に積層形成された補助配線
と、を備えたフラットパネルディスプレイであって、上
記駆動ＩＣは、絶縁成分内に導電粒子を分散させた異方
性導電接着材により、上記複数の第１および第２配線に
対して電気的に接続されており、上記補助配線は、上記
バンプ電極の直下領域に形成された接合部を有してお
り、この接合部の最大高さは、上記導電粒子の径の２／
３以下であることを特徴とする、フラットパネルディス
プレイが提供される。より好ましくは、接合部の最大高
さは、上記導電粒子の径の１／３以下とされる。
【００１３】好ましい実施の形態においては、上記接合
部における凸部と凹部との高さの差は、上記導電粒子の
径の２／３以下とされている。より好ましくは、接合部
における凸部と凹部との高さの差は、上記導電粒子の径
の１／３以下とされる。
部における凸部と凹部との高さの差は、上記導電粒子の
径の２／３以下とされている。より好ましくは、接合部
における凸部と凹部との高さの差は、上記導電粒子の径
の１／３以下とされる。
【００１４】本願発明の第３の側面においては、複数の
表示素子と、これらの表示素子を駆動し、かつ主面から
突出した複数のバンプ電極を有する駆動ＩＣと、上記複
数の表示素子と上記駆動ＩＣとの間を接続する複数の第
１配線と、上記複数の表示素子および駆動ＩＣを駆動す
るために必要な信号および電力を、上記駆動ＩＣに供給
するための複数の第２配線と、上記複数の第１および第
２配線のうち、少なくとも一部の配線に積層形成された
補助配線と、を備えたフラットパネルディスプレイであ
って、上記駆動ＩＣは、絶縁成分内に導電粒子を分散さ
せた異方性導電接着材により、上記複数の第１および第
２配線に対して電気的に接続されており、上記補助配線
は、上記バンプ電極の直下領域を避けて形成されてお
り、かつ、その最大厚みが下記数式３を満たすことを特
徴とする、フラットパネルディスプレイが提供される。
表示素子と、これらの表示素子を駆動し、かつ主面から
突出した複数のバンプ電極を有する駆動ＩＣと、上記複
数の表示素子と上記駆動ＩＣとの間を接続する複数の第
１配線と、上記複数の表示素子および駆動ＩＣを駆動す
るために必要な信号および電力を、上記駆動ＩＣに供給
するための複数の第２配線と、上記複数の第１および第
２配線のうち、少なくとも一部の配線に積層形成された
補助配線と、を備えたフラットパネルディスプレイであ
って、上記駆動ＩＣは、絶縁成分内に導電粒子を分散さ
せた異方性導電接着材により、上記複数の第１および第
２配線に対して電気的に接続されており、上記補助配線
は、上記バンプ電極の直下領域を避けて形成されてお
り、かつ、その最大厚みが下記数式３を満たすことを特
徴とする、フラットパネルディスプレイが提供される。
【００１５】
【数３】
【００１６】好ましくは、補助配線の最大厚みは、下記
数式４を満たすものとされる。
数式４を満たすものとされる。
【００１７】
【数４】
【００１８】本願発明の第４の側面においては、複数の
表示素子と、これらの表示素子を駆動し、かつ主面から
突出した複数のバンプ電極を有する駆動ＩＣと、上記複
数の表示素子と上記駆動ＩＣとの間を接続する複数の第
１配線と、上記複数の表示素子および駆動ＩＣを駆動す
るために必要な信号および電力を、上記駆動ＩＣに供給
するための複数の第２配線と、上記複数の第１および第
２配線のうち、少なくとも一部の配線に積層形成された
補助配線と、を備えたフラットパネルディスプレイであ
って、上記駆動ＩＣは、絶縁成分内に導電粒子を分散さ
せた異方性導電接着材により、上記複数の第１および第
２配線に対して電気的に接続されており、上記駆動ＩＣ
のエッジと上記補助配線のエッジとの間の最短距離は、
上記導電粒子の径の２倍以上であることを特徴する、フ
ラットパネルディスプレイが提供される。より好ましく
は、駆動ＩＣのエッジと補助配線のエッジとの間の最短
距離は、導電粒子の径の５倍以上とされる。
表示素子と、これらの表示素子を駆動し、かつ主面から
突出した複数のバンプ電極を有する駆動ＩＣと、上記複
数の表示素子と上記駆動ＩＣとの間を接続する複数の第
１配線と、上記複数の表示素子および駆動ＩＣを駆動す
るために必要な信号および電力を、上記駆動ＩＣに供給
するための複数の第２配線と、上記複数の第１および第
２配線のうち、少なくとも一部の配線に積層形成された
補助配線と、を備えたフラットパネルディスプレイであ
って、上記駆動ＩＣは、絶縁成分内に導電粒子を分散さ
せた異方性導電接着材により、上記複数の第１および第
２配線に対して電気的に接続されており、上記駆動ＩＣ
のエッジと上記補助配線のエッジとの間の最短距離は、
上記導電粒子の径の２倍以上であることを特徴する、フ
ラットパネルディスプレイが提供される。より好ましく
は、駆動ＩＣのエッジと補助配線のエッジとの間の最短
距離は、導電粒子の径の５倍以上とされる。
【００１９】なお、本明細書において「導電粒子の径」
という場合には、その径は重量平均粒径として測定した
ものをさすものとする。
という場合には、その径は重量平均粒径として測定した
ものをさすものとする。
【００２０】本願発明のその他の利点および特徴につい
ては、以下に行う発明の実施の形態の説明から、より明
らかとなるであろう。
ては、以下に行う発明の実施の形態の説明から、より明
らかとなるであろう。
【００２１】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図１および図２を参照して具体的に説明
する。図１は、本願発明に係る液晶表示装置（フラット
パネルディスプレイの一例）の全体斜視図であり、図２
は図１のII−II線に沿う断面図である。
形態について、図１および図２を参照して具体的に説明
する。図１は、本願発明に係る液晶表示装置（フラット
パネルディスプレイの一例）の全体斜視図であり、図２
は図１のII−II線に沿う断面図である。
【００２２】図１および図２に示した液晶表示装置１
は、第１および第２基板２Ａ，２Ｂの間に液晶２０を保
持したものであり、表示領域３および非表示領域４を有
している。第２基板２Ｂは、第１基板２Ａに対向し、か
つ第１基板２Ａの側方にその一部が突出している。表示
領域３は第１および第２基板２Ａ，２Ｂが相互に重なり
合う部分に設定されており、非表示領域４は第２基板２
Ｂにおける突出部分に設定されている。
は、第１および第２基板２Ａ，２Ｂの間に液晶２０を保
持したものであり、表示領域３および非表示領域４を有
している。第２基板２Ｂは、第１基板２Ａに対向し、か
つ第１基板２Ａの側方にその一部が突出している。表示
領域３は第１および第２基板２Ａ，２Ｂが相互に重なり
合う部分に設定されており、非表示領域４は第２基板２
Ｂにおける突出部分に設定されている。
【００２３】図２に良く表れているように、第１および
第２基板２Ａ，２Ｂの対向面２０ａ，２０ｂには、複数
の帯状電極２１ａ，２１ｂおよびこれらの帯状電極２１
ａ，２１ｂを覆う配向膜２２ａ，２２ｂが形成されてい
る。一方、第１および第２基板２Ａ，２Ｂの非対向面２
３ａ，２３ｂには、偏光膜２４ａ，２４ｂが形成されて
いる。複数の帯状電極２１ａと複数の帯状電極２１ｂと
は、図２から予想されるように相互に直交しており、こ
れらの交差部分が画素とされている。つまり、表示領域
３には、複数の画素がマトリックス状に配置され、パッ
シブ駆動が可能なように構成されている。このようにし
て第１および第２基板２Ａ，２Ｂに上記した要素を形成
することにより、第１および第２基板２Ａ，２Ｂが重な
り合う部分が表示領域３として設定されている。もちろ
ん、表示領域３は、アクティブ駆動が可能な構成であっ
てもよい。
第２基板２Ａ，２Ｂの対向面２０ａ，２０ｂには、複数
の帯状電極２１ａ，２１ｂおよびこれらの帯状電極２１
ａ，２１ｂを覆う配向膜２２ａ，２２ｂが形成されてい
る。一方、第１および第２基板２Ａ，２Ｂの非対向面２
３ａ，２３ｂには、偏光膜２４ａ，２４ｂが形成されて
いる。複数の帯状電極２１ａと複数の帯状電極２１ｂと
は、図２から予想されるように相互に直交しており、こ
れらの交差部分が画素とされている。つまり、表示領域
３には、複数の画素がマトリックス状に配置され、パッ
シブ駆動が可能なように構成されている。このようにし
て第１および第２基板２Ａ，２Ｂに上記した要素を形成
することにより、第１および第２基板２Ａ，２Ｂが重な
り合う部分が表示領域３として設定されている。もちろ
ん、表示領域３は、アクティブ駆動が可能な構成であっ
てもよい。
【００２４】非表示領域４には、図１および図２に示し
たように駆動ＩＣ４０が実装されている。この駆動ＩＣ
４０は、各画素での光透過・非透過を選択するためのも
のであり、複数の帯状電極２１ａ，２１ｂに対して、複
数の第１配線４１を介して導通している。駆動ＩＣ４０
に対しては、複数の第２配線４２を介してフレキシブル
ケーブル４３が接続されている。これにより、駆動ＩＣ
４０には、フレキシブルケーブル４３を介して画像信号
や電力などが供給される。
たように駆動ＩＣ４０が実装されている。この駆動ＩＣ
４０は、各画素での光透過・非透過を選択するためのも
のであり、複数の帯状電極２１ａ，２１ｂに対して、複
数の第１配線４１を介して導通している。駆動ＩＣ４０
に対しては、複数の第２配線４２を介してフレキシブル
ケーブル４３が接続されている。これにより、駆動ＩＣ
４０には、フレキシブルケーブル４３を介して画像信号
や電力などが供給される。
【００２５】駆動ＩＣ４０は、主面４０ａから突出して
バンプ電極４０ｂが形成されたものであり、絶縁樹脂４
４中に導電粒子４５を分散させた異方性導電接着材４６
を用いて配線４１，４２に接続されている。より具体的
には、駆動ＩＣ４０のバンプ電極４０ａと配線４１，４
２との間に導電粒子４５を圧縮状態で介在させ、この状
態を絶縁樹脂４４により固定することにより、駆動ＩＣ
４０が第２基板２Ｂに接着されている。
バンプ電極４０ｂが形成されたものであり、絶縁樹脂４
４中に導電粒子４５を分散させた異方性導電接着材４６
を用いて配線４１，４２に接続されている。より具体的
には、駆動ＩＣ４０のバンプ電極４０ａと配線４１，４
２との間に導電粒子４５を圧縮状態で介在させ、この状
態を絶縁樹脂４４により固定することにより、駆動ＩＣ
４０が第２基板２Ｂに接着されている。
【００２６】一方、複数の第１および第２配線４１，４
２の少なくとも一部の配線には、補助配線４７が設けら
れている（図３参照）。この補助配線４７は、電流が流
れる配線（たとえば接地配線、電力供給配線、昇圧配線
など）での電圧降下や電流の供給不足を低減し、駆動Ｉ
Ｃ４０によって各画素を適切に制御するとともに、表示
品位の低下を抑制するために設けられる。このような補
助配線４７は、たとえば導電ペーストを用いたスクリー
ン印刷、導電ペーストの転写印刷、めっき（たとえばＮ
ｉめっきやＮＩ／Ａｕめっき）、レジネートＡｕを用い
た焼付け、スパッタリング、真空蒸着、ＣＶＤなどの手
法により形成することができる。
２の少なくとも一部の配線には、補助配線４７が設けら
れている（図３参照）。この補助配線４７は、電流が流
れる配線（たとえば接地配線、電力供給配線、昇圧配線
など）での電圧降下や電流の供給不足を低減し、駆動Ｉ
Ｃ４０によって各画素を適切に制御するとともに、表示
品位の低下を抑制するために設けられる。このような補
助配線４７は、たとえば導電ペーストを用いたスクリー
ン印刷、導電ペーストの転写印刷、めっき（たとえばＮ
ｉめっきやＮＩ／Ａｕめっき）、レジネートＡｕを用い
た焼付け、スパッタリング、真空蒸着、ＣＶＤなどの手
法により形成することができる。
【００２７】補助配線４７はさらに、導電粒子４５や駆
動ＩＣ４０（バンプ電極４０ａを含む）との関係におい
て、次に説明する５つの条件（１）〜（５）のうちのい
ずれか１つの条件を満たすように形成される。
動ＩＣ４０（バンプ電極４０ａを含む）との関係におい
て、次に説明する５つの条件（１）〜（５）のうちのい
ずれか１つの条件を満たすように形成される。
【００２８】条件（１）：（図３（ａ）参照）
[前提条件]全ての配線４１，４２に補助配線４７が形成
されており、それらの補助配線４７がバンプ電極４０ｂ
の直下領域にまで形成されて接合部４７ａを構成し、補
助配線４７が駆動ＩＣ４０の電気的接続に寄与している
こと。 [必要条件]接合部４７ａにおける凸部と凹部との高さの
差Ｈ１が導電粒子４５の径Ｄの２／３以下、より好まし
くは、１／３以下であること。ここで、凸部と凹部との
高さの差Ｈ１は、接合部４７ａにおける最も高い凸部と
最も深い凹部との高さの差をいう。
されており、それらの補助配線４７がバンプ電極４０ｂ
の直下領域にまで形成されて接合部４７ａを構成し、補
助配線４７が駆動ＩＣ４０の電気的接続に寄与している
こと。 [必要条件]接合部４７ａにおける凸部と凹部との高さの
差Ｈ１が導電粒子４５の径Ｄの２／３以下、より好まし
くは、１／３以下であること。ここで、凸部と凹部との
高さの差Ｈ１は、接合部４７ａにおける最も高い凸部と
最も深い凹部との高さの差をいう。
【００２９】条件（１）を満たす場合には、補助配線４
７の表面凹凸が導電粒子４５の径Ｄに比べて小さくなる
ため、図３（ａ）に示したように凹部内に入り込んだ導
電粒子４７と凸部上に位置する導電粒子４７とでその高
さ位置が差ほど相違せず、凹部内に入り込んだ導電粒子
４７が補助配線４７から適切に突出する。したがって、
接合部４７ａにおけるどの部位に導電粒子４５が存在し
ても、バンプ電極４０ｂと補助配線４７との間に導電粒
子４５を介在させ、この導電粒子４５を適切に圧縮した
状態でバンプ電極４０ｂと補助配線４７とを接続するこ
とができるようになる。その結果、バンプ電極４０ｂ
（駆動ＩＣ４０）と補助配線４７（第１および第２配線
４１，４２）との間の接続不良の発生を抑制することが
できる。
７の表面凹凸が導電粒子４５の径Ｄに比べて小さくなる
ため、図３（ａ）に示したように凹部内に入り込んだ導
電粒子４７と凸部上に位置する導電粒子４７とでその高
さ位置が差ほど相違せず、凹部内に入り込んだ導電粒子
４７が補助配線４７から適切に突出する。したがって、
接合部４７ａにおけるどの部位に導電粒子４５が存在し
ても、バンプ電極４０ｂと補助配線４７との間に導電粒
子４５を介在させ、この導電粒子４５を適切に圧縮した
状態でバンプ電極４０ｂと補助配線４７とを接続するこ
とができるようになる。その結果、バンプ電極４０ｂ
（駆動ＩＣ４０）と補助配線４７（第１および第２配線
４１，４２）との間の接続不良の発生を抑制することが
できる。
【００３０】条件（２）：（図３（ｂ）参照）
[前提条件]一部の配線に補助配線４１，４２が形成さ
れ、それらの補助配線４１，４２がバンプ電極４０ｂの
直下領域にまで形成されて接合部４７ａを構成し、補助
配線４７が駆動ＩＣ４０の電気的接続に寄与しているこ
と。 [必要条件]接合部４７ａの最大高さ（厚み）Ｈ２が導電
粒子Ｄの径の２／３以下、より好ましくは１／３以下で
あること。
れ、それらの補助配線４１，４２がバンプ電極４０ｂの
直下領域にまで形成されて接合部４７ａを構成し、補助
配線４７が駆動ＩＣ４０の電気的接続に寄与しているこ
と。 [必要条件]接合部４７ａの最大高さ（厚み）Ｈ２が導電
粒子Ｄの径の２／３以下、より好ましくは１／３以下で
あること。
【００３１】条件（２）を満たす場合には、導電粒子４
５の径Ｄに比べて補助配線４７の厚みＨ２が小さくされ
ている。このため、図３（ｂ）に示したように、複数の
第１および第２配線４１，４２のうちの一部の配線４
１，４２に補助配線４７が形成されていたとしても、補
助配線４７が形成された配線４１，４２であるかそうで
ないかを問わず、バンプ電極４０ｂと配線４１，４２と
の間に導電粒子４５を介在させることができるようにな
る。その結果、バンプ電極４０ｂ（駆動ＩＣ４０）と補
助配線４７（第１および第２配線４１，４２）との間の
接続不良の発生を抑制することができるようになる。
５の径Ｄに比べて補助配線４７の厚みＨ２が小さくされ
ている。このため、図３（ｂ）に示したように、複数の
第１および第２配線４１，４２のうちの一部の配線４
１，４２に補助配線４７が形成されていたとしても、補
助配線４７が形成された配線４１，４２であるかそうで
ないかを問わず、バンプ電極４０ｂと配線４１，４２と
の間に導電粒子４５を介在させることができるようにな
る。その結果、バンプ電極４０ｂ（駆動ＩＣ４０）と補
助配線４７（第１および第２配線４１，４２）との間の
接続不良の発生を抑制することができるようになる。
【００３２】条件（３）：（図３（ａ）および（ｂ）参
照） 条件（１）と条件（２）の双方を満たすこと。この条件
（３）を満たす場合には、より確実に、バンプ電極４０
ｂ（駆動ＩＣ４０）と補助配線４７（第１および第２配
線４１，４２）との間の接続不良の発生を抑制できるよ
うになる。
照） 条件（１）と条件（２）の双方を満たすこと。この条件
（３）を満たす場合には、より確実に、バンプ電極４０
ｂ（駆動ＩＣ４０）と補助配線４７（第１および第２配
線４１，４２）との間の接続不良の発生を抑制できるよ
うになる。
【００３３】条件（４）：（図４（ａ）および（ｂ）参
照） [前提条件]少なくとも一部の配線４１，４２に補助配線
４７が形成され、この補助配線４７のエッジ４７ｂがバ
ンプ電極４０ｂのエッジ４０ｃと駆動ＩＣ４０（主面４
０ｂ）のエッジ４０ｄの間に位置して、補助配線４７が
駆動ＩＣ４０の電気的接続に寄与していないこと。 [必要条件]補助配線の最大厚みＨ２が下記数式５−
（１）を満し、より好ましくは下記数式５−（２）を満
たすこと。
照） [前提条件]少なくとも一部の配線４１，４２に補助配線
４７が形成され、この補助配線４７のエッジ４７ｂがバ
ンプ電極４０ｂのエッジ４０ｃと駆動ＩＣ４０（主面４
０ｂ）のエッジ４０ｄの間に位置して、補助配線４７が
駆動ＩＣ４０の電気的接続に寄与していないこと。 [必要条件]補助配線の最大厚みＨ２が下記数式５−
（１）を満し、より好ましくは下記数式５−（２）を満
たすこと。
【００３４】
【数５】
【００３５】条件（４）を満たす場合には、図４（ａ）
および（ｂ）に示したように、補助配線４７の上面と駆
動ＩＣ４０の主面４０ａとの距離Ｌが導電粒子４５の径
Ｄに比べて大きく確保される。そのため、補助配線４７
と主面４０ａとの間が、導電粒子４５により接続される
可能性が小さくなる結果、駆動ＩＣ４０と補助配線４７
とのショートを抑制することができるようになる。
および（ｂ）に示したように、補助配線４７の上面と駆
動ＩＣ４０の主面４０ａとの距離Ｌが導電粒子４５の径
Ｄに比べて大きく確保される。そのため、補助配線４７
と主面４０ａとの間が、導電粒子４５により接続される
可能性が小さくなる結果、駆動ＩＣ４０と補助配線４７
とのショートを抑制することができるようになる。
【００３６】条件（５）：（図５（ａ）および（ｂ）参
照） [前提条件]少なくとも一部の配線４１，４２に補助配線
４７が形成され、この補助配線４７のエッジ４７ｂが駆
動ＩＣ４０（主面４０ａ）のエッジ４０ｄの外側に位置
しており、補助配線４７が駆動ＩＣ４０の電気的接続に
寄与していないこと。 [必要条件]駆動ＩＣ４０のエッジ４０ｄと補助配線４７
のエッジ４７ｂとの間の最短距離Ｓが導電粒子４５の径
Ｄの２倍以上、より好ましくは５倍以上であること。
照） [前提条件]少なくとも一部の配線４１，４２に補助配線
４７が形成され、この補助配線４７のエッジ４７ｂが駆
動ＩＣ４０（主面４０ａ）のエッジ４０ｄの外側に位置
しており、補助配線４７が駆動ＩＣ４０の電気的接続に
寄与していないこと。 [必要条件]駆動ＩＣ４０のエッジ４０ｄと補助配線４７
のエッジ４７ｂとの間の最短距離Ｓが導電粒子４５の径
Ｄの２倍以上、より好ましくは５倍以上であること。
【００３７】条件（５）を満たす場合には、図５（ａ）
および（ｂ）に示したように、補助配線４７のエッジ４
７ｂと駆動ＩＣ４０（主面４０ａ）のエッジ４０ｄとの
距離Ｓが導電粒子４５の径Ｄに比べて大きく確保され
る。そのため、導電粒子４５により主面４０ａと補助配
線４７との間が接続されることが起こりにくくなる結
果、駆動ＩＣ４０と補助配線４７とのショートを抑制す
ることができるようになる。
および（ｂ）に示したように、補助配線４７のエッジ４
７ｂと駆動ＩＣ４０（主面４０ａ）のエッジ４０ｄとの
距離Ｓが導電粒子４５の径Ｄに比べて大きく確保され
る。そのため、導電粒子４５により主面４０ａと補助配
線４７との間が接続されることが起こりにくくなる結
果、駆動ＩＣ４０と補助配線４７とのショートを抑制す
ることができるようになる。
【００３８】上記した条件（１）〜（５）のうちのいず
れかの条件を満たす場合の効果については、実施例１〜
４として以下に説明する実験によって、本願発明者らに
確認されている。ただし、条件（３）については、実施
例１および２の結果から、その効果が推認されるものと
する。
れかの条件を満たす場合の効果については、実施例１〜
４として以下に説明する実験によって、本願発明者らに
確認されている。ただし、条件（３）については、実施
例１および２の結果から、その効果が推認されるものと
する。
【００３９】実施例１（条件（１）について）：本実施
例では、図１、図２および図３（ａ）に示した液晶表示
装置１（フレキシブルケーブル４３を除く）を下記に説
明する条件で製造し、補助配線表面の凹凸の程度と、導
電粒子４５の径Ｄとの関係を考察した。
例では、図１、図２および図３（ａ）に示した液晶表示
装置１（フレキシブルケーブル４３を除く）を下記に説
明する条件で製造し、補助配線表面の凹凸の程度と、導
電粒子４５の径Ｄとの関係を考察した。
【００４０】複数の帯状電極２１ａ，２１ｂは、フォト
リソグラフィにより膜厚８０ｎｍのＩＴＯ膜として形成
した。第１および第２配線４１，４２は、帯状電極２１
ｂと同時に膜厚８０ｎｍのＩＴＯ膜として形成した。補
助配線４７は、全ての第１および第２配線４１，４２に
形成した。この補助配線４７は、Ａｕ粒子およびエポキ
シ樹脂を含む導電ペーストを用いたスクリーン印刷によ
り、５μｍの厚みに形成した。エポキシ樹脂は、４５０
℃で硬化させた。補助配線４７の凹凸の程度は、使用す
るＡｕ粒子の径を選択することにより調整した。駆動Ｉ
Ｃ４０としては、バンプ電極４０ｂの高さＨ３が１５μ
ｍのものを使用した。駆動ＩＣ４０を実装するための異
方性導電接着材４６としては、フィルム状とされたエポ
キシ樹脂（絶縁成分４４）内に、導電粒子４５を分散さ
せたものを使用した。本実施例では、導電粒子４５の径
Ｄが３μｍの場合および５μｍの場合の２パターンにつ
いて、駆動ＩＣ４０と配線４１，４２（補助配線４７）
との間での接続不良の発生率を測定した。その結果を図
６（ａ）に示した。
リソグラフィにより膜厚８０ｎｍのＩＴＯ膜として形成
した。第１および第２配線４１，４２は、帯状電極２１
ｂと同時に膜厚８０ｎｍのＩＴＯ膜として形成した。補
助配線４７は、全ての第１および第２配線４１，４２に
形成した。この補助配線４７は、Ａｕ粒子およびエポキ
シ樹脂を含む導電ペーストを用いたスクリーン印刷によ
り、５μｍの厚みに形成した。エポキシ樹脂は、４５０
℃で硬化させた。補助配線４７の凹凸の程度は、使用す
るＡｕ粒子の径を選択することにより調整した。駆動Ｉ
Ｃ４０としては、バンプ電極４０ｂの高さＨ３が１５μ
ｍのものを使用した。駆動ＩＣ４０を実装するための異
方性導電接着材４６としては、フィルム状とされたエポ
キシ樹脂（絶縁成分４４）内に、導電粒子４５を分散さ
せたものを使用した。本実施例では、導電粒子４５の径
Ｄが３μｍの場合および５μｍの場合の２パターンにつ
いて、駆動ＩＣ４０と配線４１，４２（補助配線４７）
との間での接続不良の発生率を測定した。その結果を図
６（ａ）に示した。
【００４１】図６（ａ）からは、補助配線４７の凹部と
凸部の差Ｈ１が導電粒子４５の径Ｄの１／３以下の場合
には接続不良が発生せず、それが２／３以上になったと
きに接続不良の発生率が急に大きくなることが分かる。
この結果から、全ての配線４１，４２に補助配線４７が
形成され、かつ全ての補助配線４７が駆動ＩＣ４０の電
気的接続に寄与している場合には、補助配線４７の凹部
と凸部の差Ｈ１を導電粒子４５の径Ｄの２／３以下とす
れば接続不良の発生率を小さくすることができ、接続不
良の発生率をゼロに近づけるためには、その差Ｈ１を導
電粒子４５の径Ｄの１／３以下とすればよいことが分か
る。本願発明者らはさらに、補助配線４７の凹部と凸部
の差Ｈ１を導電粒子４５の径Ｄの１／３以下とした液晶
表示装置１では、表示品位が良好で、電圧降下による駆
動ＩＣ４０の誤作動が生じないことも確認した。
凸部の差Ｈ１が導電粒子４５の径Ｄの１／３以下の場合
には接続不良が発生せず、それが２／３以上になったと
きに接続不良の発生率が急に大きくなることが分かる。
この結果から、全ての配線４１，４２に補助配線４７が
形成され、かつ全ての補助配線４７が駆動ＩＣ４０の電
気的接続に寄与している場合には、補助配線４７の凹部
と凸部の差Ｈ１を導電粒子４５の径Ｄの２／３以下とす
れば接続不良の発生率を小さくすることができ、接続不
良の発生率をゼロに近づけるためには、その差Ｈ１を導
電粒子４５の径Ｄの１／３以下とすればよいことが分か
る。本願発明者らはさらに、補助配線４７の凹部と凸部
の差Ｈ１を導電粒子４５の径Ｄの１／３以下とした液晶
表示装置１では、表示品位が良好で、電圧降下による駆
動ＩＣ４０の誤作動が生じないことも確認した。
【００４２】実施例２（条件（２）について）：本実施
例では、実施例１と同様にして液晶表示装置１製造し、
補助配線４７の厚みＨ２と導電粒子４５の径Ｄとの関係
を考察した。ただし、補助配線４７は、特定配線（接地
配線、電力供給配線、昇圧配線）のみに形成し、補助配
線表面の凹凸は略ゼロ（導電粒子４５の径Ｄの１／１０
以下）となるようにした（図３（ｂ）参照）。本実施例
においても、導電粒子４５の径Ｄが３μｍの場合および
５μｍの場合の２パターンについて、駆動ＩＣ４０と配
線４１，４２（補助配線４７）との間での接続不良の発
生率を測定した。その結果を図６（ｂ）に示した。
例では、実施例１と同様にして液晶表示装置１製造し、
補助配線４７の厚みＨ２と導電粒子４５の径Ｄとの関係
を考察した。ただし、補助配線４７は、特定配線（接地
配線、電力供給配線、昇圧配線）のみに形成し、補助配
線表面の凹凸は略ゼロ（導電粒子４５の径Ｄの１／１０
以下）となるようにした（図３（ｂ）参照）。本実施例
においても、導電粒子４５の径Ｄが３μｍの場合および
５μｍの場合の２パターンについて、駆動ＩＣ４０と配
線４１，４２（補助配線４７）との間での接続不良の発
生率を測定した。その結果を図６（ｂ）に示した。
【００４３】図６（ｂ）からは、補助配線４７の厚みＨ
２が導電粒子４５の径Ｄの１／３以下の場合には、接続
不良が発生せず、それが２／３以上になったときに接続
不良の発生率が急に大きくなることが分かる。この結果
から、一部の配線４１，４２に補助配線４７が形成さ
れ、それらの補助配線４７が駆動ＩＣ４０の電気的接続
に寄与している場合には、補助配線４７の厚みＨ２を導
電粒子４５の径Ｄの２／３以下とすれば接続不良の発生
率を小さくすることができ、接続不良の発生率をゼロに
近づけるためには、補助配線４７の厚みＨ２を導電粒子
４５の径Ｄの１／３以下とすればよいことが分かる。本
願発明者らはさらに、補助配線４７の厚みＨ２を導電粒
子４５の径Ｄの１／３以下とした液晶表示装置１では、
表示品位が良好で、電圧降下による駆動ＩＣ４０の誤作
動が生じないことも確認した。
２が導電粒子４５の径Ｄの１／３以下の場合には、接続
不良が発生せず、それが２／３以上になったときに接続
不良の発生率が急に大きくなることが分かる。この結果
から、一部の配線４１，４２に補助配線４７が形成さ
れ、それらの補助配線４７が駆動ＩＣ４０の電気的接続
に寄与している場合には、補助配線４７の厚みＨ２を導
電粒子４５の径Ｄの２／３以下とすれば接続不良の発生
率を小さくすることができ、接続不良の発生率をゼロに
近づけるためには、補助配線４７の厚みＨ２を導電粒子
４５の径Ｄの１／３以下とすればよいことが分かる。本
願発明者らはさらに、補助配線４７の厚みＨ２を導電粒
子４５の径Ｄの１／３以下とした液晶表示装置１では、
表示品位が良好で、電圧降下による駆動ＩＣ４０の誤作
動が生じないことも確認した。
【００４４】実施例３（条件（４）について）：本実施
例では、実施例１と同様にして液晶表示装置１製造し、
補助配線４７の厚みＨ２、バンプ電極４０ｂの高さＨ３
と導電粒子４５の径Ｄとの関係を考察した。ただし、補
助配線４７は、そのエッジ４７ｂがバンプ電極４０ｂの
エッジ４０ｃと駆動ＩＣ４０のエッジ４０ｄとの間に位
置するように形成し、補助配線表面の凹凸は略ゼロ（導
電粒子４５の径Ｄの１／１０以下）となるようにした
（図４（ａ）参照）。本実施例においては、導電粒子４
５の径Ｄが３μｍの場合および５μｍの場合の２パター
ンについて、駆動ＩＣ４０と補助配線４７との間のショ
ートの発生率を測定した。その結果を図６（ｃ）に示し
た。
例では、実施例１と同様にして液晶表示装置１製造し、
補助配線４７の厚みＨ２、バンプ電極４０ｂの高さＨ３
と導電粒子４５の径Ｄとの関係を考察した。ただし、補
助配線４７は、そのエッジ４７ｂがバンプ電極４０ｂの
エッジ４０ｃと駆動ＩＣ４０のエッジ４０ｄとの間に位
置するように形成し、補助配線表面の凹凸は略ゼロ（導
電粒子４５の径Ｄの１／１０以下）となるようにした
（図４（ａ）参照）。本実施例においては、導電粒子４
５の径Ｄが３μｍの場合および５μｍの場合の２パター
ンについて、駆動ＩＣ４０と補助配線４７との間のショ
ートの発生率を測定した。その結果を図６（ｃ）に示し
た。
【００４５】図６（ｃ）からは、バンプ電極４０ｂの高
さＨ３と補助配線４７の厚みＨ２との差が導電粒子４５
の径Ｄの２倍以上の場合には、ショートが発生せず、そ
れが１倍以下になったときにショートの発生率が大きく
なることが分かる。この結果から、バンプ電極４０ｂの
エッジ４０ｃと駆動ＩＣ４０のエッジ４０ｄとの間にそ
のエッジ４７ｂが位置するように補助配線４７を形成す
る場合には、バンプ電極４０ｂの高さＨ３と補助配線４
７の厚みＨ２との差が導電粒子４５の径Ｄの１倍以上
（上記数式５−（２））とすればショートの発生率を小
さくすることができ、ショートの発生率をゼロに近づけ
るためには、その差を導電粒子４５の径Ｄの２倍以上
（上記数式５−（１））とすればよいことが分かる。本
願発明者らは、バンプ電極４０ｂの高さＨ３と補助配線
４７の厚みＨ２との差を導電粒子４５の径Ｄの２倍以上
とした液晶表示装置１では、表示品位が良好で、電圧降
下による駆動ＩＣ４０の誤作動が生じないことも確認し
た。
さＨ３と補助配線４７の厚みＨ２との差が導電粒子４５
の径Ｄの２倍以上の場合には、ショートが発生せず、そ
れが１倍以下になったときにショートの発生率が大きく
なることが分かる。この結果から、バンプ電極４０ｂの
エッジ４０ｃと駆動ＩＣ４０のエッジ４０ｄとの間にそ
のエッジ４７ｂが位置するように補助配線４７を形成す
る場合には、バンプ電極４０ｂの高さＨ３と補助配線４
７の厚みＨ２との差が導電粒子４５の径Ｄの１倍以上
（上記数式５−（２））とすればショートの発生率を小
さくすることができ、ショートの発生率をゼロに近づけ
るためには、その差を導電粒子４５の径Ｄの２倍以上
（上記数式５−（１））とすればよいことが分かる。本
願発明者らは、バンプ電極４０ｂの高さＨ３と補助配線
４７の厚みＨ２との差を導電粒子４５の径Ｄの２倍以上
とした液晶表示装置１では、表示品位が良好で、電圧降
下による駆動ＩＣ４０の誤作動が生じないことも確認し
た。
【００４６】実施例４（条件（５）について）：本実施
例では、実施例１と同様にして液晶表示装置１製造し、
駆動ＩＣ４０および補助配線４７のエッジ間距離Ｓと導
電粒子４５の径Ｄとの関係を考察した。ただし、補助配
線４７は、そのエッジ４７ｂが駆動ＩＣ４０のエッジ４
０ｄの外側に位置するように形成し、補助配線表面の凹
凸は略ゼロ（導電粒子４５の径Ｄの１／１０以下）とな
るようにした（図５（ａ）参照）。本実施例において
も、導電粒子４５の径Ｄが３μｍの場合および５μｍの
場合の２パターンについて、駆動ＩＣ４０と補助配線４
７との間のショートの発生率を測定した。その結果を図
６（ｄ）に示した。
例では、実施例１と同様にして液晶表示装置１製造し、
駆動ＩＣ４０および補助配線４７のエッジ間距離Ｓと導
電粒子４５の径Ｄとの関係を考察した。ただし、補助配
線４７は、そのエッジ４７ｂが駆動ＩＣ４０のエッジ４
０ｄの外側に位置するように形成し、補助配線表面の凹
凸は略ゼロ（導電粒子４５の径Ｄの１／１０以下）とな
るようにした（図５（ａ）参照）。本実施例において
も、導電粒子４５の径Ｄが３μｍの場合および５μｍの
場合の２パターンについて、駆動ＩＣ４０と補助配線４
７との間のショートの発生率を測定した。その結果を図
６（ｄ）に示した。
【００４７】図６（ｄ）から、駆動ＩＣ４０および補助
配線４７のエッジ間距離Ｓが導電粒子４５の径Ｄの５倍
以上の場合には、ショートが発生せず、それが２倍以下
になったときにショートの発生率が大きくなることが分
かる。この結果から、駆動ＩＣ４０のエッジ４０ｄより
も外側にそのエッジ４７ｂが位置するように補助配線４
７を形成する場合には、駆動ＩＣ４０および補助配線４
７のエッジ間距離Ｓを導電粒子４５の径Ｄの２倍以上と
すればショートの発生率を小さくすることができ、ショ
ートの発生率をゼロに近づけるためには、エッジ間距離
Ｓを導電粒子４５の径Ｄの５倍以上とすればよいことが
分かる。本願発明者らはさらに、エッジ間距離Ｓを導電
粒子４５の径Ｄの５倍以上とした液晶表示装置１では、
表示品位が良好で、電圧降下による駆動ＩＣ４０の誤作
動が生じないことも確認した。
配線４７のエッジ間距離Ｓが導電粒子４５の径Ｄの５倍
以上の場合には、ショートが発生せず、それが２倍以下
になったときにショートの発生率が大きくなることが分
かる。この結果から、駆動ＩＣ４０のエッジ４０ｄより
も外側にそのエッジ４７ｂが位置するように補助配線４
７を形成する場合には、駆動ＩＣ４０および補助配線４
７のエッジ間距離Ｓを導電粒子４５の径Ｄの２倍以上と
すればショートの発生率を小さくすることができ、ショ
ートの発生率をゼロに近づけるためには、エッジ間距離
Ｓを導電粒子４５の径Ｄの５倍以上とすればよいことが
分かる。本願発明者らはさらに、エッジ間距離Ｓを導電
粒子４５の径Ｄの５倍以上とした液晶表示装置１では、
表示品位が良好で、電圧降下による駆動ＩＣ４０の誤作
動が生じないことも確認した。
【００４８】実施例１〜４では、補助配線４７をスクリ
ーン印刷により形成していたが、補助配線４７をその他
の方法により形成した場合にも同様な結果が得られる。
補助配線４７を形成する方法としては、上述したように
導電ペーストの転写印刷、めっき（たとえばＮｉめっき
やＮＩ／Ａｕめっき）、レジネートＡｕを用いた焼き付
け、スパッタリング、真空蒸着、ＣＶＤなどが挙げられ
る。
ーン印刷により形成していたが、補助配線４７をその他
の方法により形成した場合にも同様な結果が得られる。
補助配線４７を形成する方法としては、上述したように
導電ペーストの転写印刷、めっき（たとえばＮｉめっき
やＮＩ／Ａｕめっき）、レジネートＡｕを用いた焼き付
け、スパッタリング、真空蒸着、ＣＶＤなどが挙げられ
る。
【００４９】以上の実施の形態では、液晶表示装置を例
にとって説明したが、本願発明は液晶表示装置には限定
されない。本願発明の技術思想は、フラットパネルディ
スプレイ（液晶表示装置の他、ＬＥＤ表示装置や有機
（あるいは無機）ＥＬ表示装置などが挙げられる）にお
いて、配線に補助配線が形成され、配線に対して異方性
導電接着材を用いて駆動ＩＣを導通接続する場合に適用
可能である。
にとって説明したが、本願発明は液晶表示装置には限定
されない。本願発明の技術思想は、フラットパネルディ
スプレイ（液晶表示装置の他、ＬＥＤ表示装置や有機
（あるいは無機）ＥＬ表示装置などが挙げられる）にお
いて、配線に補助配線が形成され、配線に対して異方性
導電接着材を用いて駆動ＩＣを導通接続する場合に適用
可能である。
【図１】本願発明に係る液晶表示装置の一例を示す全体
斜視図である。
斜視図である。
【図２】図１のII−II線に沿う断面図である。
【図３】図１のIII−III線に沿う断面に相当する断面図
である。
である。
【図４】図１のIII−III線に沿う断面に相当する断面図
である。
である。
【図５】図１のIII−III線に沿う断面に相当する断面図
である。
である。
【図６】実施例１〜４の結果を示すグラフである。
【図７】従来の液晶表示装置の一例を示す全体斜視図で
ある。
ある。
【図８】図７のVIII−VIII線に沿う断面に相当する断面
図である。
図である。
１ 液晶表示装置（フラットパネルディスプレイ）
４０ 駆動ＩＣ
４０ａ 主面（駆動ＩＣの）
４０ｂ バンプ電極（駆動ＩＣの）
４１ 第１配線
４２ 第２配線
４４ 絶縁成分（異方性導電膜の）
４５ 導電粒子（異方性導電膜の）
４６ 異方性導電膜
４７ 補助配線
４７ａ 接合部（補助配線の）
Ｈ１ 接合部の凹凸差
Ｈ２ 補助配線の厚み
Ｈ３ バンプ電極の高さ
Ｓ 駆動ＩＣと補助配線のエッジ間距離
Ｄ 導電粒子の径
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H092 GA48 GA50 GA55 GA60 MA32
NA16 NA29 PA06
5F044 KK06 LL09
5G435 AA06 BB04 BB05 BB12 EE32
EE37 EE42
Claims (9)
- 【請求項１】 複数の表示素子と、これらの表示素子を
駆動し、かつ主面から突出した複数のバンプ電極を有す
る駆動ＩＣと、上記複数の表示素子と上記駆動ＩＣとの
間を接続する複数の第１配線と、上記複数の表示素子お
よび駆動ＩＣを駆動するために必要な信号および電力
を、上記駆動ＩＣに供給するための複数の第２配線と、
上記複数の第１および第２配線に積層形成された補助配
線と、を備えたフラットパネルディスプレイであって、 上記駆動ＩＣは、絶縁成分内に導電粒子を分散させた異
方性導電接着材により、上記複数の第１および第２配線
に対して電気的に接続されており、 上記補助配線は、上記バンプ電極の直下領域に形成され
た接合部を有しており、この接合部における凸部と凹部
との高さの差が上記導電粒子の径の２／３以下であるこ
とを特徴とする、フラットパネルディスプレイ。 - 【請求項２】 複数の表示素子と、これらの表示素子を
駆動し、かつ主面から突出した複数のバンプ電極を有す
る駆動ＩＣと、上記複数の表示素子と上記駆動ＩＣとの
間を接続する複数の第１配線と、上記複数の表示素子お
よび駆動ＩＣを駆動するために必要な信号および電力
を、上記駆動ＩＣに供給するための複数の第２配線と、
上記複数の第１および第２配線のうち、一部の配線に積
層形成された補助配線と、を備えたフラットパネルディ
スプレイであって、 上記駆動ＩＣは、絶縁成分内に導電粒子を分散させた異
方性導電接着材により、上記複数の第１および第２配線
に対して電気的に接続されており、 上記補助配線は、上記バンプ電極の直下領域に形成され
た接合部を有しており、この接合部の最大高さは、上記
導電粒子の径の２／３以下であることを特徴とする、フ
ラットパネルディスプレイ。 - 【請求項３】 上記接合部の最大高さは、上記導電粒子
の径の１／３以下である、請求項２に記載のフラットパ
ネルディスプレイ。 - 【請求項４】 上記接合部における凸部と凹部との高さ
の差は、上記導電粒子の径の２／３以下である、請求項
２または３に記載のフラットパネルディスプレイ。 - 【請求項５】 上記接合部における凸部と凹部との高さ
の差は、上記導電粒子の径の１／３以下である、請求項
１または４に記載のフラットパネルディスプレイ。 - 【請求項６】 複数の表示素子と、これらの表示素子を
駆動し、かつ主面から突出した複数のバンプ電極を有す
る駆動ＩＣと、上記複数の表示素子と上記駆動ＩＣとの
間を接続する複数の第１配線と、上記複数の表示素子お
よび駆動ＩＣを駆動するために必要な信号および電力
を、上記駆動ＩＣに供給するための複数の第２配線と、
上記複数の第１および第２配線のうち、少なくとも一部
の配線に積層形成された補助配線と、を備えたフラット
パネルディスプレイであって、上記駆動ＩＣは、絶縁成
分内に導電粒子を分散させた異方性導電接着材により、
上記複数の第１および第２配線に対して電気的に接続さ
れており、上記補助配線は、上記バンプ電極の直下領域
を避けて形成されており、かつ、その最大厚みが下記数
式１を満たすことを特徴とする、フラットパネルディス
プレイ。 【数１】 - 【請求項７】 上記補助配線の最大厚みは、下記数式２
を満たしている、請求項６に記載のフラットパネルディ
スプレイ。 【数２】 - 【請求項８】 複数の表示素子と、これらの表示素子を
駆動し、かつ主面から突出した複数のバンプ電極を有す
る駆動ＩＣと、上記複数の表示素子と上記駆動ＩＣとの
間を接続する複数の第１配線と、上記複数の表示素子お
よび駆動ＩＣを駆動するために必要な信号および電力
を、上記駆動ＩＣに供給するための複数の第２配線と、
上記複数の第１および第２配線のうち、少なくとも一部
の配線に積層形成された補助配線と、を備えたフラット
パネルディスプレイであって、上記駆動ＩＣは、絶縁成
分内に導電粒子を分散させた異方性導電接着材により、
上記複数の第１および第２配線に対して電気的に接続さ
れており、 上記駆動ＩＣのエッジと上記補助配線のエッジとの間の
最短距離は、上記導電粒子の径の２倍以上であることを
特徴とする、フラットパネルディスプレイ。 - 【請求項９】 上記駆動ＩＣのエッジと上記補助配線の
エッジとの間の最短距離は、上記導電粒子の径の５倍以
上である、請求項８に記載のフラットパネルディスプレ
イ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054854A JP2003255849A (ja) | 2002-02-28 | 2002-02-28 | フラットパネルディスプレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054854A JP2003255849A (ja) | 2002-02-28 | 2002-02-28 | フラットパネルディスプレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003255849A true JP2003255849A (ja) | 2003-09-10 |
Family
ID=28665881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002054854A Pending JP2003255849A (ja) | 2002-02-28 | 2002-02-28 | フラットパネルディスプレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003255849A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007011030A (ja) * | 2005-06-30 | 2007-01-18 | Sharp Corp | 表示装置及びその製造方法 |
| CN100416813C (zh) * | 2005-03-15 | 2008-09-03 | 卡西欧计算机株式会社 | 半导体器件的安装构造以及安装方法和液晶显示装置 |
| JP2009098625A (ja) * | 2007-09-28 | 2009-05-07 | Epson Imaging Devices Corp | 電気光学装置及びその製造方法並びに電子機器 |
| CN102034765A (zh) * | 2009-10-06 | 2011-04-27 | 索尼公司 | 安装结构体、光电装置和触摸屏 |
| CN103197457A (zh) * | 2013-01-02 | 2013-07-10 | 友达光电股份有限公司 | 显示装置的驱动元件的构装方法及其驱动元件的构装结构 |
| US9450197B2 (en) | 2014-08-08 | 2016-09-20 | Samsung Display Co., Ltd. | Flexible display apparatus |
| WO2019167279A1 (ja) * | 2018-03-02 | 2019-09-06 | シャープ株式会社 | 表示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1152405A (ja) * | 1997-07-30 | 1999-02-26 | Nanotsukusu Kk | 液晶表示素子 |
| JP2000242194A (ja) * | 1999-02-18 | 2000-09-08 | Sharp Corp | 平面型表示装置 |
| JP2001044244A (ja) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | 電子部品の実装構造体 |
| JP2001196418A (ja) * | 2000-01-11 | 2001-07-19 | Kyocera Corp | 半導体装置 |
| JP2001343903A (ja) * | 2000-05-31 | 2001-12-14 | Canon Inc | 電極の相互接続構造、電極の相互接続方法、画像表示装置及びその製造方法 |
-
2002
- 2002-02-28 JP JP2002054854A patent/JP2003255849A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1152405A (ja) * | 1997-07-30 | 1999-02-26 | Nanotsukusu Kk | 液晶表示素子 |
| JP2000242194A (ja) * | 1999-02-18 | 2000-09-08 | Sharp Corp | 平面型表示装置 |
| JP2001044244A (ja) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | 電子部品の実装構造体 |
| JP2001196418A (ja) * | 2000-01-11 | 2001-07-19 | Kyocera Corp | 半導体装置 |
| JP2001343903A (ja) * | 2000-05-31 | 2001-12-14 | Canon Inc | 電極の相互接続構造、電極の相互接続方法、画像表示装置及びその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416813C (zh) * | 2005-03-15 | 2008-09-03 | 卡西欧计算机株式会社 | 半导体器件的安装构造以及安装方法和液晶显示装置 |
| JP2007011030A (ja) * | 2005-06-30 | 2007-01-18 | Sharp Corp | 表示装置及びその製造方法 |
| JP2009098625A (ja) * | 2007-09-28 | 2009-05-07 | Epson Imaging Devices Corp | 電気光学装置及びその製造方法並びに電子機器 |
| CN102034765A (zh) * | 2009-10-06 | 2011-04-27 | 索尼公司 | 安装结构体、光电装置和触摸屏 |
| US8711320B2 (en) | 2009-10-06 | 2014-04-29 | Japan Display West Inc. | Mounting structure, electro-optical apparatus, and touch panel |
| CN103197457A (zh) * | 2013-01-02 | 2013-07-10 | 友达光电股份有限公司 | 显示装置的驱动元件的构装方法及其驱动元件的构装结构 |
| US9450197B2 (en) | 2014-08-08 | 2016-09-20 | Samsung Display Co., Ltd. | Flexible display apparatus |
| WO2019167279A1 (ja) * | 2018-03-02 | 2019-09-06 | シャープ株式会社 | 表示装置 |
| US20210005701A1 (en) * | 2018-03-02 | 2021-01-07 | Sharp Kabushiki Kaisha | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107479229B (zh) | 制造显示装置的方法 | |
| CN111462638B (zh) | 显示面板和具有其的拼接式显示设备 | |
| CN1306333C (zh) | 显示基板及具有该基板的液晶显示器 | |
| TWI390310B (zh) | 液晶顯示裝置及其製造方法 | |
| CN101060205B (zh) | 平面显示面板及连接结构 | |
| CN103152979B (zh) | 用于显示装置的电路板和具有该电路板的显示装置 | |
| US9728595B2 (en) | Display device with power supply in cover type | |
| US7002812B2 (en) | Electronic module and method for fabricating the same | |
| US9305990B2 (en) | Chip-on-film package and device assembly including the same | |
| US7265449B2 (en) | Tape circuit substrate, semiconductor chip package including the same, and liquid crystal display device including the semiconductor chip package | |
| US11574953B2 (en) | Mosaic active matrix driven light emitting diode (LED) display panel | |
| KR101957670B1 (ko) | 표시 장치의 제조 방법 | |
| CN100414364C (zh) | 显示装置 | |
| CN103179786A (zh) | 电路板、显示模块和电子设备 | |
| CN111564108A (zh) | 显示装置和制造该显示装置的方法 | |
| US8248569B2 (en) | Display device | |
| US20190033646A1 (en) | Terminal connection structure and display device | |
| US8797492B2 (en) | Flexible circuit board | |
| JP2003255849A (ja) | フラットパネルディスプレイ | |
| US11239584B2 (en) | Display device and method for manufacturing the same | |
| US11877483B2 (en) | Display device with circuit film coupled to lateral surface of base substrate | |
| KR101734436B1 (ko) | 연성인쇄회로 부착장치 및 이를 이용한 터치스크린 모듈의 제조방법 | |
| KR20180005312A (ko) | 표시 장치 | |
| CN114361209A (zh) | 显示装置及其制造方法 | |
| JP2005268282A (ja) | 半導体チップの実装体及びこれを用いた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |