JP2003243702A - Semiconductor light emitting element and its manufacturing method - Google Patents
Semiconductor light emitting element and its manufacturing methodInfo
- Publication number
- JP2003243702A JP2003243702A JP2002038263A JP2002038263A JP2003243702A JP 2003243702 A JP2003243702 A JP 2003243702A JP 2002038263 A JP2002038263 A JP 2002038263A JP 2002038263 A JP2002038263 A JP 2002038263A JP 2003243702 A JP2003243702 A JP 2003243702A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- emitting device
- semiconductor light
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 215
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 107
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 81
- 239000010703 silicon Substances 0.000 claims abstract description 80
- 150000001875 compounds Chemical class 0.000 claims abstract description 40
- 150000004767 nitrides Chemical class 0.000 claims description 96
- 238000005253 cladding Methods 0.000 claims description 39
- 239000013078 crystal Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 20
- 230000001629 suppression Effects 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 3
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 76
- 238000005530 etching Methods 0.000 description 18
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 7
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000000295 emission spectrum Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000001119 stannous chloride Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、窒化物半導体を用
いた半導体発光素子およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device using a nitride semiconductor and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】ＧａＮ，ＩｎＮ，ＡＩＮおよびそれらの
混晶半導体からなる窒化物半導体材料を用いた発光素子
は、従来から知られている。たとえばサファイア基板、
ＧａＮ基板、ＳｉＣ基板もしくはシリコン（１１１）基
板上にＩｎxＧａ1-xＮ結晶を発光層として形成した発光
素子が作製されている。2. Description of the Related Art A light emitting device using a nitride semiconductor material made of GaN, InN, AIN and a mixed crystal semiconductor thereof has been known. Sapphire substrate,
GaN substrate, a light-emitting element of the In x Ga 1-x N crystal SiC substrate or a silicon (111) substrate was formed as a light-emitting layer have been produced.
【０００３】特にシリコン基板は他の基板と比較して大
面積で品質の一定したものが安価に得られるため、これ
を採用することにより低コストで上記発光素子を製造で
きるということが期待されている。また、混晶半導体か
らなる窒化物半導体材料を用いて、半導体発光素子の試
作も試みられている。In particular, since a silicon substrate having a large area and a constant quality can be obtained at a low cost as compared with other substrates, it is expected that the light emitting device can be manufactured at low cost by adopting this. There is. Further, trial manufacture of a semiconductor light emitting device has been attempted using a nitride semiconductor material made of a mixed crystal semiconductor.
【０００４】[0004]
【発明が解決しようとする課題】ところがシリコン（１
１１）基板を用いて窒化物半導体の成長を行なうとＣ面
を成長面として有する窒化物半導体膜が得られるもの
の、このエピタキシャル半導体膜は、原子レベルでの平
坦性があまり良くなかった。However, silicon (1
11) When a nitride semiconductor is grown using a substrate, a nitride semiconductor film having a C-plane as a growth surface is obtained, but this epitaxial semiconductor film is not very flat at the atomic level.
【０００５】例えばこれらの基板上にｎ型のクラッド
層、量子井戸型のＩｎxＧａ1-xＮからなる発光層、ｐ型
のクラツド層を積層して微細構造の半導体発光素子を作
製した場合、膜の非平坦性のため発光層の厚みやＩｎ組
成の不均一が生じる。このことが、半導体発光素子の発
光に影響を及ぼし、４０ｎｍと半値幅の広い発光スペク
トルを有する半導体発光素子しか得られなかった。For example, when a n-type clad layer, a quantum well type In x Ga 1 -x N light emitting layer, and a p type cladding layer are laminated on these substrates to fabricate a semiconductor light emitting device having a fine structure. Due to the non-flatness of the film, the thickness of the light emitting layer and the In composition are nonuniform. This affects the light emission of the semiconductor light emitting device, and only a semiconductor light emitting device having an emission spectrum with a wide half width of 40 nm was obtained.
【０００６】また、シリコン基板は窒化物半導体と比較
して熱膨張係数が小さい。よって窒化物半導体膜の成長
後、常温にその膜を戻した際に、成長した窒化物半導体
膜がシリコン基板から引張応力を受ける。そのため、サ
ファイア基板等と比べて、シリコン基板にクラックが非
常に生じやすいという問題がある。このような半導体発
光素子の光出力は、サファイア基板あるいはＳｉＣ基板
上の素子それと比較すると劣るものであった。Further, the silicon substrate has a smaller coefficient of thermal expansion than the nitride semiconductor. Therefore, when the nitride semiconductor film is grown and then returned to room temperature, the grown nitride semiconductor film receives tensile stress from the silicon substrate. Therefore, compared to a sapphire substrate or the like, there is a problem that cracks are likely to occur in a silicon substrate. The optical output of such a semiconductor light emitting device was inferior to that of the device on the sapphire substrate or the SiC substrate.
【０００７】また、この様なシリコン基板上にＣ面を成
長面として作製した窒化物系半導体発光素子において
も、上記と同様、Ｉｎ組成の不均一からその発光におけ
る半値幅が広く、誘導放出光を得にくい。よって、発振
閥値が高い半導体発光素子しか得られにくく、サファイ
ア基板あるいはＳｉＣ基板上の発光素子と比較すると特
性が劣るものであった。そのため、寿命の長い半導体発
光素子を得ることが困難であった。Also, in the nitride semiconductor light emitting device produced by using the C plane as a growth surface on such a silicon substrate, similarly to the above, due to the nonuniform In composition, the full width at half maximum of the light emission is wide and the stimulated emission light is large. Hard to get. Therefore, it is difficult to obtain only a semiconductor light emitting device having a high oscillation threshold value, and the characteristics are inferior to those of a light emitting device on a sapphire substrate or a SiC substrate. Therefore, it is difficult to obtain a semiconductor light emitting device having a long life.
【０００８】そこで、上記の問題を解決するために、本
願出願人と同一出願人により次のような手法が提案され
ている。Therefore, in order to solve the above problem, the following method has been proposed by the same applicant as the present applicant.
【０００９】例えば、シリコン基板（００１）面より
［０１−１］軸のまわりで７．３度回転した基板もしく
は、その面から任意の方向に３度以内の範囲で傾いた面
に対して、図１の様に、部分的にＳｉＯ2によるマスク
１９を施す。そのＳｉＯ2からなるマスク１９のない開
口部分に対してエッチングを行なうことで、このシリコ
ン基板１の主面に対し６２度傾斜した（１１１）ファセ
ット面２１をもつ溝を形成する。For example, with respect to a substrate rotated by 7.3 degrees about the [01-1] axis from the silicon substrate (001) surface or a surface tilted within 3 degrees in any direction from the surface, As shown in FIG. 1, a mask 19 made of SiO 2 is partially applied. By performing etching on the opening portion of the SiO 2 without the mask 19, a groove having a (111) facet surface 21 inclined by 62 degrees with respect to the main surface of the silicon substrate 1 is formed.
【００１０】このファセット面２１上にさらに窒化物系
半導体膜をエピタキシャル成長させることで、ＧａＮ系
半導体の（１−１０１）ファセット面２２を成長面とし
た成長膜を得ることが可能となる。このファセット面２
２は極めて平坦性の優れた面である。By further epitaxially growing a nitride semiconductor film on the facet surface 21, it is possible to obtain a growth film having the (1-101) facet surface 22 of the GaN semiconductor as a growth surface. This facet surface 2
No. 2 is an extremely flat surface.
【００１１】つまり、上記の基板を用いて窒化物系半導
体膜の成長を行なうことで、原子レベルで平坦性の高い
窒化物半導体膜を得ることができる。それにより、発光
層の厚みやＩｎ組成の均一性を上げることができ、半値
幅の狭い発光スペクトルを有する半導体発光素子を作製
することができる。That is, by growing a nitride-based semiconductor film using the above substrate, it is possible to obtain a nitride semiconductor film having high flatness at the atomic level. As a result, the thickness of the light emitting layer and the uniformity of the In composition can be increased, and a semiconductor light emitting device having an emission spectrum with a narrow half width can be manufactured.
【００１２】また、本願出願人は、窒化物半導体膜のｃ
軸を傾けることで、シリコン基板と窒化物半導体膜との
間の熱膨張係数差が小さくなり、クラックが入りにくく
なることをも知得した。Further, the applicant of the present invention has found that the nitride semiconductor film c
It was also found that tilting the axis reduces the difference in the coefficient of thermal expansion between the silicon substrate and the nitride semiconductor film, making cracks less likely to occur.
【００１３】さらに、このような（１−１０１）ファセ
ット面２２を窒化物系半導体発光素子への成長面として
用いた場合、ｃ軸を傾けることにより活性層内の井戸お
よび障壁層内に、歪から生じるピエゾ効果による電界が
減少する。そのため、電子正孔対のキャリア再結合確率
が上がり、発光効率を上げることが可能となる。Further, when such a (1-101) facet surface 22 is used as a growth surface for a nitride-based semiconductor light emitting device, tilting the c-axis causes strain in wells and barrier layers in the active layer. The electric field due to the piezo effect caused by Therefore, the carrier recombination probability of electron-hole pairs is increased, and the light emission efficiency can be increased.
【００１４】このように（１−１０１）ファセット面２
２を用いた場合には、窒化物半導体素子に対して多くの
利点が期待される。Thus, the (1-101) facet surface 2
When 2 is used, many advantages are expected for the nitride semiconductor device.
【００１５】ところが、この（１−１０１）ファセット
面２２を有する三角柱状構造（図１参照）を合体させて
連続膜とし、その連続膜上に一般式ＩｎxＧａyＡｌzＮ
（ただし、ｘ＋ｙ＋ｚ＝１，０≦ｘ≦１，０≦ｙ≦１，
０≦ｚ≦１）で表される化合物半導体層を有する半導体
素子を作製し、その上面において発光層の発光状態をＰ
Ｌ（Photo Luminescence）測定で観察したところ、周期
的に光らない部分（暗部）が素子内で観察された。However, the triangular columnar structure (see FIG. 1) having the (1-101) facet surface 22 is united into a continuous film, and the general formula In x Ga y Al z N 2 is formed on the continuous film.
(However, x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1,
0 ≦ z ≦ 1), a semiconductor device having a compound semiconductor layer represented by
As a result of observation by L (Photo Luminescence) measurement, a portion (dark portion) that does not illuminate periodically was observed in the element.
【００１６】そこで、本願発明者は、この作製した発光
素子内の暗部発生の原因を明らかにするため、上記のよ
うなファセット成長を行った試料について断面ＴＥＭ観
察を行い、転位の観察を行なった。Therefore, in order to clarify the cause of the occurrence of the dark portion in the manufactured light emitting device, the inventor of the present application performed cross-sectional TEM observation on the sample on which facet growth was performed as described above, and observed dislocations. .
【００１７】その結果、図２（ａ）、（ｂ）に示す通
り、成長面（ファセット面２２）に向かって転位が伸び
ていることが判明した。この転位層２３による欠陥によ
り、半導体発光素子の発光効率が低下しているものと考
えられる。As a result, as shown in FIGS. 2 (a) and 2 (b), it was found that dislocations extend toward the growth surface (facet surface 22). It is considered that the light emission efficiency of the semiconductor light emitting element is lowered due to the defect due to the dislocation layer 23.
【００１８】本発明は、上記の課題を解決するためにな
されたものであり、転位による欠陥の発生に起因する半
導体発光素子の発光効率低下を抑制することを目的とす
る。The present invention has been made in order to solve the above problems, and an object of the present invention is to suppress a decrease in the luminous efficiency of a semiconductor light emitting device due to the generation of defects due to dislocations.
【００１９】[0019]
【課題を解決するための手段】本発明に係る半導体発光
素子は、シリコン基板と、シリコン基板に形成され該シ
リコン基板の主面より６２度傾斜した面かもしくはこの
面から任意の方向に３度以内の範囲で傾いた面を斜面と
して有する溝と、斜面上に形成され（１−１０１）ファ
セット面を成長面とする窒化物半導体層と、シリコン基
板上に選択的に形成され窒化物半導体層の成長を抑制す
る成長抑制層と、窒化物半導体層の成長面に向かって転
位が延びることを抑制する転位抑制層とを備える。な
お、転位抑制層としては、たとえばシリコン酸化膜やシ
リコン窒化膜等の誘電体膜、あるいは誘電体膜の積層膜
を使用することができる。A semiconductor light emitting device according to the present invention comprises a silicon substrate and a surface formed on the silicon substrate and inclined by 62 degrees from the main surface of the silicon substrate, or 3 degrees in any direction from this surface. A groove having an inclined surface within the range of less than, a nitride semiconductor layer formed on the inclined surface and having a (1-101) facet surface as a growth surface, and a nitride semiconductor layer selectively formed on a silicon substrate Growth suppressing layer for suppressing the growth of the dislocation and a dislocation suppressing layer for suppressing the dislocation extending toward the growth surface of the nitride semiconductor layer. As the dislocation suppressing layer, for example, a dielectric film such as a silicon oxide film or a silicon nitride film, or a laminated film of dielectric films can be used.
【００２０】上記の窒化物半導体層の成長時には、基板
と窒化物半導体層との界面での熱膨張係数差や格子定数
差から上述のように転位が生成される。この転位は、横
方向に折れ曲がり、窒化物半導体層を貫通して窒化物半
導体層の成長面にまで達し得る。そこで、上記のように
転位抑制層を設けることにより、かかる転位が窒化物半
導体層の成長面に向かって延びることを抑制することが
でき、窒化物半導体層の成長面に転位が達するのを阻止
することができる。During the growth of the above-mentioned nitride semiconductor layer, dislocations are generated as described above due to the difference in thermal expansion coefficient and the difference in lattice constant at the interface between the substrate and the nitride semiconductor layer. This dislocation may bend laterally, penetrate the nitride semiconductor layer, and reach the growth surface of the nitride semiconductor layer. Therefore, by providing the dislocation suppressing layer as described above, it is possible to suppress the dislocation from extending toward the growth surface of the nitride semiconductor layer and prevent the dislocation from reaching the growth surface of the nitride semiconductor layer. can do.
【００２１】上記転位抑制層は、好ましくは、成長面に
向かって延びる転位を横断する位置に形成される。上記
成長抑制層の少なくとも一部が、転位抑制層を兼ねるも
のであってもよい。上記転位抑制層は、好ましくは、溝
上に突出する。The dislocation suppressing layer is preferably formed at a position crossing the dislocation extending toward the growth surface. At least a part of the growth suppressing layer may also serve as the dislocation suppressing layer. The dislocation suppressing layer preferably projects above the groove.
【００２２】上記斜面は、好ましくは、転位抑制層にお
ける溝上の端部から、斜面に対し垂直方向に１０ｎｍ以
上５００ｎｍ以下の位置に形成される。上記転位抑制層
は、窒化物半導体層の内部に形成されてもよい。The slope is preferably formed at a position of 10 nm or more and 500 nm or less in the direction perpendicular to the slope from the end on the groove in the dislocation suppressing layer. The dislocation suppression layer may be formed inside the nitride semiconductor layer.
【００２３】シリコン基板上に複数の溝が形成された場
合、窒化物半導体層は複数の溝部より成長した三角柱状
結晶が合体して形成されてもよい。When a plurality of grooves are formed on the silicon substrate, the nitride semiconductor layer may be formed by combining triangular columnar crystals grown from the plurality of grooves.
【００２４】上記窒化物半導体層は、第１クラッド層，
活性層，第２クラッド層を含んでおり、第１および第２
クラッド層は、Ａｌを含有する窒化物半導体で構成され
ることが好ましい。The nitride semiconductor layer is a first cladding layer,
An active layer and a second clad layer are included, and the first and second clad layers are included.
The clad layer is preferably composed of a nitride semiconductor containing Al.
【００２５】上記活性層は、シリコン基板の主面に略一
致した面方位をもつことが好ましい。また、上記活性層
は、（１−１０１）面を面方位として有するものであっ
てもよい。It is preferable that the active layer has a plane orientation that is substantially coincident with the main surface of the silicon substrate. Further, the active layer may have a (1-101) plane as a plane orientation.
【００２６】上記窒化物半導体層の＜０００１＞方向
は、好ましくは、斜面に略垂直である。上記溝は、好ま
しくは、活性層を構成する窒化物半導体の［１１−２
０］方向に沿って延伸する。The <0001> direction of the nitride semiconductor layer is preferably substantially perpendicular to the slope. The groove is preferably made of a nitride semiconductor [11-2 that constitutes the active layer.
0] direction.
【００２７】本発明に係る半導体発光素子の製造方法
は、１つの局面では、次の各工程を備える。シリコン基
板の主面上に、選択的にマスクを形成する。マスクを用
いて、シリコン基板の主面から６２度傾斜した面もしく
はこの面から任意の方向に３度以内の範囲で傾いた面を
斜面として有する溝を形成する。溝の斜面を後退させて
マスクを溝上に突出させる。斜面上に窒化物半導体を結
晶成長し、化合物半導体層を形成する。該化合物半導体
層上に、窒化物半導体で構成される、第１クラッド層、
活性層および第２クラッド層を順に積層する。なお、本
発明のマスクとしては、たとえばシリコン酸化膜やシリ
コン窒化膜等の誘電体膜、あるいは誘電体膜の積層膜を
使用することができる。In one aspect, the method for manufacturing a semiconductor light emitting device according to the present invention includes the following steps. A mask is selectively formed on the main surface of the silicon substrate. Using a mask, a groove having a surface inclined by 62 degrees from the main surface of the silicon substrate or a surface inclined by 3 degrees or less in any direction from this surface is formed. The slope of the groove is retracted so that the mask projects above the groove. A nitride semiconductor is crystal-grown on the slope to form a compound semiconductor layer. A first clad layer made of a nitride semiconductor on the compound semiconductor layer,
The active layer and the second clad layer are sequentially stacked. As the mask of the present invention, for example, a dielectric film such as a silicon oxide film or a silicon nitride film, or a laminated film of dielectric films can be used.
【００２８】上記のように溝の斜面を後退させてマスク
を溝上に突出させることにより、窒化物半導体の成長に
より転位層の広がる領域の厚さだけ予め斜面を後退させ
ることができる。それにより、溝上に突出したマスクに
よって、窒化物半導体の成長面に転位層が延びるのを抑
制することができ、窒化物半導体層の成長面に転位が達
するのを阻止することができる。By making the slope of the groove recede and projecting the mask above the groove as described above, the slope can be receded in advance by the thickness of the region where the dislocation layer spreads due to the growth of the nitride semiconductor. Thus, the mask protruding above the groove can prevent the dislocation layer from extending to the growth surface of the nitride semiconductor, and can prevent the dislocation from reaching the growth surface of the nitride semiconductor layer.
【００２９】本発明に係る半導体発光素子の製造方法
は、他の局面では、次の各工程を備える。（１００）面
を［０１−１］軸のまわりで７．３度回転した面もしく
はこの面から任意の方向に３度以内傾けた範囲内にある
面で構成される主面を有するシリコン基板の主面上に、
選択的にマスクを形成する。該マスクを用いて、シリコ
ン基板の主面に、（１１１）面を斜面として有する溝を
形成する。溝の斜面を後退させてマスクを溝上に突出さ
せる。斜面上に窒化物半導体を結晶成長し、化合物半導
体層を形成する。該化合物半導体層上に、窒化物半導体
で構成される、第１クラッド層、活性層および第２クラ
ッド層を順に積層する。In another aspect, the method for manufacturing a semiconductor light emitting device according to the present invention includes the following steps. Of a silicon substrate having a main surface composed of a surface obtained by rotating a (100) surface about a [01-1] axis by 7.3 degrees or a surface tilted within 3 degrees in any direction from this surface. On the main surface,
A mask is selectively formed. Using the mask, a groove having a (111) plane as an inclined surface is formed on the main surface of the silicon substrate. The slope of the groove is retracted so that the mask projects above the groove. A nitride semiconductor is crystal-grown on the slope to form a compound semiconductor layer. A first clad layer, an active layer, and a second clad layer made of a nitride semiconductor are sequentially stacked on the compound semiconductor layer.
【００３０】本局面の場合にも、溝の斜面を後退させて
マスクを溝上に突出させているので、１つの局面の場合
と同様に、窒化物半導体層の成長面に転位が達するのを
阻止することができる。Also in this aspect, the slope of the groove is made to recede and the mask is projected above the groove, so that dislocations are prevented from reaching the growth surface of the nitride semiconductor layer, as in the case of one aspect. can do.
【００３１】上記マスクは、好ましくは、所定の斜面以
外の基板の表面の少なくとも一部に形成され、窒化物半
導体の成長を抑制する。The mask is preferably formed on at least a part of the surface of the substrate other than the predetermined slope, and suppresses the growth of the nitride semiconductor.
【００３２】上記溝が基板上に複数設けられた場合、各
溝の斜面上に形成された化合物半導体層を合体させるこ
とが好ましい。また、上記化合物半導体層形成後に、シ
リコン基板を除去してもよい。When a plurality of grooves are provided on the substrate, it is preferable to combine the compound semiconductor layers formed on the slopes of the grooves. Further, the silicon substrate may be removed after the formation of the compound semiconductor layer.
【００３３】上記化合物半導体層の＜０００１＞方向が
斜面に略垂直であるように化合物半導体層が結晶成長す
ることが好ましい。また、上記第１および第２クラッド
層を、Ａｌを含有する窒化物半導体で構成することが好
ましい。The compound semiconductor layer is preferably crystal-grown so that the <0001> direction of the compound semiconductor layer is substantially perpendicular to the slope. Further, it is preferable that the first and second clad layers are made of a nitride semiconductor containing Al.
【００３４】上記活性層は、好ましくは、シリコン基板
の主面に略一致した面方位をもって結晶成長する。ま
た、上記活性層は、好ましくは、（１−１０１）面を面
方位として有する。Preferably, the active layer is crystal-grown with a plane orientation substantially matching the main surface of the silicon substrate. The active layer preferably has a (1-101) plane as a plane orientation.
【００３５】本発明に係る半導体発光素子の製造方法
は、さらに他の局面では、次の各工程を備える。シリコ
ン基板の主面上に、選択的に第１マスクを形成する。第
１マスクを用いて、シリコン基板の主面から６２度傾斜
した面もしくはこの面から任意の方向に３度以内の範囲
で傾いた面を斜面として有する複数の溝を形成する。各
々の溝の斜面上に窒化物半導体を結晶成長させ、該窒化
物半導体を合体させて化合物半導体層を形成する。化合
物半導体層上に、該化合物半導体層表面に達する転位層
を覆うように選択的に第２マスクを形成する。第２マス
ク形成後に化合物半導体層を成長させる。化合物半導体
層上に、窒化物半導体で構成される、第１クラッド層、
活性層および第２クラッド層を順に積層する。なお、本
発明において「転位層」とは、窒化物半導体とシリコン
基板との界面で、窒化物半導体の成長により多数発生し
た転位を含む層のことを称する。In still another aspect, the method for manufacturing a semiconductor light emitting device according to the present invention includes the following steps. A first mask is selectively formed on the main surface of the silicon substrate. Using the first mask, a plurality of grooves having a surface inclined by 62 degrees from the main surface of the silicon substrate or a surface inclined within 3 degrees in any direction from this surface as an inclined surface are formed. A nitride semiconductor is crystal-grown on the slope of each groove, and the nitride semiconductors are combined to form a compound semiconductor layer. A second mask is selectively formed on the compound semiconductor layer so as to cover the dislocation layer reaching the surface of the compound semiconductor layer. After forming the second mask, the compound semiconductor layer is grown. A first clad layer made of a nitride semiconductor on the compound semiconductor layer,
The active layer and the second clad layer are sequentially stacked. In the present invention, the “dislocation layer” refers to a layer containing dislocations generated in large numbers by the growth of the nitride semiconductor at the interface between the nitride semiconductor and the silicon substrate.
【００３６】本局面の場合には、転位層を覆うように選
択的に第２マスクを形成し、その後に化合物半導体層を
成長させているので、この第２マスクよりも窒化物半導
体層の成長面側に転位が延びることを抑制することがで
きる。その結果、窒化物半導体層の成長面に転位が達す
るのを阻止することができる。In this aspect, since the second mask is selectively formed so as to cover the dislocation layer and then the compound semiconductor layer is grown, the nitride semiconductor layer is grown more than the second mask. It is possible to prevent dislocations from extending to the plane side. As a result, dislocations can be prevented from reaching the growth surface of the nitride semiconductor layer.
【００３７】本発明に係る半導体発光素子の製造方法
は、さらに他の局面では、次の各工程を備える。（１０
０）面を［０１−１］軸のまわりで７．３度回転した面
もしくはこの面から任意の方向に３度以内傾けた範囲内
にある面で構成される主面を有するシリコン基板の主面
上に、選択的に第１マスクを形成する。第１マスクを用
いて、シリコン基板の主面に、（１１１）面を斜面とし
て有する複数の溝を形成する。各々の溝の斜面上に窒化
物半導体を結晶成長させ、該窒化物半導体を合体させて
化合物半導体層を形成する。化合物半導体層上に、該化
合物半導体層表面に達する転位層を覆うように選択的に
第２マスクを形成する。第２マスク形成後に化合物半導
体層を成長させる。化合物半導体層上に、窒化物半導体
で構成される、第１クラッド層、活性層および第２クラ
ッド層を順に積層する。In still another aspect, the method for manufacturing a semiconductor light emitting device according to the present invention includes the following steps. (10
0) The main surface of a silicon substrate having a main surface composed of a surface rotated by 7.3 degrees about a [01-1] axis or a surface within a range tilted within 3 degrees in any direction from this surface. A first mask is selectively formed on the surface. Using the first mask, a plurality of grooves each having a (111) plane as an inclined surface are formed on the main surface of the silicon substrate. A nitride semiconductor is crystal-grown on the slope of each groove, and the nitride semiconductors are combined to form a compound semiconductor layer. A second mask is selectively formed on the compound semiconductor layer so as to cover the dislocation layer reaching the surface of the compound semiconductor layer. After forming the second mask, the compound semiconductor layer is grown. A first clad layer, an active layer, and a second clad layer made of a nitride semiconductor are sequentially stacked on the compound semiconductor layer.
【００３８】本局面の場合にも、転位層を覆うように選
択的に第２マスクを形成しているので、この第２マスク
よりも窒化物半導体層の成長面側に転位が延びることを
抑制することができ、窒化物半導体層の成長面に転位が
達するのを阻止することができる。Also in this aspect, since the second mask is selectively formed so as to cover the dislocation layer, it is possible to prevent the dislocation from extending to the growth surface side of the nitride semiconductor layer with respect to the second mask. Therefore, dislocations can be prevented from reaching the growth surface of the nitride semiconductor layer.
【００３９】[0039]
【発明の実施の形態】本発明について、以下に実施の形
態を示しつつ説明する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below with reference to embodiments.
【００４０】＜実施の形態１＞図３は、窒化物半導体膜
の（１−１０１）ファセット面上に素子を形成した本実
施の形態における窒化物半導体発光素子の構造例を示す
概略断面図である。<First Embodiment> FIG. 3 is a schematic cross-sectional view showing a structural example of a nitride semiconductor light emitting device in the present embodiment in which a device is formed on a (1-101) facet surface of a nitride semiconductor film. is there.
【００４１】図３に示すように、［０−１−１］方向へ
７．３度オフしたシリコン基板（（００１）Ｓｉオフ基
板）１の主面に溝６を設け、該溝６の表面であるファセ
ット面２１上に窒化物半導体を成長させる。図３の例で
は、ファセット面２１上にｎ−ＡｌＧａＩｎＮからなる
中間層１０を介してｎ−ＧａＩｎＮからなる第１のクラ
ッド層２を形成する。As shown in FIG. 3, a groove 6 is provided on the main surface of a silicon substrate ((001) Si off substrate) 1 which is turned off 7.3 degrees in the [0-1-1] direction, and the surface of the groove 6 is formed. Then, a nitride semiconductor is grown on the facet surface 21. In the example of FIG. 3, the first cladding layer 2 made of n-GaInN is formed on the facet surface 21 via the intermediate layer 10 made of n-AlGaInN.
【００４２】このとき、中間層１０あるいは第１のクラ
ッド層２には転位が発生するが、溝６上に張り出すよう
にマスク１９を設けているので、該マスク１９の張出部
（転位抑制層）により転位が第１のクラッド層２の表面
（成長面）に達するのを阻止することができる。At this time, dislocations are generated in the intermediate layer 10 or the first cladding layer 2, but since the mask 19 is provided so as to overhang the groove 6, the overhanging portion (dislocation suppression) of the mask 19 is provided. The layer can prevent dislocations from reaching the surface (growth surface) of the first cladding layer 2.
【００４３】第１のクラッド層２は、図３に示す例では
三角柱状の結晶形状を有する。この第１のクラッド層２
上に、ＩｎxＧａ1-xＮからなる発光層３，ｐ−ＡｌＧａ
ＩｎＮからなるキャリアブロック層４、ｐ−ＧａＩｎＮ
からなる第２のクラッド層５を順に積層する。溝６は、
発光層３やキャリアブロック層４等を含む活性層を構成
する窒化物半導体の［１１−２０］方向に沿って延伸す
る。In the example shown in FIG. 3, the first cladding layer 2 has a triangular columnar crystal shape. This first cladding layer 2
On top, a light emitting layer 3 made of In x Ga 1-x N 3, p-AlGa
Carrier block layer 4 made of InN, p-GaInN
The second cladding layer 5 made of is laminated in order. The groove 6 is
The nitride semiconductor forming the active layer including the light emitting layer 3 and the carrier block layer 4 is extended along the [11-20] direction.
【００４４】シリコン基板１下面には電極１５が設けら
れ、第２のクラッド層５の上面には透明電極１７が設け
られる。透明電極１７の上面の一部には、ボンディング
電極１６が設けられる。An electrode 15 is provided on the lower surface of the silicon substrate 1, and a transparent electrode 17 is provided on the upper surface of the second cladding layer 5. The bonding electrode 16 is provided on a part of the upper surface of the transparent electrode 17.
【００４５】マグネシウムがドープされｐ型の第２のク
ラッド層５の抵抗は大きい。従って、第２のクラッド層
５の一端へボンディング電極１６のみから電流、即ち正
孔を注入しても、電流密度が発光層３の全域において均
一とならないおそれがある。そこで、ボンディング電極
１６と第２のクラッド層５との間に、第２のクラッド層
５のほぼ全面にわたる薄膜の透明電極１７を設ける。The resistance of the p-type second cladding layer 5 doped with magnesium is high. Therefore, even if a current, that is, holes are injected into one end of the second cladding layer 5 from only the bonding electrode 16, the current density may not be uniform in the entire region of the light emitting layer 3. Therefore, a thin film transparent electrode 17 is provided between the bonding electrode 16 and the second cladding layer 5 over substantially the entire surface of the second cladding layer 5.
【００４６】このように透明電極１７を形成することに
より、より多くの発光を取り出すことができる。ｎ型の
シリコン基板１に接続される電極１５には金属を用いれ
ばよく、Ａｌ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂのいずれか
を含むことが望ましい。ｐ型のＧａＮ第２のクラッド層
５に接続される透明電極１７には、２０ｎｍ以下の膜厚
の金属を用いればよく、Ｔａ，Ｃｏ，Ｒｈ，Ｎｉ，Ｐ
ｄ，Ｐｔ，Ｃｕ，Ａｇ，Ａｕのいずれかを含むことが望
ましい。By forming the transparent electrode 17 in this way, more light emission can be taken out. A metal may be used for the electrode 15 connected to the n-type silicon substrate 1, and it is preferable to contain any one of Al, Ti, Zr, Hf, V, and Nb. For the transparent electrode 17 connected to the p-type GaN second cladding layer 5, a metal having a film thickness of 20 nm or less may be used, and Ta, Co, Rh, Ni, P may be used.
It is desirable to contain any one of d, Pt, Cu, Ag, and Au.
【００４７】本実施の形態で用いたシリコン基板１は、
（００１）面から７．３度［０−１−１］方向に傾け
た、すなわち（００１）面から［０１−１］軸のまわり
で７．３度回転した主面７を持つものである。しかし、
該主面７から任意の方向に３度以内の範囲で傾いた主面
を有するシリコン基板１を使用した場合も、（１−１０
１）面を成長面として有する極めて平坦なＧａＮ層が得
られる。The silicon substrate 1 used in this embodiment is
It has a principal surface 7 tilted in the [0-1-1] direction by 7.3 degrees from the (001) plane, that is, rotated by 7.3 degrees around the [01-1] axis from the (001) plane. . But,
Even when the silicon substrate 1 having a main surface tilted within 3 degrees in any direction from the main surface 7 is used (1-10
1) An extremely flat GaN layer having a plane as a growth surface is obtained.
【００４８】図３に示す半導体発光素子は、シリコン基
板１上に単数の第１のクラッド層２を形成し、該第１の
クラッド層２のファセット面上に半導体素子を形成した
ものである。The semiconductor light emitting device shown in FIG. 3 is one in which a single first cladding layer 2 is formed on a silicon substrate 1, and a semiconductor device is formed on the facet surface of the first cladding layer 2.
【００４９】しかし、図９に示すように、シリコン基板
１上に複数の第１のクラッド層２を形成し、この第１の
クラッド層２上に半導体素子をそれぞれ形成してもよ
い。この場合、隣合う第２のクラッド層５上に延在する
ように透明電極１７を成膜する。However, as shown in FIG. 9, a plurality of first cladding layers 2 may be formed on the silicon substrate 1, and semiconductor elements may be respectively formed on the first cladding layers 2. In this case, the transparent electrode 17 is formed so as to extend on the adjacent second cladding layer 5.
【００５０】このように隣合う第２のクラッド層５上に
透明電極１７を延在させることにより、それぞれの第１
のクラッド層２の側面が短絡するおそれがある。そこ
で、図９に示すとおり、透明電極１７を形成する前に、
第１のクラッド層２、発光層３，キャリアブロック層４
および第２のクラッド層５の側面を覆うように絶縁膜１
８を形成する。絶縁膜１８は、１００ｎｍの厚さのシリ
コン酸化膜、シリコン窒化膜等からなる絶縁膜をスパッ
タリング等で形成し、この絶縁膜をフォトリソグラフィ
およびエッチング技術を用いてパターニングすることに
より形成可能である。By thus extending the transparent electrodes 17 on the adjacent second cladding layers 5, the respective first electrodes are formed.
The side surface of the clad layer 2 may be short-circuited. Therefore, as shown in FIG. 9, before forming the transparent electrode 17,
First clad layer 2, light emitting layer 3, carrier block layer 4
And the insulating film 1 so as to cover the side surface of the second cladding layer 5.
8 is formed. The insulating film 18 can be formed by forming an insulating film made of a silicon oxide film, a silicon nitride film or the like having a thickness of 100 nm by sputtering or the like, and patterning the insulating film by using photolithography and etching techniques.
【００５１】ＩｎxＧａ1-xＮ発光層はＧａxＩｎ1-xＮの
組成ｘを変えることにより、バンド間発光の波長を紫外
から赤色まで発光させることができる。たとえばＧａの
固相の組成がＸ＝０．８２の場合、青色で発光する発光
素子が得られる。By changing the composition x of Ga x In 1 -x N, the In x Ga 1 -x N light emitting layer can emit light in the band-to-band emission wavelength from ultraviolet to red. For example, when the composition of the solid phase of Ga is X = 0.82, a light emitting device that emits blue light can be obtained.
【００５２】なお、本明細書において、窒化物半導体と
は、主にＩＩＩ族元素とＮ元素より構成された化合物半
導体であって、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ，ｙ≦
１）の他、そのＩＩＩ族元素の一部（２０％程度以下）
をＢ，Ｔｉ等の他の元素で置換した結晶や、そのＮ元素
の一部（１０％程度以下）をＡｓ，Ｐ，Ｓｂ等の他の元
素で置換した結晶を含む。In the present specification, the nitride semiconductor is a compound semiconductor mainly composed of a group III element and an N element, and Al x In y Ga 1-xy N (0 ≦ x, y ≦
In addition to 1), some of the Group III elements (about 20% or less)
Include a crystal in which B is replaced with another element such as B or Ti, or a crystal in which a part (about 10% or less) of the N element is replaced with another element such as As, P or Sb.
【００５３】次に、本実施の形態１における窒化物半導
体発光素子の作製方法について説明する。Next, a method of manufacturing the nitride semiconductor light emitting device according to the first embodiment will be described.
【００５４】まず、上述した主面を有するシリコン基板
１を洗浄する。このシリコン基板１の主面上にスパッタ
リングもしくはＣＶＤ(Chemical Vapor Deposition)等
の技術を用い、シリコン酸化膜やシリコン窒化膜等の誘
電体膜を１００ｎｍ程度の厚みに形成する。この誘電体
膜を形成後、写真製版およびエッチングにより絶縁膜を
ストライプ状にパターニングする。それにより、図４に
示すように、シリコン基板１の主面７上に、部分的にＳ
ｉＯ2によるマスク（成長抑制層）１９を形成する。First, the silicon substrate 1 having the above-mentioned main surface is washed. A dielectric film such as a silicon oxide film or a silicon nitride film is formed to a thickness of about 100 nm on the main surface of the silicon substrate 1 by using a technique such as sputtering or CVD (Chemical Vapor Deposition). After forming this dielectric film, the insulating film is patterned into stripes by photolithography and etching. As a result, as shown in FIG. 4, S is partially formed on the main surface 7 of the silicon substrate 1.
A mask (growth suppressing layer) 19 made of iO 2 is formed.
【００５５】ところで、シリコン基板１は青、緑、赤色
と可視領域の光を吸収するので、半導体発光素子におい
て光の取出し効率を上げるため、マスク１９として誘電
体多層反射膜を用いることが好ましい。それにより、可
視光の光の取出し効率を向上することができる。By the way, since the silicon substrate 1 absorbs light in the visible region such as blue, green and red, it is preferable to use a dielectric multilayer reflective film as the mask 19 in order to increase the light extraction efficiency in the semiconductor light emitting device. Thereby, the extraction efficiency of visible light can be improved.
【００５６】たとえば４６０ｎｍを中心波長とした青の
発光素子を作製する場合、マスク１９としてＳｉＯ
2（７９ｎｍ）／ＺｒＯ2（５５ｎｍ）を３ペア組み合わ
せた膜を使用することで、取出し効率を向上することが
できる。For example, when a blue light emitting element having a center wavelength of 460 nm is manufactured, SiO is used as the mask 19.
By using a film in which 3 pairs of 2 (79 nm) / ZrO 2 (55 nm) are combined, the extraction efficiency can be improved.
【００５７】次に、ＫＯＨからなるアルカリエッチング
液によってマスク１９を形成していない部分のシリコン
基板１にエッチングを行なう。それにより、図５に示す
ように、シリコン基板１の主面７に対し６２度傾斜した
（１１１）ファセット面２１をもつ複数の溝６を形成す
る。この溝６は、Ｓｉ［０１−１］方向に延在するスト
ライプ状の溝である。Next, the portion of the silicon substrate 1 where the mask 19 is not formed is etched with an alkaline etching solution made of KOH. As a result, as shown in FIG. 5, a plurality of grooves 6 having (111) facet surfaces 21 inclined by 62 degrees with respect to the main surface 7 of the silicon substrate 1 are formed. The groove 6 is a stripe-shaped groove extending in the Si [01-1] direction.
【００５８】シリコン基板１の主面７を上記のような面
方位とすることにより、上記のエッチングにより主面７
に対し６２度傾斜した（１１１）ファセット面２１が得
られる。該（１１１）ファセット面２１は、従来知られ
ているアルカリエッチャントの温度を適宜調整し、エッ
チング速度を調整することで容易に形成できる。By making the main surface 7 of the silicon substrate 1 have the above-described plane orientation, the main surface 7 is formed by the above etching.
A (111) facet surface 21 inclined by 62 degrees with respect to is obtained. The (111) facet surface 21 can be easily formed by appropriately adjusting the temperature of a conventionally known alkali etchant and adjusting the etching rate.
【００５９】また、（１１１）ファセット面２１のエッ
チングを行う際にオーバーエッチングを行い、マスク１
９下に位置するシリコン基板１をエッチングし、マスク
１９下に（１１１）ファセット面２１を形成する。その
ため、図５に示すように、マスク１９の端部が溝６上に
張り出した状態となる。このオーバーエッチングによ
り、後工程で転位が広がる領域の厚さよりも厚い領域分
をエッチングする。Further, when the (111) facet surface 21 is etched, over-etching is performed, and the mask 1
The silicon substrate 1 located under 9 is etched to form a (111) facet surface 21 under the mask 19. Therefore, as shown in FIG. 5, the end portion of the mask 19 projects into the groove 6. By this over-etching, a region thicker than a region where dislocations spread in a later step is etched.
【００６０】このようにシリコン基板１を深くエッチン
グすることにより、図５に示すように（１１１）ファセ
ット面２１を後退させることができ、オーバーエッチン
グ部２４を形成することができる。それにより、基板界
面近傍で転位が折れ曲がって成長し、窒化物半導体膜を
貫通してその成長面へ転位が達することを未然に防ぐこ
とができる。By deeply etching the silicon substrate 1 as described above, the (111) facet surface 21 can be set back as shown in FIG. 5, and the over-etched portion 24 can be formed. As a result, dislocations can be prevented from bending and growing near the substrate interface, penetrating the nitride semiconductor film and reaching the growth surface.
【００６１】オーバーエッチング深さ（マスク１９の端
部から（１１１）ファセット面２１までの距離）は、後
工程で溝６上に形成される三角柱状結晶の大きさ、つま
り溝６の大きさにより選択する。たとえば、溝６の開口
幅が１〜３μｍの場合、５００ｎｍ程度の厚みの転位層
２３が素子特性に影響を及ぼす。この場合、オーバーエ
ッチング深さは、好ましくは１０ｎｍ以上５００ｎｍ以
下、さらに好ましくは１００ｎｍ以上４００ｎｍ以下程
度である。このオーバーエッチング深さが８００ｎｍと
深い場合、原料ガスが（１１１）ファセット面２１に到
達しにくく、三角柱状結晶の成長が起こり難かった。The over-etching depth (the distance from the end of the mask 19 to the (111) facet surface 21) depends on the size of the triangular columnar crystal formed on the groove 6 in a later step, that is, the size of the groove 6. select. For example, when the opening width of the groove 6 is 1 to 3 μm, the dislocation layer 23 having a thickness of about 500 nm affects the device characteristics. In this case, the over-etching depth is preferably 10 nm or more and 500 nm or less, more preferably 100 nm or more and 400 nm or less. When the over-etching depth is as deep as 800 nm, the source gas is hard to reach the (111) facet surface 21, and the triangular columnar crystal is hard to grow.
【００６２】次に、図６に示すように、溝６の表面にお
いて所定の（１１１）ファセット面２１から結晶成長を
優先的に行わせるため、溝６の表面上に選択的に第２マ
スク２０を形成する。第２マスク（成長抑制層）２０
は、マスク１９と同様の材質で構成でき、マスク１９と
同様の手法で形成できる。Next, as shown in FIG. 6, in order to preferentially grow the crystal from the predetermined (111) facet plane 21 on the surface of the groove 6, the second mask 20 is selectively formed on the surface of the groove 6. To form. Second mask (growth suppressing layer) 20
Can be made of the same material as the mask 19, and can be formed by the same method as the mask 19.
【００６３】図６の例では、溝６の右側の斜面上に第２
マスク２０を形成している。それにより、この斜面上に
窒化物半導体膜が成長するのを抑制することができる。
なお、図５の工程でオーバーエッチングが不充分な場
合、第２マスク２０を作製した後に再びアルカリエッチ
ャント液を用いてエッチングを行い、オーバーエッチン
グ量を適宜調整してもよい。In the example of FIG. 6, the second groove is formed on the slope on the right side of the groove 6.
The mask 20 is formed. Thereby, it is possible to suppress the growth of the nitride semiconductor film on this slope.
If the over-etching is insufficient in the step of FIG. 5, the over-etching amount may be appropriately adjusted by forming the second mask 20 and then performing etching again using the alkaline etchant solution.
【００６４】次に、溝６を形成したシリコン基板１をＭ
ＯＣＶＤ装置内に導入し、水素（Ｈ 2）雰囲気の中で、
約１１００℃の高温でクリーニングを行なう。Next, the silicon substrate 1 having the grooves 6 formed therein is subjected to M
Introduced into the OCVD equipment, hydrogen (H 2) In the atmosphere,
Cleaning is performed at a high temperature of about 1100 ° C.
【００６５】その後、キャリアガスとしてＮ2を１０
（ｌ（リットル）／ｍｉｎ．）流しながら、８００℃で
ＮＨ3とトリメチルアルミニウム（ＴＭＡ）、トリメチ
ルインジウム（ＴＭＩ）、ＳｉＨ4（シラン）ガスを、
それぞれ５（１／ｍｉｎ．）、１０（μｍｏｌ／ｍｉ
ｎ．）、１７（μｍｏｌ／ｍｉｎ．）、０．１（μｍｏ
ｌ／ｍｉｎ．）導入して、約１０ｎｍの厚みのシリコン
ドープＡｌ0.85Ｉｎ0.15Ｎからなる中間層１０を成長す
る。Then, N 2 was used as a carrier gas.
While flowing (l (liter) / min.), NH 3 and trimethylaluminum (TMA), trimethylindium (TMI), and SiH 4 (silane) gas were added at 800 ° C.
5 (1 / min.) And 10 (μmol / mi)
n. ), 17 (μmol / min.), 0.1 (μmo
l / min. ) Is introduced and an intermediate layer 10 of silicon-doped Al 0.85 In 0.15 N with a thickness of about 10 nm is grown.
【００６６】続いて、同じ温度で、ＴＭＡの供給を停止
し、トリメチルガリウム（ＴＭＧ）、ＴＭＩ、ＳｉＨ4
（シラン）ガスを約２０（μｍｏｌ／ｍｉｎ．）、１０
０（μｍｏｌ／ｍｉｎ．）、０．０５（μｍｏｌ／ｍｉ
ｎ．）それぞれ導入し、図７および図８に示すように、
約３ミクロンの厚さの三角形柱状結晶１１であるシリコ
ンドープＧａ0.92Ｉｎ0.08Ｎからなる第１のクラッド層
２を成長する。Then, at the same temperature, the supply of TMA is stopped, and trimethylgallium (TMG), TMI, and SiH 4 are added.
About 20 (μmol / min.) Of (silane) gas, 10
0 (μmol / min.), 0.05 (μmol / mi)
n. ) Introduced respectively, as shown in FIG. 7 and FIG.
A first cladding layer 2 made of silicon-doped Ga 0.92 In 0.08 N, which is a triangular columnar crystal 11 having a thickness of about 3 μm, is grown.
【００６７】この三角柱状結晶１１である第１のクラッ
ド層２は、中間層１０を堆積した後、その成長温度を高
温に上げ、ＧａＮの膜としても構わない。しかし、Ｉｎ
を含みＡｌを含まないＧａＩｎＮ緩衝層を用いること
で、高温に成長温度を上げることなく低温成長が可能と
なり、極めてクラックの発生が少なくなる。The first cladding layer 2 which is the triangular columnar crystal 11 may be a GaN film by raising the growth temperature to a high temperature after depositing the intermediate layer 10. However, In
By using the GaInN buffer layer containing Al and containing no Al, low temperature growth is possible without raising the growth temperature to high temperature, and the occurrence of cracks is extremely reduced.
【００６８】また、第１のクラッド層２は、シリコン基
板１の主面から６２度の関係を有する（１１１）ファセ
ット面２１に対して垂直な軸をｃ軸として成長し、図７
および図８に示すように、第１のクラッド層２の上面に
（１−１０１）ファセット面２２が成長面（平面）とし
て形成される。Further, the first cladding layer 2 grows with the axis perpendicular to the (111) facet plane 21 having a relationship of 62 degrees from the main surface of the silicon substrate 1 as the c-axis, as shown in FIG.
As shown in FIG. 8 and FIG. 8, the (1-101) facet surface 22 is formed on the upper surface of the first cladding layer 2 as a growth surface (plane).
【００６９】その後、ＴＭＡ、ＴＭＩ、ＴＭＧの供給を
停止して、基板温度を７６０℃まで降温し、インジウム
原料であるトリメチルインジウム（ＴＭＩ）を６．５
（μｍｏｌ／ｍｉｎ．）、ＴＭＧを２．８（μｍｏｌ／
ｍｉｎ．）導入し、Ｉｎ0.18Ｇａ0.82Ｎよりなる３ｎｍ
厚の井戸層を成長する。その後再び、８５０℃まで昇温
し、ＴＭＧを１４（μｍｏｌ／ｍｉｎ．）導入しＧａＮ
よりなる障壁層を成長する。同様に井戸層，障壁層の成
長を繰り返し、４ペアからなる多重量子井戸（ＭＱＷ）
からなる発光層３を成長する。After that, the supply of TMA, TMI, and TMG is stopped, the substrate temperature is lowered to 760 ° C., and trimethylindium (TMI), which is an indium raw material, is set to 6.5.
(Μmol / min.), TMG 2.8 (μmol / min.
min. ) Introduced, 3 nm consisting of In 0.18 Ga 0.82 N
Grow a thick well layer. Then, the temperature is raised again to 850 ° C., 14 TMG (μmol / min.) Is introduced, and GaN is introduced.
A barrier layer consisting of. Similarly, growth of well layers and barrier layers is repeated, and multiple quantum wells (MQW) consisting of 4 pairs are formed.
The light emitting layer 3 made of is grown.
【００７０】上記発光層３の成長が終了した後、最後の
障壁層と同じ温度で、ＴＭＧを１１（μｍｏｌ／ｍｉ
ｎ．）、ＴＭＡを１．１（μｍｏｌ／ｍｉｎ．）、ＴＭ
Ｉを４０（μｍｏｌ／ｍｉｎ．）、ｐ型ドーピング原料
ガスであるビスシクロペンタジェニルマグネシウム（Ｃ
ｐ2Ｍｇ）を１０（ｎｍｏｌ／ｍｉｎ．）流し、５０ｎ
ｍ厚のｐ型Ａｌ0.20Ｇａ0.75Ｉｎ0.05Ｎからなるキャリ
アブロック層４を成長する。After the growth of the light emitting layer 3 was completed, TMG was added at 11 (μmol / mi) at the same temperature as the last barrier layer.
n. ), TMA 1.1 (μmol / min.), TM
I of 40 (μmol / min.), Biscyclopentadienyl magnesium (C
p 2 Mg) at a flow rate of 10 (nmol / min.), 50n
A carrier block layer 4 made of p-type Al 0.20 Ga 0.75 In 0.05 N and having a thickness of m is grown.
【００７１】キャリアブロック層４の成長が終了する
と、同じ成長温度において、ＴＭＡの供給を停止し、１
００ｎｍ厚のｐ型Ｇａ0.9Ｉｎ0.1Ｎからなる第２のクラ
ッド層５の成長を行なう。それにより、発光素子構造の
成長を終了する。When the growth of the carrier block layer 4 is completed, the supply of TMA is stopped at the same growth temperature and 1
The second cladding layer 5 of p-type Ga 0.9 In 0.1 N having a thickness of 00 nm is grown. This completes the growth of the light emitting device structure.
【００７２】上記成長が終了すると、ＴＭＧ，ＴＭＩお
よびＣｐ2Ｍｇの供給を停止した後、室温まで冷却し、
基板をＭＯＣＶＤ装置より取り出す。その後、各半導体
素子の第２のクラッド層５の上面にそれぞれ透明電極１
７を形成し、さらに透明電極１７上の一部にボンディン
グ電極１６を形成し、シリコン基板１下面に電極１５を
形成する。そしてダイシング装置を用い、３５０μｍ角
のチップサイズにシリコン基板１を分離することで、本
実施の形態１の半導体発光素子が完成する。When the above growth is completed, the supply of TMG, TMI and Cp 2 Mg is stopped and then cooled to room temperature,
The substrate is taken out from the MOCVD device. Then, the transparent electrode 1 is formed on the upper surface of the second cladding layer 5 of each semiconductor element.
7, the bonding electrode 16 is formed on a part of the transparent electrode 17, and the electrode 15 is formed on the lower surface of the silicon substrate 1. Then, the semiconductor light emitting element of the first embodiment is completed by separating the silicon substrate 1 into a chip size of 350 μm square by using a dicing device.
【００７３】本発明に従って作製した半導体発光素子の
特性を測定した結果、活性層においても極めて平坦性が
高く、その層厚のゆらぎ（変動）が少ないため、発光ス
ペクトルにおいて半値幅１５ｎｍと狭くなった。また、
貫通転位が少ないため、素子面内において均一に発光効
率の高い半導体発光素子を作製することが可能となっ
た。As a result of measuring the characteristics of the semiconductor light-emitting device manufactured according to the present invention, the active layer has extremely high flatness and the fluctuation (variation) of the layer thickness is small, so that the emission spectrum has a narrow half-width of 15 nm. . Also,
Since there are few threading dislocations, it becomes possible to fabricate a semiconductor light emitting device having a high luminous efficiency evenly in the device plane.
【００７４】＜実施の形態２＞実施の形態１では、三角
柱状結晶１１上に窒化物半導体膜を成長し、窒化物半導
体膜の（１−１０１）ファセット面２２上に発光素子構
造を形成している。この窒化物半導体膜の成長をさらに
続けた場合、図８の状態からさらに結晶成長が進行し、
図１１に示す通りそれぞれの三角形柱状結晶１１が合体
し、連続膜１２を形成することができる。この連続膜１
２の上に半導体発光素子を形成することも可能である。Second Embodiment In the first embodiment, a nitride semiconductor film is grown on the triangular columnar crystal 11 and a light emitting device structure is formed on the (1-101) facet surface 22 of the nitride semiconductor film. ing. When the growth of this nitride semiconductor film is further continued, the crystal growth further progresses from the state of FIG.
As shown in FIG. 11, the triangular columnar crystals 11 are united to form a continuous film 12. This continuous film 1
It is also possible to form a semiconductor light emitting element on top of 2.
【００７５】図１０に、本実施の形態２における窒化物
半導体発光素子の構造例を示す。図１０に示すように、
本実施の形態では、実施の形態１と同様のシリコン基板
１上に形成した連続膜１２の上に、ｎ−ＧａＩｎＮから
なる第１のクラッド層２，ＩｎxＧａ1-xＮからなる発光
層３，ｐ−ＡｌＧａＩｎＮからなるキャリアブロック層
４、ｐ−ＧａＩｎＮからなる第２のクラッド層５を順に
積層する。FIG. 10 shows a structural example of the nitride semiconductor light emitting device according to the second embodiment. As shown in FIG.
In the present embodiment, the first cladding layer 2 made of n-GaInN 2 and the light emitting layer made of In x Ga 1 -x N are formed on the continuous film 12 formed on the silicon substrate 1 similar to that of the first embodiment. 3, a carrier block layer 4 made of p-AlGaInN, and a second cladding layer 5 made of p-GaInN are sequentially stacked.
【００７６】シリコン基板１下面には電極１５が設けら
れ、第２のクラッド層５の上面には透明電極１７が設け
られる。透明電極１７の上面の一部には、ボンディング
電極１６が設けられる。An electrode 15 is provided on the lower surface of the silicon substrate 1, and a transparent electrode 17 is provided on the upper surface of the second cladding layer 5. The bonding electrode 16 is provided on a part of the upper surface of the transparent electrode 17.
【００７７】上記以外は実施の形態１と同様であるの
で、重複説明は省略する。本実施の形態の場合も、溝６
上に張り出すように転位抑制層となるマスク１９を設け
ているので、転位が延びて転位層２３が第１のクラッド
層２の表面に達するのを阻止することができる。Since the configuration other than the above is the same as that of the first embodiment, the duplicate description will be omitted. Also in the case of the present embodiment, the groove 6
Since the mask 19 serving as a dislocation suppressing layer is provided so as to project upward, dislocations can be prevented from extending and the dislocation layer 23 reaching the surface of the first cladding layer 2.
【００７８】なお、図１０ではシリコン基板１を残した
窒化物半導体発光素子の構造例を示したが、シリコン基
板１を除去し、ＧａＮの連続膜１２を厚く形成して基板
として使用してもよい。この場合、連続膜１２の裏面に
電極１５を形成する必要がある。Although FIG. 10 shows a structural example of a nitride semiconductor light emitting device in which the silicon substrate 1 is left, the silicon substrate 1 may be removed and the GaN continuous film 12 may be formed thick to be used as a substrate. Good. In this case, it is necessary to form the electrode 15 on the back surface of the continuous film 12.
【００７９】次に、本実施の形態２における窒化物半導
体発光素子の製造方法について説明する。Next, a method of manufacturing the nitride semiconductor light emitting device according to the second embodiment will be described.
【００８０】実施の形態１と同様の処理を行ったシリコ
ン基板１に、ＭＯＣＶＤ法を用い、溝６の（１１１）フ
ァセット面２１上にＡｌＩｎＮからなる中間層１０を形
成し、続いてＧａＮの結晶を成長させる。それにより、
図８に示す場合と同様に、溝６上に三角柱状結晶１１が
形成され、基板主面７に平行に（１−１０１）ファセッ
ト面２２が現れる。なお、該窒化物半導体膜の＜０００
１＞方向は、溝６の斜面に略垂直である。An intermediate layer 10 made of AlInN is formed on the (111) facet surface 21 of the groove 6 on the silicon substrate 1 which has been subjected to the same processing as that of the first embodiment, using the MOCVD method, and then the GaN crystal is formed. Grow. Thereby,
Similar to the case shown in FIG. 8, the triangular columnar crystal 11 is formed on the groove 6, and the (1-101) facet surface 22 appears in parallel with the substrate main surface 7. The nitride semiconductor film <000
The 1> direction is substantially perpendicular to the slope of the groove 6.
【００８１】この状態からさらに三角柱状結晶１１を成
長させると、三角柱状結晶１１の径は大きくなり、つい
には隣接する三角柱状結晶１１同士が接触するようにな
る。さらに成長を続けると、分離していた各三角柱状結
晶１１は合体し、図１１に示すように、表面に平坦な
（１−１０１）面２５をもったＧａＮ結晶の連続膜１２
が得られる。中間層１０としては、ＡｌＧａＮの中間層
１０を用いても同様の結果が得られる。When the triangular columnar crystals 11 are further grown from this state, the diameter of the triangular columnar crystals 11 becomes large, and finally the adjacent triangular columnar crystals 11 come into contact with each other. When the growth is further continued, the separated triangular columnar crystals 11 are united, and as shown in FIG. 11, a continuous GaN crystal film 12 having a flat (1-101) plane 25 on the surface thereof.
Is obtained. Similar results can be obtained even if the AlGaN intermediate layer 10 is used as the intermediate layer 10.
【００８２】連続膜１２を有するシリコン基板１をＨＶ
ＰＥ（ハイドライドＶＰＥ）装置内に導入する。Ｎ2キ
ャリアガスとＮＨ3を、それぞれ５（ｌ／ｍｉｎ．）流
しながら、シリコン基板１の温度を約１０５０℃まで昇
温する。HV is applied to the silicon substrate 1 having the continuous film 12.
It is introduced into a PE (hydride VPE) device. The temperature of the silicon substrate 1 is raised to about 1050 ° C. while flowing N 2 carrier gas and NH 3 respectively at 5 (l / min.).
【００８３】その後、ＧａＣｌを０．１（ｌ／ｍｉ
ｎ．）導入してＧａＮの厚膜の成長を開始する。ＧａＣ
ｌは約８５０℃に保持されたＧａ金属にＨＣｌガスを流
すことにより生成される。Then, GaCl was added to 0.1 (l / mi
n. ) Introduce to start growth of thick GaN film. GaC
l is produced by flowing HCl gas through Ga metal held at about 850 ° C.
【００８４】また、シリコン基板１近傍まで単独で配管
してある不純物ドーピングラインを用いて不純物ガスを
流すことにより、任意にＧａＮの成長中に不純物のドー
ピングを行なうことができる。本実施の形態ではＧａＮ
にＳｉをドーピングする目的で、ＧａＮの成長開始と同
時に、モノシラン（ＳｉＨ4）を２００（ｎｍｏｌ／ｍ
ｉｎ．）供給してＳｉドープＧａＮ連続膜１２（Ｓｉ不
純物濃度約３．８×１０18ｃｍ-3）を成長する。Further, the impurity gas can be arbitrarily doped during the growth of GaN by using the impurity doping line which is singly piped to the vicinity of the silicon substrate 1 to flow the impurity gas. In this embodiment, GaN
In order to dope Si with Si, at the same time as the start of GaN growth, monosilane (SiH 4 ) was added at 200
in. ) Supply to grow Si-doped GaN continuous film 12 (Si impurity concentration of about 3.8 × 10 18 cm −3 ).
【００８５】上記方法で、８時間の成長を行ない、膜厚
の合計が約３５０μｍの厚さのＧａＮをシリコン基板１
上に成長する。この成長後、研磨あるいはエッチングに
よりシリコン基板１を除去し、（１−１０１）面を有す
るＧａＮ基板を得る。こうして、本実施の形態によれば
極めて平坦な（１−１０１）面を表面に有するＧａＮ基
板を得ることができる。By the above method, the growth was performed for 8 hours, and the GaN having a total film thickness of about 350 μm was formed on the silicon substrate 1.
Grow up. After this growth, the silicon substrate 1 is removed by polishing or etching to obtain a GaN substrate having a (1-101) plane. Thus, according to the present embodiment, it is possible to obtain a GaN substrate having an extremely flat (1-101) plane on its surface.
【００８６】上記のＧａＮ結晶の連続膜１２もしくはシ
リコン基板１を除去したＧａＮ基板上に、一旦、１００
０℃において、ｎ型のＧａＩｎＮからなる第１のクラッ
ド層２と積層させる。On the GaN substrate from which the continuous film 12 of GaN crystal or the silicon substrate 1 has been removed, 100
At 0 ° C., it is laminated with the first cladding layer 2 made of n-type GaInN.
【００８７】この第１のクラッド層２は、ＧａＮ連続膜
１２と同じＧａＮ層としても構わなかったが、Ｉｎを含
みＡｌを含まないＧａＩｎＮからなる第１のクラッド層
２を用いることで、高温に成長温度を上げることなく低
温成長が可能となり、クラックの発生を抑制することが
できる。The first clad layer 2 may be the same GaN layer as the GaN continuous film 12, but by using the first clad layer 2 made of GaInN containing In and containing no Al, it is possible to increase the temperature. Low temperature growth is possible without raising the growth temperature, and the occurrence of cracks can be suppressed.
【００８８】その後、実施の形態１と同様の手法で、発
光層３、キャリアブロック層４、第２のクラッド層５の
成長を行ない、透明電極１７、ボンディング竜極１６、
電極１５を形成する。そして、ダイシング装置を用い、
３５０μｍ角のチップサイズに素子を分離することで、
図１０に示す本実施の形態の半導体発光素子を作製する
ことができる。Thereafter, the light emitting layer 3, the carrier block layer 4, and the second cladding layer 5 are grown in the same manner as in the first embodiment, and the transparent electrode 17, the bonding dragon pole 16,
The electrode 15 is formed. Then, using a dicing device,
By separating the element into a chip size of 350 μm square,
The semiconductor light emitting device of this embodiment shown in FIG. 10 can be manufactured.
【００８９】上記のごとく、本実施の形態２では、シリ
コン基板１を出発基板として（１−１０１）面２５を有
する極めて平坦なＧａＮ基板を作製し、ＧａＮ基板上に
半導体発光素子を作製している。その結果、発光スペク
トルにおいて半値幅が１５ｎｍと狭く、さらに転位が少
ない故に発光効率の極めて高い半導体発光素子が得られ
た。As described above, in the second embodiment, an extremely flat GaN substrate having the (1-101) plane 25 is manufactured using the silicon substrate 1 as a starting substrate, and a semiconductor light emitting device is manufactured on the GaN substrate. There is. As a result, a semiconductor light emitting device having an emission spectrum with a narrow half-width of 15 nm and very few dislocations and thus having a very high luminous efficiency was obtained.
【００９０】＜実施の形態３＞次に、本発明の実施の形
態３について説明する。図１２は、本実施の形態３にお
ける窒化物半導体発光素子の構造例を示す断面図であ
る。<Third Embodiment> Next, a third embodiment of the present invention will be described. FIG. 12 is a cross-sectional view showing a structural example of the nitride semiconductor light emitting element according to the third embodiment.
【００９１】図１２に示すように、本実施の形態３で
は、ＧａＮの連続膜１２の内部に第３マスク２６を有
し、該第３マスク２６で転位の成長を抑制している。よ
って、本実施の形態３では、転位層２３が第１マスク１
９よりも上方の連続膜１２にまで達している。それ以外
の構成は図１０に示す実施の形態２の場合と同様である
ので、重複説明は省略する。As shown in FIG. 12, in the third embodiment, the third mask 26 is provided inside the GaN continuous film 12, and the growth of dislocations is suppressed by the third mask 26. Therefore, in the third embodiment, the dislocation layer 23 is the first mask 1
The continuous film 12 above 9 is reached. The other configuration is similar to that of the second embodiment shown in FIG. 10, and thus the duplicated description will be omitted.
【００９２】次に、図１３から図１５を用いて本実施の
形態３における窒化物半導体発光素子の製造方法につい
て説明する。Next, a method of manufacturing the nitride semiconductor light emitting device according to the third embodiment will be described with reference to FIGS.
【００９３】実施の形態１と同様のシリコン基板１の主
面上にＣＶＤ等で、シリコン酸化膜等の誘電体膜を形成
する。この誘電体膜を形成後、写真製版およびエッチン
グにより絶縁膜をストライプ状にパターニングし、シリ
コン基板１の主面７上に部分的にＳｉＯ2によるマスク
１９を形成する。A dielectric film such as a silicon oxide film is formed on the main surface of silicon substrate 1 similar to that of the first embodiment by CVD or the like. After forming this dielectric film, the insulating film is patterned into a stripe shape by photoengraving and etching to partially form a mask 19 of SiO 2 on the main surface 7 of the silicon substrate 1.
【００９４】次に、ＫＯＨからなるアルカリエッチング
液によってマスク１９を形成していない部分のシリコン
基板１にエッチングを行なう。それにより、シリコン基
板１の主面７に対し６２度傾斜した（１１１）ファセッ
ト面２１をもつ複数の溝６を形成する。。Next, the silicon substrate 1 in the portion where the mask 19 is not formed is etched with an alkali etching solution made of KOH. Thereby, the plurality of grooves 6 having the (111) facet surface 21 inclined by 62 degrees with respect to the main surface 7 of the silicon substrate 1 are formed. .
【００９５】溝６表面を選択的に第２マスク２０で覆
い、この状態で溝６の（１１１）ファセット面２１上
に、実施の形態２と同様に、中間層１０とＧａＮの連続
膜１２とを形成する。この場合、図１３に示すように、
転位を含む転位層２３が連続膜１２の（１−１０１）面
２５に達してしまう。The surface of the groove 6 is selectively covered with the second mask 20, and in this state, the intermediate layer 10 and the GaN continuous film 12 are formed on the (111) facet surface 21 of the groove 6 as in the second embodiment. To form. In this case, as shown in FIG.
The dislocation layer 23 including dislocation reaches the (1-101) plane 25 of the continuous film 12.
【００９６】そこで、図１４に示すように、連続膜１２
の成長途中の段階で（１−１０１）面２５上に第３マス
ク（成長抑制層）２６を形成する。第３マスク２６は、
シリコン窒化膜やシリコン酸化膜等により形成すればよ
い。Therefore, as shown in FIG.
A third mask (growth suppressing layer) 26 is formed on the (1-101) plane 25 in the middle of the growth. The third mask 26 is
It may be formed of a silicon nitride film or a silicon oxide film.
【００９７】前述のようにストライプ（溝６）の幅が１
〜３μｍの場合、５００ｎｍ程度の転位層２３が素子特
性に大きく影響を与える。この転位層２３は、図１３に
示すようにストライプ状に形成されるので、転位層２３
のストライプに対応して第３マスク２６を形成する。す
なわち、溝６あるいは三角形柱状結晶の周期に対応し
て、第３マスク２６のストライプパターンを形成する。
また、第３マスク２６の幅は、好ましくは５００ｎｍ、
さらに好ましくは３００ｎｍ程度である。As described above, the width of the stripe (groove 6) is 1
In the case of ˜3 μm, the dislocation layer 23 of about 500 nm has a great influence on the device characteristics. Since the dislocation layer 23 is formed in a stripe shape as shown in FIG.
The third mask 26 is formed corresponding to the stripes. That is, the stripe pattern of the third mask 26 is formed corresponding to the period of the grooves 6 or the triangular columnar crystals.
The width of the third mask 26 is preferably 500 nm,
More preferably, it is about 300 nm.
【００９８】このように、第３マスク２６を形成した
後、再度ＧａＮの結晶成長を行う。このとき、図１４に
示すように、第３マスク２６により転位層２３がふさが
れような状態となり、連続膜１２中での転位の進展を抑
制することができる。それにより、転位層２３が連続膜
（窒化物半導体膜）１２の成長面である（１−１０１）
面２５に達することを抑制することができる。したがっ
て、成長面に貫通転位の見られない窒化物半導体膜を成
長することが可能となる。After forming the third mask 26 in this way, GaN crystal growth is performed again. At this time, as shown in FIG. 14, the dislocation layer 23 is blocked by the third mask 26, and the progress of dislocations in the continuous film 12 can be suppressed. Thereby, the dislocation layer 23 is the growth surface of the continuous film (nitride semiconductor film) 12 (1-101).
It is possible to suppress reaching the surface 25. Therefore, it is possible to grow a nitride semiconductor film having no threading dislocations on the growth surface.
【００９９】その後、図１５に示す成長面上に、実施の
形態２と同様の手法で、第１のクラッド層２、発光層
３、キャリアブロック層４、第２のクラッド層５の成長
を行ない、透明電極１７、ボンディング竜極１６、電極
１５を形成する。そして、ダイシング装置を用い、３５
０μｍ角のチップサイズに素子を分離することで、図１
２に示す本実施の形態の半導体発光素子を作製すること
ができる。After that, the first cladding layer 2, the light emitting layer 3, the carrier block layer 4, and the second cladding layer 5 are grown on the growth surface shown in FIG. 15 by the same method as in the second embodiment. The transparent electrode 17, the bonding dragon pole 16, and the electrode 15 are formed. Then, using a dicing device,
By separating the elements into a chip size of 0 μm square,
The semiconductor light emitting device of the present embodiment shown in 2 can be manufactured.
【０１００】本実施の形態３の場合も、極めて平坦でか
つ転位層２３が達しないＧａＮ（１−１０１）面２５上
に半導体発光素子を作製することができるので、実施の
形態２と同様の効果を期待できる。Also in the case of the third embodiment, since the semiconductor light emitting device can be formed on the GaN (1-101) plane 25 which is extremely flat and the dislocation layer 23 does not reach, the same as in the second embodiment. You can expect an effect.
【０１０１】[0101]
【発明の効果】本発明によれば、窒化物半導体層の成長
面に転位が達するのを抑制することができるので、（１
−１０ｌ）エピタキシャル成長面を有する極めて平坦で
貫通転位の少ない高品質結晶膜を得ることが可能とな
る。それにより、界面が急峻であり、クラックの発生が
抑制され、転位に起因する発光効率低下を抑制でき、か
つ優れた光電特性を有する半導体発光素子を提供するこ
とが可能となる。According to the present invention, dislocations can be suppressed from reaching the growth surface of the nitride semiconductor layer.
-10l) It becomes possible to obtain an extremely flat high-quality crystal film having an epitaxial growth surface and few threading dislocations. This makes it possible to provide a semiconductor light emitting device having a sharp interface, suppressing the generation of cracks, suppressing a decrease in light emission efficiency due to dislocations, and having excellent photoelectric characteristics.
【図１】 窒化物半導体膜の（１−１０１）ファセット
面を説明するための概念図である。FIG. 1 is a conceptual diagram for explaining a (1-101) facet surface of a nitride semiconductor film.
【図２】 （ａ），（ｂ）は、窒化物半導体膜において
転位が発生している様子を示した概念図である。2A and 2B are conceptual diagrams showing a state in which dislocations are generated in a nitride semiconductor film.
【図３】 本発明の実施の形態１における半導体発光素
子を示す断面図である。FIG. 3 is a cross-sectional view showing a semiconductor light emitting element according to the first embodiment of the present invention.
【図４】 本発明の実施の形態１における半導体発光素
子の製造工程の第１工程を示す斜視図である。FIG. 4 is a perspective view showing a first step of manufacturing steps of the semiconductor light emitting device in the first embodiment of the present invention.
【図５】 本発明の実施の形態１における半導体発光素
子の製造工程の第２工程を示す斜視図である。FIG. 5 is a perspective view showing a second step of manufacturing steps of the semiconductor light emitting device in the first embodiment of the present invention.
【図６】 本発明の実施の形態１における半導体発光素
子の製造工程の第３工程を示す斜視図である。FIG. 6 is a perspective view showing a third step of manufacturing the semiconductor light emitting device in the first embodiment of the present invention.
【図７】 本発明の実施の形態１における半導体発光素
子の製造工程の第４工程を示す斜視図である。FIG. 7 is a perspective view showing a fourth step of manufacturing the semiconductor light emitting device in the first embodiment of the present invention.
【図８】 本発明の実施の形態１における半導体発光素
子の製造工程の第５工程を示す斜視図である。FIG. 8 is a perspective view showing a fifth step of manufacturing the semiconductor light emitting device in the first embodiment of the present invention.
【図９】 本発明の実施の形態１における半導体発光素
子の変形例の断面図である。FIG. 9 is a cross-sectional view of a modified example of the semiconductor light emitting element according to the first embodiment of the present invention.
【図１０】 本発明の実施の形態２における半導体発光
素子を示す断面図である。FIG. 10 is a sectional view showing a semiconductor light emitting element according to a second embodiment of the present invention.
【図１１】 本発明の実施の形態２における半導体発光
素子の特徴的な工程を示す斜視図である。FIG. 11 is a perspective view showing a characteristic step of the semiconductor light emitting element in the second embodiment of the present invention.
【図１２】 本発明の実施の形態３における半導体発光
素子を示す断面図である。FIG. 12 is a sectional view showing a semiconductor light emitting element according to a third embodiment of the present invention.
【図１３】 本発明の実施の形態３における半導体発光
素子の特徴的な第１工程を示す斜視図である。FIG. 13 is a perspective view showing a characteristic first step of the semiconductor light emitting element in the third embodiment of the present invention.
【図１４】 本発明の実施の形態３における半導体発光
素子の特徴的な第２工程を示す斜視図である。FIG. 14 is a perspective view showing a characteristic second step of the semiconductor light emitting element in the third embodiment of the present invention.
【図１５】 本発明の実施の形態３における半導体発光
素子の特徴的な第３工程を示す斜視図である。FIG. 15 is a perspective view showing a characteristic third step of the semiconductor light emitting element in the third embodiment of the present invention.
１ シリコン基板、２ 第１のクラッド層、３ 発光
層、４ キャリアブロック層、５ 第２のクラッド層、
６ 溝、７ 主面、１０ 中間層、１１ 三角柱状結
晶、１２ 連続膜、１５ 電極、１６ ボンディング電
極、１７ 透明電極、１８ 絶縁膜、１９ 第１マス
ク、２０ 第２マスク、２１ （１１１）フアセット
面、２２ （１−１０１）フアセット面、２３ 転位
層、２４ オーバーエッチング部、２５ （１−１０
１）面、２６ 第３マスク。1 silicon substrate, 2 first clad layer, 3 light emitting layer, 4 carrier block layer, 5 second clad layer,
6 groove, 7 main surface, 10 intermediate layer, 11 triangular columnar crystal, 12 continuous film, 15 electrode, 16 bonding electrode, 17 transparent electrode, 18 insulating film, 19 first mask, 20 second mask, 21 (111) Fasset Plane, 22 (1-101) facet plane, 23 dislocation layer, 24 over-etched part, 25 (1-10
1) surface, 26 third mask.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本田 善央 愛知県名古屋市千種区日和町１−１−19 ハイツグリーンピア505 (72)発明者 亀代 典史 愛知県名古屋市昭和区楽園町80番地 若竹 荘２号室 (72)発明者 山口 雅史 愛知県名古屋市瑞穂区洲雲町４−54 名古 屋大学洲雲町宿舎１号 (72)発明者 田中 成泰 名古屋市天白区天白町平針黒石2845−256 名大平針宿舎Ｅ−512 (72)発明者 小出 典克 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5F041 AA40 CA04 CA12 CA34 CA57 CA65 CA74 CA75 CA82 CA88 CB11 5F045 AA04 AB17 AB18 AC08 AF03 AF13 AF20 DA53 DB02 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Yoshio Honda 1-1-19 Hiwamachi, Chikusa-ku, Nagoya-shi, Aichi Heights Green Pier 505 (72) Inventor Norifumi Kameyo Wakatake 80 Rakuencho, Showa-ku, Nagoya-shi, Aichi Room No.2 (72) Inventor Masafumi Yamaguchi 4-54 Suun Town, Mizuho-ku, Nagoya City, Aichi Prefecture Ya University Suuncho Dormitory No. 1 (72) Inventor Naruyasu Tanaka 2845−256 Meidai Hira Needle E-512 (72) Inventor Norikatsu Koide 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside the company F-term (reference) 5F041 AA40 CA04 CA12 CA34 CA57 CA65 CA74 CA75 CA82 CA88 CB11 5F045 AA04 AB17 AB18 AC08 AF03 AF13 AF20 DA53 DB02
Claims (23)
より６２度傾斜した面かもしくはこの面から任意の方向
に３度以内の範囲で傾いた面を斜面として有する溝と、 前記斜面上に形成され、（１−１０１）ファセット面を
成長面とする窒化物半導体層と、 前記シリコン基板上に選択的に形成され、前記窒化物半
導体層の成長を抑制する成長抑制層と、 前記窒化物半導体層の前記成長面に向かって転位が延び
ることを抑制する転位抑制層と、を備えることを特徴と
する半導体発光素子。1. A silicon substrate and a surface which is formed on the silicon substrate and is inclined by 62 degrees from the main surface of the silicon substrate or inclined by an angle within 3 degrees in any direction from this surface as an inclined surface. A groove, a nitride semiconductor layer formed on the inclined surface and having a (1-101) facet plane as a growth surface, and growth selectively formed on the silicon substrate to suppress growth of the nitride semiconductor layer. A semiconductor light emitting device comprising: a suppression layer; and a dislocation suppression layer that suppresses dislocations from extending toward the growth surface of the nitride semiconductor layer.
て延びる転位を横断する位置に形成されていることを特
徴とする請求項１に記載の半導体発光素子。2. The semiconductor light emitting device according to claim 1, wherein the dislocation suppressing layer is formed at a position crossing a dislocation extending toward the growth surface.
記転位抑制層を兼ねることを特徴とする請求項１または
２に記載の半導体発光素子。3. The semiconductor light emitting device according to claim 1, wherein at least a part of the growth suppressing layer also serves as the dislocation suppressing layer.
いることを特徴とする請求項３に記載の半導体発光素
子。4. The semiconductor light emitting device according to claim 3, wherein the dislocation suppressing layer projects above the groove.
記溝上の端部から、前記斜面に対し垂直方向に１０ｎｍ
以上５００ｎｍ以下の位置に形成されていることを特徴
とする請求項３または４に記載の半導体発光素子。5. The slope is 10 nm in a direction perpendicular to the slope from an end of the dislocation suppressing layer on the groove.
The semiconductor light emitting element according to claim 3, wherein the semiconductor light emitting element is formed at a position of not less than 500 nm and not more than 500 nm.
部に形成されていることを特徴とする請求項１または２
に記載の半導体発光素子。6. The dislocation suppressing layer is formed inside a nitride semiconductor layer.
The semiconductor light-emitting device according to.
成され、 前記窒化物半導体層は前記複数の溝部より成長した三角
柱状結晶が合体して形成されていることを特徴とする請
求項６に記載の半導体発光素子。7. The plurality of trenches are formed on the silicon substrate, and the nitride semiconductor layer is formed by combining triangular columnar crystals grown from the plurality of trenches. The semiconductor light-emitting device according to.
層，活性層，第２クラッド層を含んでおり、前記第１お
よび第２クラッド層は、Ａｌを含有する窒化物半導体で
構成されることを特徴とする請求項１から７のいずれか
に記載の半導体発光素子。8. The nitride semiconductor layer includes a first cladding layer, an active layer, and a second cladding layer, and the first and second cladding layers are made of a nitride semiconductor containing Al. The semiconductor light emitting device according to claim 1, wherein the semiconductor light emitting device is a semiconductor light emitting device.
した面方位をもつことを特徴とする請求項８に記載の半
導体発光素子。9. The semiconductor light emitting device according to claim 8, wherein the active layer has a plane orientation that substantially coincides with a main surface of the substrate.
方位として有することを特徴とする請求項８または９に
記載の半導体発光素子。10. The semiconductor light emitting device according to claim 8, wherein the active layer has a (1-101) plane as a plane orientation.
向は、前記斜面に略垂直であることを特徴とする、請求
項８から１０のいずれかに記載の半導体発光素子。11. The semiconductor light emitting device according to claim 8, wherein a <0001> direction of the nitride semiconductor layer is substantially perpendicular to the slope.
物半導体の［１１−２０］方向に沿って延伸することを
特徴とする請求項８から１１のいずれかに記載の半導体
発光素子。12. The semiconductor light emitting device according to claim 8, wherein the groove extends along a [11-20] direction of a nitride semiconductor forming the active layer.
スクを形成する工程と、 前記マスクを用いて、前記シリコン基板の主面から６２
度傾斜した面もしくはこの面から任意の方向に３度以内
の範囲で傾いた面を斜面として有する溝を形成する工程
と、 前記溝の斜面を後退させて前記マスクを前記溝上に突出
させる工程と、 前記斜面上に窒化物半導体を結晶成長し、化合物半導体
層を形成する工程と、該化合物半導体層上に、窒化物半
導体で構成される、第１クラッド層、活性層および第２
クラッド層を順に積層する工程と、を備えた半導体発光
素子の製造方法。13. A step of selectively forming a mask on the main surface of the silicon substrate, and 62 from the main surface of the silicon substrate using the mask.
Forming a groove having an inclined surface or an inclined surface within 3 degrees in any direction from this surface as an inclined surface; and retreating the inclined surface of the groove to project the mask onto the groove. A step of crystal-growing a nitride semiconductor on the slope to form a compound semiconductor layer, and a first clad layer, an active layer and a second layer made of a nitride semiconductor on the compound semiconductor layer.
A method of manufacturing a semiconductor light emitting device, comprising the steps of sequentially stacking clad layers.
りで７．３度回転した面もしくはこの面から任意の方向
に３度以内傾けた範囲内にある面で構成される主面を有
するシリコン基板の前記主面上に、選択的にマスクを形
成する工程と、 前記マスクを用いて、前記シリコン基板の主面に、（１
１１）面を斜面として有する溝を形成する工程と、 前記溝の斜面を後退させて前記マスクを前記溝上に突出
させる工程と、 前記斜面上に窒化物半導体を結晶成長し、化合物半導体
層を形成する工程と、 該化合物半導体層上に、窒化物半導体で構成される、第
１クラッド層、活性層および第２クラッド層を順に積層
する工程と、を備えた半導体発光素子の製造方法。14. A principal plane composed of a plane obtained by rotating a (100) plane about a [01-1] axis by 7.3 degrees, or a plane within a range tilted within 3 degrees in any direction from this plane. Selectively forming a mask on the main surface of the silicon substrate having: and (1) using the mask on the main surface of the silicon substrate.
11) a step of forming a groove having a surface as a slope, a step of retracting the slope of the groove to cause the mask to protrude above the groove, and a crystal growth of a nitride semiconductor on the slope to form a compound semiconductor layer And a step of sequentially laminating a first clad layer, an active layer, and a second clad layer made of a nitride semiconductor on the compound semiconductor layer.
前記基板の表面の少なくとも一部に形成され、窒化物半
導体の成長を抑制する、請求項１３または１４に記載の
半導体発光素子の製造方法。15. The method for manufacturing a semiconductor light emitting device according to claim 13, wherein the mask is formed on at least a part of the surface of the substrate other than the predetermined slope to suppress the growth of the nitride semiconductor. .
せる、請求項１３から１５のいずれかに記載の半導体発
光素子の製造方法。16. The method for manufacturing a semiconductor light emitting device according to claim 13, wherein a plurality of the grooves are provided on the substrate, and the compound semiconductor layers formed on the slopes of the grooves are combined. .
リコン基板を除去する工程を備える、請求項１３から１
６のいずれかに記載の半導体発光素子の製造方法。17. The method according to claim 13, further comprising a step of removing the silicon substrate after forming the compound semiconductor layer.
7. The method for manufacturing a semiconductor light emitting device according to any one of 6 above.
向が前記斜面に略垂直であるように前記化合物半導体層
が結晶成長する、請求項１３から１７のいずれかに記載
の半導体発光素子の製造方法。18. The method for manufacturing a semiconductor light emitting device according to claim 13, wherein the compound semiconductor layer is crystal-grown such that the <0001> direction of the compound semiconductor layer is substantially perpendicular to the slope. .
ｌを含有する窒化物半導体で構成する、請求項１３から
１８のいずれかに記載の半導体発光素子の製造方法。19. The first and second cladding layers are made of A
The method for manufacturing a semiconductor light emitting device according to claim 13, wherein the semiconductor light emitting device is made of a nitride semiconductor containing 1.
面に略一致した面方位をもって結晶成長する、請求項１
３から１９のいずれかに記載の半導体発光素子の製造方
法。20. The crystal growth of the active layer is carried out with a plane orientation substantially matching the main surface of the silicon substrate.
20. The method for manufacturing a semiconductor light emitting device according to any one of 3 to 19.
方位として有する、請求項１３から２０のいずれかに記
載の半導体発光素子の製造方法。21. The method for manufacturing a semiconductor light emitting device according to claim 13, wherein the active layer has a (1-101) plane as a plane orientation.
１マスクを形成する工程と、 前記第１マスクを用いて、前記シリコン基板の主面から
６２度傾斜した面もしくはこの面から任意の方向に３度
以内の範囲で傾いた面を斜面として有する複数の溝を形
成する工程と、 各々の前記溝の斜面上に窒化物半導体をそれぞれ結晶成
長させ、該窒化物半導体を合体させて化合物半導体層を
形成する工程と、 前記化合物半導体層上に、該化合物半導体層表面に達す
る転位層を覆うように選択的に第２マスクを形成する工
程と、 前記第２マスク形成後に前記化合物半導体層を成長させ
る工程と、 前記化合物半導体層上に、窒化物半導体で構成される、
第１クラッド層、活性層および第２クラッド層を順に積
層する工程と、を備えた半導体発光素子の製造方法。22. A step of selectively forming a first mask on the main surface of a silicon substrate, and a surface inclined by 62 degrees from the main surface of the silicon substrate using the first mask, or any surface from this surface. A step of forming a plurality of grooves each having an inclined surface within a range of 3 degrees in the direction of 1. as a slope, and crystal growth of a nitride semiconductor on each of the slopes of the grooves, and the nitride semiconductors are combined. A step of forming a compound semiconductor layer; a step of selectively forming a second mask on the compound semiconductor layer so as to cover a dislocation layer reaching the surface of the compound semiconductor layer; and a step of forming the compound semiconductor after the second mask is formed. A step of growing a layer, and comprising a nitride semiconductor on the compound semiconductor layer,
A method of manufacturing a semiconductor light emitting device, comprising a step of sequentially laminating a first clad layer, an active layer and a second clad layer.
りで７．３度回転した面もしくはこの面から任意の方向
に３度以内傾けた範囲内にある面で構成される主面を有
するシリコン基板の前記主面上に、選択的に第１マスク
を形成する工程と、 前記第１マスクを用いて、前記シリコン基板の主面に、
（１１１）面を斜面として有する複数の溝を形成する工
程と、 各々の前記溝の斜面上に窒化物半導体を結晶成長させ、
該窒化物半導体を合体させて化合物半導体層を形成する
工程と、 前記化合物半導体層上に、該化合物半導体層表面に達す
る転位層を覆うように選択的に第２マスクを形成する工
程と、 前記第２マスク形成後に前記化合物半導体層を成長させ
る工程と、 前記化合物半導体層上に、窒化物半導体で構成される、
第１クラッド層、活性層および第２クラッド層を順に積
層する工程と、を備えた半導体発光素子の製造方法。23. A principal surface composed of a surface obtained by rotating a (100) surface about a [01-1] axis by 7.3 degrees or a surface within a range tilted within 3 degrees in any direction from this surface. Selectively forming a first mask on the main surface of the silicon substrate having: and using the first mask, on the main surface of the silicon substrate,
A step of forming a plurality of grooves having a (111) plane as an inclined surface, and crystal growth of a nitride semiconductor on the inclined surface of each groove,
Combining the nitride semiconductors to form a compound semiconductor layer, and selectively forming a second mask on the compound semiconductor layer so as to cover a dislocation layer reaching the surface of the compound semiconductor layer, Growing a compound semiconductor layer after forming a second mask, and comprising a nitride semiconductor on the compound semiconductor layer,
A method of manufacturing a semiconductor light emitting device, comprising a step of sequentially laminating a first clad layer, an active layer and a second clad layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002038263A JP3884969B2 (en) | 2002-02-15 | 2002-02-15 | Semiconductor light emitting device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002038263A JP3884969B2 (en) | 2002-02-15 | 2002-02-15 | Semiconductor light emitting device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243702A true JP2003243702A (en) | 2003-08-29 |
| JP3884969B2 JP3884969B2 (en) | 2007-02-21 |
Family
ID=27779620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002038263A Expired - Fee Related JP3884969B2 (en) | 2002-02-15 | 2002-02-15 | Semiconductor light emitting device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3884969B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347585A (en) * | 2002-03-19 | 2003-12-05 | Nobuhiko Sawaki | Semiconductor light emitting element and method of manufacturing the same |
| WO2007024017A1 (en) * | 2005-08-25 | 2007-03-01 | Toyota Jidosha Kabushiki Kaisha | Base material for luminescent layer formation, luminous body, and luminescent material |
| WO2010036002A2 (en) * | 2008-09-23 | 2010-04-01 | 광주과학기술원 | Method of preparing single crystal substrate, single crystal substrate prepared thereby, light-emitting device including said single crystal substrate and method of preparing same |
| US8013320B2 (en) | 2006-03-03 | 2011-09-06 | Panasonic Corporation | Nitride semiconductor device and method for fabricating the same |
| JP2016012717A (en) * | 2014-06-05 | 2016-01-21 | パナソニックＩｐマネジメント株式会社 | Nitride semiconductor structure, electronic device with nitride semiconductor structure, light emitting device with nitride semiconductor structure, and method for manufacturing nitride semiconductor structure |
| KR20160054331A (en) * | 2014-11-06 | 2016-05-16 | 엘지이노텍 주식회사 | Light emitting device and light emitting device package thereof |
| JP2019507716A (en) * | 2016-02-22 | 2019-03-22 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | Method for obtaining a semipolar nitride layer on a crystalline substrate |
| JP2020191434A (en) * | 2019-05-21 | 2020-11-26 | 國立交通大學 | Semiconductor structure in which gallium nitride is heterointegrated on silicon substrate, and manufacturing method thereof |
| CN114990692A (en) * | 2022-07-18 | 2022-09-02 | 广州沃泰芯电子技术有限公司 | Nano-patterned silicon substrate, semiconductor film and preparation method thereof |
| WO2024000542A1 (en) * | 2022-06-30 | 2024-01-04 | 苏州晶湛半导体有限公司 | Light-emitting device and manufacturing method therefor |
-
2002
- 2002-02-15 JP JP2002038263A patent/JP3884969B2/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347585A (en) * | 2002-03-19 | 2003-12-05 | Nobuhiko Sawaki | Semiconductor light emitting element and method of manufacturing the same |
| WO2007024017A1 (en) * | 2005-08-25 | 2007-03-01 | Toyota Jidosha Kabushiki Kaisha | Base material for luminescent layer formation, luminous body, and luminescent material |
| US8338853B2 (en) | 2005-08-25 | 2012-12-25 | Toyota Jidosha Kabushiki Kaisha | Substrate for forming light-emitting layer, light emitter and light-emitting substance |
| US8013320B2 (en) | 2006-03-03 | 2011-09-06 | Panasonic Corporation | Nitride semiconductor device and method for fabricating the same |
| WO2010036002A2 (en) * | 2008-09-23 | 2010-04-01 | 광주과학기술원 | Method of preparing single crystal substrate, single crystal substrate prepared thereby, light-emitting device including said single crystal substrate and method of preparing same |
| WO2010036002A3 (en) * | 2008-09-23 | 2010-07-08 | 광주과학기술원 | Method of preparing single crystal substrate, single crystal substrate prepared thereby, light-emitting device including said single crystal substrate and method of preparing same |
| JP2016012717A (en) * | 2014-06-05 | 2016-01-21 | パナソニックＩｐマネジメント株式会社 | Nitride semiconductor structure, electronic device with nitride semiconductor structure, light emitting device with nitride semiconductor structure, and method for manufacturing nitride semiconductor structure |
| KR102237137B1 (en) | 2014-11-06 | 2021-04-07 | 엘지이노텍 주식회사 | Light emitting device and light emitting device package thereof |
| KR20160054331A (en) * | 2014-11-06 | 2016-05-16 | 엘지이노텍 주식회사 | Light emitting device and light emitting device package thereof |
| JP2019507716A (en) * | 2016-02-22 | 2019-03-22 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | Method for obtaining a semipolar nitride layer on a crystalline substrate |
| JP7055102B2 (en) | 2016-02-22 | 2022-04-15 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | Method for obtaining a semi-polar nitride layer on a crystalline substrate |
| JP2020191434A (en) * | 2019-05-21 | 2020-11-26 | 國立交通大學 | Semiconductor structure in which gallium nitride is heterointegrated on silicon substrate, and manufacturing method thereof |
| US11342179B2 (en) | 2019-05-21 | 2022-05-24 | National Chiao Tung University | Semiconductor structure having a Si substrate heterointegrated with GaN and method for fabricating the same |
| WO2024000542A1 (en) * | 2022-06-30 | 2024-01-04 | 苏州晶湛半导体有限公司 | Light-emitting device and manufacturing method therefor |
| CN114990692A (en) * | 2022-07-18 | 2022-09-02 | 广州沃泰芯电子技术有限公司 | Nano-patterned silicon substrate, semiconductor film and preparation method thereof |
| CN114990692B (en) * | 2022-07-18 | 2023-01-10 | 广州沃泰芯电子技术有限公司 | Nano-patterned silicon substrate, semiconductor film and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3884969B2 (en) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4307113B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US6635901B2 (en) | Semiconductor device including an InGaAIN layer | |
| JP5330040B2 (en) | Semiconductor device, semiconductor device, semiconductor wafer, and semiconductor crystal growth method | |
| JP5521981B2 (en) | Manufacturing method of semiconductor light emitting device | |
| US20100133506A1 (en) | Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor | |
| JP2001160627A (en) | Group III nitride compound semiconductor light emitting device | |
| JP2003152220A (en) | Semiconductor light emitting device manufacturing method and semiconductor light emitting device | |
| JP2003142728A (en) | Method for manufacturing semiconductor light emitting device | |
| JP3712770B2 (en) | Method for manufacturing group 3 nitride semiconductor and semiconductor device | |
| JP2001160627A5 (en) | ||
| JP2001313259A (en) | Method for manufacturing group III nitride compound semiconductor substrate and semiconductor device | |
| JP3733008B2 (en) | III-N compound semiconductor device | |
| US6888867B2 (en) | Semiconductor laser device and fabrication method thereof | |
| JP2001135892A (en) | Nitride semiconductor light emitting device | |
| JP4406999B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| JP2002043618A (en) | Method for manufacturing nitride semiconductor | |
| JP4424840B2 (en) | III-N compound semiconductor device | |
| JP3884969B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP4743989B2 (en) | Semiconductor device, method for manufacturing the same, and method for manufacturing a semiconductor substrate | |
| CN104885195B (en) | Crystal laminate structure and light-emitting component | |
| JP2005085932A (en) | Light-emitting diode and its manufacturing method | |
| JP2001077413A (en) | Group iii nitride semiconductor light-emitting element and manufacture thereof | |
| JP6124740B2 (en) | Nitride semiconductor light emitting device manufacturing method, nitride semiconductor light emitting device, and base substrate for nitride semiconductor light emitting device | |
| JP2001345282A (en) | Method of manufacturing nitride-based iii group compound semiconductor and nitride-based iii group compound semiconductor element | |
| JP3753369B2 (en) | Nitride semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |