[go: up one dir, main page]

JP2003234579A - チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 - Google Patents

チップ型抵抗体を内蔵した多層プリント配線板の製造方法。

Info

Publication number
JP2003234579A
JP2003234579A JP2002029167A JP2002029167A JP2003234579A JP 2003234579 A JP2003234579 A JP 2003234579A JP 2002029167 A JP2002029167 A JP 2002029167A JP 2002029167 A JP2002029167 A JP 2002029167A JP 2003234579 A JP2003234579 A JP 2003234579A
Authority
JP
Japan
Prior art keywords
chip
insulating layer
type resistor
interlayer insulating
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002029167A
Other languages
English (en)
Other versions
JP4015858B2 (ja
Inventor
Takuya Sonoyama
卓也 園山
Toshiyuki Sukehiro
俊之 助広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2002029167A priority Critical patent/JP4015858B2/ja
Publication of JP2003234579A publication Critical patent/JP2003234579A/ja
Application granted granted Critical
Publication of JP4015858B2 publication Critical patent/JP4015858B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 トリミング等による抵抗値調整を行うことな
く、また、経時変化の少ない安定した抵抗値を有するチ
ップ型抵抗体を内蔵した多層プリント配線板の提供。 【解決手段】 支持体を上側、抵抗体をランド側にして
チップ型抵抗体を内層基板に実装する工程と;前記内層
基板に層間絶縁層を積層する工程と;前記積層板を研磨
する工程と;前記研磨後の積層板に絶縁層を介在せしめ
て導体層を形成する工程とを有する多層プリント配線板
の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、内層に抵抗体を備
えた多層プリント配線板の製造方法に関する。
【0002】
【従来の技術】携帯型の情報端末機器においては小型・
高密度化が益々進み、これによりプリント配線板に搭載
される部品点数は増加の一途を辿り、その反面、小型・
薄型化が要求されていることから、部品をプリント配線
板の表面に実装するだけでは、対応できなくなってき
た。
【0003】このような状況を回避する方法として、多
層プリント配線板の内部に、印刷法、蒸着法等によって
抵抗体を形成するという方法が既に知られている。しか
し、形成された抵抗体は、所定の抵抗値になるようにト
リミング調整が必要であり、大変手間のかかるものであ
った。また、トリミングで初期抵抗値をある程度の範囲
に納めることができたとしても、経時変化により抵抗値
が安定し難いという問題を有していた。
【0004】従って、安定した抵抗値を有する抵抗体を
形成するためには、製品として規格化されたチップ型抵
抗体を多層プリント配線板の内部に実装する方法が考え
られる。しかし、部品を実装した後、層間絶縁層を部品
とほぼ等しい収納領域を形成して設けた場合、積層の際
に部品に負荷がかかり、部品が割れてしまうという問題
が発生する。
【0005】更に、携帯端末機器に使用される多層プリ
ント配線板は、小型でかつ薄型のものが要求され、絶縁
層の厚みは数十μm程度であり、部品の厚みが数百μm
のチップ型抵抗体を多層プリント配線板の内部に埋設す
ることは不可能であった。
【0006】
【発明が解決しようとする課題】そこで、本発明者は、
チップ型抵抗体の構造が、その厚さの大部分を占めるセ
ラミックス等の支持体上に抵抗体が形成されていること
に着目し、本発明を完成するに至った。
【0007】本発明の目的は、トリミング等による抵抗
値調整を行うことなく、また、経時変化の少ない安定し
た抵抗値を有する抵抗体を内蔵した多層プリント配線板
を提供することにある。
【0008】
【課題を解決するための手段】本発明は、チップ型抵抗
体を、その支持体を上側に位置せしめると共に、その抵
抗体をランド側にして内層基板に実装する工程と;前記
実装後の内層基板に層間絶縁層を積層する工程と;前記
積層後の積層板を研磨する工程と;前記研磨後の積層板
に絶縁層を介在せしめて導体層を形成する工程とを有す
ることを特徴とするチップ型抵抗体を内蔵した多層プリ
ント配線板の製造方法により上記目的を達成したもので
ある。
【0009】また、本発明は、特に前記層間絶縁層につ
き、チップ型抵抗体が実装された部分を開口せしめ、か
つ層間絶縁層の高さを実装されたチップ型抵抗体よりも
高くすることにより上記目的を達成したものである。斯
かる構成により積層工程でのプレスの圧力が直接チップ
型抵抗体にかからず実装したチップ型抵抗体が割れるこ
とがない。
【0010】また、本発明は、特に前記層間絶縁層の積
層につき、部品実装部分に開口部の設けられた少なくと
も2枚以上の色調の異なる絶縁層を積層すると共に、当
該層間絶縁層と開口部を覆う絶縁層を更に積層すること
により上記目的を達成したものである。
【0011】また、本発明は、特に前記層間絶縁層を積
層後、色調の異なる層間絶縁層の界面まで実装されたチ
ップ型抵抗体も含め研磨し薄くすることにより上記目的
を達成したものである。
【0012】色調の異なる層間絶縁層を積層し、当該色
調の異なる絶縁層の界面まで実装したチップ型抵抗体を
含め厚みが薄くなるまで研磨することによって、プリン
ト配線板のトータルの厚みを薄くすることができ、ま
た、色調の異なる層間絶縁層を使用することで研磨する
厚みが精度よく加工することが可能になる。
【0013】
【発明の実施の形態】本発明の実施の形態を図1乃至図
2を用いて説明する。図1は、チップ型抵抗体の実装構
造を説明する断面図で、(a)は従来の実装構造を示
し、(b)は本発明における実装構造を示している。
【0014】チップ型抵抗体4は、セラミックス基材等
からなる支持体15、当該支持体15上に離間して形成
された導体16、当該離間した導体16の間を接続する
ように形成された抵抗体5、当該抵抗体5を保護するた
めの保護層18、側面に形成された側面電極17からな
り、通常は図1(a)のように支持体15を抵抗体5の
下側、すなわちランド側にして、実装ランド2aと側面
電極17とはんだ6で接続し、当該チップ型抵抗体4を
実装していた。
【0015】本発明は、図1(b)のように、チップ型
抵抗体4を通常の実装構造と逆に、すなわち、支持体1
5を上側に位置せしめると共に、抵抗体5をランド側に
して実装した後、支持体15を研磨して薄くすることに
よって、当該チップ型抵抗体4の薄型化を計ることでよ
りチップ型抵抗体を多層プリント配線板に内蔵し易くし
たものである。
【0016】また、チップ型抵抗体4を実装後、部品実
装部分に開口部を設けた層間絶縁層を積層する際、実装
した当該チップ型抵抗体4より層間絶縁層の高さが高い
方が、積層プレスで圧着する際、直接チップ型抵抗体4
に圧力がかからないため、実装したチップ型抵抗体4が
破損することがないため有効である。
【0017】更に、チップ型抵抗体を実装した後、部品
実装部分に開口部を設けた2枚以上の色調の異なる層間
絶縁層を重ね、次いで絶縁層で全体を覆い積層し、色調
の異なる絶縁層の界面まで実装部品を含め研磨すること
で薄型化及び厚みを揃えるうえでは有効である。
【0018】図2は本発明の実施の形態を示したもので
ある。まず、図2(a)に示したように、絶縁層1aの
表裏に配線回路2及び実装ランド2aが形成された内層
基板1を、サブトラクティブ法等の常法の加工により得
る。絶縁層1aとしては、ガラス織布、あるいは不織布
にエポキシ樹脂、ポリイミド樹脂、BT(ビスマレイイ
ミド−トリアジン)樹脂、オレフィン樹脂等を含浸した
ものが挙げられ、配線回路2及び実装ランド2aとして
は、一般的な銅等の金属が好ましい。次いで、実装ラン
ド2aを除いた所望のパターンのソルダーレジスト3を
形成した後、はんだペーストを実装ランド2aに印刷す
る。次いで、当該実装ランド2aにチップ型抵抗体4を
図1(b)のように通常とは逆向きに、すなわち、支持
体15を上側に位置せしめると共に、抵抗体5をランド
側にして配置した後、リフロー工程により当該実装ラン
ド2aとチップ型抵抗体4の側面電極17とをはんだ6
で接続する。これにより、図2(a)チップ型抵抗体4
が両面に実装された内層基板1を得る。
【0019】次に、図2(a)の内層基板1の両面に、
7a、7b、7cの3層構造とした層間絶縁層7を図2
(b)のように配置する。層間絶縁層7aは、後にチッ
プ型抵抗体4を薄型化する際の指標となる厚さを有する
層であり、当該チップ型抵抗体4の位置に対応する部位
に開口部8を有するものである。層間絶縁層7bは、当
該層間絶縁層7aと色調が異なり、研磨可能領域を示す
機能を有する層で、層間絶縁層7aと同様の開口部8を
有するものである。層間絶縁層7cは、当該層間絶縁層
7bとは色調が異なり(層間絶縁層7aと同色でも構わ
ない)、当該開口部8の形成によりできた間隙を埋める
と共に、層間絶縁層7aから7cを積層した際に、チッ
プ型抵抗体4が埋まる程度の厚さを有するものである。
確実にチップ型抵抗体4を層間絶縁層で埋めることで、
積層の際の圧力が直接当該チップ型抵抗体4にかからな
いため破損することがなくなり歩留まりが向上する。こ
こで絶縁層7cの色調を絶縁層7bと異なる色調にした
理由は、各層間絶縁層を積層する際、当該絶縁層7aの
開口部内に僅かに層間絶縁層7cの樹脂が流れ込んだ場
合、層間絶縁層7cと7bとが同色であると研磨可能領
域の境界線が不鮮明となるためである。当該層間絶縁層
7aから7cの種類としては、内層基板1の絶縁層1a
と同様なものが挙げられ、層間絶縁層7aは、開口部8
を樹脂で埋める必要があるため、Bステージ(半硬化状
態)のものを使用し、層間絶縁層7bは、層間絶縁層7
aの開口部に層間絶縁層7bの樹脂が入らないようにC
ステージ(硬化済)のものを使用し、層間絶縁層7c
は、層間絶縁層7aと同様のものを用いることができ
る。また、層間絶縁層7a及び7bの開口部8は、金型
によるパンチング、NCドリル、レーザ加工等により形
成できる。以上の層間絶縁層7aから7cの層間絶縁層
をプレスプレート9により積層プレスすることによっ
て、図2(c)の状態の積層板を得る。
【0020】次に、図2(c)の積層板をバフ研磨、平
面研磨、マシニングセンター、ベルト研磨等の手段によ
って、層間絶縁層7aの層が露出するまで研磨を行う。
これにより、研磨で薄くなった層間絶縁層7(a)と並
行で、且つ所望の厚さに研磨されたチップ型抵抗体4が
形成された図2(d)の状態の積層板を得る。
【0021】次に、図2(d)の積層板に第二絶縁層1
0及び導体箔11、あるいは両者は予め積層した樹脂付
き銅箔を積層することによって、図2(e)の積層体を
得る。次いで当該導体箔11に回路形成を施し、図2
(a)から図2(e)の工程を繰り返すことによって、
図2(f)に示すようなチップ型抵抗体4が内蔵された
多層プリント配線板12を得る。表裏の導通及び各層間
の導通は、貫通スルーホールを設けたり、各層間をIV
H、BVHで接続し各層の導通を得ても構わない(図示
せず)。
【0022】斯かる本発明の実施の形態によれば、層間
絶縁層7の厚みを実装したチップ型抵抗体よりも高くす
ることで、積層時のプレス圧力が直接チップ型抵抗体に
かかることを防ぎ、更に色調の異なった層間絶縁層を研
磨領域として設けているため、チップ型抵抗体4が破損
することなく、精度よく薄型化できる。
【0023】
【発明の効果】本発明によれば、トリミング等による抵
抗値調整を行うことなく、また、経時変化の少ない安定
した抵抗値を有するチップ型抵抗体を内蔵した多層プリ
ント配線板を得ることができる。
【図面の簡単な説明】
【図1】チップ型抵抗体の実装構造を説明するための概
略断面図。
【図2】本発明の実施の形態を説明するための概略断面
工程図。
【符号の説明】
1:内層基板 2:配線回路 3:ソルダーレジスト 4:チップ型抵抗体 5:抵抗体 6:はんだ 7:層間絶縁層 7a、7b、7c:層間絶縁層 8:開口部 9:プレスプレート 10:第二の絶縁層 11:導体箔 12:多層プリント配線板
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E346 AA06 AA12 AA15 AA26 AA38 AA60 BB01 CC02 CC08 CC31 DD02 DD32 EE02 EE06 EE07 EE09 FF45 GG15 GG22 GG28 GG40 HH11 HH24 HH33

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 チップ型抵抗体を、その支持体を上側に
    位置せしめると共に、その抵抗体をランド側にして内層
    基板に実装する工程と;前記実装後の内層基板に層間絶
    縁層を積層する工程と;前記積層後の積層板を研磨する
    工程と;前記研磨後の積層板に絶縁層を介在せしめて導
    体層を形成する工程とを有することを特徴とするチップ
    型抵抗体を内蔵した多層プリント配線板の製造方法。
  2. 【請求項2】 前記記載の層間絶縁層は、チップ型抵抗
    体が実装された部分が開口され、かつ層間絶縁層の高さ
    が実装されたチップ型抵抗体よりも高いことを特徴とす
    る請求項1記載のチップ型抵抗体を内蔵した多層プリン
    ト配線板の製造方法。
  3. 【請求項3】 前記記載の層間絶縁層の積層は、部品実
    装部分に開口部の設けられた少なくとも2枚以上の色調
    の異なる絶縁層を積層すると共に、当該層間絶縁層と開
    口部を覆う絶縁層を更に積層することを特徴とする請求
    項2記載のチップ型抵抗体を内蔵した多層プリント配線
    板の製造方法。
  4. 【請求項4】 前記記載の研磨は、色調の異なる層間絶
    縁層の界面まで実装されたチップ型抵抗体も含め研磨し
    薄くすることを特徴とする請求項3記載のチップ型抵抗
    体を内蔵したプリント配線板の製造方法。
JP2002029167A 2002-02-06 2002-02-06 チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 Expired - Lifetime JP4015858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002029167A JP4015858B2 (ja) 2002-02-06 2002-02-06 チップ型抵抗体を内蔵した多層プリント配線板の製造方法。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002029167A JP4015858B2 (ja) 2002-02-06 2002-02-06 チップ型抵抗体を内蔵した多層プリント配線板の製造方法。

Publications (2)

Publication Number Publication Date
JP2003234579A true JP2003234579A (ja) 2003-08-22
JP4015858B2 JP4015858B2 (ja) 2007-11-28

Family

ID=27773587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002029167A Expired - Lifetime JP4015858B2 (ja) 2002-02-06 2002-02-06 チップ型抵抗体を内蔵した多層プリント配線板の製造方法。

Country Status (1)

Country Link
JP (1) JP4015858B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093493A (ja) * 2004-09-27 2006-04-06 Cmk Corp 部品内蔵型プリント配線板及びその製造方法
JP2008282882A (ja) * 2007-05-08 2008-11-20 Nec Corp 部品内蔵実装基板
JP2009283689A (ja) * 2008-05-22 2009-12-03 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法、部品内蔵配線板
JP2012248897A (ja) * 2012-09-18 2012-12-13 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法、部品内蔵配線板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093493A (ja) * 2004-09-27 2006-04-06 Cmk Corp 部品内蔵型プリント配線板及びその製造方法
JP2008282882A (ja) * 2007-05-08 2008-11-20 Nec Corp 部品内蔵実装基板
JP2009283689A (ja) * 2008-05-22 2009-12-03 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法、部品内蔵配線板
JP2012248897A (ja) * 2012-09-18 2012-12-13 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法、部品内蔵配線板

Also Published As

Publication number Publication date
JP4015858B2 (ja) 2007-11-28

Similar Documents

Publication Publication Date Title
JPH06120670A (ja) 多層配線基板
JP2003229669A (ja) 多層セラミック基板、その製造方法および製造装置
US7363706B2 (en) Method of manufacturing a multilayer printed wiring board
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器
JP3086332B2 (ja) 多層プリント配線板の製造方法
JP4015858B2 (ja) チップ型抵抗体を内蔵した多層プリント配線板の製造方法。
KR100722739B1 (ko) 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
JP2001345559A (ja) 配線基板及びその製造方法
JPH01282892A (ja) 多層印刷配線板の製造方法
JPH08307057A (ja) 多層配線回路基板及びその製造方法
JP2000068149A (ja) 積層電子部品及びその製造方法
JP2004228397A (ja) 積層チップコンデンサを内蔵した多層プリント配線板の製造方法
JP2003229661A (ja) 配線基板およびその製造方法
JP2002176232A (ja) アライメントマーク
JPH0590762A (ja) 多層プリント配線板の製造方法
KR100649683B1 (ko) 무선고주파용 인쇄회로기판 및 그 제조방법
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP4015900B2 (ja) チップ抵抗体を内蔵した多層プリント配線板の製造方法
JP2002368426A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP4081718B2 (ja) ブラインドビアを有する多層基板
JPH08181452A (ja) 多層プリント配線板の製造方法
JP2001267467A (ja) 多層セラミック基板およびその製造方法ならびに電子装置
TWI293236B (en) Method for manufacturing a substrate embedded with an electronic component and device from the same
JP2023042086A (ja) 電子デバイス及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070914

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5