[go: up one dir, main page]

KR100722739B1 - 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법 - Google Patents

페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법 Download PDF

Info

Publication number
KR100722739B1
KR100722739B1 KR1020050114696A KR20050114696A KR100722739B1 KR 100722739 B1 KR100722739 B1 KR 100722739B1 KR 1020050114696 A KR1020050114696 A KR 1020050114696A KR 20050114696 A KR20050114696 A KR 20050114696A KR 100722739 B1 KR100722739 B1 KR 100722739B1
Authority
KR
South Korea
Prior art keywords
paste
bump
paste bump
substrate
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050114696A
Other languages
English (en)
Inventor
오융
류창섭
박동진
목지수
서병배
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050114696A priority Critical patent/KR100722739B1/ko
Priority to US11/602,332 priority patent/US7622329B2/en
Priority to JP2006316471A priority patent/JP2007150313A/ja
Priority to CN2006101459547A priority patent/CN1976560B/zh
Application granted granted Critical
Publication of KR100722739B1 publication Critical patent/KR100722739B1/ko
Priority to US12/588,165 priority patent/US7859106B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

페이스트 범프를 이용한 코어기판 및 그 제조방법이 개시된다. (a) 표면에 복수의 페이스트 범프가 결합된 한 쌍의 페이스트 범프기판을 페이스트 범프가 서로 대향하도록 정렬하는 단계, (b) 한 쌍의 페이스트 범프기판을 서로 압착하는 단계를 포함하되, 한 쌍의 페이스트 범프기판 사이에는 절연재가 개재되는 페이스트 범프를 이용한 코어기판 제조방법은, 회로패턴의 층간 전기적 연결(interconnection)이 용이하고, 절연층의 두께를 조절함으로써 코어기판의 두께를 용이하게 조절할 수 있으며, 한 쌍의 페이스트 범프 기판을 상하에서 압착하므로 강성(stiffness)이 향상되고, 한 쌍의 페이스트 범프를 연결하기 때문에 페이스트 범프 기판에 형성되는 페이스트 범프의 직경을 축소할 수 있어 고밀도 회로패턴을 용이하게 형성할 수 있다.
페이스트 범프, 코어기판

Description

페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및 코어기판 제조방법{core substrate and multiplayer printed circuit board using paste bump and method of manufacturing thereof}
도 1은 종래기술에 따른 페이스트 범프 기판을 나타낸 단면도.
도 2는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 코어기판 제조방법을 나타낸 순서도.
도 3은 본 발명의 바람직한 제1 실시예에 따른 페이스트 범프를 이용한 코어기판 제조공정을 나타낸 흐름도.
도 4는 본 발명의 바람직한 제2 실시예에 따른 페이스트 범프를 이용한 코어기판 제조공정을 나타낸 흐름도.
도 5는 본 발명의 바람직한 제3 실시예에 따른 페이스트 범프를 이용한 코어기판 제조공정을 나타낸 흐름도.
도 6은 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 코어기판을 나타낸 단면도.
도 7은 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 다층 인쇄회로기판을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
8 : 동박판 10 : 페이스트 범프기판
12 : 페이스트 범프 14, 16, 18 : 전기적 연결통로
20, 30 : 절연재 22, 24 : 관통홀
본 발명은 코어기판에 관한 것으로, 보다 상세하게는 페이스트 범프를 이용한 코어기판 및 그 제조방법에 관한 것이다.
종래 다층 인쇄회로기판은 동박적층판(CCL) 등의 코어기판의 표면에 애디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로를 형성하고, 절연층 및 금속층을 순차적으로 적층(build-up)하면서 내층회로와 같은 방법으로 외층회로를 형성함으로써 제조된다.
즉, 종래기술에 따른 다층 인쇄회로기판의 제조공정은, 먼저 CCL 등의 코어기판에 기계적 드릴링(mechanical drilling) 등에 의해 IVH를 천공하고, 코어기판의 표면 및 IVH의 내주면에 PNL 도금 등으로 도금층을 형성하고, IVH의 내부공간을 충전한 후 표면을 연마하고, 코어기판의 표면에 서브트랙티브 공법 등을 적용하여 내층회로를 형성한다.
다음으로, 코어기판의 표면에 절연재를 적층한 후 표면에 금속층을 형성하거나 RCC(Resin coated copper) 등과 같이 표면에 금속층이 형성되어 있는 절연재를 적층하고, 레이저 드릴링 등에 의해 금속층과 내층회로 간의 전기적 연결을 위 해 BVH를 가공하고, 기계적 드릴링 등에 의해 인쇄회로기판의 단면 전체를 관통하는 PTH를 천공하고, 절연재의 표면에 내층회로와 마찬가지의 방법으로 외층회로를 형성한다.
그러나, 이와 같은 종래기술은 공정이 복잡하고, 비용 및 시간이 많이 소요되는 도금공정이 요구된다. 이와 같은 종래기술의 복잡한 공정을 단순화하고 일괄적층에 의해 다층 인쇄회로기판을 제조하기 위해, 도 1에 도시된 바와 같이 동박판(3)에 페이스트(paste)를 인쇄하여 범프(bump)(2')를 형성하고 여기에 절연재(1)를 적층시켜 페이스트 범프 기판을 미리 제조함으로써 간단하고 용이하게 적층공정이 이루어지도록 하는 소위 'B2it'(Buried bump interconnection technology) 기술이 상용화되어 있다.
페이스트 범프 기판에 관한 종래기술로는, 동박판에 도전성 페이스트로 범프를 형성한 페이스트 범프 기판을 사용함으로써 간단하고 용이하게 고밀도 전자부품의 단자 간 접속을 가능케 한 발명을 들 수 있다.
이와 같이 종래의 페이스트 범프 기판을 이용하여 양면에 동박층이 형성되어 있는 코어기판을 제조하기 위해서는, 페이스트 범프 기판에 절연재를 적층하여 페이스트 범프가 절연재를 관통하도록 하고 그 위에 동박판을 적층하여 페이스트 범프에 의한 양면 동박층의 전기적 연결을 구현한다.
그러나, 이와 같이 양면기판을 제조하는 데에는 페이스트 범프의 직경에 따라 형성 가능한 높이에 한계가 있으며, 이는 결국 양면기판 내에 개재되는 절연재의 두께에 대한 한계로 작용하게 된다. 페이스트 범프의 직경에 따른 관통가능한 절연재의 최대 두께의 일례는 다음 표와 같다.
페이스트 범프의 직경 절연재의 최대두께(PPG의 경우)
150㎛ 60㎛ 이하
130㎛ 40㎛ 이하
80㎛ 30㎛ 이하
상기 표의 사례에서 보듯이, 페이스트 범프의 직경에 따라 그 형성가능한 높이가 제한되기 때문에, 소정 두께의 코어기판을 제조하기 위해서는 일정 크기의 직경 이상의 페이스트 범프를 형성해야 하며, 이로 인해 양면기판의 두께조절이 곤란하게 되고, 동박층에 고밀도 배선패턴을 형성하는 데에 장애가 된다는 문제가 있다.
본 발명은 두께조절이 용이하고, 회로패턴의 층간 전기적 연결(interconnection)이 용이하며, 강성(stiffness)이 향상되고, 고밀도 배선 형성이 용이한 페이스트 범프를 이용한 코어기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, (a) 표면에 복수의 페이스트 범프가 결합된 한 쌍의 페이스트 범프기판을 페이스트 범프가 서로 대향하도록 정렬하는 단계, (b) 한 쌍의 페이스트 범프기판을 서로 압착하는 단계를 포함하되, 한 쌍의 페이스트 범프기판 사이에는 절연재가 개재되는 페이스트 범프를 이용한 코어기판 제조방법이 제공된다.
절연재에는 복수의 페이스트 범프의 위치에 대응하여 관통홀이 형성될 수 있다. 관통홀은 레이저 드릴링 또는 기계적(mechanical) 드릴링에 의해 형성될 수 있다. 페이스트 범프는 실버 페이스트(silver paste)를 포함할 수 있다.
페이스트 범프 기판은 (c) 동박판에 페이스트 범프를 인쇄하는 단계, 및 (d) 페이스트 범프를 경화시키는 단계를 거쳐 형성될 수 있다. 단계 (d) 이후에 페이스트 범프가 절연재를 관통하도록 동박판에 절연재를 적층하는 단계를 더 포함할 수 있다. 페이스트 범프는 절연재보다 강도가 큰 것이 바람직하다.
또한, 표면에 복수의 제1 페이스트 범프가 결합된 제1 페이스트 범프기판과, 제1 페이스트 범프와 대향하는 복수의 제2 페이스트 범프가 결합된 제2 페이스트 범프기판과, 제1 페이스트 범프기판과 제2 페이스트 범프기판 사이에 개재되는 절연재를 포함하되, 제1 페이스트 범프와 제2 페이스트 범프는 전기적으로 연결되는 페이스트 범프를 이용한 코어기판이 제공된다.
절연재에는 제1 페이스트 범프 또는 제2 페이스트 범프의 위치에 대응하여 관통홀이 형성될 수 있다. 관통홀은 제1 페이스트 범프 또는 제2 페이스트 범프를 수용하도록 제1 페이스트 범프 또는 제2 페이스트 범프의 형상에 대응하는 형상으로 형성되는 것이 바람직하다.
관통홀은 절연재의 두께방향으로 균일한 단면적을 갖는 것이 바람직하다. 관통홀은 절연재의 표면에서 두께방향으로 갈수록 그 단면적이 감소하는 것이 바람직하다. 페이스트 범프는 실버 페이스트(silver paste)를 포함할 수 있다.
페이스트 범프 기판은, 동박판에 페이스트 범프를 인쇄하고, 페이스트 범프를 경화시킨 후, 페이스트 범프가 절연재를 관통하도록 동박판에 절연재를 적층하 여 형성될 수 있다. 페이스트 범프는 절연재보다 강도가 큰 것이 바람직하다.
또한, 제1 동박판과, 제1 동박판의 표면에 결합되는 복수의 제1 페이스트 범프와, 제1 페이스트 범프와 전기적으로 연결되는 복수의 제2 페이스트 범프와, 복수의 제2 페이스트 범프가 결합되는 제2 동박판과, 제1 동박판과 제2 동박판 사이에 개재되며, 제1 페이스트 범프 및 제2 페이스트 범프를 수용하는 절연재와, 제1 동박판 또는 제2 동박판의 일부를 제거하여 형성되는 내층회로와, 제1 동박판 또는 제2 동박판에 적층되는 외층기판과, 외층기판의 표면에 형성되는 외층회로를 포함하는 페이스트 범프를 이용한 다층 인쇄회로기판이 제공된다.
이하, 본 발명에 따른 페이스트 범프를 이용한 코어기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 코어기판 제조방법을 나타낸 순서도이다.
본 발명은 한 쌍의 페이스트 범프 기판을 서로 압착함으로써 보다 작은 직경의 페이스트 범프를 사용하여 필요한 두께의 절연재를 개재시킨 코어기판을 형성하고, 코어기판의 두께를 용이하게 조절할 수 있으며, 고밀도 배선 패턴을 형성할 수 있도록 한 것을 특징으로 한다.
이를 위해, 먼저 표면에 복수의 페이스트 범프가 결합된 한 쌍의 페이스트 범프기판을 페이스트 범프가 서로 대향하도록 정렬한다(100). 페이스트 범프가 각각 서로 대향하도록 정렬시킨 후 페이스트 범프기판을 압착하면, 대응하는 페이스트 범프끼리 서로 연결되므로 회로패턴의 층간 전기적 연결이 구현된다.
페이스트 범프 기판은 동박판의 표면에 페이스트 범프를 미리 인쇄해 놓은 기판으로서, 페이스트 범프 기판을 제조하기 위해서는 동박판에 페이스트 범프를 인쇄하고(102), 인쇄된 페이스트 범프를 경화시킨다(104).
페이스트 범프 기판을 별도로 제조하여 일괄적층함으로써 코어기판의 제조공정이 단축되며, 이러한 일괄적층 공정을 보다 효율적으로 하기 위해서는 페이스트 범프가 형성되어 있는 동박판에 미리 절연재를 적층하는 것이 좋다(106).
다만, 본 발명과 같이 한 쌍의 페이스트 범프기판 사이에 절연재를 개재하여 압착함으로써 코어기판을 형성하는 경우에는, 코어기판에 미리 절연재를 적층시키지 않고 페이스트 범프기판을 압착하는 공정에서 절연재를 개재하는 것도 바람직하다.
동박판에 인쇄되어 경화된 페이스트 범프는 적층되는 절연재보다 강도가 큰 것이 좋다. 이에 따라 동박판에 절연재를 적층하면 페이스트 범프가 변형되지 않고 절연재를 관통하여 절연재의 표면으로 노출된다.
다만, 본 발명이 반드시 페이스트 범프의 강도가 절연재의 강도보다 큰 것에 한정되는 것은 아니며, 후술하는 실시예에서와 같이 절연재에 미리 관통홀을 천공한 후에 페이스트 범프기판을 압착하는 경우에는 페이스트 범프의 강도가 절연재보다 작더라도 회로패턴의 층간 전기적 연결에 문제가 되지 않는다.
통상 페이스트 범프의 재료로는 실버 페이스트(silver paste)가 사용되나, 페이스트의 강도, 비용, 적용성 등을 고려하여 당업자에게 자명한 범위 내에서 다른 종류의 페이스트가 사용될 수 있음은 물론이다.
다음으로, 한 쌍의 페이스트 범프기판을 서로 압착하여 코어기판을 완성한다(110). 압착과정에서 페이스트 범프는 그 형태가 변형되면서 서로 연결된다. 이로써 종래 인쇄회로기판에서의 비아홀과 같이 회로패턴의 층간 전기적 연결 통로가 형성된다.
전술한 바와 같이 페이스트 범프기판에 절연재를 적층하여 사용하는 경우, 또는 페이스트 범프기판 사이에 절연재를 개재시킨 후 압착하는 경우 등, 페이스트 범프 기판 사이에는 절연재가 개재되어 코어기판이 형성된다.
페이스트 범프기판 사이에 절연재를 개재시켜 압착하는 경우에는, 절연재 미리 관통홀을 천공하는 것이 좋다. 관통홀은 페이스트 범프기판에 결합되어 있는 복수의 페이스트 범프의 위치에 대응하여 천공된다. 이와 같이 절연재에 미리 관통홀을 천공한 후에 페이스트 범프기판을 적층하게 되며, 페이스트 범프끼리 접촉하여 그 형태가 변형되는 과정에서 절연재에 형성된 관통홀이 일종의 가이드 역할을 하게 되므로 보다 안정적으로 페이스트 범프에 의한 전기적 연결통로를 구현할 수 있다.
이 경우에는 전술한 바와 같이 페이스트 범프의 강도가 반드시 절연재의 강도보다 크도록 할 필요는 없으며, 경우에 따라서는 절연재의 강도가 페이스트 범프의 강도보다 크도록 함으로써 페이스트 범프의 형태가 변형되면서 관통홀 내에 충 전되도록 할 수 있다. 이 때 관통홀 내에 충전된 페이스트 범프는 회로패턴의 층간 전기적 연결통로 역할을 하게 된다.
관통홀은 레이저 드릴링 또는 기계적(mechanical) 드릴링에 의해 천공될 수 있다. 레이저 드릴링의 경우에는 관통홀의 단면적이 절연재의 두께방향으로 갈수록 감소하여 절연재의 단면상 모래시계와 유사한 형태로 관통홀이 형성되며, 기계적 드릴링의 경우에는 관통홀의 단면적이 절연재의 두께방향에 따라 균일하게 형성된다.
페이스트 범프의 강도가 절연재의 강도보다 크지 않은 경우에는 관통홀의 천공방법 및 관통홀의 형상에 대응하여 전기적 연결통로의 형상이 결정된다.
한편, 페이스트 범프기판에 미리 절연재를 적층한 후 한 쌍의 페이스트 범프기판을 서로 압착하는 경우, 또는 페이스트 범프의 강도가 절연재의 강도보다 큰 경우에는 절연재에 별도의 관통홀을 형성하지 않고 이를 개재하여 페이스트 범프기판을 압착함에 따라 페이스트 범프가 절연재를 관통하면서 서로 접촉하고, 그 형태가 변형되면서 연결되어 전기적 연결통로를 구현한다.
도 3은 본 발명의 바람직한 제1 실시예에 따른 페이스트 범프를 이용한 코어기판 제조공정을 나타낸 흐름도이다. 도 3을 참조하면, 페이스트 범프기판(10), 페이스트 범프(12), 전기적 연결통로(14), 절연재(20), 관통홀(22)이 도시되어 있다.
도 3의 (a)와 같이 PPG 등의 재질로 이루어진 절연재(20)에, 도 3의 (b)와 같이 레이저 드릴링에 의해 관통홀(22)을 천공한다. 관통홀(22)은 페이스트 범프기 판(10)과 결합할 때 페이스트 범프(12)가 연결되는 위치에 대응하여 형성된다.
도 3의 (c)와 같이 절연재(20)를 사이에 개재하여 양면에서 한 쌍의 페이스트 범프기판(10)을 정렬시킨다. 이 때, 페이스트 범프(12)의 위치가 서로 대향하도록 하고, 절연재(20)에 천공된 관통홀(22)의 위치가 페이스트 범프(12)의 위치에 정렬되도록 한다.
다만, 도 3의 (a) 내지 (c)는 시계열적인 순서를 나타낸 것은 아니며, 도 3에 도시된 순서와 무관하게 페이스트 범프기판(10) 및 절연재(20)를 준비하여 도 3의 (c)와 같이 그 위치를 정렬시키는 경우도 본 발명에 포함됨은 물론이다.
이와 같이 위치를 정렬시킨 후, 도 3의 (d)와 같이 한 쌍의 페이스트 범프기판(10)을 서로 압착함으로써, 페이스트 범프(12)가 절연재(20)에 천공된 관통홀(22) 내에 충전되면서 서로 연결되도록 하여 전기적 연결통로(14)를 구현한다.
도 4는 본 발명의 바람직한 제2 실시예에 따른 페이스트 범프(12)를 이용한 코어기판 제조공정을 나타낸 흐름도이다. 도 4를 참조하면, 페이스트 범프기판(10), 페이스트 범프(12), 전기적 연결통로(16), 절연재(20), 관통홀(24)이 도시되어 있다.
제2 실시예는 절연재(20)에 관통홀(24)을 천공하는 방법 및 그 형태에서 전술한 제1 실시예와 차이가 있다.
즉, 도 4의 (b)와 같이 절연재(20)에 기계적 드릴링에 의해 관통홀(24)을 천공한다. 기계적 드릴링에 의한 천공을 제1 실시예의 레이저 드릴링과 비교하면, 절연재(20)의 두께 방향으로 균일한 단면적을 갖는 관통홀(24)이 천공된다.
이와 같이 관통홀(24)을 천공하는 방법이 관통홀(24)의 형상에 영향을 미치며, 이는 결국 관통홀(24) 내에 충전되는 페이스트 범프(12)의 형상, 즉 전기적 연결통로(16)의 형상을 결정하는 역할을 한다.
제1 실시예에서와 마찬가지로, 도 4의 (a) 내지 (c)는 시계열적인 순서를 나타낸 것은 아니며, 도 4에 도시된 순서와 무관하게 페이스트 범프기판(10) 및 절연재(20)를 준비하여 도 4의 (c)와 같이 그 위치를 정렬시키는 경우도 본 발명에 포함됨은 물론이다.
도 5는 본 발명의 바람직한 제3 실시예에 따른 페이스트 범프를 이용한 코어기판 제조공정을 나타낸 흐름도이다. 도 5를 참조하면, 동박판(8), 페이스트 범프기판(10), 페이스트 범프(12), 전기적 연결통로(18), 절연재(30)가 도시되어 있다.
제3 실시예는 페이스트 범프기판(10)에 미리 절연재(30)를 적층한 후 압착한다는 점에서 전술한 제1 실시예 및 제2 실시예와 차이가 있다.
즉, 도 5의 (a)와 같은 동박판(8)에 도 5의 (b)와 같이 페이스트 범프(12)를 인쇄하고 경화시켜 페이스트 범프기판(10)을 형성한 후, 도 5의 (c)와 같이 동박판(8)에 절연재(30)를 적층하여 페이스트 범프(12)가 절연재(30)를 관통하도록 한다. 이 때, 전술한 제1, 제2 실시예에서와 같이 절연재(30)에 미리 관통홀(24)을 형성하지 않고, 단순히 절연재(30)를 적층하는 것만으로 페이스트 범프(12)가 절연재(30)를 관통하도록 하기 위해서는 페이스트 범프(12)의 강도가 절연재(30)의 강도보다 큰 것이 좋다.
다음으로, 도 5의 (d)와 같이 절연재(30)가 적층된 한 쌍의 페이스트 범프기판(10)을, 페이스트 범프(12)가 서로 대향하도록 그 위치를 정렬한 후, 도 5의 (e)와 같이 압착함으로써 코어기판을 형성한다. 제1, 제2 실시예에서와 같이 대향하는 페이스트 범프(12)는 서로 접촉하여 그 형태가 변형되면서 전기적으로 연결된다.
이와 같이 절연재(30)가 미리 적층되어 있는 한 쌍의 페이스트 범프 기판(10)을 압착하여 코어기판을 형성할 경우, 페이스트 범프(12) 간에 접속이 이루어지도록 하기 위해 절연재(30)의 두께를 조절할 필요가 없어 공정이 간단하며, 전술한 제1 실시예 및 제2 실시예에서와 달리 절연재에 형성된 관통홀의 위치와 페이스트 범프의 위치를 정렬하는 공정이 생략되어 제조시간이 단축된다.
도 6은 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 코어기판을 나타낸 단면도이다. 도 6을 참조하면, 페이스트 범프기판(10), 페이스트 범프(12), 전기적 연결통로(14), 절연재(20)가 도시되어 있다.
본 발명 페이스트 범프(12)를 이용한 코어기판 제조방법에 따라 제조된 코어기판은, 표면에 복수의 페이스트 범프(12)가 결합된 한 쌍의 페이스트 범프기판(10)을, 그 사이에 절연재(20)를 개재시켜 압착함으로써 형성된다.
이 때, 각 페이스트 범프기판(10)에 결합되어 있는 페이스트 범프(12)는 서로 대향하여 결합되어 있으며, 압착에 의해 서로 전기적으로 연결됨으로써 회로패턴의 층간 전기적 연결통로(14)를 구현하게 된다.
페이스트 범프기판(10) 사이에 개재되는 절연재(20)에는 페이스트 범프(12) 의 위치에 대응하여 미리 관통홀이 형성될 수 있다. 관통홀은 페이스트 범프(12)가 충전되면서 서로 전기적으로 연결되도록 하는 일종의 가이드 역할을 하며, 따라서, 페이스트 범프(12)가 수용되도록 페이스트 범프(12)의 형상에 대응하는 형상으로 형성하는 것이 좋다.
이 경우에는 절연재(20)의 강도가 페이스트 범프(12)의 강도보다 크더라도 페이스트 범프기판(10)의 압착에 의해 전기적 연결통로(14)를 구현하는 데에 문제가 없으며, 관통홀의 형상을 조절함으로써 전기적 연결통로(14)의 형상을 결정할 수 있다.
층간 전기적 연결의 효율성을 극대화하기 위해 관통홀은 절연재(20)의 두께방향으로 균일한 단면적을 갖도록 할 수 있다. 이는 기계적 드릴링에 의해 관통홀을 천공함으로써 구현될 수 있다.
한편, 관통홀의 정밀도 및 페이스트 범프(12)의 충전성을 극대화하기 위해 관통홀은 절연재(20)의 표면에서 두께방향으로 갈수록 그 단면적이 감소하도록 할 수 있다. 이는 레이저 드릴링에 의해 관통홀을 천공함으로써 구현될 수 있다.
다만, 본 발명이 관통홀의 형상으로써 반드시 전술한 경우에 한정되는 것은 아니며, 제조시간, 비용, 품질 등을 고려하여 당업자에게 자명함 범위 내에서 다른 형상의, 또는 다른 천공방법에 의한 관통홀도 포함함은 물론이다.
절연재(20)에 미리 관통홀을 천공하고 페이스트 범프기판(10)을 압착하는 경우와는 달리, 관통홀이 천공되어 있지 않은 절연재(20)를 개재시킨 상태에서 페이스트 범프기판(10)을 압착하여 코어기판을 형성하는 경우에는, 페이스트 범프 (12)의 강도가 절연재(20)의 강도보다 크도록 함으로써 압착과정에서 페이스트 범프(12)가 절연재(20)를 관통하면서 서로 전기적으로 연결되도록 한다.
도 7은 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 다층 인쇄회로기판을 나타낸 단면도이다. 도 7을 참조하면, 제1 동박판(50), 제1 페이스트 범프(52), 내층회로(55), 제2 동박판(60), 제2 페이스트 범프(62), 절연재(70), 외층기판(80), 외층회로(82), 비아홀(84)이 도시되어 있다.
도 7은 본 발명에 따른 페이스트 범프 기판을 이용한 코어기판을 사용하여 형성된 다층 인쇄회로기판을 나타낸 것이다. 본 실시예에 따른 다층 인쇄로기판은 한 쌍의 페이스트 범프 기판을 절연재(70)를 개재하여 압착함으로써 코어기판이 형성되며, 코어기판의 표면에 해당하는 페이스트 범프 기판의 동박판에 내층회로(55)를 형성한다.
내층회로(55)가 형성된 코어기판에는 필요에 따라 하나 이상의 외층기판(80)이 더 적층되고, 각 외층기판(80)의 표면에는 외층회로(82)가 형성되어 다층의 인쇄회로기판이 제조된다. 내층회로(55)와 외층회로(82), 즉 회로패턴의 층간 전기적 연결은 통상의 IVH, BVH 등의 비아홀(84)을 형성함으로써 구현된다.
내층회로(55) 및 외층회로(82)와 같은 회로패턴은 통상의 애디티브 공법 또는 서브트랙티브 공법을 적용하여 형성할 수 있으며, 이는 당업자에게 자명한 사항이므로 이에 대한 상세한 설명은 생략한다.
또한, 외층기판(80)으로써 페이스트 범프 기판을 사용함으로써 다층의 인쇄회로기판을 제조할 수 있으며, 이 과정에서 외층기판(80)으로 사용되는 페이스트 범프 기판에 결합되는 페이스트 범프의 위치를 조절함으로써, 별도의 비아홀(84)을 형성하지 않고도 회로패턴의 층간 전기적 연결을 구현할 수 있다.
즉, 본 실시예에 따른 다층 인쇄회로기판은 제1 동박판(50)과, 제1 동박판(50)의 표면에 결합되는 복수의 제1 페이스트 범프(52)와, 제1 페이스트 범프(52)와 전기적으로 연결되는 복수의 제2 페이스트 범프(62)와, 복수의 제2 페이스트 범프(62)가 결합되는 제2 동박판(60)을 기본 구조로 하며, 이는 한 쌍의 페이스트 범프 기판을 압착함으로써 형성된다.
한 쌍의 페이스트 범프 기판의 사이, 즉 제1 동박판(50)과 제2 동박판(60) 사이에는 페이스트 범프를 수용하는 절연재(70)가 개재된다. 전술한 코어기판에 대한 실시예에서 언급한 바와 같이, 절연재(70)에는 미리 관통홀을 형성해 둘 수 있으며, 페이스트 범프의 강도를 절연재(70)의 강도보다 크도록 함으로써 관통홀의 형성 없이 절연재(70)가 페이스트 범프를 수용하는 구조로 형성할 수 있다.
이와 같이 한 쌍의 페이스트 범프 기판을 압착하여 형성된 코어기판의 표면에는 페이스트 범프 기판의 동박판이 노출된다. 표면에 동박판이 노출된다는 점에서 본 발명에 따른 코어기판은 동박적층판(CCL)과 유사한 구조이며, 다만 내부에 페이스트 범프에 의해 전기적 연결통로가 형성되어 있다는 점에서 차이가 있다.
코어기판의 표면, 즉 제1 동박판(50) 및 제2 동박판(60)에는 통상의 서브트랙티브 공법 등을 적용하여 내층회로(55)에 해당하는 회로패턴을 형성할 수 있다. 다층 인쇄회로기판을 제조하기 위해서는 코어기판의 표면, 즉 제1 동박판(50) 및 제2 동박판(60)에 외층기판(80)을 적용하고, 외층기판(80)의 표면에 외층회로(82) 에 해당하는 회로패턴을 형성한다.
외층회로(82)는 통상의 애디티브 공법 또는 서브트랙티브 공법 등을 적용하여 형성할 수 있으며, 이는 당업자에게 자명한 사항이므로 이에 대한 상세한 설명은 생략한다.
내층회로(55)와 외층회로(82)가 형성되는 다층 인쇄회로기판의 경우 회로패턴의 층간 전기적 연결은 통상 비아홀(84)에 의해 구현하나, 전술한 바와 같이 페이스트 범프 기판을 외층기판(80)으로 사용함으로써 별도의 비아홀(84)을 형성하지 않고 회로패턴의 층간 전기적 연결을 구현할 수도 있다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같은 구성을 갖는 본 발명에 의하면, 회로패턴의 층간 전기적 연결(interconnection)이 용이하고, 절연층의 두께를 조절함으로써 코어기판의 두께를 용이하게 조절할 수 있으며, 한 쌍의 페이스트 범프 기판을 상하에서 압착하므로 강성(stiffness)이 향상되고, 한 쌍의 페이스트 범프를 연결하기 때문에 페이스트 범프 기판에 형성되는 페이스트 범프의 직경을 축소할 수 있어 고밀도 회로패턴을 용이하게 형성할 수 있다.

Claims (16)

  1. 동박판에 페이스트 범프를 인쇄하고, 경화시키는 단계;
    상기 페이스트 범프가 절연재를 관통하도록 상기 동박판에 상기 절연재를 적층하여 페이스트 범프기판을 제조하는 단계;
    한 쌍의 상기 페이스트 범프기판을 상기 페이스트 범프가 서로 대향하도록 정렬하는 단계; 및
    상기 한 쌍의 페이스트 범프기판을 서로 압착하는 단계를 포함하는 페이스트 범프를 이용한 코어기판 제조방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 페이스트 범프는 실버 페이스트(silver paste)를 포함하는 페이스트 범프를 이용한 코어기판 제조방법.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 페이스트 범프는 상기 절연재보다 강도가 큰 페이스트 범프를 이용한 코어기판 제조방법.
  8. 표면에 복수의 제1 페이스트 범프가 결합된 제1 페이스트 범프기판과;
    상기 제1 페이스트 범프와 대향하는 복수의 제2 페이스트 범프가 결합된 제2 페이스트 범프기판을 포함하되,
    상기 페이스트 범프기판은, 동박판에 페이스트 범프를 인쇄하고, 경화시킨 후, 상기 페이스트 범프가 절연재를 관통하도록 상기 동박판에 상기 절연재를 적층하여 형성되며, 상기 제1 페이스트 범프와 상기 제2 페이스트 범프는 전기적으로 연결되는 것을 특징으로 하는 페이스트 범프를 이용한 코어기판.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제8항에 있어서,
    상기 페이스트 범프는 실버 페이스트(silver paste)를 포함하는 페이스트 범프를 이용한 코어기판.
  14. 삭제
  15. 제8항에 있어서,
    상기 페이스트 범프는 상기 절연재보다 강도가 큰 페이스트 범프를 이용한 코어기판.
  16. 제8항의 코어기판과;
    상기 동박판의 일부를 제거하여 형성되는 내층회로와;
    상기 동박판에 적층되는 외층기판과;
    상기 외층기판의 표면에 형성되는 외층회로를 포함하는 페이스트 범프를 이용한 다층 인쇄회로기판.
KR1020050114696A 2005-11-29 2005-11-29 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법 Expired - Fee Related KR100722739B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050114696A KR100722739B1 (ko) 2005-11-29 2005-11-29 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
US11/602,332 US7622329B2 (en) 2005-11-29 2006-11-21 Method for fabricating core substrate using paste bumps
JP2006316471A JP2007150313A (ja) 2005-11-29 2006-11-24 ペーストバンプを用いたコア基板、多層印刷回路基板及びコア基板の製造方法
CN2006101459547A CN1976560B (zh) 2005-11-29 2006-11-28 使用焊膏凸块的基板和多层印刷电路板及其制造方法
US12/588,165 US7859106B2 (en) 2005-11-29 2009-10-06 Multilayer printed circuit board using paste bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050114696A KR100722739B1 (ko) 2005-11-29 2005-11-29 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법

Publications (1)

Publication Number Publication Date
KR100722739B1 true KR100722739B1 (ko) 2007-05-30

Family

ID=38086648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050114696A Expired - Fee Related KR100722739B1 (ko) 2005-11-29 2005-11-29 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법

Country Status (4)

Country Link
US (2) US7622329B2 (ko)
JP (1) JP2007150313A (ko)
KR (1) KR100722739B1 (ko)
CN (1) CN1976560B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722739B1 (ko) * 2005-11-29 2007-05-30 삼성전기주식회사 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
KR100897316B1 (ko) * 2007-10-26 2009-05-14 삼성전기주식회사 인쇄회로기판의 제조방법
US7811932B2 (en) * 2007-12-28 2010-10-12 Freescale Semiconductor, Inc. 3-D semiconductor die structure with containing feature and method
KR20140083580A (ko) * 2012-12-26 2014-07-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN104576596B (zh) * 2013-10-25 2019-01-01 日月光半导体制造股份有限公司 半导体基板及其制造方法
CN104168725B (zh) * 2014-08-05 2017-05-24 上海蓝沛信泰光电科技有限公司 一种软性线路板的制作方法
KR20160039922A (ko) * 2014-10-02 2016-04-12 삼성전자주식회사 영상처리장치 및 그 제어방법
CN106257970B (zh) * 2015-06-18 2019-02-05 欣兴电子股份有限公司 电路板结构与其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190231A (ja) 1996-12-26 1998-07-21 Yamaichi Electron Co Ltd 多層配線板
JPH1187912A (ja) 1997-09-10 1999-03-30 Toshiba Corp 両面型配線板の製造方法
JPH11112149A (ja) 1997-09-30 1999-04-23 Elna Co Ltd 多層プリント配線板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3474894B2 (ja) 1993-09-03 2003-12-08 株式会社東芝 印刷配線板およびその製造方法
DE69419219T2 (de) * 1993-09-03 2000-01-05 Kabushiki Kaisha Toshiba, Kawasaki Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
JPH08204334A (ja) 1995-01-23 1996-08-09 Toshiba Chem Corp 印刷配線板の製造方法
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP3938983B2 (ja) 1997-09-02 2007-06-27 大日本印刷株式会社 多層配線板の製造方法
CN1179614C (zh) 2000-10-09 2004-12-08 耀华电子股份有限公司 软硬合成多层印刷电路板的制造方法
JP2003309368A (ja) 2002-02-13 2003-10-31 North:Kk 多層配線回路基板と、その製造方法
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP2005520333A (ja) 2002-03-14 2005-07-07 ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク 多層用基板の積層技術
JP3953433B2 (ja) 2003-03-14 2007-08-08 山一電機株式会社 多層配線板の製造方法
KR100722739B1 (ko) * 2005-11-29 2007-05-30 삼성전기주식회사 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
KR100728754B1 (ko) * 2006-04-11 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190231A (ja) 1996-12-26 1998-07-21 Yamaichi Electron Co Ltd 多層配線板
JPH1187912A (ja) 1997-09-10 1999-03-30 Toshiba Corp 両面型配線板の製造方法
JPH11112149A (ja) 1997-09-30 1999-04-23 Elna Co Ltd 多層プリント配線板

Also Published As

Publication number Publication date
CN1976560B (zh) 2010-09-08
JP2007150313A (ja) 2007-06-14
US7622329B2 (en) 2009-11-24
US20100025092A1 (en) 2010-02-04
US7859106B2 (en) 2010-12-28
US20070120253A1 (en) 2007-05-31
CN1976560A (zh) 2007-06-06

Similar Documents

Publication Publication Date Title
KR100567087B1 (ko) 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
US6630630B1 (en) Multilayer printed wiring board and its manufacturing method
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
US8934262B2 (en) Wiring board and method for manufacturing the same
US7859106B2 (en) Multilayer printed circuit board using paste bumps
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
WO2023176063A1 (ja) 多層基板、多層基板の製造方法及び電子機器
CN1968577B (zh) 使用浆料凸块的印刷电路板及其制造方法
KR100908674B1 (ko) 회로기판의 제조방법 및 그 회로기판 및 그 회로기판을이용한 회로모듈
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
KR20070037859A (ko) 구리 필 도금을 이용한 인쇄회로기판의 제조 방법
US11317521B2 (en) Resin flow restriction process and structure
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
JP7576201B1 (ja) 多層基板の製造方法
JP2002344141A (ja) 多層回路基板、および多層回路基板の製造方法
WO2021246005A1 (ja) 回路基板、回路基板の製造方法及び電子機器
KR100657409B1 (ko) 다층 인쇄회로기판 제조방법
KR100567088B1 (ko) 인쇄회로기판에서의 부품 삽입홀의 가공 방법
JP2006147748A (ja) 多層プリント配線板およびその製造方法
KR20060035325A (ko) 빌드업 다층인쇄회로기판 및 그의 제조방법
JPS6353997A (ja) 中空多層用プリント板の製造方法
JPH03142997A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051129

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061117

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070521

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070522

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070523

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100412

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110414

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120409

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130403

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140325

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180302