JP2003218649A - 通信用半導体集積回路および無線通信装置 - Google Patents
通信用半導体集積回路および無線通信装置Info
- Publication number
- JP2003218649A JP2003218649A JP2002018888A JP2002018888A JP2003218649A JP 2003218649 A JP2003218649 A JP 2003218649A JP 2002018888 A JP2002018888 A JP 2002018888A JP 2002018888 A JP2002018888 A JP 2002018888A JP 2003218649 A JP2003218649 A JP 2003218649A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- current
- amplifier
- circuit
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims description 36
- 238000001514 detection method Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 description 12
- 101100317039 Aedes aegypti VGA1 gene Proteins 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 101100184148 Xenopus laevis mix-a gene Proteins 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 101100345673 Xenopus laevis mix-b gene Proteins 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- KWTSXDURSIMDCE-QMMMGPOBSA-N (S)-amphetamine Chemical compound C[C@H](N)CC1=CC=CC=C1 KWTSXDURSIMDCE-QMMMGPOBSA-N 0.000 description 1
- 101100325793 Arabidopsis thaliana BCA2 gene Proteins 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 101150052235 KSL7 gene Proteins 0.000 description 1
- 101100510439 Oryza sativa subsp. japonica KSL8 gene Proteins 0.000 description 1
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 230000009365 direct transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G2201/00—Indexing scheme relating to subclass H03G
- H03G2201/40—Combined gain and bias control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Transmitters (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 利得制御アンプとその利得を直線的に変化さ
せるようなバイアス電流を供給するバイアス回路とを含
む高周波電力増幅回路を備えた通信用半導体集積回路お
よびそれを用いた無線通信装置において、利得制御アン
プの利得のリニア特性を向上させる。 【解決手段】 通信用高周波電力増幅回路を構成するリ
ニアアンプにバイアス電流を供給するバイアス電流生成
回路を、各々電流値と開始レベルの異なる複数の可変電
流源により構成し、これらの可変電流源を入力制御電圧
により制御してそれらの電流を合成してバイアス電流と
なすとともに、この合成電流が入力制御電圧に対して指
数関数的に変化するようにした。
せるようなバイアス電流を供給するバイアス回路とを含
む高周波電力増幅回路を備えた通信用半導体集積回路お
よびそれを用いた無線通信装置において、利得制御アン
プの利得のリニア特性を向上させる。 【解決手段】 通信用高周波電力増幅回路を構成するリ
ニアアンプにバイアス電流を供給するバイアス電流生成
回路を、各々電流値と開始レベルの異なる複数の可変電
流源により構成し、これらの可変電流源を入力制御電圧
により制御してそれらの電流を合成してバイアス電流と
なすとともに、この合成電流が入力制御電圧に対して指
数関数的に変化するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波電力増幅回
路のパワーコントロール信号電圧による出力電力の制御
性さらには利得制御アンプの利得のリニア特性を向上さ
せる技術に関し、特に高周波電力増幅回路を内蔵する通
信用半導体集積回路およびこの通信用半導体集積回路を
組み込んだ携帯電話機等の無線通信装置に適用して有効
な技術に関する。
路のパワーコントロール信号電圧による出力電力の制御
性さらには利得制御アンプの利得のリニア特性を向上さ
せる技術に関し、特に高周波電力増幅回路を内蔵する通
信用半導体集積回路およびこの通信用半導体集積回路を
組み込んだ携帯電話機等の無線通信装置に適用して有効
な技術に関する。
【０００２】
【従来の技術】自動車電話機、携帯電話機等の無線通信
装置（移動体通信装置）の送信側出力部には、高周波電
力増幅回路が組み込まれている。この高周波電力増幅回
路は、最終段の半導体増幅素子がディスクリートの部品
（出力パワーＭＯＳＦＥＴ等）で構成され、その前段に
はリニアアンプと呼ばれる利得制御アンプ（利得制御ア
ンプ）が接続された構成にされ、該リニアアンプおよび
そのバイアス電流を与えるバイアス回路は１つの半導体
チップ上に半導体集積回路として構成されることが多
い。
装置（移動体通信装置）の送信側出力部には、高周波電
力増幅回路が組み込まれている。この高周波電力増幅回
路は、最終段の半導体増幅素子がディスクリートの部品
（出力パワーＭＯＳＦＥＴ等）で構成され、その前段に
はリニアアンプと呼ばれる利得制御アンプ（利得制御ア
ンプ）が接続された構成にされ、該リニアアンプおよび
そのバイアス電流を与えるバイアス回路は１つの半導体
チップ上に半導体集積回路として構成されることが多
い。
【０００３】また、一般に、携帯電話機では使用環境に
合わせて基地局からのパワーレベル指示信号によって周
囲環境に適応するように出力（送信パワー）を変えて通
話を行ない、他の携帯電話機との間で混信を生じさせな
いようシステムが構成されている。例えば北米の９００
ＭＨｚ帯の標準方式や欧州のＧＳＭ（Global Systemfor
Mobile Communication）方式等のセルラ方式携帯電話
機における送信側出力段の高周波電力増幅器モジュール
は、ＡＰＣ（Automatic Power Control）回路から出力
される制御電圧ＶAPCによって通話に必要な出力電力と
なるように、出力パワー素子のゲートバイアス電圧が制
御される構成になっている。
合わせて基地局からのパワーレベル指示信号によって周
囲環境に適応するように出力（送信パワー）を変えて通
話を行ない、他の携帯電話機との間で混信を生じさせな
いようシステムが構成されている。例えば北米の９００
ＭＨｚ帯の標準方式や欧州のＧＳＭ（Global Systemfor
Mobile Communication）方式等のセルラ方式携帯電話
機における送信側出力段の高周波電力増幅器モジュール
は、ＡＰＣ（Automatic Power Control）回路から出力
される制御電圧ＶAPCによって通話に必要な出力電力と
なるように、出力パワー素子のゲートバイアス電圧が制
御される構成になっている。
【０００４】ところで、従来ＧＳＭやＤＣＳ（Digital
Cellular System）方式の携帯電話機では、一般に利得
制御アンプは段階的にゲインを切り替えるように構成さ
れている。これに対し、ＣＤＭＡ（Code Division Mult
iple Access）方式の携帯電話機では、利得制御アンプ
特に送信信号のレベルを制御するアンプは、ゲインをリ
ニアに制御する必要がある。そこで、ベースバンド回路
などから供給される出力制御電圧ＶAPCに対してアンプ
のゲインが直線的に変化するようなバイアス電流をアン
プに与えるリニアゲイン変換回路が用いられている。こ
のリニアゲイン変換回路から出力されるバイアス電流
は、制御電圧ＶAPCに対して指数関数的に変化すること
が必要とされる。そこで、従来は、例えば図８に示すよ
うなバイポーラトランジスタＱａと、制御電圧ＶAPCに
応じてＱａにベース電位を与える定電圧源ＶBBおよび減
衰用アンプＡBBからなるリニアゲイン変換回路が使用さ
れることがある。減衰用アンプＡBBを用いるのは、制御
電圧ＶAPCの変動範囲が０〜２Ｖ程度であるのに対して
トランジスタＱａのベース電圧の変動範囲は０．７〜
０．９Ｖと小さいためである。
Cellular System）方式の携帯電話機では、一般に利得
制御アンプは段階的にゲインを切り替えるように構成さ
れている。これに対し、ＣＤＭＡ（Code Division Mult
iple Access）方式の携帯電話機では、利得制御アンプ
特に送信信号のレベルを制御するアンプは、ゲインをリ
ニアに制御する必要がある。そこで、ベースバンド回路
などから供給される出力制御電圧ＶAPCに対してアンプ
のゲインが直線的に変化するようなバイアス電流をアン
プに与えるリニアゲイン変換回路が用いられている。こ
のリニアゲイン変換回路から出力されるバイアス電流
は、制御電圧ＶAPCに対して指数関数的に変化すること
が必要とされる。そこで、従来は、例えば図８に示すよ
うなバイポーラトランジスタＱａと、制御電圧ＶAPCに
応じてＱａにベース電位を与える定電圧源ＶBBおよび減
衰用アンプＡBBからなるリニアゲイン変換回路が使用さ
れることがある。減衰用アンプＡBBを用いるのは、制御
電圧ＶAPCの変動範囲が０〜２Ｖ程度であるのに対して
トランジスタＱａのベース電圧の変動範囲は０．７〜
０．９Ｖと小さいためである。
【０００５】
【発明が解決しようとする課題】図８のバイアス回路
は、トランジスタのベース・エミッタ間ＰＮ接合に流れ
る電流が指数関数的に変化することを利用して、ベース
電圧を制御することで出力電流Ｉｏｕｔが制御電圧ＶAP
Cに対して指数関数的に変化するようにしたものである
が、トランジスタＱａのベース・エミッタ間電圧ＶBEの
バラツキや減衰用アンプＡBBのゲインバラツキに対して
非常に敏感である。そのため、トランジスタの製造バラ
ツキや温度変動によってリニアアンプのバイアス電流Io
utが大きく変化して、制御電圧ＶAPCとリニアアンプの
ゲインとの関係が一定にならなかったり、ゲインの可変
範囲が製品によってばらついてしまうという課題がある
ことが分かった。
は、トランジスタのベース・エミッタ間ＰＮ接合に流れ
る電流が指数関数的に変化することを利用して、ベース
電圧を制御することで出力電流Ｉｏｕｔが制御電圧ＶAP
Cに対して指数関数的に変化するようにしたものである
が、トランジスタＱａのベース・エミッタ間電圧ＶBEの
バラツキや減衰用アンプＡBBのゲインバラツキに対して
非常に敏感である。そのため、トランジスタの製造バラ
ツキや温度変動によってリニアアンプのバイアス電流Io
utが大きく変化して、制御電圧ＶAPCとリニアアンプの
ゲインとの関係が一定にならなかったり、ゲインの可変
範囲が製品によってばらついてしまうという課題がある
ことが分かった。
【０００６】本発明の目的は、利得制御アンプとその利
得を直線的に変化させるようなバイアス電流を供給する
バイアス回路とを含む高周波電力増幅回路を備えた通信
用半導体集積回路およびそれを用いた無線通信装置にお
いて、利得制御アンプの利得のリニア特性を向上させる
ことにある。本発明の他の目的は、パワーコントロール
信号に基づく出力電力の制御性に優れかつ電力効率が高
い高周波電力増幅回路を提供することにある。本発明の
他の目的は、無線通信装置およびそれを用いた無線通信
装置の通話時間および電池寿命を長くできる高周波電力
増幅回路を提供することにある。本発明の前記ならびに
そのほかの目的と新規な特徴は、本明細書の記述および
添付図面からあきらかになるであろう。
得を直線的に変化させるようなバイアス電流を供給する
バイアス回路とを含む高周波電力増幅回路を備えた通信
用半導体集積回路およびそれを用いた無線通信装置にお
いて、利得制御アンプの利得のリニア特性を向上させる
ことにある。本発明の他の目的は、パワーコントロール
信号に基づく出力電力の制御性に優れかつ電力効率が高
い高周波電力増幅回路を提供することにある。本発明の
他の目的は、無線通信装置およびそれを用いた無線通信
装置の通話時間および電池寿命を長くできる高周波電力
増幅回路を提供することにある。本発明の前記ならびに
そのほかの目的と新規な特徴は、本明細書の記述および
添付図面からあきらかになるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、通信用高周波電力増幅回
路を構成するリニアアンプにバイアス電流を供給するバ
イアス電流生成回路を、各々電流値の大きさと開始レベ
ルの異なる複数の可変電流源により構成し、これらの可
変電流源を入力制御電圧により制御してそれらの電流を
合成してバイアス電流となすとともに、この合成電流が
入力制御電圧に対して指数関数的に変化するように構成
したものである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、通信用高周波電力増幅回
路を構成するリニアアンプにバイアス電流を供給するバ
イアス電流生成回路を、各々電流値の大きさと開始レベ
ルの異なる複数の可変電流源により構成し、これらの可
変電流源を入力制御電圧により制御してそれらの電流を
合成してバイアス電流となすとともに、この合成電流が
入力制御電圧に対して指数関数的に変化するように構成
したものである。
【０００８】上記した手段によれば、バイアス電流の指
数関数特性をトランジスタのベース・エミッタ間ＰＮ接
合の電圧−電流特性を使用せずに、複数の電流源の電流
を合成して実現するため、製造バラツキに伴なうトラン
ジスタのベース・エミッタ間電圧のバラツキや温度変化
に伴なうベース・エミッタ間電圧の変動によりバイアス
電流が変化するのを回避することができる。これによっ
て、安定した精度の高いバイアス電流をリニアアンプに
供給するバイアス回路を実現できるようになる。
数関数特性をトランジスタのベース・エミッタ間ＰＮ接
合の電圧−電流特性を使用せずに、複数の電流源の電流
を合成して実現するため、製造バラツキに伴なうトラン
ジスタのベース・エミッタ間電圧のバラツキや温度変化
に伴なうベース・エミッタ間電圧の変動によりバイアス
電流が変化するのを回避することができる。これによっ
て、安定した精度の高いバイアス電流をリニアアンプに
供給するバイアス回路を実現できるようになる。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、通信用高周波電力
増幅回路を構成する利得制御アンプとしてのリニアアン
プに供給するバイアス電流を生成するバイアス回路の実
施例の概略を示す。この実施例のバイアス回路２０は、
各々電流値の大きさと開始レベルの異なる複数の可変電
流源ＶＣ１，ＶＣ２……ＶＣｎを備え、これらの可変電
流源ＶＣ１，ＶＣ２……ＶＣｎを入力制御電圧ＶAPCに
より制御してそれらの電流を合成してバイアス電流とな
すとともに合成電流が入力制御電圧ＶAPCに対して指数
関数的に変化するように構成したものである。
施の形態を詳細に説明する。図１は、通信用高周波電力
増幅回路を構成する利得制御アンプとしてのリニアアン
プに供給するバイアス電流を生成するバイアス回路の実
施例の概略を示す。この実施例のバイアス回路２０は、
各々電流値の大きさと開始レベルの異なる複数の可変電
流源ＶＣ１，ＶＣ２……ＶＣｎを備え、これらの可変電
流源ＶＣ１，ＶＣ２……ＶＣｎを入力制御電圧ＶAPCに
より制御してそれらの電流を合成してバイアス電流とな
すとともに合成電流が入力制御電圧ＶAPCに対して指数
関数的に変化するように構成したものである。
【００１０】具体的には、可変電流源ＶＣ１，ＶＣ２…
…ＶＣｎはそれぞれ図２（Ａ）に示すような電圧‐電流
特性を有するように構成される。１つ１つの可変電流源
の特性は、図２（Ａ）から分かるように、それぞれ設定
された基準電位ＶR1，ＶR2……ＶRnを中心に±ΔＶの範
囲だけ電流が直線的に変化するとともに、前の電流源の
電流飽和到達レベルが次の電流源の電流開始レベルとほ
ぼ一致するようにつまり電流可変範囲が重ならないよう
に設定され、また直線の傾きつまり電流の変化率が電流
源Ｉ１，Ｉ２……Ｉｎの順に大きくなるように設定され
ている。そして、実施例のバイアス回路２０は、上記可
変電流源ＶＣ１，ＶＣ２……ＶＣｎのすべての電流Ｉ
１，Ｉ２……Ｉｎを合成してそれらの電流値の総和に等
しい電流をバイアス電流Ioutとしてリニアアンプ１０に
流すように構成されている。そして、この合成電流が入
力制御電圧ＶAPCに対して指数関数的に変化する。これ
によって、リニアアンプ１０の利得（Ｐｏｕｔ／Ｐｉ
ｎ）が入力制御電圧ＶAPCに応じて直線的に変化するよ
うに制御される。
…ＶＣｎはそれぞれ図２（Ａ）に示すような電圧‐電流
特性を有するように構成される。１つ１つの可変電流源
の特性は、図２（Ａ）から分かるように、それぞれ設定
された基準電位ＶR1，ＶR2……ＶRnを中心に±ΔＶの範
囲だけ電流が直線的に変化するとともに、前の電流源の
電流飽和到達レベルが次の電流源の電流開始レベルとほ
ぼ一致するようにつまり電流可変範囲が重ならないよう
に設定され、また直線の傾きつまり電流の変化率が電流
源Ｉ１，Ｉ２……Ｉｎの順に大きくなるように設定され
ている。そして、実施例のバイアス回路２０は、上記可
変電流源ＶＣ１，ＶＣ２……ＶＣｎのすべての電流Ｉ
１，Ｉ２……Ｉｎを合成してそれらの電流値の総和に等
しい電流をバイアス電流Ioutとしてリニアアンプ１０に
流すように構成されている。そして、この合成電流が入
力制御電圧ＶAPCに対して指数関数的に変化する。これ
によって、リニアアンプ１０の利得（Ｐｏｕｔ／Ｐｉ
ｎ）が入力制御電圧ＶAPCに応じて直線的に変化するよ
うに制御される。
【００１１】図２（Ｂ）に、入力制御電圧ＶAPCに対す
るバイアス電流Ioutの変化の様子を実線で示す。図２
（Ｂ）から分かるように、バイアス電流Ioutは折れ線グ
ラフのように変化する。最初の分線Ａ１は電流源ＶＣ１
の電流Ｉ１、次の分線Ａ２は電流源ＶＣ１とＶＣ２の電
流Ｉ１，Ｉ２を加算したもの、次の分線Ａ３は電流源Ｖ
Ｃ１とＶＣ２とＶＣ３の電流Ｉ１，Ｉ２，Ｉ３を加算し
たもの、最後の分線Ａｎはすべての電流源の電流Ｉ１，
Ｉ２……Ｉｎを加算したものに相当する。この実施例の
バイアス回路２０では、図２（Ｂ）の折れ線が指数曲線
と近似するように、各可変電流源の電流値Ｉ１，Ｉ２…
…Ｉｎが設定されている。
るバイアス電流Ioutの変化の様子を実線で示す。図２
（Ｂ）から分かるように、バイアス電流Ioutは折れ線グ
ラフのように変化する。最初の分線Ａ１は電流源ＶＣ１
の電流Ｉ１、次の分線Ａ２は電流源ＶＣ１とＶＣ２の電
流Ｉ１，Ｉ２を加算したもの、次の分線Ａ３は電流源Ｖ
Ｃ１とＶＣ２とＶＣ３の電流Ｉ１，Ｉ２，Ｉ３を加算し
たもの、最後の分線Ａｎはすべての電流源の電流Ｉ１，
Ｉ２……Ｉｎを加算したものに相当する。この実施例の
バイアス回路２０では、図２（Ｂ）の折れ線が指数曲線
と近似するように、各可変電流源の電流値Ｉ１，Ｉ２…
…Ｉｎが設定されている。
【００１２】図３には、上記バイアス回路２０の具体的
な回路例が示されている。図３に示されているように、
各可変電流源ＶＣ１，ＶＣ２……ＶＣｎは、前記基準電
位ＶR1，ＶR2……ＶRnのいずれかがベース端子に印加さ
れたバイポーラトランジスタＱ１１,Ｑ２１,……Ｑｎ１
と、これらのトランジスタとそれぞれ対をなすトランジ
スタＱ１２,Ｑ２２,……Ｑｎ２と、例えばＱ１１,Ｑ１
２のように各対をなすトランジスタのエミッタ端子に抵
抗Ｒ１１,Ｒ１２；Ｒ２１,Ｒ２２……Ｒｎ１，Ｒｎ２を
介して接続された定電流源ＩＥ１，ＩＥ２，……ＩＥｎ
とから構成されている。そして、対をなす一方のトラン
ジスタＱ１１,Ｑ２１,……Ｑｎ１のコレクタ端子は電源
電圧Ｖｃｃに接続され、他方のトランジスタＱ１２,Ｑ
２２,……Ｑｎ２のコレクタ端子は共通接続されて、Ｑ
１２,Ｑ２２,……Ｑｎ２のコレクタ電流Ｉ１，Ｉ２，…
…Ｉｎを合成してバイアス電流Ioutを生成するように構
成されている。
な回路例が示されている。図３に示されているように、
各可変電流源ＶＣ１，ＶＣ２……ＶＣｎは、前記基準電
位ＶR1，ＶR2……ＶRnのいずれかがベース端子に印加さ
れたバイポーラトランジスタＱ１１,Ｑ２１,……Ｑｎ１
と、これらのトランジスタとそれぞれ対をなすトランジ
スタＱ１２,Ｑ２２,……Ｑｎ２と、例えばＱ１１,Ｑ１
２のように各対をなすトランジスタのエミッタ端子に抵
抗Ｒ１１,Ｒ１２；Ｒ２１,Ｒ２２……Ｒｎ１，Ｒｎ２を
介して接続された定電流源ＩＥ１，ＩＥ２，……ＩＥｎ
とから構成されている。そして、対をなす一方のトラン
ジスタＱ１１,Ｑ２１,……Ｑｎ１のコレクタ端子は電源
電圧Ｖｃｃに接続され、他方のトランジスタＱ１２,Ｑ
２２,……Ｑｎ２のコレクタ端子は共通接続されて、Ｑ
１２,Ｑ２２,……Ｑｎ２のコレクタ電流Ｉ１，Ｉ２，…
…Ｉｎを合成してバイアス電流Ioutを生成するように構
成されている。
【００１３】また、リニアアンプ１０の出力レベルを制
御するための制御電圧ＶAPCに応じてトランジスタＱ１
１,Ｑ２１……Ｑｎ１のベース電圧ＶR1，ＶR2，……ＶR
nと、トランジスタＱ１２,Ｑ２２……Ｑｎ２のベース電
圧ＶB1，ＶB2，……ＶBnを生成するための抵抗分圧回路
２２が設けられている。さらに、上記可変電流源ＶＣ
１，ＶＣ２……ＶＣｎとは別に、オフセット電流Ioffを
流すため、トランジスタＱ０１，Ｑ０２と抵抗Ｒ０１，
Ｒ０２、定電流用トランジスタＱｃ０とそのエミッタ抵
抗Ｒｅ０とからなる電流源Ｃoffが設けられている。こ
の電流源Ｃoffは、制御電圧ＶAPCが０Ｖであっても最小
限のバイアス電流をリニアアンプ１０に流すために設け
られたものである。
御するための制御電圧ＶAPCに応じてトランジスタＱ１
１,Ｑ２１……Ｑｎ１のベース電圧ＶR1，ＶR2，……ＶR
nと、トランジスタＱ１２,Ｑ２２……Ｑｎ２のベース電
圧ＶB1，ＶB2，……ＶBnを生成するための抵抗分圧回路
２２が設けられている。さらに、上記可変電流源ＶＣ
１，ＶＣ２……ＶＣｎとは別に、オフセット電流Ioffを
流すため、トランジスタＱ０１，Ｑ０２と抵抗Ｒ０１，
Ｒ０２、定電流用トランジスタＱｃ０とそのエミッタ抵
抗Ｒｅ０とからなる電流源Ｃoffが設けられている。こ
の電流源Ｃoffは、制御電圧ＶAPCが０Ｖであっても最小
限のバイアス電流をリニアアンプ１０に流すために設け
られたものである。
【００１４】また、各可変電流源ＶＣ１，ＶＣ２……Ｖ
Ｃｎの定電流源ＩＥ１，ＩＥ２，……ＩＥｎは、それぞ
れバイポーラトランジスタＱｃ１，Ｑｃ２，……Ｑｃｎ
とエミッタ抵抗Ｒｅ１,Ｒｅ２,……Ｒｅｎとから構成さ
れており、トランジスタＱｃ１，Ｑｃ２，……Ｑｃｎお
よびＱｃ０のベースには、これらとカレントミラー接続
されたトランジスタＱｃｒのベース電圧と同一の電圧が
印加されている。各可変電流源ＶＣｉ（ｉ＝１，２，…
…ｎ）の定電流源ＩＥｉがそれぞれバイポーラトランジ
スタＱｃｉとエミッタ抵抗Ｒｅｉとにより構成されるこ
とにより、エミッタ抵抗がないトランジスタ単独の電流
源に比べてトランジスタのベース・エミッタ間電圧ＶBE
のばらつきによる電流のばらつきが小さくされる。
Ｃｎの定電流源ＩＥ１，ＩＥ２，……ＩＥｎは、それぞ
れバイポーラトランジスタＱｃ１，Ｑｃ２，……Ｑｃｎ
とエミッタ抵抗Ｒｅ１,Ｒｅ２,……Ｒｅｎとから構成さ
れており、トランジスタＱｃ１，Ｑｃ２，……Ｑｃｎお
よびＱｃ０のベースには、これらとカレントミラー接続
されたトランジスタＱｃｒのベース電圧と同一の電圧が
印加されている。各可変電流源ＶＣｉ（ｉ＝１，２，…
…ｎ）の定電流源ＩＥｉがそれぞれバイポーラトランジ
スタＱｃｉとエミッタ抵抗Ｒｅｉとにより構成されるこ
とにより、エミッタ抵抗がないトランジスタ単独の電流
源に比べてトランジスタのベース・エミッタ間電圧ＶBE
のばらつきによる電流のばらつきが小さくされる。
【００１５】上記トランジスタＱｃ０には基準電流IREF
が流されるように構成されており、これによって各トラ
ンジスタＱｃ１，Ｑｃ２，……Ｑｃｎには基準電流IREF
に比例した電流Ｉｅ１，Ｉｅ２，……Ｉｅｎ，Ｉoffが
流れるようにされる。そして、その電流値はトランジス
タＱｃ０のサイズ（特にエミッタ）とＱｃ１，Ｑｃ２，
……Ｑｃｎのサイズ比、及び、抵抗Ｒｅ１,Ｒｅ２,……
Ｒｅｎの比によって決定される。各トランジスタＱｃ
１，Ｑｃ２，……Ｑｃｎに流れる電流Ｉｅ１，Ｉｅ２，
……Ｉｅｎが、図１のバイアス回路の各可変電流源ＶＣ
１，ＶＣ２……ＶＣｎの飽和電流となる。また、抵抗Ｒ
01，Ｒ02；Ｒ11，Ｒ12……Ｒn1，Ｒn2の抵抗値によっ
て、電流変化率（図２(Ｂ)の分線Ａ１,Ａ２……Ａｎの
傾き）が決定される。さらに、各可変電流源ＶＣ１，Ｖ
Ｃ２……ＶＣｎの電流可変範囲±ΔＶは、対を成すトラ
ンジスタのベース電位差によって決定される。
が流されるように構成されており、これによって各トラ
ンジスタＱｃ１，Ｑｃ２，……Ｑｃｎには基準電流IREF
に比例した電流Ｉｅ１，Ｉｅ２，……Ｉｅｎ，Ｉoffが
流れるようにされる。そして、その電流値はトランジス
タＱｃ０のサイズ（特にエミッタ）とＱｃ１，Ｑｃ２，
……Ｑｃｎのサイズ比、及び、抵抗Ｒｅ１,Ｒｅ２,……
Ｒｅｎの比によって決定される。各トランジスタＱｃ
１，Ｑｃ２，……Ｑｃｎに流れる電流Ｉｅ１，Ｉｅ２，
……Ｉｅｎが、図１のバイアス回路の各可変電流源ＶＣ
１，ＶＣ２……ＶＣｎの飽和電流となる。また、抵抗Ｒ
01，Ｒ02；Ｒ11，Ｒ12……Ｒn1，Ｒn2の抵抗値によっ
て、電流変化率（図２(Ｂ)の分線Ａ１,Ａ２……Ａｎの
傾き）が決定される。さらに、各可変電流源ＶＣ１，Ｖ
Ｃ２……ＶＣｎの電流可変範囲±ΔＶは、対を成すトラ
ンジスタのベース電位差によって決定される。
【００１６】つまり、対を成すトランジスタのベース電
位差が２ΔＶとなるように、抵抗分圧回路２２におい
て、トランジスタＱ１１,Ｑ２１……Ｑｎ１のベース電
圧ＶR1，ＶR2，……ＶRnと、トランジスタＱ１２,Ｑ２
２……Ｑｎ２のベース電圧ＶB1，ＶB2，……ＶBnが生成
される。また、制御電圧ＶAPCに応じて変化する電圧ＶR
1，ＶR2，……ＶRnとＶB1，ＶB2，……ＶBnの交差電位
が、図２の各電流波形の中心電位Ｖ１，Ｖ２……Ｖｎと
なるように抵抗分圧回路２２を構成する抵抗の比が設定
されている。
位差が２ΔＶとなるように、抵抗分圧回路２２におい
て、トランジスタＱ１１,Ｑ２１……Ｑｎ１のベース電
圧ＶR1，ＶR2，……ＶRnと、トランジスタＱ１２,Ｑ２
２……Ｑｎ２のベース電圧ＶB1，ＶB2，……ＶBnが生成
される。また、制御電圧ＶAPCに応じて変化する電圧ＶR
1，ＶR2，……ＶRnとＶB1，ＶB2，……ＶBnの交差電位
が、図２の各電流波形の中心電位Ｖ１，Ｖ２……Ｖｎと
なるように抵抗分圧回路２２を構成する抵抗の比が設定
されている。
【００１７】この実施例のバイアス回路では、各可変電
流源ＶＣ１，ＶＣ２……ＶＣｎの電流変化率が抵抗Ｒ0
1，Ｒ02；Ｒ11，Ｒ12……Ｒn1，Ｒn2の抵抗値によって
決まるので、抵抗がばらついても抵抗比はほぼ一定であ
るため、図２（Ｂ）に示されている合成電流として出力
されるバイアス電流Ｉｏｕｔの指数関数曲線はほとんど
変わらないという利点がある。
流源ＶＣ１，ＶＣ２……ＶＣｎの電流変化率が抵抗Ｒ0
1，Ｒ02；Ｒ11，Ｒ12……Ｒn1，Ｒn2の抵抗値によって
決まるので、抵抗がばらついても抵抗比はほぼ一定であ
るため、図２（Ｂ）に示されている合成電流として出力
されるバイアス電流Ｉｏｕｔの指数関数曲線はほとんど
変わらないという利点がある。
【００１８】図４には、図１のリニアアンプ１０とバイ
アス回路２０を有する高周波電力増幅回路を適用して好
適なＣＤＭＡ方式の携帯電話機の送信系回路の構成が示
されている。図４において、破線で囲まれた回路ブロッ
クは、単結晶シリコンのような１個の半導体チップ上
に、半導体集積回路として形成される。ただし、最終段
の出力パワーアンプ７０は別個のＩＣとして構成されて
いても良い。
アス回路２０を有する高周波電力増幅回路を適用して好
適なＣＤＭＡ方式の携帯電話機の送信系回路の構成が示
されている。図４において、破線で囲まれた回路ブロッ
クは、単結晶シリコンのような１個の半導体チップ上
に、半導体集積回路として形成される。ただし、最終段
の出力パワーアンプ７０は別個のＩＣとして構成されて
いても良い。
【００１９】この実施例における携帯電話機の送信系回
路は、図４に示されているように、ベースバンド信号処
理やシステム全体の制御等を行なうベースバンド回路１
００と、ベースバンド回路１００で符号拡散されたＩ／
Ｑ送信データをアナログ信号に変換するＤ／Ａ変換回路
３０、変調用の局部発振信号を生成する発振器（ＶＣ
Ｏ）４０と、該発振器４０で生成された局部発振信号を
１／２に分周するとともに互いに位相が９０°ずれた発
振信号φ１，φ０を生成する分周位相回路５０と、発振
信号φ１，φ０に対して上記Ｉ,Ｑ信号で直交変調を行
なう変調回路６０と、変調信号を電力増幅するリニアア
ンプ１０と、該リニアアンプ１０のバイアス電流を供給
するバイアス回路２０と、リニアアンプ１０で増幅され
た信号をさらに増幅するパワーアンプ７０などから構成
され、パワーアンプ７０で増幅された信号がアンテナ８
０より送信される。Ｄ／Ａ変換回路３０はベースバンド
回路１００と共に１つの半導体チップ上に半導体集積回
路として構成することが可能である。
路は、図４に示されているように、ベースバンド信号処
理やシステム全体の制御等を行なうベースバンド回路１
００と、ベースバンド回路１００で符号拡散されたＩ／
Ｑ送信データをアナログ信号に変換するＤ／Ａ変換回路
３０、変調用の局部発振信号を生成する発振器（ＶＣ
Ｏ）４０と、該発振器４０で生成された局部発振信号を
１／２に分周するとともに互いに位相が９０°ずれた発
振信号φ１，φ０を生成する分周位相回路５０と、発振
信号φ１，φ０に対して上記Ｉ,Ｑ信号で直交変調を行
なう変調回路６０と、変調信号を電力増幅するリニアア
ンプ１０と、該リニアアンプ１０のバイアス電流を供給
するバイアス回路２０と、リニアアンプ１０で増幅され
た信号をさらに増幅するパワーアンプ７０などから構成
され、パワーアンプ７０で増幅された信号がアンテナ８
０より送信される。Ｄ／Ａ変換回路３０はベースバンド
回路１００と共に１つの半導体チップ上に半導体集積回
路として構成することが可能である。
【００２０】特に制限されるものでないが、この実施例
では、リニアアンプ１０は図８に示されているトランジ
スタＱ１，Ｑ２からなる差動増幅回路が２段縦続接続さ
れ、各増幅回路に対してバイアス回路２０から制御電圧
ＶAPCに応じて指数関数的に変化するバイアス電流Ｉout
が供給される。これによって、リニアアンプ１０のゲイ
ンは、制御電圧ＶAPCに応じて０ｄＢから５５ｄＢまで
可変できるようにされている。
では、リニアアンプ１０は図８に示されているトランジ
スタＱ１，Ｑ２からなる差動増幅回路が２段縦続接続さ
れ、各増幅回路に対してバイアス回路２０から制御電圧
ＶAPCに応じて指数関数的に変化するバイアス電流Ｉout
が供給される。これによって、リニアアンプ１０のゲイ
ンは、制御電圧ＶAPCに応じて０ｄＢから５５ｄＢまで
可変できるようにされている。
【００２１】また、図４の実施例の送信系回路では、バ
イアス回路２０の前段に制御電圧ＶAPCのレベルを負の
方向へシフトさせるレベルシフタ９０が設けられている
とともに、リニアアンプ１０の後段の出力パワーアンプ
７０はそのゲインを０ｄＢと２０ｄＢの２段階に切り替
えられるように構成されている。そして、ベースバンド
回路１００からのゲイン切替え制御信号ＧＳにより、パ
ワーアンプ７０のゲインを０ｄＢから２０ｄＢへ切り替
えるタイミングに合わせてバイアス回路２０に供給され
る制御電圧ＶAPCのレベルをレベルシフタ９０によりシ
フトさせ、リニアアンプ１０とパワーアンプ７０のトー
タルのゲインを制御電圧ＶAPCに応じて０ｄＢから７５
ｄＢまで直線的に変化させることができるようにされて
いる。これにより、トータルの消費電力の低減が可能に
なる。
イアス回路２０の前段に制御電圧ＶAPCのレベルを負の
方向へシフトさせるレベルシフタ９０が設けられている
とともに、リニアアンプ１０の後段の出力パワーアンプ
７０はそのゲインを０ｄＢと２０ｄＢの２段階に切り替
えられるように構成されている。そして、ベースバンド
回路１００からのゲイン切替え制御信号ＧＳにより、パ
ワーアンプ７０のゲインを０ｄＢから２０ｄＢへ切り替
えるタイミングに合わせてバイアス回路２０に供給され
る制御電圧ＶAPCのレベルをレベルシフタ９０によりシ
フトさせ、リニアアンプ１０とパワーアンプ７０のトー
タルのゲインを制御電圧ＶAPCに応じて０ｄＢから７５
ｄＢまで直線的に変化させることができるようにされて
いる。これにより、トータルの消費電力の低減が可能に
なる。
【００２２】具体的には、図５に示すように、制御電圧
ＶAPCが徐々に増加してリニアアンプ１０のゲインＧRF
が約３０ｄＢになるレベルＶ１に達した時（符号ｔ１）
に、ゲイン切替え制御信号ＧＳによりパワーアンプ７０
のゲインＧPAを０ｄＢから２０ｄＢへ切り替えるととも
に、レベルシフタ９０におけるレベルシフト量を０Ｖか
ら−Ｖ１に切り替える。すると、バイアス回路２０に供
給される電圧が（ＶAPC−Ｖ１）となり、リニアアンプ
１０のゲインＧRFは再び０ｄＢから変化されるようにな
る。そして、リニアアンプ１０のゲインＧRFが最大の５
５ｄＢに達した時に、リニアアンプ１０とパワーアンプ
７０を合わせたトータルゲインＧtotalが７５ｄＢにな
るように制御される。
ＶAPCが徐々に増加してリニアアンプ１０のゲインＧRF
が約３０ｄＢになるレベルＶ１に達した時（符号ｔ１）
に、ゲイン切替え制御信号ＧＳによりパワーアンプ７０
のゲインＧPAを０ｄＢから２０ｄＢへ切り替えるととも
に、レベルシフタ９０におけるレベルシフト量を０Ｖか
ら−Ｖ１に切り替える。すると、バイアス回路２０に供
給される電圧が（ＶAPC−Ｖ１）となり、リニアアンプ
１０のゲインＧRFは再び０ｄＢから変化されるようにな
る。そして、リニアアンプ１０のゲインＧRFが最大の５
５ｄＢに達した時に、リニアアンプ１０とパワーアンプ
７０を合わせたトータルゲインＧtotalが７５ｄＢにな
るように制御される。
【００２３】携帯電話器の送信系回路に要求される高周
波電力増幅回路の利得はＷ−ＣＤＭＡの場合０〜約７５
ｄＢであり、この全範囲においてリニアアンプ１０とパ
ワーアンプ７０の利得を同時にリニアに可変制御する方
式も考えられる。一方、図４のようにリニアアンプ１０
とパワーアンプ７０とからなる高周波電力増幅回路にお
いては、一般にアンテナに近いパワーアンプ７０の消費
電力の方がリニアアンプ１０の消費電力よりも大きい。
そのため、パワーアンプ７０の利得を制御電圧ＶAPCに
応じて上記のように２段階に切り替えるようにすれば、
所望利得が低い範囲（３０ｄＢ以下）ではパワーアンプ
７０はゲインが０ｄＢで動作されるため、トータルの消
費電力がパワーアンプ７０とリニアアンプ１０のゲイン
を両方変化させる場合に比べて少なくて済む。
波電力増幅回路の利得はＷ−ＣＤＭＡの場合０〜約７５
ｄＢであり、この全範囲においてリニアアンプ１０とパ
ワーアンプ７０の利得を同時にリニアに可変制御する方
式も考えられる。一方、図４のようにリニアアンプ１０
とパワーアンプ７０とからなる高周波電力増幅回路にお
いては、一般にアンテナに近いパワーアンプ７０の消費
電力の方がリニアアンプ１０の消費電力よりも大きい。
そのため、パワーアンプ７０の利得を制御電圧ＶAPCに
応じて上記のように２段階に切り替えるようにすれば、
所望利得が低い範囲（３０ｄＢ以下）ではパワーアンプ
７０はゲインが０ｄＢで動作されるため、トータルの消
費電力がパワーアンプ７０とリニアアンプ１０のゲイン
を両方変化させる場合に比べて少なくて済む。
【００２４】しかも、携帯電話器は平均して送信電力が
小さくて済む基地局に近いところで使用される確率の方
が、大きな送信電力が必要とされる基地局から離れた場
所での使用確率よりも高いため、上記のように、パワー
アンプ７０の利得を２段階に切り替え、所望利得が低い
範囲では０ｄＢで動作させるようにすれば、消費電力の
低減が可能となる。これによって特に低出力時の効率が
向上し、消費電流が低減するので、携帯電話機の通話時
間および電池寿命が長くなる。この傾向は今後基地局の
数が増加するに従って高くなると予想されるので、本発
明の適用による効果はより大きくなる。
小さくて済む基地局に近いところで使用される確率の方
が、大きな送信電力が必要とされる基地局から離れた場
所での使用確率よりも高いため、上記のように、パワー
アンプ７０の利得を２段階に切り替え、所望利得が低い
範囲では０ｄＢで動作させるようにすれば、消費電力の
低減が可能となる。これによって特に低出力時の効率が
向上し、消費電流が低減するので、携帯電話機の通話時
間および電池寿命が長くなる。この傾向は今後基地局の
数が増加するに従って高くなると予想されるので、本発
明の適用による効果はより大きくなる。
【００２５】図４には、Ｉ／Ｑ送信信号により直接送信
周波数の局部発振信号を変調するダイレクトアップコン
バージョン方式の携帯電話機の送信系回路の例を示し
た。図６には、Ｉ／Ｑ送信信号により中間周波数の局部
発振信号を変調し、前段リニアアンプ１０Ａで増幅した
後、ミクサＭＩＸで高周波発振器（ＲＦ−ＶＣＯ）から
の発振信号φRFと合成して所望の送信周波数信号に変換
し、これを後段リニアアンプ１０Ｂで増幅しさらにパワ
ーアンプ７０で電力増幅してアンテナより送信する２ス
テップダイレクトアップコンバージョン方式の携帯電話
機の送信系回路の例を示す。
周波数の局部発振信号を変調するダイレクトアップコン
バージョン方式の携帯電話機の送信系回路の例を示し
た。図６には、Ｉ／Ｑ送信信号により中間周波数の局部
発振信号を変調し、前段リニアアンプ１０Ａで増幅した
後、ミクサＭＩＸで高周波発振器（ＲＦ−ＶＣＯ）から
の発振信号φRFと合成して所望の送信周波数信号に変換
し、これを後段リニアアンプ１０Ｂで増幅しさらにパワ
ーアンプ７０で電力増幅してアンテナより送信する２ス
テップダイレクトアップコンバージョン方式の携帯電話
機の送信系回路の例を示す。
【００２６】この携帯電話機に対しても図４の実施例に
おけるゲイン制御（図５）をそのまま適用して、制御電
圧ＶAPCが所定のレベルＶ１に達した時はパワーアンプ
７０のゲインＧPAを０ｄＢから２０ｄＢへ切り替えると
ともに、レベルシフタ９０におけるレベルシフト量を０
Ｖから−Ｖ１に切り替える。このようにして、バイアス
回路２０Ａ，２０Ｂから出力されるバイアス電流Ｉｏｕ
ｔを指数関数的に制御して、前段リニアアンプ１０Ａの
ゲインと後段リニアアンプ１０Ｂのゲインを直線的に変
化させ、例えば前段リニアアンプ１０Ａで２０ｄＢ、後
段リニアアンプ１０Ｂで３５ｄＢを分担させてトータル
で５５ｄＢをカバーし、パワーアンプ７０と合わせたト
ータルゲインＧtotalが７５ｄＢになるように制御する
ことができる。
おけるゲイン制御（図５）をそのまま適用して、制御電
圧ＶAPCが所定のレベルＶ１に達した時はパワーアンプ
７０のゲインＧPAを０ｄＢから２０ｄＢへ切り替えると
ともに、レベルシフタ９０におけるレベルシフト量を０
Ｖから−Ｖ１に切り替える。このようにして、バイアス
回路２０Ａ，２０Ｂから出力されるバイアス電流Ｉｏｕ
ｔを指数関数的に制御して、前段リニアアンプ１０Ａの
ゲインと後段リニアアンプ１０Ｂのゲインを直線的に変
化させ、例えば前段リニアアンプ１０Ａで２０ｄＢ、後
段リニアアンプ１０Ｂで３５ｄＢを分担させてトータル
で５５ｄＢをカバーし、パワーアンプ７０と合わせたト
ータルゲインＧtotalが７５ｄＢになるように制御する
ことができる。
【００２７】なお、図６には、リニアアンプ１０Ａ，１
０Ｂに応じて２つのバイアス回路２０Ａ，２０Ｂを設け
た構成が示されているが、図３のようなバイアス回路を
１つだけ設け、その出力部にカレントミラー回路を設け
てリニアアンプ１０Ａと１０Ｂに同一もしくは比例した
バイアス電流Iout１、Iout２を供給するように構成する
ことも可能である。
０Ｂに応じて２つのバイアス回路２０Ａ，２０Ｂを設け
た構成が示されているが、図３のようなバイアス回路を
１つだけ設け、その出力部にカレントミラー回路を設け
てリニアアンプ１０Ａと１０Ｂに同一もしくは比例した
バイアス電流Iout１、Iout２を供給するように構成する
ことも可能である。
【００２８】次に、本発明のバイアス回路を、ポーラー
ループ方式のリニア送信回路を有する携帯電話機に適用
する場合の実施例を、図７を用いて説明する。ポーラー
ループは、ＧＭＳＫ変調の位相シフトにさらに振幅シフ
トを加えたＥＤＧＥ（Enhanced Data Rates for GMS Ev
olution）と呼ばれる方式でデータ通信を行なう送信回
路のアーキテクチャの１つであり、位相を制御するフィ
ードバックループ（位相ループ）と振幅を制御するフィ
ードバックループ（振幅ループ）の２つのループを備え
る。
ループ方式のリニア送信回路を有する携帯電話機に適用
する場合の実施例を、図７を用いて説明する。ポーラー
ループは、ＧＭＳＫ変調の位相シフトにさらに振幅シフ
トを加えたＥＤＧＥ（Enhanced Data Rates for GMS Ev
olution）と呼ばれる方式でデータ通信を行なう送信回
路のアーキテクチャの１つであり、位相を制御するフィ
ードバックループ（位相ループ）と振幅を制御するフィ
ードバックループ（振幅ループ）の２つのループを備え
る。
【００２９】図７の実施例のポーラーループでは、直交
変調回路６０において中間周波数の発振器ＩＦ−ＶＣＯ
で生成された中間発振信号をＩ／Ｑ信号で変調した信号
に位相成分と振幅成分とが含まれており、そのうち振幅
成分を検出する振幅検出回路ＡＭ‐ＤＴＣ１、変調信号
にフィードバック信号を掛け合わせて位相成分を抽出す
るミクサＭＩＸ１、ミクサＭＩＸ１の出力に帯域制限を
かけて直流電圧を生成するロウパスフィルタＬＰＦ、送
信信号を生成する送信用発振器Ｔｘ−ＶＣＯ、送信信号
に振幅変調をかける振幅変調回路ＡＭ−ＭＯＤ、パワー
アンプ７０の出力レベルを検出するカプラＣＰＬ、カプ
ラＣＰＬの出力とＲＦ−ＶＣＯの発振信号を合成するミ
クサＭＩＸ２、ミクサＭＩＸ２の出力を増幅する利得制
御アンプＶＧＡ１、増幅された信号から振幅成分を検出
する振幅検出回路ＡＭ‐ＤＴＣ２、振幅検出回路ＡＭ‐
ＤＴＣ２の出力と前記振幅検出回路ＡＭ‐ＤＴＣ１の出
力との誤差を増幅する誤差アンプＥＲ−ＡＭＰ、該誤差
アンプＥＲ−ＡＭＰの出力を増幅し前記振幅変調回路Ａ
Ｍ−ＭＯＤにフィードバックする利得制御アンプＶＧＡ
２などを備える。
変調回路６０において中間周波数の発振器ＩＦ−ＶＣＯ
で生成された中間発振信号をＩ／Ｑ信号で変調した信号
に位相成分と振幅成分とが含まれており、そのうち振幅
成分を検出する振幅検出回路ＡＭ‐ＤＴＣ１、変調信号
にフィードバック信号を掛け合わせて位相成分を抽出す
るミクサＭＩＸ１、ミクサＭＩＸ１の出力に帯域制限を
かけて直流電圧を生成するロウパスフィルタＬＰＦ、送
信信号を生成する送信用発振器Ｔｘ−ＶＣＯ、送信信号
に振幅変調をかける振幅変調回路ＡＭ−ＭＯＤ、パワー
アンプ７０の出力レベルを検出するカプラＣＰＬ、カプ
ラＣＰＬの出力とＲＦ−ＶＣＯの発振信号を合成するミ
クサＭＩＸ２、ミクサＭＩＸ２の出力を増幅する利得制
御アンプＶＧＡ１、増幅された信号から振幅成分を検出
する振幅検出回路ＡＭ‐ＤＴＣ２、振幅検出回路ＡＭ‐
ＤＴＣ２の出力と前記振幅検出回路ＡＭ‐ＤＴＣ１の出
力との誤差を増幅する誤差アンプＥＲ−ＡＭＰ、該誤差
アンプＥＲ−ＡＭＰの出力を増幅し前記振幅変調回路Ａ
Ｍ−ＭＯＤにフィードバックする利得制御アンプＶＧＡ
２などを備える。
【００３０】上記カプラＣＰＬ−ミクサＭＩＸ２−利得
制御アンプＶＧＡ１−振幅検出回路ＡＭ‐ＤＴＣ２−誤
差アンプＥＲ−ＡＭＰ−振幅変調回路ＡＭ−ＭＯＤによ
り振幅制御ループが構成される。また、上記ミクサＭＩ
Ｘ２の出力をミクサＭＩＸ１にフィードバックすること
により位相をロックさせる位相制御ループが構成され
る。具体的には、変調回路６０の出力信号とミクサＭＩ
Ｘ２からのフィードバック信号に位相差が生じている
と、この誤差を減少させるような電圧が送信用発振器Ｔ
ｘ−ＶＣＯの周波数制御端子に供給され、ミクサＭＩＸ
２からのフィードバック信号の位相が変調回路６０の出
力信号の位相と一致するようになる。この位相ループに
より、送信用発振器Ｔｘ−ＶＣＯの出力の位相が電源電
圧変動や温度変化に対してずれないような制御が行われ
る。なお、送信用発振器Ｔｘ−ＶＣＯの振幅は一定であ
る。
制御アンプＶＧＡ１−振幅検出回路ＡＭ‐ＤＴＣ２−誤
差アンプＥＲ−ＡＭＰ−振幅変調回路ＡＭ−ＭＯＤによ
り振幅制御ループが構成される。また、上記ミクサＭＩ
Ｘ２の出力をミクサＭＩＸ１にフィードバックすること
により位相をロックさせる位相制御ループが構成され
る。具体的には、変調回路６０の出力信号とミクサＭＩ
Ｘ２からのフィードバック信号に位相差が生じている
と、この誤差を減少させるような電圧が送信用発振器Ｔ
ｘ−ＶＣＯの周波数制御端子に供給され、ミクサＭＩＸ
２からのフィードバック信号の位相が変調回路６０の出
力信号の位相と一致するようになる。この位相ループに
より、送信用発振器Ｔｘ−ＶＣＯの出力の位相が電源電
圧変動や温度変化に対してずれないような制御が行われ
る。なお、送信用発振器Ｔｘ−ＶＣＯの振幅は一定であ
る。
【００３１】振幅制御ループにおいては、カプラＣＰＬ
により検出されたパワーアンプ７０の出力がミクサＭＩ
Ｘ２により中間周波数帯（ＩＦ）に変換されたフィード
バック信号は、利得制御アンプＶＧＡ１により増幅され
てから、振幅検出回路ＡＭ−ＤＴＣ２により検波され、
振幅成分が出力される。一方、位相変調回路６０により
変調された送信信号が振幅検出回路ＡＭ−ＤＴＣ１によ
り検波され、振幅成分が出力される。振幅検出回路ＡＭ
−ＤＴＣ１により検出された送信信号の振幅成分とＡＭ
−ＤＴＣ２により検出されたフィードバック信号の振幅
成分は、誤差アンプＥＲ−ＡＭＰで比較されて誤差分が
増幅され、その出力は、利得制御アンプＶＧＡ２により
再び増幅されて、振幅変調回路ＡＭ−ＭＯＤの振幅制御
端子に入力される。
により検出されたパワーアンプ７０の出力がミクサＭＩ
Ｘ２により中間周波数帯（ＩＦ）に変換されたフィード
バック信号は、利得制御アンプＶＧＡ１により増幅され
てから、振幅検出回路ＡＭ−ＤＴＣ２により検波され、
振幅成分が出力される。一方、位相変調回路６０により
変調された送信信号が振幅検出回路ＡＭ−ＤＴＣ１によ
り検波され、振幅成分が出力される。振幅検出回路ＡＭ
−ＤＴＣ１により検出された送信信号の振幅成分とＡＭ
−ＤＴＣ２により検出されたフィードバック信号の振幅
成分は、誤差アンプＥＲ−ＡＭＰで比較されて誤差分が
増幅され、その出力は、利得制御アンプＶＧＡ２により
再び増幅されて、振幅変調回路ＡＭ−ＭＯＤの振幅制御
端子に入力される。
【００３２】本実施例においては、上記利得制御アンプ
ＶＧＡ１とＶＧＡ２に対応して、これらの回路に出力制
御電圧ＶAPCに応じたバイアス電流Ｉout1，Ｉout2を供
給するバイアス回路２０Ａと２０Ｂが設けられており、
これらのバイアス回路２０Ａと２０Ｂは図３の回路と同
様な構成を有するようにされる。ただし、電圧−電流特
性は、利得制御アンプＶＧＡ１に対応するバイアス回路
２０Ａのみ図２の実線で示すような指数関数的に変化さ
れるバイアス電流Ｉout1を生成し、バイアス回路２０Ｂ
は、図２に破線で示すように、指数関数的に減少すなわ
ち（ｌｏｇＩout1＋ｌｏｇＩout2）＝一定となるように
変化するバイアス電流Ｉout2を生成するように可変電流
源ＩＥ１〜ＩＥｎが構成される。そのため、ベースバン
ド回路１００から出力される出力制御信号ＶAPCに基づ
いて、利得制御アンプＶＧＡ１とＶＧＡ２に対する差動
制御信号Ｖapc，／Ｖapcを生成する差動アンプＤ−ＡＭ
Ｐが設けられている。これにより、利得制御アンプＶＧ
Ａ１のゲインとＶＧＡ２のゲインとの和が一定になるよ
うに制御される。
ＶＧＡ１とＶＧＡ２に対応して、これらの回路に出力制
御電圧ＶAPCに応じたバイアス電流Ｉout1，Ｉout2を供
給するバイアス回路２０Ａと２０Ｂが設けられており、
これらのバイアス回路２０Ａと２０Ｂは図３の回路と同
様な構成を有するようにされる。ただし、電圧−電流特
性は、利得制御アンプＶＧＡ１に対応するバイアス回路
２０Ａのみ図２の実線で示すような指数関数的に変化さ
れるバイアス電流Ｉout1を生成し、バイアス回路２０Ｂ
は、図２に破線で示すように、指数関数的に減少すなわ
ち（ｌｏｇＩout1＋ｌｏｇＩout2）＝一定となるように
変化するバイアス電流Ｉout2を生成するように可変電流
源ＩＥ１〜ＩＥｎが構成される。そのため、ベースバン
ド回路１００から出力される出力制御信号ＶAPCに基づ
いて、利得制御アンプＶＧＡ１とＶＧＡ２に対する差動
制御信号Ｖapc，／Ｖapcを生成する差動アンプＤ−ＡＭ
Ｐが設けられている。これにより、利得制御アンプＶＧ
Ａ１のゲインとＶＧＡ２のゲインとの和が一定になるよ
うに制御される。
【００３３】上記送信系回路においては、振幅変調回路
ＡＭ−ＭＯＤは送信用発振回路Ｔｘ−ＶＣＯの出力を利
得制御アンプＶＧＡ２の出力に応じて変化させるが、利
得制御アンプＶＧＡ１の出力と位相変調回路６０の出力
に振幅誤差が生じていると、この誤差を減少させるよう
な信号が利得制御アンプＶＧＡ２から出力される。従っ
て、利得制御アンプＶＧＡ１のゲインを減衰または増加
させると、振幅変調回路ＡＭ−ＭＯＤの出力はその分増
幅または減衰され、フィードバック信号の振幅と位相変
調回路６０の出力の振幅とが一致する。このとき、パワ
ーアンプ７０の出力は送信用発振回路Ｔｘ‐ＶＣＯの一
定振幅の出力を振幅変調回路ＡＭ−ＭＯＤとパワーアン
プ７０で増幅した信号になるので、利得制御アンプＶＧ
Ａ１のゲインを制御することで、パワーアンプ７０の出
力振幅を制御できる。しかも、利得制御アンプＶＧＡ２
のゲインは、ＶＧＡ１のゲインとＶＧＡ２のゲインとの
合計が一定になるように制御される。つまり、利得制御
アンプＶＧＡ１のゲインが減少または増加すれば、その
ゲインの変化分だけ、利得制御アンプＶＧＡ２のゲイン
が増加または減少される。このように制御することで、
発振を防止してループの安定性を保つことができる。
ＡＭ−ＭＯＤは送信用発振回路Ｔｘ−ＶＣＯの出力を利
得制御アンプＶＧＡ２の出力に応じて変化させるが、利
得制御アンプＶＧＡ１の出力と位相変調回路６０の出力
に振幅誤差が生じていると、この誤差を減少させるよう
な信号が利得制御アンプＶＧＡ２から出力される。従っ
て、利得制御アンプＶＧＡ１のゲインを減衰または増加
させると、振幅変調回路ＡＭ−ＭＯＤの出力はその分増
幅または減衰され、フィードバック信号の振幅と位相変
調回路６０の出力の振幅とが一致する。このとき、パワ
ーアンプ７０の出力は送信用発振回路Ｔｘ‐ＶＣＯの一
定振幅の出力を振幅変調回路ＡＭ−ＭＯＤとパワーアン
プ７０で増幅した信号になるので、利得制御アンプＶＧ
Ａ１のゲインを制御することで、パワーアンプ７０の出
力振幅を制御できる。しかも、利得制御アンプＶＧＡ２
のゲインは、ＶＧＡ１のゲインとＶＧＡ２のゲインとの
合計が一定になるように制御される。つまり、利得制御
アンプＶＧＡ１のゲインが減少または増加すれば、その
ゲインの変化分だけ、利得制御アンプＶＧＡ２のゲイン
が増加または減少される。このように制御することで、
発振を防止してループの安定性を保つことができる。
【００３４】このようにポーラーループでは、位相制御
ループと振幅制御ループの相乗作用により、パワーアン
プ７０の出力の位相と振幅を正確に制御できるので、Ｇ
ＳＭとＥＤＧＥの両方式に対応したデュアルモードの送
信回路に適した方式と考えられている。これは、ＧＭＳ
Ｋ変調方式を採用するＧＳＭが位相成分のみに送信情報
を持たせているのに対し、ＥＤＧＥ方式は、転送レート
を高めるために振幅成分にも情報を持たせているため
で、従来ＧＳＭ方式のみに対応していた送信回路では、
パワーアンプ７０の出力振幅が一定になるように制御を
かけていたため、ＥＤＧＥのように振幅が変化する方式
には対応できなかったからである。ポーラーループで
は、先に述べたように、パワーアンプ７０の出力からの
フィードバック信号と位相変調回路６０の出力を比較
し、利得制御アンプでゲインを調整するので、ＥＤＧＥ
による振幅の変調成分に影響を与えることなくパワーア
ンプ出力(正確にはパワーアンプの平均出力電力)を制御
できる。従って、振幅の変調成分を持たないＧＳＭも同
時に対応できることになる。
ループと振幅制御ループの相乗作用により、パワーアン
プ７０の出力の位相と振幅を正確に制御できるので、Ｇ
ＳＭとＥＤＧＥの両方式に対応したデュアルモードの送
信回路に適した方式と考えられている。これは、ＧＭＳ
Ｋ変調方式を採用するＧＳＭが位相成分のみに送信情報
を持たせているのに対し、ＥＤＧＥ方式は、転送レート
を高めるために振幅成分にも情報を持たせているため
で、従来ＧＳＭ方式のみに対応していた送信回路では、
パワーアンプ７０の出力振幅が一定になるように制御を
かけていたため、ＥＤＧＥのように振幅が変化する方式
には対応できなかったからである。ポーラーループで
は、先に述べたように、パワーアンプ７０の出力からの
フィードバック信号と位相変調回路６０の出力を比較
し、利得制御アンプでゲインを調整するので、ＥＤＧＥ
による振幅の変調成分に影響を与えることなくパワーア
ンプ出力(正確にはパワーアンプの平均出力電力)を制御
できる。従って、振幅の変調成分を持たないＧＳＭも同
時に対応できることになる。
【００３５】しかし、ＧＳＭ、ＥＤＧＥどちらの方式の
場合においても、パワーアンプの出力は電源や温度変動
及び素子ばらつきに対し、感度が低くなければならな
い。ＧＳＭ方式の規格では、アンテナ端において、立ち
上がり(ランプアップ)期間、立下り(ランプダウン)期間
及び、データ送信期間の電力は、図８に示すようなタイ
ムマスクに常に収まらなければならないと規定されてい
る。ポーラーループにおいて、このような出力電力の制
御を行うためには、ループ内の回路特性に変動が少ない
ことが要求され、特に利得制御アンプＶＧＡ１、ＶＧＡ
２は、広いゲインの可変範囲(約５０ｄＢ)を確保し、そ
の全範囲でばらつきを抑えることが要求される。このた
め、その実現は非常に困難になる。もしばらつきが許容
できない場合は、ばらつき情報をベースバンド回路に取
り込み、ばらつきを補正するように利得制御アンプＶＧ
Ａ１、ＶＧＡ２のゲインを制御する方式も考えられる
が、このようにすると、ベースバンドＩＣの製造コスト
を引き上げてしまうので、好ましくない。また、利得制
御アンプのゲインが制御信号に対し非線形な場合も、ベ
ースバンド回路に対する負担が増え、製造コストが上が
ってしまうので、ゲイン制御は線形であることが望まれ
る。
場合においても、パワーアンプの出力は電源や温度変動
及び素子ばらつきに対し、感度が低くなければならな
い。ＧＳＭ方式の規格では、アンテナ端において、立ち
上がり(ランプアップ)期間、立下り(ランプダウン)期間
及び、データ送信期間の電力は、図８に示すようなタイ
ムマスクに常に収まらなければならないと規定されてい
る。ポーラーループにおいて、このような出力電力の制
御を行うためには、ループ内の回路特性に変動が少ない
ことが要求され、特に利得制御アンプＶＧＡ１、ＶＧＡ
２は、広いゲインの可変範囲(約５０ｄＢ)を確保し、そ
の全範囲でばらつきを抑えることが要求される。このた
め、その実現は非常に困難になる。もしばらつきが許容
できない場合は、ばらつき情報をベースバンド回路に取
り込み、ばらつきを補正するように利得制御アンプＶＧ
Ａ１、ＶＧＡ２のゲインを制御する方式も考えられる
が、このようにすると、ベースバンドＩＣの製造コスト
を引き上げてしまうので、好ましくない。また、利得制
御アンプのゲインが制御信号に対し非線形な場合も、ベ
ースバンド回路に対する負担が増え、製造コストが上が
ってしまうので、ゲイン制御は線形であることが望まれ
る。
【００３６】従って、前記実施例（図２）のような構成
を有するバイアス回路を用いることで、広いゲイン可変
範囲を確保しつつ、電源や温度変動及び素子ばらつきに
対し感度が低く、且つゲイン制御の線形性も良好な利得
制御アンプを実現でき、ベースバンド回路への負担を低
減できるので、ベースバンドＩＣの製造コストを引き下
げることができる。
を有するバイアス回路を用いることで、広いゲイン可変
範囲を確保しつつ、電源や温度変動及び素子ばらつきに
対し感度が低く、且つゲイン制御の線形性も良好な利得
制御アンプを実現でき、ベースバンド回路への負担を低
減できるので、ベースバンドＩＣの製造コストを引き下
げることができる。
【００３７】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００３８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＤＭ
Ａ方式やＥＤＧＥ方式の無線通信装置に適用されるバイ
アス回路について説明したが、本発明はそれに限定され
るものでなく、利得制御アンプをリニア制御する方式の
無線通信装置に適用されるバイアス回路に広く利用する
ことができる。
なされた発明をその背景となった利用分野であるＣＤＭ
Ａ方式やＥＤＧＥ方式の無線通信装置に適用されるバイ
アス回路について説明したが、本発明はそれに限定され
るものでなく、利得制御アンプをリニア制御する方式の
無線通信装置に適用されるバイアス回路に広く利用する
ことができる。
【００３９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。すなわち、利得制御アンプとその利
得を直線的に変化させるようなバイアス電流を供給する
バイアス回路とを含む高周波電力増幅回路を備えた通信
用半導体集積回路およびそれを用いた無線通信装置にお
いて、製造バラツキに伴なうトランジスタのベース・エ
ミッタ間電圧のバラツキや温度変化に伴なうベース・エ
ミッタ間電圧の変動によりバイアス電流が変化するのを
回避することができるため、安定した精度の高いバイア
ス電流を利得制御アンプに供給するバイアス回路を実現
できるようになる。これによって、利得制御アンプの利
得のリニア特性が向上されるようになる。
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。すなわち、利得制御アンプとその利
得を直線的に変化させるようなバイアス電流を供給する
バイアス回路とを含む高周波電力増幅回路を備えた通信
用半導体集積回路およびそれを用いた無線通信装置にお
いて、製造バラツキに伴なうトランジスタのベース・エ
ミッタ間電圧のバラツキや温度変化に伴なうベース・エ
ミッタ間電圧の変動によりバイアス電流が変化するのを
回避することができるため、安定した精度の高いバイア
ス電流を利得制御アンプに供給するバイアス回路を実現
できるようになる。これによって、利得制御アンプの利
得のリニア特性が向上されるようになる。
【００４０】また、利得制御アンプと出力パワーアンプ
を有する高周波電力増幅回路において、出力パワーアン
プのゲインを２段階に切り替えられるように構成し、出
力要求レベルが低い時は出力パワーアンプのゲインを低
い方へ切り替えて利得制御アンプのみでゲインを調整す
るようにしたため、低出力時の電力効率が向上するよう
になる。その結果、本発明の高周波電力増幅回路を使用
した携帯電話機においては、通話時間および電池寿命が
長くなるという効果が得られる。
を有する高周波電力増幅回路において、出力パワーアン
プのゲインを２段階に切り替えられるように構成し、出
力要求レベルが低い時は出力パワーアンプのゲインを低
い方へ切り替えて利得制御アンプのみでゲインを調整す
るようにしたため、低出力時の電力効率が向上するよう
になる。その結果、本発明の高周波電力増幅回路を使用
した携帯電話機においては、通話時間および電池寿命が
長くなるという効果が得られる。
【図１】本発明の実施形態である高周波電力増幅回路の
要部の構成図である。
要部の構成図である。
【図２】図１の高周波電力増幅回路のバイアス回路にお
ける出力制御電圧と各電流源の電流およびそれらを合成
したバイアス電流との関係を示すグラフである。
ける出力制御電圧と各電流源の電流およびそれらを合成
したバイアス電流との関係を示すグラフである。
【図３】図１の高周波電力増幅回路のバイアス回路の具
体的な回路構成例を示す回路図である。
体的な回路構成例を示す回路図である。
【図４】実施例のバイアス回路を適用して好適な携帯電
話機の送信系回路の構成例を示すブロック図である。
話機の送信系回路の構成例を示すブロック図である。
【図５】図４のシステムにおける出力制御電圧とリニア
アンプのゲインおよびパワーアンプのゲインとの関係を
示すグラフである。
アンプのゲインおよびパワーアンプのゲインとの関係を
示すグラフである。
【図６】実施例のバイアス回路を適用して好適な携帯電
話機の送信系回路の他の構成例を示すブロック図であ
る。
話機の送信系回路の他の構成例を示すブロック図であ
る。
【図７】実施例のバイアス回路を適用して好適なポーラ
ーループ方式の送信系回路の構成例を示すブロック図で
ある。
ーループ方式の送信系回路の構成例を示すブロック図で
ある。
【図８】従来の高周波電力増幅回路におけるバイアス回
路の一例を示す回路構成図である。
路の一例を示す回路構成図である。
１００ ベースバンド回路
１０ 高周波増幅用リニアアンプ
２０ バイアス回路
３０ Ｄ／Ａ変換器
４０ 局部発振器
６０ 直交変調回路
７０ 出力パワーアンプ
９０ レベルシフタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 日笠 和彦
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
Ｆターム(参考） 5J100 AA14 BA01 BC01 CA01 CA05
CA18 CA19 CA21 DA06 EA02
FA01 FA02
5K060 BB07 CC11 DD04 HH01 HH06
JJ08 LL01 MM00
Claims (8)
- 【請求項１】 利得制御アンプと制御電圧に応じて該利
得制御アンプのバイアス電流を生成するバイアス回路と
を含む高周波電力増幅回路を備えた通信用半導体集積回
路であって、 前記バイアス回路は、各々電流値の異なる複数の可変電
流源を有し、前記制御電圧に応じてこれらの可変電流源
に流される電流を合成した電流を前記バイアス電流とし
て前記利得制御アンプに供給し、 前記複数の可変電流源は、各々前記制御電圧の所定の範
囲において該制御電圧に応じて電流が直線的に変化し、
かつ前記合成した電流が前記制御電圧に応じて指数関数
的に変化するように構成されていることを特徴とする通
信用半導体集積回路。 - 【請求項２】 前記バイアス回路は、前記制御電圧が
「０」である場合に所定の電流を流すオフセット電流源
を備えていることを特徴とする請求項１に記載の通信用
半導体集積回路。 - 【請求項３】 前記利得制御アンプの後段に出力パワー
アンプが接続され、該出力パワーアンプは第１ゲインと
該第１ゲインよりも高い第２ゲインの２段階に切り替え
可能に構成され、 前記制御電圧の出力要求レベルが予め設定された所定レ
ベルよりも低い時は、前記出力パワーアンプは第１ゲイ
ンで動作され、前記利得制御アンプは前記バイアス回路
から供給されるバイアス電流が変化されることで前記制
御電圧に応じたゲインで増幅動作し、 前記制御電圧の出力要求レベルが前記所定レベルよりも
高い時は、前記出力パワーアンプは第２ゲインで動作さ
れ、前記バイアス回路には前記制御電圧がシフトされた
電圧が供給されてその電圧に基づいて前記利得制御アン
プへのバイアス電流を生成し、 前記出力パワーアンプのゲインと前記利得制御アンプの
ゲインの和が前記制御電圧に応じて直線的に変化するよ
うに制御されることを特徴とする請求項１または２に記
載の通信用半導体集積回路。 - 【請求項４】 利得制御アンプと、制御電圧に応じて該
利得制御アンプのバイアス電流を生成するバイアス回路
と、前記利得制御アンプの後段に接続された出力パワー
アンプとを含む高周波電力増幅回路を備えた無線通信装
置であって、 前記利得制御アンプは前記バイアス回路から供給される
前記バイアス電流によって前記制御電圧に応じてゲイン
が連続的に変化するように構成され、 前記出力パワーアンプは第１ゲインと該第１ゲインより
も高い第２ゲインの２段階に切り替え可能に構成され、 前記制御電圧の出力要求レベルが予め設定された所定レ
ベルよりも低い時は、前記出力パワーアンプは第１ゲイ
ンで動作され、前記利得制御アンプは前記バイアス回路
から供給されるバイアス電流が変化されることで前記制
御電圧に応じたゲインで増幅動作し、 前記制御電圧の出力要求レベルが前記所定レベルよりも
高い時は、前記出力パワーアンプは第２ゲインで動作さ
れ、前記バイアス回路には前記制御電圧がシフトされた
電圧が供給されてその電圧に基づいて前記利得制御アン
プへのバイアス電流を生成し、 前記出力パワーアンプのゲインと前記利得制御アンプの
ゲインの和が前記制御電圧に応じて直線的に変化するよ
うに制御されることを特徴とする無線通信装置。 - 【請求項５】 前記バイアス回路は、各々電流値の異な
る複数の可変電流源を有し、前記制御電圧に応じてこれ
らの可変電流源に流される電流を合成した電流を前記バ
イアス電流として前記利得制御アンプに供給し、 前記複数の可変電流源は、各々前記制御電圧の所定の範
囲において該制御電圧に応じて電流が直線的に変化し、
かつ前記合成した電流が前記制御電圧に応じて指数関数
的に変化するように構成されていることを特徴とする請
求項４に記載の無線通信装置。 - 【請求項６】 前記バイアス回路は、前記制御電圧が
「０」である場合に所定の電流を流すオフセット電流源
を備えていることを特徴とする請求項５に記載の無線通
信装置。 - 【請求項７】 前記利得制御アンプと前記バイアス回路
は同一の半導体チップ上に形成され、前記出力パワーア
ンプは別個の半導体チップ上に形成されていることを特
徴とする請求項４、５または６に記載の無線通信装置。 - 【請求項８】 直交変調回路および振幅変調回路と、出
力信号の振幅成分を検出して前記振幅変調回路にフィー
ドバックを行なう振幅制御ループと、直交変調回路の出
力信号と出力フィードバック信号の位相を比較して位相
調整を行なう位相制御ループと、位相変調と振幅変調を
行なって送信する無線通信装置であって、 前記振幅制御ループには、前記出力フィードバック信号
を増幅する第１可変利得アンプと、該アンプにより増幅
された信号から振幅成分を検出する第１振幅検出手段
と、該第１振幅検出手段の出力信号と前記振幅変調回路
の出力信号から振幅成分を検出する第２振幅検出手段か
らの検出信号との誤差を増幅する誤差アンプと、該誤差
アンプの出力信号を増幅して前記振幅変調回路に供給す
る第２可変利得アンプと、出力制御電圧に基づいて前記
第１可変利得アンプにバイアス電流を供給する第１バイ
アス制御回路と、前記出力制御電圧に基づいて前記第２
可変利得アンプにバイアス電流を供給する第２バイアス
制御回路と、が設けられ、 前記第１および第２バイアス回路は、各々電流値の異な
る複数の可変電流源を有し、前記制御電圧に応じてこれ
らの可変電流源に流される電流を合成した電流を前記バ
イアス電流として前記第１および第２利得制御アンプに
供給し、 前記第１バイアス回路の複数の可変電流源は、各々前記
制御電圧の所定の範囲において該制御電圧に応じて電流
が直線的に増加し、かつ前記合成した電流が前記制御電
圧に応じて指数関数的に増加するように構成され、 前記第２バイアス回路の複数の可変電流源は、各々前記
制御電圧の所定の範囲において該制御電圧に応じて電流
が直線的に減少し、かつ前記合成した電流が前記制御電
圧に応じて指数関数的に減少するように構成されている
ことを特徴とする無線通信装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018888A JP3942013B2 (ja) | 2002-01-28 | 2002-01-28 | 通信用半導体集積回路および無線通信装置 |
| US10/323,819 US6750719B2 (en) | 2002-01-28 | 2002-12-20 | Communication semiconductor integrated circuit device and wireless communication system |
| US10/836,197 US7288986B2 (en) | 2002-01-28 | 2004-05-03 | Communication semiconductor integrated circuit device and wireless communication system |
| US11/902,968 US7463091B2 (en) | 2002-01-28 | 2007-09-27 | Communication semiconductor integrated circuit device and wireless communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018888A JP3942013B2 (ja) | 2002-01-28 | 2002-01-28 | 通信用半導体集積回路および無線通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218649A true JP2003218649A (ja) | 2003-07-31 |
| JP3942013B2 JP3942013B2 (ja) | 2007-07-11 |
Family
ID=27606224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002018888A Expired - Lifetime JP3942013B2 (ja) | 2002-01-28 | 2002-01-28 | 通信用半導体集積回路および無線通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6750719B2 (ja) |
| JP (1) | JP3942013B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432765B2 (en) | 2005-03-30 | 2008-10-07 | Matsushita Electric Industrial Co., Ltd. | Variable gain amplifier, mixer and quadrature modulator using the same |
| US7514980B2 (en) | 2005-06-23 | 2009-04-07 | Samsung Electro-Mechanics Co., Ltd. | Exponential function generator and variable gain amplifier using the same |
| JP2009212783A (ja) * | 2008-03-04 | 2009-09-17 | Fujitsu Ltd | 無線端末装置及び送信電力制御方法 |
| WO2011121979A1 (ja) * | 2010-03-29 | 2011-10-06 | 旭化成エレクトロニクス株式会社 | 位相調整回路、位相調整方法 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2416254B (en) * | 2002-05-31 | 2006-06-28 | Renesas Tech Corp | Semiconductor integrated circuit for communication, radio-communications apparatus, and transmission starting method |
| GB2389253B (en) * | 2002-05-31 | 2005-09-21 | Hitachi Ltd | Transmitter and semiconductor integrated circuit for communication |
| KR100456476B1 (ko) * | 2002-12-23 | 2004-11-09 | 한국전자통신연구원 | 주파수 호핑 시스템 및 그 방법 |
| EP1595331B1 (en) * | 2003-02-14 | 2007-11-21 | Analog Devices, Inc. | System and method for reducing transfer function ripple in a logarithmic rms-to-dc converter |
| JP4245391B2 (ja) * | 2003-03-27 | 2009-03-25 | 株式会社ルネサステクノロジ | 無線通信システムおよび通信用半導体集積回路 |
| US7805115B1 (en) * | 2003-06-02 | 2010-09-28 | Analog Devices, Inc. | Variable filter systems and methods for enhanced data rate communication systems |
| JP3841416B2 (ja) * | 2003-10-07 | 2006-11-01 | 松下電器産業株式会社 | 送信装置、送信出力制御方法、および無線通信装置 |
| US7038542B2 (en) | 2003-10-22 | 2006-05-02 | Kabushiki Kaisha Toshiba | Variable gain amplifier |
| US7149483B1 (en) * | 2003-10-28 | 2006-12-12 | Magnolia Broadband Inc. | Amplifying diversity signals using power amplifiers |
| US6903608B2 (en) * | 2003-10-30 | 2005-06-07 | Sige Semiconductor Inc. | Power level controlling of first amplification stage for an integrated RF power amplifier |
| US7177370B2 (en) * | 2003-12-17 | 2007-02-13 | Triquint Semiconductor, Inc. | Method and architecture for dual-mode linear and saturated power amplifier operation |
| JP2005252471A (ja) * | 2004-03-02 | 2005-09-15 | Fujitsu Ltd | 無線通信装置及びその増幅回路の制御方法 |
| US7366484B2 (en) * | 2004-06-04 | 2008-04-29 | Skyworks Solutions, Inc. | Systems and methods for adjusting the bias level of a mixer in a transmitter |
| US7248845B2 (en) * | 2004-07-09 | 2007-07-24 | Kyocera Wireless Corp. | Variable-loss transmitter and method of operation |
| US7983632B2 (en) * | 2004-09-24 | 2011-07-19 | Broadcom Corporation | Feedback control loop for amplitude modulation in a polar transmitter with a translational loop |
| JP4690835B2 (ja) * | 2004-12-21 | 2011-06-01 | ルネサスエレクトロニクス株式会社 | 送信機及びそれを用いた移動体通信端末 |
| JP4752272B2 (ja) * | 2005-01-05 | 2011-08-17 | ソニー株式会社 | 通信装置 |
| US7321259B1 (en) * | 2005-10-06 | 2008-01-22 | Altera Corporation | Programmable logic enabled dynamic offset cancellation |
| DE102006027557B4 (de) * | 2006-06-14 | 2010-07-15 | Atmel Automotive Gmbh | System zur Kalibrierung mindestens eines Quadraturmodulators und Betriebsverfahren hierfür |
| WO2008074147A1 (en) * | 2006-12-21 | 2008-06-26 | Icera Canada ULC | Edge power ramp using logarithmic resistor attenuator |
| US8284822B2 (en) * | 2007-02-27 | 2012-10-09 | Broadcom Corporation | Method and system for utilizing direct digital frequency synthesis to process signals in multi-band applications |
| US7826550B2 (en) * | 2007-02-28 | 2010-11-02 | Broadcom Corp. | Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers |
| US8116387B2 (en) * | 2007-03-01 | 2012-02-14 | Broadcom Corporation | Method and system for a digital polar transmitter |
| KR101481507B1 (ko) * | 2007-03-12 | 2015-01-13 | 엘지전자 주식회사 | 부가 제어 신호 송수신 방법 |
| US8344803B2 (en) | 2007-11-09 | 2013-01-01 | Hittite Microwave Norway As | Variable gain amplifier |
| US8279006B2 (en) * | 2007-11-12 | 2012-10-02 | Hittite Microwave Norway As | Low noise amplifier |
| US8456236B2 (en) * | 2008-05-19 | 2013-06-04 | Hittite Microwave Norway As | Multiple input variable gain amplifier |
| US8073406B2 (en) * | 2008-12-16 | 2011-12-06 | Mediatek Inc. | Amplitude modulation circuit in polar transmitter and method for calibrating amplitude offset in polar transmitter |
| EP2244379A1 (en) * | 2009-04-23 | 2010-10-27 | Alcatel Lucent | Method for preventing impacts by a power detector on a signal path of an RF circuit, device, power amplifier system, and network element thereof |
| US8923436B2 (en) * | 2010-08-03 | 2014-12-30 | Nec Corporation | Transmitter and method for controlling same |
| JP5932689B2 (ja) * | 2013-03-15 | 2016-06-08 | パナソニック株式会社 | 送信装置 |
| US20170186073A1 (en) * | 2015-12-24 | 2017-06-29 | Wal-Mart Stores, Inc. | Shopping cart display |
| SG11202105159SA (en) * | 2019-01-10 | 2021-06-29 | Skyworks Solutions Inc | Apparatus and methods for biasing of power amplifiers |
| US20240429867A1 (en) * | 2023-06-23 | 2024-12-26 | Qualcomm Incorporated | Active mixers with enhanced image rejection ratio (irr) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1127068A (ja) * | 1997-06-30 | 1999-01-29 | Nec Ic Microcomput Syst Ltd | 利得制御増幅器及びその制御方法 |
| US6175279B1 (en) * | 1997-12-09 | 2001-01-16 | Qualcomm Incorporated | Amplifier with adjustable bias current |
| JP3592980B2 (ja) * | 1999-06-29 | 2004-11-24 | 株式会社東芝 | 送信回路及び無線送信装置 |
| US6278325B1 (en) * | 2000-12-13 | 2001-08-21 | Industrial Technology Research Institute | Programmable gain amplifier with a large extent for the variation of gains |
-
2002
- 2002-01-28 JP JP2002018888A patent/JP3942013B2/ja not_active Expired - Lifetime
- 2002-12-20 US US10/323,819 patent/US6750719B2/en not_active Expired - Fee Related
-
2004
- 2004-05-03 US US10/836,197 patent/US7288986B2/en not_active Expired - Lifetime
-
2007
- 2007-09-27 US US11/902,968 patent/US7463091B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432765B2 (en) | 2005-03-30 | 2008-10-07 | Matsushita Electric Industrial Co., Ltd. | Variable gain amplifier, mixer and quadrature modulator using the same |
| US7514980B2 (en) | 2005-06-23 | 2009-04-07 | Samsung Electro-Mechanics Co., Ltd. | Exponential function generator and variable gain amplifier using the same |
| JP2009212783A (ja) * | 2008-03-04 | 2009-09-17 | Fujitsu Ltd | 無線端末装置及び送信電力制御方法 |
| WO2011121979A1 (ja) * | 2010-03-29 | 2011-10-06 | 旭化成エレクトロニクス株式会社 | 位相調整回路、位相調整方法 |
| CN102484633A (zh) * | 2010-03-29 | 2012-05-30 | 旭化成微电子株式会社 | 相位调整电路、相位调整方法 |
| US20120256673A1 (en) * | 2010-03-29 | 2012-10-11 | Takeji Fujibayashi | Phase adjustment circuit and phase adjustment method |
| JP5216162B2 (ja) * | 2010-03-29 | 2013-06-19 | 旭化成エレクトロニクス株式会社 | 位相調整回路、位相調整方法 |
| CN102484633B (zh) * | 2010-03-29 | 2014-11-26 | 旭化成微电子株式会社 | 相位调整电路、相位调整方法 |
| US8942621B2 (en) * | 2010-03-29 | 2015-01-27 | Asahi Kasei Microdevices Corporation | Phase adjustment circuit and phase adjustment method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040203553A1 (en) | 2004-10-14 |
| US20030141932A1 (en) | 2003-07-31 |
| US7288986B2 (en) | 2007-10-30 |
| US6750719B2 (en) | 2004-06-15 |
| US20080024227A1 (en) | 2008-01-31 |
| JP3942013B2 (ja) | 2007-07-11 |
| US7463091B2 (en) | 2008-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3942013B2 (ja) | 通信用半導体集積回路および無線通信装置 | |
| US7049892B2 (en) | High frequency power amplifier circuit device | |
| EP2387150B1 (en) | Automatic bias control circuit for linear power amplifiers | |
| US7340227B2 (en) | Wireless communication system and semiconductor integrated circuit | |
| JP2004007445A (ja) | 通信用半導体集積回路および無線通信装置並びに補正方法 | |
| US20040092236A1 (en) | Semiconductor integrated circuit device and wireless communication system | |
| US20040174213A1 (en) | Doherty bias circuit to dynamically compensate for process and environmental variations | |
| JP2005518684A (ja) | 電力増幅器の制御 | |
| JP2010514281A (ja) | 電流操作を基にした高周波可変利得増幅器のための電流制御されたバイアシング | |
| US20110001564A1 (en) | Variable gain amplifier | |
| JP4330549B2 (ja) | 高周波電力増幅装置 | |
| US6906592B2 (en) | Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics | |
| US7026874B2 (en) | Methods and apparatus for improving the operation of a variable gain amplifier (VGA) | |
| US7782133B2 (en) | Power amplifier with output power control | |
| JP2007067820A (ja) | 高周波電力増幅器 | |
| JP2007174553A (ja) | 高周波電力増幅用電子部品および無線通信装置 | |
| JP2010068077A (ja) | 半導体集積回路 | |
| JP2001036366A (ja) | 利得可変増幅回路および利得制御回路並びに通信機器 | |
| JP2005348312A (ja) | 高周波電力増幅用電子部品 | |
| JP5652166B2 (ja) | 電力増幅器、ｗ−ｃｄｍａ用電力増幅器、マルチバンド用電力増幅器および携帯情報端末 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3942013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070821 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |