JP2003179232A - 平面表示装置及びその製造方法 - Google Patents
平面表示装置及びその製造方法Info
- Publication number
- JP2003179232A JP2003179232A JP2001375888A JP2001375888A JP2003179232A JP 2003179232 A JP2003179232 A JP 2003179232A JP 2001375888 A JP2001375888 A JP 2001375888A JP 2001375888 A JP2001375888 A JP 2001375888A JP 2003179232 A JP2003179232 A JP 2003179232A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- insulating
- display device
- film
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 7
- 239000011368 organic material Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 230000001939 inductive effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 57
- 239000010410 layer Substances 0.000 description 25
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 1
- 101100350458 Oryza sativa subsp. japonica RR25 gene Proteins 0.000 description 1
- 101150048251 RR23 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 信号線への信号電圧の書き込み負荷を減少さ
せ、消費電力を低減させる。 【解決手段】 絶縁基板１０上に形成されたゲート線４
１と信号線１１２との間を絶縁する層として、ＳｉＯＮ
膜１０１と比誘電率が２〜３というように低い有機膜１
０２とを形成したことにより、ゲート線４１から信号線
１１２に信号電圧を書き込むときの負荷が小さく、消費
電力を低減することが可能である。
せ、消費電力を低減させる。 【解決手段】 絶縁基板１０上に形成されたゲート線４
１と信号線１１２との間を絶縁する層として、ＳｉＯＮ
膜１０１と比誘電率が２〜３というように低い有機膜１
０２とを形成したことにより、ゲート線４１から信号線
１１２に信号電圧を書き込むときの負荷が小さく、消費
電力を低減することが可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、平面表示装置及び
その製造方法に関する。
その製造方法に関する。
【０００２】
【従来の技術】近年、高精細な平面表示装置が、携帯用
電子機器等を中心に幅広く用いられるに至っている。ま
た、表示部を駆動する回路を、表示部と同一絶縁基板の
周辺領域に形成する駆動回路一体型平面表示装置の開発
が行われている。
電子機器等を中心に幅広く用いられるに至っている。ま
た、表示部を駆動する回路を、表示部と同一絶縁基板の
周辺領域に形成する駆動回路一体型平面表示装置の開発
が行われている。
【０００３】以前は、表示部においてスイッチング素子
として用いられるＴＦＴ（Thin Film Transistor）の駆
動を行うシフトレジスタのような簡単な回路のみを、表
示部と同じ絶縁基板の周辺領域に配置していた。この場
合、ＴＦＴの特性も高性能なものは要求されず、回路密
度も高くないためＴＦＴを微細化する必要がなかった。
として用いられるＴＦＴ（Thin Film Transistor）の駆
動を行うシフトレジスタのような簡単な回路のみを、表
示部と同じ絶縁基板の周辺領域に配置していた。この場
合、ＴＦＴの特性も高性能なものは要求されず、回路密
度も高くないためＴＦＴを微細化する必要がなかった。
【０００４】しかし、シフトレジスタ以外の駆動回路で
ある、例えばデジタル／アナログコンバータ等の画像信
号変換回路やタイミング回路等は、基板の外部に付属さ
せる必要があり、薄型・軽量化の阻害要因となってい
た。
ある、例えばデジタル／アナログコンバータ等の画像信
号変換回路やタイミング回路等は、基板の外部に付属さ
せる必要があり、薄型・軽量化の阻害要因となってい
た。
【０００５】そこで、基板外部に付属させる部品点数を
減らしてコストを低減するため、画像信号変換回路やタ
イミング回路を同一基板上に配置する方向へと進展して
きた。
減らしてコストを低減するため、画像信号変換回路やタ
イミング回路を同一基板上に配置する方向へと進展して
きた。
【０００６】絶縁基板上における表示部の周辺領域（額
縁部）に高性能なＴＦＴを高密度に配置することも重要
であるが、画素に信号電圧を書き込む際の負荷容量を減
らすことも肝要である。即ち、２層の導電層の間におけ
る容量、より具体的にはゲート線と信号線との間の容量
と、信号線の抵抗とを掛け合わせたＣＲ時定数を下げる
必要がある。
縁部）に高性能なＴＦＴを高密度に配置することも重要
であるが、画素に信号電圧を書き込む際の負荷容量を減
らすことも肝要である。即ち、２層の導電層の間におけ
る容量、より具体的にはゲート線と信号線との間の容量
と、信号線の抵抗とを掛け合わせたＣＲ時定数を下げる
必要がある。
【０００７】従来の平面表示装置における構成を、図５
の縦断面図に示す。
の縦断面図に示す。
【０００８】ガラス基板等の絶縁基板１０の表面上に、
アモルファスシリコンが成膜され、エキシマ・レーザ・
アニール等によって結晶化され、多結晶シリコン膜２０
が形成される。この多結晶シリコン膜２０における両端
部に不純物が導入されてドレイン２１、ソース２２が形
成され、中間領域にチャネル２３が形成される。
アモルファスシリコンが成膜され、エキシマ・レーザ・
アニール等によって結晶化され、多結晶シリコン膜２０
が形成される。この多結晶シリコン膜２０における両端
部に不純物が導入されてドレイン２１、ソース２２が形
成され、中間領域にチャネル２３が形成される。
【０００９】表面を覆うようにシリコン酸化膜が堆積さ
れてゲート絶縁膜３０が形成され、その表面上に導電材
料が堆積されパターニングが行われてゲート線４０、４
１が形成される。ゲート絶縁膜３０、ゲート線４０、４
１を覆うように層間絶縁膜５０が堆積される。層間絶縁
膜５０、ゲート絶縁膜３０にコンタクトホール６０が開
口されてドレイン２１、ソース２２の表面が露出する。
れてゲート絶縁膜３０が形成され、その表面上に導電材
料が堆積されパターニングが行われてゲート線４０、４
１が形成される。ゲート絶縁膜３０、ゲート線４０、４
１を覆うように層間絶縁膜５０が堆積される。層間絶縁
膜５０、ゲート絶縁膜３０にコンタクトホール６０が開
口されてドレイン２１、ソース２２の表面が露出する。
【００１０】信号線材料が堆積されてパターニングが行
われ、ドレイン２１と接続した信号線６１、ソース２２
と接続した信号線６２、及び信号線６３が形成される。
ここで、図５におけるゲート線４１と信号線６３とを絶
縁する構成を図６に拡大して示す。
われ、ドレイン２１と接続した信号線６１、ソース２２
と接続した信号線６２、及び信号線６３が形成される。
ここで、図５におけるゲート線４１と信号線６３とを絶
縁する構成を図６に拡大して示す。
【００１１】図６に示されたように、ゲート線４１と信
号線６３とを絶縁する層間絶縁膜５０は、誘電率が例え
ば４〜５というように高い数値を有するシリコン酸化膜
で形成され、また信号線６１〜６３は例えばＡｌで形成
されている。このため、信号線６１〜６３に信号電圧を
書き込むための負荷容量が大きく、信号線６１〜６３を
駆動するＴＦＴに高い駆動能力が必要となり、その結果
消費電力の増大を招いていた。
号線６３とを絶縁する層間絶縁膜５０は、誘電率が例え
ば４〜５というように高い数値を有するシリコン酸化膜
で形成され、また信号線６１〜６３は例えばＡｌで形成
されている。このため、信号線６１〜６３に信号電圧を
書き込むための負荷容量が大きく、信号線６１〜６３を
駆動するＴＦＴに高い駆動能力が必要となり、その結果
消費電力の増大を招いていた。
【００１２】
【発明が解決しようとする課題】上述のように、従来は
表示部の画素を駆動する際に、負荷が大きいために駆動
能力の高いＴＦＴが要求され、消費電力が増大するとい
う問題があった。
表示部の画素を駆動する際に、負荷が大きいために駆動
能力の高いＴＦＴが要求され、消費電力が増大するとい
う問題があった。
【００１３】本発明は上記事情に鑑み、２層の導電層の
間の容量を減少させることで、消費電力を低減させるこ
とが可能な平面表示装置及びその製造方法を提供するこ
とを目的とする。
間の容量を減少させることで、消費電力を低減させるこ
とが可能な平面表示装置及びその製造方法を提供するこ
とを目的とする。
【００１４】
【課題を解決するための手段】本発明の平面表示装置
は、絶縁基板上に形成された２層の導電層の間を絶縁す
るため、少なくとも第１の絶縁膜と第２の絶縁膜とを備
え、前記第１、第２の絶縁膜のうち、少なくともいずれ
か一方が比誘電率３以下の材料で形成されてることを特
徴とする。
は、絶縁基板上に形成された２層の導電層の間を絶縁す
るため、少なくとも第１の絶縁膜と第２の絶縁膜とを備
え、前記第１、第２の絶縁膜のうち、少なくともいずれ
か一方が比誘電率３以下の材料で形成されてることを特
徴とする。
【００１５】前記第１、第２の絶縁膜のうち、比誘電率
３以下の材料から形成されているものは、有機材料を塗
布することで形成されていてもよい。
３以下の材料から形成されているものは、有機材料を塗
布することで形成されていてもよい。
【００１６】前記第１、第２の絶縁膜のうち、少なくと
もいずれか一方はＮを含むように構成してもよい。
もいずれか一方はＮを含むように構成してもよい。
【００１７】前記第１、第２の絶縁膜は、前記第１の絶
縁層の上に前記第２の絶縁層が形成されており、前記第
２の絶縁膜が比誘電率３以下の材料から形成され、前記
第１の絶縁膜が、前記第２の絶縁膜に含まれる成分が前
記第１の絶縁膜より下方に拡散しないようにブロックす
るブロック層であってもよい。
縁層の上に前記第２の絶縁層が形成されており、前記第
２の絶縁膜が比誘電率３以下の材料から形成され、前記
第１の絶縁膜が、前記第２の絶縁膜に含まれる成分が前
記第１の絶縁膜より下方に拡散しないようにブロックす
るブロック層であってもよい。
【００１８】本発明の平面表示装置の製造方法は、絶縁
基板上に導電性材料を堆積し、パターニングを行って第
１の導電層を形成する工程と、前記第１の導電層上に第
１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第
２の絶縁膜を形成する工程と、前記第２の絶縁膜上に導
電性材料を堆積し、パターニングを行って第２の導電層
を形成する工程とを備え、前記第１、第２の絶縁膜のう
ち、少なくともいずれか一方を比誘電率３以下の材料で
形成することを特徴とする。
基板上に導電性材料を堆積し、パターニングを行って第
１の導電層を形成する工程と、前記第１の導電層上に第
１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第
２の絶縁膜を形成する工程と、前記第２の絶縁膜上に導
電性材料を堆積し、パターニングを行って第２の導電層
を形成する工程とを備え、前記第１、第２の絶縁膜のう
ち、少なくともいずれか一方を比誘電率３以下の材料で
形成することを特徴とする。
【００１９】前記第１、第２の絶縁膜のうち比誘電率３
以下の材料で形成するものは、有機材料を塗布して形成
してもよい。
以下の材料で形成するものは、有機材料を塗布して形成
してもよい。
【００２０】前記第１、第２の絶縁膜のうち、少なくと
もいずれか一方は、Ｎを含むように構成してもよい。
もいずれか一方は、Ｎを含むように構成してもよい。
【００２１】前記第２の絶縁膜を比誘電率３以下の材料
で形成し、前記第１の絶縁膜をＮを含む材料で形成する
ことで、前記第２の絶縁膜に含まれる成分が前記第１の
絶縁膜より下方に拡散しないようにブロックするための
ブロック層としてもよい。
で形成し、前記第１の絶縁膜をＮを含む材料で形成する
ことで、前記第２の絶縁膜に含まれる成分が前記第１の
絶縁膜より下方に拡散しないようにブロックするための
ブロック層としてもよい。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２３】本実施の形態による平面表示装置の製造方
法は、図１〜図４に工程別に示された構成を備え、また
本実施の形態による装置は図４に示された構成を備えて
いる。以下の説明では、図５に示された構成のうち、半
導体薄膜２０の形成は同一であるので、説明を省略し、
半導体薄膜２０上にゲート酸化膜３０を形成する以降の
工程について説明する。
法は、図１〜図４に工程別に示された構成を備え、また
本実施の形態による装置は図４に示された構成を備えて
いる。以下の説明では、図５に示された構成のうち、半
導体薄膜２０の形成は同一であるので、説明を省略し、
半導体薄膜２０上にゲート酸化膜３０を形成する以降の
工程について説明する。
【００２４】図１に示されたように、絶縁基板１０上に
ゲート酸化膜３０が形成され、その表面上にＭｏＷ、Ｃ
ｒ、Ｔａ、Ａｌ等の導電膜が厚さ２００〜３００nmで堆
積され、パターニングされてゲート線４１が形成され
る。
ゲート酸化膜３０が形成され、その表面上にＭｏＷ、Ｃ
ｒ、Ｔａ、Ａｌ等の導電膜が厚さ２００〜３００nmで堆
積され、パターニングされてゲート線４１が形成され
る。
【００２５】図２に示されたように、表面上に、例えば
比誘電率４．５の窒化酸化シリコン（ＳｉＯＮ）膜１０
１が厚さ２００nmで成膜される。
比誘電率４．５の窒化酸化シリコン（ＳｉＯＮ）膜１０
１が厚さ２００nmで成膜される。
【００２６】図３に示されたように、例えば比誘電率
３．０の有機材料から成る有機膜１０２が塗布されて、
８００nmの膜厚で成膜される。ここで、ＳｉＯＮ膜１０
１は、この上に形成された有機膜１０２に含まれる不純
物や水分等が、装置全体の回路特性を左右するＴＦＴの
チャネル等に拡散して特性を劣化させないように、ブロ
ック層として作用する。
３．０の有機材料から成る有機膜１０２が塗布されて、
８００nmの膜厚で成膜される。ここで、ＳｉＯＮ膜１０
１は、この上に形成された有機膜１０２に含まれる不純
物や水分等が、装置全体の回路特性を左右するＴＦＴの
チャネル等に拡散して特性を劣化させないように、ブロ
ック層として作用する。
【００２７】有機膜１０２が塗布された後、オーブンや
ホットプレート等において摂氏３５０度で１時間加熱処
理が行われ、含有されていた水分や溶剤成分等が揮発す
る。
ホットプレート等において摂氏３５０度で１時間加熱処
理が行われ、含有されていた水分や溶剤成分等が揮発す
る。
【００２８】図４に示されたように、ゲート線４１上の
所望の領域が開口するように、有機膜１０２及び窒化酸
化シリコン膜１０１にコンタクトホール１１１がＲＩＥ
等により形成される。信号線用の材料がスパッタ等によ
り成膜され、パターニングされて信号線１１２が形成さ
れる。
所望の領域が開口するように、有機膜１０２及び窒化酸
化シリコン膜１０１にコンタクトホール１１１がＲＩＥ
等により形成される。信号線用の材料がスパッタ等によ
り成膜され、パターニングされて信号線１１２が形成さ
れる。
【００２９】上記実施の形態によれば、ゲート線４１と
信号線１１２とを絶縁する層として、誘電率が３以下と
いうように低い有機膜１０２を用いている。よって、ゲ
ート線４１から信号線１１２へ信号電圧を書き込む際の
負荷が減少し、消費電力を低減させることが可能であ
る。
信号線１１２とを絶縁する層として、誘電率が３以下と
いうように低い有機膜１０２を用いている。よって、ゲ
ート線４１から信号線１１２へ信号電圧を書き込む際の
負荷が減少し、消費電力を低減させることが可能であ
る。
【００３０】また、ゲート線４１と信号線１１２とを絶
縁する層に、Ｎを含みブロック層として作用する窒化酸
化シリコン膜１０１が含まれている。このため、有機膜
１０２に含まれる不純物が窒化酸化シリコン層１０１に
よってブロックされ、素子への不純物の拡散が防止され
るので、閾値電圧等の素子特性に悪影響を与えるおそれ
がない。
縁する層に、Ｎを含みブロック層として作用する窒化酸
化シリコン膜１０１が含まれている。このため、有機膜
１０２に含まれる不純物が窒化酸化シリコン層１０１に
よってブロックされ、素子への不純物の拡散が防止され
るので、閾値電圧等の素子特性に悪影響を与えるおそれ
がない。
【００３１】上述した実施の形態は一例であり、本発明
を限定するものではない。例えば、比誘電率が３以下の
材料で形成された膜として、上記実施の形態では有機材
料を塗布した有機膜として形成している。この場合の具
体的な材料としては、例えば有機シロキサン（比誘電率
２〜３）等を用いることができる。
を限定するものではない。例えば、比誘電率が３以下の
材料で形成された膜として、上記実施の形態では有機材
料を塗布した有機膜として形成している。この場合の具
体的な材料としては、例えば有機シロキサン（比誘電率
２〜３）等を用いることができる。
【００３２】また、塗布膜に限らず、化学的気相成長法
（ＣＶＤ）により有機材料を堆積して形成してもよい。
この場合は、例えば有機シラン系（比誘電率２〜３）の
材料等を用いてもよい。
（ＣＶＤ）により有機材料を堆積して形成してもよい。
この場合は、例えば有機シラン系（比誘電率２〜３）の
材料等を用いてもよい。
【００３３】さらに、ブロック層と低誘電率の有機膜と
は、上記実施の形態のようにそれぞれ少なくとも一層ず
つ形成する必要があるが、いずれか一方の層を２層以上
形成してもよく、あるいは両方の層を２層以上ずつ形成
してもよい。
は、上記実施の形態のようにそれぞれ少なくとも一層ず
つ形成する必要があるが、いずれか一方の層を２層以上
形成してもよく、あるいは両方の層を２層以上ずつ形成
してもよい。
【００３４】
【発明の効果】以上説明したように、本発明の平面表示
装置によれば、２層の導電層の間を絶縁する層として、
少なくとも第１の絶縁膜と第２の絶縁膜とを備え、第
１、第２の絶縁膜のうち少なくともいずれか一方が比誘
電率３以下の材料で形成されてることにより、一方の導
電層の電位を他方の導電層に書き込むときの負荷容量が
減少し、消費電力を低減することができる。
装置によれば、２層の導電層の間を絶縁する層として、
少なくとも第１の絶縁膜と第２の絶縁膜とを備え、第
１、第２の絶縁膜のうち少なくともいずれか一方が比誘
電率３以下の材料で形成されてることにより、一方の導
電層の電位を他方の導電層に書き込むときの負荷容量が
減少し、消費電力を低減することができる。
【図１】本発明の実施の形態による平面表示装置の製造
方法を工程別に示した縦断面図。
方法を工程別に示した縦断面図。
【図２】同実施の形態による平面表示装置の製造方法を
工程別に示した縦断面図。
工程別に示した縦断面図。
【図３】同実施の形態による平面表示装置の製造方法を
工程別に示した縦断面図。
工程別に示した縦断面図。
【図４】同実施の形態による平面表示装置の製造方法及
び同装置の構成を工程別に示した縦断面図。
び同装置の構成を工程別に示した縦断面図。
【図５】従来の平面表示装置の構成を工程別に示した縦
断面図。
断面図。
【図６】図５におけるゲート線と信号線とを絶縁する構
成を拡大して示した縦断面図。
成を拡大して示した縦断面図。
１０ 絶縁基板
２０ 半導体薄膜
２１ ドレイン
２２ ソース
２３ チャネル
３０ ゲート酸化膜
４０、４１ ゲート線
５０ 層間絶縁膜
６０ コンタクトホール
６１ ドレイン電極
６２ ソース電極
６３ 信号線
１０１ ブロック層
１０２ 相関絶縁膜（有機膜）
１１１ コンタクトホール
１１２ 信号線
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H092 JA25 JA46 JB13 JB38 JB57
JB63 JB69 KA04 KA12 KA18
KA22 KB04 KB13 MA07 MA30
MA35 MA37 NA22 NA25
5F033 GG03 HH08 HH17 HH21 HH22
KK08 KK17 KK21 KK22 PP15
QQ09 QQ13 QQ37 RR08 RR23
RR25 SS22 TT04 VV06 WW09
XX24 XX28
5F110 AA09 BB02 DD02 EE03 EE04
EE06 FF02 FF27 GG02 GG13
HL23 NN03 NN04 NN06 NN22
NN27 NN28 NN35 NN36 PP03
Claims (8)
- 【請求項１】絶縁基板上に形成された２層の導電層の間
を絶縁するため、少なくとも第１の絶縁膜と第２の絶縁
膜とを備え、 前記第１、第２の絶縁膜のうち、少なくともいずれか一
方が比誘電率３以下の材料で形成されてることを特徴と
する平面表示装置。 - 【請求項２】前記第１、第２の絶縁膜のうち、比誘電率
３以下の材料から形成されているものは、有機材料を塗
布することで形成されることを特徴とする請求項１記載
の平面表示装置。 - 【請求項３】前記第１、第２の絶縁膜のうち、少なくと
もいずれか一方はＮを含むことを特徴とする請求項１又
は２記載の平面表示装置。 - 【請求項４】前記第１、第２の絶縁膜は、前記第１の絶
縁層の上に前記第２の絶縁層が形成されており、 前記第２の絶縁膜が比誘電率３以下の材料から形成さ
れ、 前記第１の絶縁膜が、前記第２の絶縁膜に含まれる成分
が前記第１の絶縁膜より下方に拡散しないようにブロッ
クするブロック層であることを特徴とする請求項１乃至
３のいずれかに記載の平面表示装置。 - 【請求項５】絶縁基板上に導電性材料を堆積し、パター
ニングを行って第１の導電層を形成する工程と、 前記第１の導電層上に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に導電性材料を堆積し、パターニン
グを行って第２の導電層を形成する工程と、 を備え、 前記第１、第２の絶縁膜のうち、少なくともいずれか一
方を比誘電率３以下の材料で形成することを特徴とする
平面表示装置の製造方法。 - 【請求項６】前記第１、第２の絶縁膜のうち比誘電率３
以下の材料で形成するものは、有機材料を塗布して形成
することを特徴とする請求項５記載の平面表示装置の製
造方法。 - 【請求項７】前記第１、第２の絶縁膜のうち、少なくと
もいずれか一方は、Ｎを含むことを特徴とする請求項５
又は６記載の平面表示装置の製造方法。 - 【請求項８】前記第２の絶縁膜を比誘電率３以下の材料
で形成し、 前記第１の絶縁膜をＮを含む材料で形成することで、前
記第２の絶縁膜に含まれる成分が前記第１の絶縁膜より
下方に拡散しないようにブロックするためのブロック層
とすることを特徴とする請求項５乃至７のいずれかに記
載の平面表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001375888A JP2003179232A (ja) | 2001-12-10 | 2001-12-10 | 平面表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001375888A JP2003179232A (ja) | 2001-12-10 | 2001-12-10 | 平面表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003179232A true JP2003179232A (ja) | 2003-06-27 |
Family
ID=19184185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001375888A Pending JP2003179232A (ja) | 2001-12-10 | 2001-12-10 | 平面表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003179232A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123576A (ja) * | 2003-08-04 | 2005-05-12 | Semiconductor Energy Lab Co Ltd | 配線基板、及び半導体装置、並びにそれらの作製方法 |
| WO2005124846A1 (ja) * | 2004-06-21 | 2005-12-29 | Hitachi Chemical Co., Ltd. | 有機シロキサン膜、それを用いた半導体装置、及び、平面表示装置、並びに、原料液 |
| KR100856953B1 (ko) * | 2004-06-21 | 2008-09-04 | 히다치 가세고교 가부시끼가이샤 | 유기 실록산막, 그것을 이용한 반도체장치, 및,평면표시장치, 및, 원료액 |
-
2001
- 2001-12-10 JP JP2001375888A patent/JP2003179232A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123576A (ja) * | 2003-08-04 | 2005-05-12 | Semiconductor Energy Lab Co Ltd | 配線基板、及び半導体装置、並びにそれらの作製方法 |
| WO2005124846A1 (ja) * | 2004-06-21 | 2005-12-29 | Hitachi Chemical Co., Ltd. | 有機シロキサン膜、それを用いた半導体装置、及び、平面表示装置、並びに、原料液 |
| JPWO2005124846A1 (ja) * | 2004-06-21 | 2008-04-17 | 日立化成工業株式会社 | 有機シロキサン膜、それを用いた半導体装置、及び、平面表示装置、並びに、原料液 |
| KR100856953B1 (ko) * | 2004-06-21 | 2008-09-04 | 히다치 가세고교 가부시끼가이샤 | 유기 실록산막, 그것을 이용한 반도체장치, 및,평면표시장치, 및, 원료액 |
| US8106385B2 (en) | 2004-06-21 | 2012-01-31 | Hitachi Chemical Co., Ltd. | Organic siloxane film, semiconductor device using the same, flat panel display device, and raw material liquid |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1041641B1 (en) | A method for manufacturing an electrooptical device | |
| US5717224A (en) | Semiconductor device having an insulated gate field effect thin film transistor | |
| US7420209B2 (en) | Semiconductor device | |
| US7592628B2 (en) | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions | |
| US20090026464A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7755708B2 (en) | Pixel structure for flat panel display | |
| CN100483233C (zh) | 平面显示器的像素结构及其制造方法 | |
| CN100438002C (zh) | 布线板、半导体器件及电子设备 | |
| US20070231974A1 (en) | Thin film transistor having copper line and fabricating method thereof | |
| JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US7177003B2 (en) | LCD with gate and data lines formed of copper and an aluminum under-layer | |
| US20010046729A1 (en) | Method of manufacturing a semiconductor device | |
| JP2003179232A (ja) | 平面表示装置及びその製造方法 | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JPS62235784A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002196362A (ja) | 液晶表示装置およびその製造方法 | |
| US20060292836A1 (en) | Manufacturing method of polysilicon | |
| KR20050068611A (ko) | 액정표시장치 제조방법 | |
| US20090237580A1 (en) | System for display images and fabrication method thereof | |
| KR100336894B1 (ko) | 박막트랜지스터-액정표시소자의제조방법 | |
| JPH03278469A (ja) | 薄膜半導体装置 | |
| JPH0613613A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0653508A (ja) | 薄膜トランジスタ | |
| KR20060020204A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 |