JP2003179062A

JP2003179062A - 半導体装置の製造方法

Info

Publication number: JP2003179062A
Application number: JP2002269826A
Authority: JP
Inventors: Kazuhide Abe; 一英阿部
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2002-09-17
Filing date: 2002-09-17
Publication date: 2003-06-27

Abstract

(57)【要約】【課題】研磨表面の平坦化を確保できる半導体装置の
製造方法を提供する。【解決手段】絶縁層１２をエッチングすることによっ
て、絶縁層１２に溝パターン１３を形成すると共に絶縁
層１２からなり絶縁層１２とほぼ同じ高さに達する島パ
ターン１４を溝パターン１３内に所定間隔で形成する。
溝パターン１３内を埋め込む状態で、絶縁層１２上に導
電層１５を成膜する。絶縁層１２が露出するまで導電層
１５を化学的機械研磨によって研磨し、溝パターン１３
内に導電層１５からなる埋め込み配線１５を形成する。
これによって、溝パターン１４の開口幅を部分的に狭く
した状態で導電層１５の化学的機械研磨を行い、ディッ
シング現象を防止した埋め込み配線１６の形成が行われ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特には埋め込み配線を有する半導体装置の
製造方法に関する。

【０００２】

【従来の技術】近年、半導体装置の製造工程では、化学
的機械研磨(Chemical Mechamical Polishing:以下、Ｃ
ＭＰと記す）法を用いて埋め込み配線を形成する方法の
開発が進められている。この方法では、先ず、絶縁膜に
形成した溝パターン内を埋め込む状態で絶縁膜上に導電
層を成膜した後、ＣＭＰ法によって絶縁膜上面が露出す
るまで上記導電層を研磨する。この研磨によって、溝パ
ターン内にのみ残った導電層を配線とする。この方法で
は、腐食性のエッチングガスを用いることなくかつ基板
温度を上昇させることなく導電層のパターニングを行う
ことができるため、配線の信頼性を向上させることが可
能になると共に、近年配線材料として注目されている銅
のパターン加工が容易になる。

【０００３】

【発明が解決しようとする課題】しかし、上記半導体装
置の製造方法では、ＣＭＰ法における研磨の終点検出方
法が確立されていないため、研磨時間を多めに設定して
絶縁膜上の導電層を完全に除去するようにしている。こ
のため、絶縁膜に形成した溝パターン内の導電層にまで
研磨が達する。このように、溝パターン内にまで研磨が
達した場合には、溝パターンの開口線幅に依存して導電
層の研磨が多く進むいわゆるディッシング現象が生じる
ため、埋め込み配線の上面に窪みが形成される。このデ
ィッシングによる窪みは、１０μｍ以上の配線幅の埋め
込み配線では１５０ｎｍ以上の深さになる。したがっ
て、研磨表面を平坦化することができない。

【０００４】そして、例えば上記研磨表面上に層間絶縁
膜を成膜すると、この層間絶縁膜の表面に研磨表面の窪
み形状が現れる。このような表面形状の層間絶縁膜に、
上記と同様の手順でＣＭＰ法を用いて上層埋め込み配線
を形成すると、層間絶縁膜に形成した溝パターン内の他
に上記窪み形状内にも導電層が残る。そして、溝パター
ン内の導電層すなわち上層埋め込み配線間に上記窪み形
状が位置する場合、この窪み形状内に残った導電層によ
って上層埋め込み配線間がショートしてしまう。したが
って、多層配線構造の信頼性を確保することが困難にな
る。

【０００５】

【課題を解決するための手段】上記の課題を解決するた
めの本発明の半導体装置の製造方法は、以下のように行
う。先ず、絶縁層に、この絶縁層とほぼ同じ高さに達
し、互いに所定間隔離間した絶縁性の複数の島パターン
を伴う溝パターンを前記絶縁層に形成する。次いで、絶
縁層上及び溝パターン内に導電層を設けて、前記溝パタ
ーン内を該導電層で埋め込む。そして、絶縁層が露出す
るまで前記導電層を化学的機械研磨によって研磨し、前
記溝パターン内に前記導電層からなる埋め込み配線を形
成する。

【０００６】また本発明の半導体装置の製造方法は、上
述した島パターンを、ライン形状に形成して行う方法で
もある。

【０００７】上記半導体装置の製造方法では、絶縁層に
溝パターンを形成する際に当該溝パターン内に当該絶縁
層からなる島パターンを形成することによって、部分的
な開口幅が狭い溝パターンが形成される。このため、絶
縁層上の導電層を化学的機械研磨する際には、研磨が当
該絶縁層にまで達した後に、開口幅が広い溝パターン内
の導電層が絶縁層よりも速く研磨されるディッシング現
象が防止され、埋め込み配線の表面が平坦化される。

【０００８】また、島パターンをライン形状に形成する
ことで、配線の短手方向が島パターンによって遮断され
た状態になる。これにより、エレクトロマイグレーショ
ンやストレスマイグレーションによって配線にボイドが
形成された場合に、このボイドが配線の短手方向を横断
することを防止した半導体装置が得られる。

【０００９】

【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１（１）〜（３）は、本発明の半導
体装置の製造方法の一例を示す要部断面図であり、特に
図１（３）は本発明の半導体装置の一例を示す要部断面
図となっている。ここでは、先ず、これらの図を用い
て、本発明の半導体装置の製造方法の第１実施例を説明
する。

【００１０】先ず、図１（１）に示す第１工程では、例
えば、シリコンのような半導体からなる基板１１上に絶
縁層１２を成膜する。この絶縁層１２としては、酸化シ
リコン系の膜，窒化シリコン系の膜またはその他の絶縁
性材料で構成される膜が用いられ、ここでは酸化シリコ
ン膜を用いることとする。次いで、リソグラフィー法に
よって、ここでは図示しないレジストパターンを絶縁層
１２上に形成する。その後、このレジストパターンをマ
スクにしたエッチングによって、絶縁層１２に溝パター
ン１３を形成すると共に、溝パターン１３内に絶縁層１
２からなる複数の島パターン１４を残す。

【００１１】上記溝パターン１３は、パッド部分や配線
部分を含む埋め込み配線形成用のものであり、例えば開
口幅Ｗ＝１０μｍ，深さＤ＝０．３５μｍで形成する。
そして、上記島パターン１４は、例えば上面が０．３μ
ｍ×０．３μｍの広さの正方形であり、長手方向及び短
手方向に隣接する島パターン１４間及び溝パターン１３
の側壁との間に、所定間隔ｄ₁，ｄ₂で規則正しく配置さ
れる。

【００１２】ここで図２には、上記溝パターン内の埋め
込み配線と絶縁層とをＣＭＰ法によって研磨する際の、
溝パターンの開口幅とディッシング現象によって溝パタ
ーン内の導電層表面に生じる窪みの深さとの関係を示
す。このグラフから、溝パターンの開口幅が１μｍ以下
の範囲では当該溝パターン内の埋め込み配線にはディッ
シング現象による窪みが生じないことがわかる。このた
め、図１（１）に示した各島パターン１４間の間隔をｄ
₁,ｄ₂＝０．７１μｍに設定し、各島パターン１４間が
１μｍ以下になるようにする。但し、簡略化のため図面
上では溝パターン１３の短手方向に３列の島パターンを
配列した状態を示したが、短手方向には１３列の島パタ
ーンが配列されることになる。尚、島パターン１４の上
面の形状及び上面積は限定されるものではない。また、
島パターン１４の配置間隔も、後の工程で行われる導電
層の研磨量によって、溝パターン１３内の導電層にディ
ッシング現象による窪みが生じない間隔であれば、上記
に限定される値ではない。

【００１３】次に、溝パターン１３の内壁及び島パター
ン１４の露出表面を含む絶縁層１２の上面に、ここでは
図示しない下地層を成膜する。この下地層は、次の工程
で成膜する導電層と絶縁層１２との密着層及び拡散防止
層になる材質を用いることとし、上記導電層として例え
ば銅を用いる場合には、上記下地層には、例えばＣＶＤ
法によって３０ｎｍの膜厚に成膜した窒化チタン膜を用
いる。

【００１４】次に、図１（２）に示す第２工程では、溝
パターン１３内を埋め込む状態で、絶縁層１２上に導電
層１５を成膜する。導電層１５としては、アルミニウ
ム，銅，不純物を拡散させたポリシリコン等が用いら
れ、ここでは銅を用いることとする。この場合、スパッ
タ法によって０．４μｍの膜厚で銅からなる導電層１５
を成膜した後、ここで用いたスパッタ装置内の真空を破
壊することなく４５０℃の温度で３０分間の熱処理を行
う。これによって、導電層１５を溝パターン１３内にフ
ローさせて当該導電層１５の表面を平坦化する。

【００１５】その後、図１（３）に示す第３工程では、
絶縁層１２の上面が露出するまでＣＭＰ法によって導電
層１５を上面から研磨する。ここでは、絶縁層１２上面
の導電層１５及び上記下地層が完全に除去されるまで導
電層１５及び当該下地層を研磨して溝パターン１３内に
のみ導電層１５を残す。これによって、導電層１５から
なる埋め込み配線１６が形成される。この埋め込み配線
１６は、溝パターン１３の底面から絶縁層１２の上面高
さに達すると共に絶縁層１２と同様の材質からなる島パ
ターン１４が所定間隔ｄ₁，ｄ₂で配置されたものにな
る。

【００１６】上記方法では、島パターン１４の配置間隔
を上記のように設定したことによって、溝パターン１３
の部分的な開口幅が１μｍ以下になり、溝パターン１３
内の導電層１５すなわち埋め込み配線１６にディッシン
グ現象を発生させることなく研磨が進行する。したがっ
て、研磨表面１７を平坦に保って埋め込み配線１６を形
成することが可能になる。

【００１７】このため、図３に示すように、埋め込み配
線１６の上面を含む絶縁層１２上に成膜した層間絶縁層
３１の表面が平面形状になる。そして、この層間絶縁膜
３１に溝パターン３２とここでは図示しない埋め込み配
線１６を露出させるスルーホールとを形成した後、上記
図１（２），（３）に示した第２工程及び第３工程と同
様にＣＭＰ法を用いて溝パターン３２内に上層埋め込み
配線３３を形成した場合、層間絶縁層３１の表面上の一
部分に導電層が残ることはない。このため、上層埋め込
み配線３３間が導電層残りによってショートすることが
防止される。したがって、埋め込み配線１６及び上層埋
め込み配線３３で構成された多層配線構造の信頼性を確
保することが可能になる。また、上層埋め込み配線３３
が形成される溝パターン３２内に、上記の図１（１）の
第１工程で示したと同様にして島パターンを形成するこ
とによって、さらに多層化が進んだ場合の多層配線の信
頼性を確保できる。

【００１８】以上のように、信頼性の高い埋め込み配線
の形成が可能になることから、ドライエッチングによる
加工では信頼性に課題があった銅配線をドライエッチン
グフリーな工程で形成することが可能になる。すなわ
ち、ＲＩＥのようなドライエッチングによる銅配線の形
成では、基板温度を高温にする必要がある。しかし、基
板温度を高温にすることによって、銅配線の下地となる
バリアメタルが熱ストレスによる影響を受けて銅配線が
剥がれる場合があった。また、高温でのドライエッチン
グでは、エッチングガス成分である塩素と銅との化合物
がチャンバ内壁に付着することによってエッチングレー
トが変動する場合があった。このように、ドライエッチ
ングによる配線形成技術では、半導体装置への銅配線の
適用は困難であった。しかし、上記のようにドライエッ
チングフリーな工程で銅配線を形成することを可能にし
たことで、半導体装置への銅配線の適用を実用化するこ
とが可能になる。

【００１９】次に示す図４は、本発明の半導体装置の製
造方法の第２実施例を示す要部断面図である。この埋め
込み配線１６は、上記第１実施例で示した埋め込み配線
１６の島パターン１４の上面形状を０．３μｍ×１５μ
ｍのライン形状にしたものである。そして、この島パタ
ーン（すなわちラインパターン）１４は、溝パターン１
３の長手方向に対してその長辺が平行になるように配置
され、短手方向に位置する各島パターン１４間または島
パターン１４と溝パターン１３の側壁との間がｄ₁＝１
μｍ以下の間隔に保たれるように配置される。尚、島パ
ターン１４の上面の縦横比及び上面積は限定されるもの
ではない。また、島パターン１４の配置間隔も、後の工
程で行われる導電層の研磨量によって、溝パターン１３
内の導電層にディッシング現象による窪みが生じない間
隔であれば、上記に限定される値ではない。

【００２０】上記構成の埋め込み配線１６は、埋め込み
配線１６の短手方向が島パターン１４によって遮断され
た状態になっている。このことから、エレクトロマイグ
レーションやストレスマイグレーションによって埋め込
み配線１６にボイドが形成された場合に、このボイドが
埋め込み配線１６の短手方向を横断することが防止さ
れ、埋め込み配線１６が断線することを防止できる。こ
れによって、電流密度が高くなる太い配線の信頼性の向
上を図ることが可能になる。

【００２１】また、上記埋め込み配線１６は、図１で示
したと同様の手順で製造される。この際、埋め込み配線
１６の短手方向を遮断する島パターン１４は、１μｍ以
下の間隔で配置されることから、上記第１実施例で形成
した埋め込み配線と同様に、ディッシング現象を防止し
た化学的機械研磨によって形成されたものになる。

【００２２】

【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、絶縁層の溝パターン内に島パター
ンを形成して当該溝パターンの部分的な開口幅を狭める
ことによって、絶縁層上の導電層を化学的機械研磨して
溝パターン内に埋め込み配線を形成する際に埋め込み配
線の表面にディッシング現象による窪みが形成されるこ
とを防止できる。したがって、研磨表面の平坦性が確保
され、埋め込み配線を適用した多層配線の信頼性の向上
を図ることが可能になる。

【００２３】また、島パターンをライン形状のラインパ
ターンとすることで、配線の短手方向がラインパターン
によって遮断された状態になる。これにより、エレクト
ロマイグレーションやストレスマイグレーションによっ
て配線にボイドが形成された場合に、このボイドが配線
の短手方向を横断することが防止され、配線が断線する
ことを防止できる。これによって、電流密度が高くなる
太い配線の信頼性の向上を図ることが可能になる。

【図面の簡単な説明】

【図１】第１実施例を説明する第１図である。

【図２】配線幅とディッシング深さを示すグラフであ
る。

【図３】第１実施例を説明する第２図である。

【図４】第２実施例を説明する図である。

【符号の説明】

１２絶縁層１３溝パターン１４島パターン１５導電層１６埋め込み配線

フロントページの続きＦターム(参考） 5F033 HH04 HH08 HH11 HH33 JJ04 JJ08 JJ11 KK04 KK08 KK11 KK33 LL04 MM01 MM12 MM13 NN06 NN07 PP06 PP15 QQ09 QQ37 QQ48 QQ49 QQ59 QQ65 QQ73 QQ75 QQ98 RR04 RR06 WW01 XX00 XX01 XX03 XX14 XX28 XX31

Claims

【特許請求の範囲】

【請求項１】絶縁層を設ける工程と、前記絶縁層とほぼ同じ高さに達し、互いに所定間隔離間
した絶縁性の複数の島パターンを伴う溝パターンを前記
絶縁層に形成する工程と、前記絶縁層上及び前記溝パターン内に導電層を設けて、
前記溝パターン内を該導電層で埋め込む工程と、前記絶縁層が露出するまで前記導電層を化学的機械研磨
によって研磨し、前記溝パターン内に前記導電層からな
る埋め込み配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】絶縁層を設ける工程と、前記絶縁層とほぼ同じ高さに達し、互いに所定間隔離間
した絶縁性の複数のラインパターンを伴う溝パターンを
前記絶縁層に形成する工程と、前記絶縁層上及び前記溝パターン内に導電層を設けて、
前記溝パターン内を該導電層で埋め込む工程と、前記絶縁層が露出するまで前記導電層を化学的機械研磨
によって研磨し、前記溝パターン内に前記導電層からな
る埋め込み配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項３】請求項１記載の半導体装置の製造方法に
おいて、前記導電層を前記溝パターンに埋め込む工程の
前に、前記溝パターンの内壁および前記島パターンの表
面を含む前記絶縁層上に下地層を設ける工程を含むこと
を特徴とする半導体装置の製造方法。
【請求項４】請求項１または請求項３記載の半導体装
置の製造方法において、前記溝パターンを形成する工程
における前記島パターンのそれぞれは１μｍ以下の範囲
内で互いに離間するようにして配置されることを特徴と
する半導体装置の製造方法。
【請求項５】請求項２記載の半導体装置の製造方法に
おいて、前記溝パターンを形成する工程における前記複
数のラインパターンのそれぞれは所定の方向に延びる長
辺を有し、かつ該長辺が他のラインパターンの長辺と平
行になるように配置されていることを特徴とする半導体
装置の製造方法。
【請求項６】請求項５記載の半導体装置の製造方法に
おいて、前記複数のラインパターンは、第１ラインパタ
ーンと、該第１ラインパターンの長辺の延長線上に該第
１ラインパターンと離間して配置された第２ラインパタ
ーンと、前記第１と前記第２ラインパターンの間の領域
の側方に配置された第３ラインパターンとを有すること
を特徴とする半導体装置の製造方法。
【請求項７】請求項２、請求項５、あるいは請求項６
のいずれか１つに記載の半導体装置の製造方法におい
て、前記溝パターンを形成する工程における前記複数の
ラインパターンのうち、前記溝パターンを定義する前記
絶縁層のエッジと該エッジと隣り合うラインパターンと
の距離は１μｍ以下の範囲となるように準備するもので
あることを特徴とする半導体装置の製造方法。
【請求項８】請求項１〜７のいずれか１つに記載の半
導体装置の製造方法において、前記導電層は銅を導電材
料として用いることを特徴とする半導体装置の製造方
法。