JP2003174768A - Dc-dc converter - Google Patents
Dc-dc converterInfo
- Publication number
- JP2003174768A JP2003174768A JP2001370120A JP2001370120A JP2003174768A JP 2003174768 A JP2003174768 A JP 2003174768A JP 2001370120 A JP2001370120 A JP 2001370120A JP 2001370120 A JP2001370120 A JP 2001370120A JP 2003174768 A JP2003174768 A JP 2003174768A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- change
- waveform
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000008859 change Effects 0.000 claims abstract description 72
- 238000001514 detection method Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Stroboscope Apparatuses (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、DC−DCコンバ
ータに関する。TECHNICAL FIELD The present invention relates to a DC-DC converter.
【0002】[0002]
【従来の技術】従来より、スイッチング素子を備え、こ
のスイッチング素子をオン、オフすることにより、入力
される直流電圧を昇圧あるいは降圧して出力するDC−
DCコンバータが知られている。2. Description of the Related Art Conventionally, a DC-device has been provided with a switching element, and by turning the switching element on and off, an input DC voltage is stepped up or down and output.
DC converters are known.
【0003】図1は、従来のDC−DCコンバータの概
要図である。FIG. 1 is a schematic diagram of a conventional DC-DC converter.
【0004】図1には、昇圧用のDC−DCコンバータ
1および電池電源2が示されている。FIG. 1 shows a step-up DC-DC converter 1 and a battery power supply 2.
【0005】図1に示すDC−DCコンバータ1は、入
力端子1a、1bおよび出力端子1c、1dを有する1
チップのLSIからなり、このDC−DCコンバータ1
には、N型MOSFET13aとダイオード13bから
なるスイッチング部13、そのスイッチング部13の両
端にダイオード12を介して接続されたキャパシタ1
9、および、そのキャパシタ19の両端に直列接続され
た抵抗20、抵抗21が備えられている。尚、ダイオー
ド12のアノード側にはスイッチング部13、カソード
側にはキャパシタ19が接続されている。The DC-DC converter 1 shown in FIG. 1 has input terminals 1a and 1b and output terminals 1c and 1d.
This DC-DC converter 1 consists of a chip LSI
Is a switching unit 13 including an N-type MOSFET 13a and a diode 13b, and a capacitor 1 connected to both ends of the switching unit 13 via a diode 12.
9 and a resistor 20 and a resistor 21 connected in series at both ends of the capacitor 19. A switching unit 13 is connected to the anode side of the diode 12 and a capacitor 19 is connected to the cathode side.
【0006】また、このDC−DCコンバータ1には、
スイッチング部13のN型MOSFET13aのオン、
オフを制御するPWM(Pulse Width Mo
dulation)制御回路15も備えられている。こ
こで、DC−DCコンバータ1の入力端子1a、1bに
は、電池電源2のプラス側、マイナス側が接続されてお
り、この入力端子1a、1b間には、電池電圧Viが印
加される。一方、プラス側、マイナス側である、図示し
ない負荷回路が接続される出力端子1c、1d間には、
電圧Voが出力される。The DC-DC converter 1 also includes
Turning on the N-type MOSFET 13a of the switching unit 13,
PWM (Pulse Width Mo
The control circuit 15 is also provided. Here, the positive and negative sides of the battery power source 2 are connected to the input terminals 1a and 1b of the DC-DC converter 1, and the battery voltage Vi is applied between the input terminals 1a and 1b. On the other hand, between the positive side and the negative side, between the output terminals 1c and 1d to which the load circuit (not shown) is connected,
The voltage Vo is output.
【0007】また、このDC−DCコンバータ1には、
入力端子1aとスイッチング部13との間に接続された
インダクタ11、および、N型MOSFET13aとP
WM制御回路15との間に接続された抵抗14も備えら
れている。抵抗14およびダイオード13bは、N型M
OSFET13aを保護するためのものである。また、
抵抗20および抵抗21は、出力電圧Voを分圧するた
めのものであり、キャパシタ19は、出力電圧Voを安
定化させるためのものである。The DC-DC converter 1 also includes
The inductor 11 connected between the input terminal 1a and the switching unit 13, and the N-type MOSFETs 13a and P
A resistor 14 connected to the WM control circuit 15 is also provided. The resistor 14 and the diode 13b are N-type M
This is for protecting the OSFET 13a. Also,
The resistors 20 and 21 are for dividing the output voltage Vo, and the capacitor 19 is for stabilizing the output voltage Vo.
【0008】さらに、このDC−DCコンバータ1に
は、基準電圧を出力する基準電源VREF17、抵抗2
0と抵抗21により定まる電圧および基準電源VREF
17から出力される基準電圧の双方を入力して比較結果
をPWM制御回路15に出力する差動増幅器18、およ
び、PWM制御回路15に接続されたソフトスタート回
路16も備えられている。このソフトスタート回路16
からは、PWM制御回路15から予め決められたパター
ンでデューティ比が上昇するパルス波形を出力するため
の制御信号が出力されており、このソフトスタート回路
16によって、DC−DCコンバータ1の起動時におけ
るオーバシュートの防止が図られている。Further, the DC-DC converter 1 includes a reference power source VREF17 for outputting a reference voltage and a resistor 2.
0 and the voltage determined by the resistor 21 and the reference power supply VREF
There is also provided a differential amplifier 18 that inputs both of the reference voltages output from 17 and outputs the comparison result to the PWM control circuit 15, and a soft start circuit 16 connected to the PWM control circuit 15. This soft start circuit 16
, A PWM control circuit 15 outputs a control signal for outputting a pulse waveform whose duty ratio rises in a predetermined pattern. This soft start circuit 16 causes the DC-DC converter 1 to start up. Overshoot is prevented.
【0009】図2は、入力電圧が、上記ソフトスタート
回路によって、理想的な昇圧カーブ描きながら昇圧され
ている様子を示す図である。FIG. 2 is a diagram showing how the input voltage is boosted by the soft start circuit while drawing an ideal boosting curve.
【0010】図2には、理想的な昇圧カーブの立ちあが
り部分が示されている。FIG. 2 shows an ideal rising portion of the boost curve.
【0011】図1に示すDC−DCコンバータ1では、
電池電圧Viが、図2に示す昇圧カーブを描きながら電
圧Vo(Vi<Vo)まで昇圧されて出力される。In the DC-DC converter 1 shown in FIG.
The battery voltage Vi is boosted to a voltage Vo (Vi <Vo) while drawing the boosting curve shown in FIG. 2 and output.
【0012】近年、カメラをはじめとする電子機器は、
益々の小型化が要求されており、この要求に答えるた
め、スイッチング周波数の高周波化による、DC−DC
コンバータの構成要素であるインダクタやキャパシタな
どの小型化が図られており、これにより、DC−DCコ
ンバータとしての小型化が図られている。In recent years, electronic devices such as cameras have been
There is a demand for ever-smaller size, and in order to meet this demand, DC-DC is achieved by increasing the switching frequency.
The inductors, capacitors, and the like, which are the constituent elements of the converter, have been downsized, and thus the DC-DC converter has been downsized.
【0013】[0013]
【発明が解決しようとする課題】ここで、DC−DCコ
ンバータの一層の小型化を進めるにあたっては、スイッ
チング周波数の高周波化の他、耐圧のための余裕分を削
ぎ落とすことが考えられる。Here, in order to further reduce the size of the DC-DC converter, it is conceivable to cut off the margin for withstanding voltage in addition to increasing the switching frequency.
【0014】しかし、上述のソフトスタート回路は、D
C−DCコンバータの小型化に合わせて設計されてはい
るものの、PWM制御回路が予め決められたパターンで
デューティ比が上昇するパルス波形を出力するよう、や
はり予め決められた制御信号をPWM制御回路に対して
出力する。However, the soft start circuit described above is
Although designed according to the miniaturization of the C-DC converter, the PWM control circuit also outputs a predetermined control signal so that the PWM control circuit outputs a pulse waveform whose duty ratio rises in a predetermined pattern. Output to.
【0015】したがって、このDC−DCコンバータで
は、インダクタやキャパシタなどから耐圧のための余裕
分を削ぎ落としてしまうと、接続されている負荷回路な
どの影響による電圧あるいは電流の急激な変化が起った
場合に、オーバシュートの発生を防止することができ
ず、耐圧のための余裕分が削ぎ落とされているインダク
タやキャパシタが発熱したり、破損したりする事態が起
こり得る。Therefore, in this DC-DC converter, if the margin for withstand voltage is removed from the inductor, the capacitor, etc., a sudden change in voltage or current occurs due to the influence of the connected load circuit. In such a case, the occurrence of overshoot cannot be prevented, and the situation may occur in which the inductor or the capacitor, whose margin for withstanding voltage is removed, is heated or damaged.
【0016】図3および図4は、DC−DCコンバータ
回路上における電圧あるいは電流の急激な変化により、
昇圧が、図2に示すような理想的な昇圧カーブとは異な
る軌跡を辿って行なわれている様子を示す図である。FIGS. 3 and 4 show that due to a sudden change in voltage or current on the DC-DC converter circuit,
FIG. 3 is a diagram showing a state in which boosting is performed by following a locus different from the ideal boosting curve shown in FIG. 2.
【0017】図3には、昇圧の途中で電圧が乱高下して
いる様子が示されており、図4には、昇圧ペースが途中
から急に上昇している様子が示されている。FIG. 3 shows a state in which the voltage fluctuates in the middle of boosting, and FIG. 4 shows a state in which the boosting pace suddenly rises from the middle.
【0018】ソフトスタート回路は、負荷回路の負荷が
一定であって、かつ、予めわかっていることを条件に設
計されているため、負荷が理想どおりに一定であれば図
2のように理想的な昇圧カーブを描くが、負荷が変動す
ると図3あるいは図4に示すように昇圧カーブが理想の
カーブから大きくずれる可能性がある。その場合、イン
ダクタやキャパシタが発熱、破損する危険性が生ずる。Since the soft start circuit is designed under the condition that the load of the load circuit is constant and is known in advance, if the load is constant as ideal, it is ideal as shown in FIG. However, if the load changes, the boosting curve may deviate significantly from the ideal curve as shown in FIG. 3 or 4. In that case, there is a risk that the inductor and the capacitor will generate heat and be damaged.
【0019】本発明は、上記事情に鑑み、回路を保護し
ながらも、一層の小型化を図ることのできるDC−DC
コンバータを提供することを目的とする。In view of the above-mentioned circumstances, the present invention is a DC-DC system capable of further miniaturization while protecting the circuit.
The purpose is to provide a converter.
【0020】[0020]
【課題を解決するための手段】上記目的を達成するため
の本発明のDC−DCコンバータは、スイッチング素子
を備え、このスイッチング素子をオン、オフすることに
より、入力される直流電圧を昇圧あるいは降圧して出力
するDC−DCコンバータにおいて、回路上の、上記D
C−DCコンバータの動作により電圧もしくは電流が変
化する点の電圧変化あるいは電流変化を検出する検出部
と、上記検出部により、検出される電圧変化あるいは電
流変化の基準となる基準変化カーブを記憶しておく記憶
部と、上記検出部で検出された電圧変化あるいは電流変
化が上記基準変化カーブに沿った変化カーブを描くよう
に上記スイッチング素子のオン、オフを制御する制御部
とを備えたことを特徴とする。A DC-DC converter of the present invention for achieving the above object comprises a switching element, and by turning on / off the switching element, an input DC voltage is stepped up or stepped down. In a DC-DC converter that outputs the
A detector for detecting a voltage change or a current change at a point where the voltage or current changes due to the operation of the C-DC converter, and a reference change curve serving as a reference for the voltage change or the current change detected by the detector are stored. And a control unit for controlling ON / OFF of the switching element so that the voltage change or the current change detected by the detection unit draws a change curve along the reference change curve. Characterize.
【0021】本発明のDC−DCコンバータでは、DC
−DCコンバータ回路上の電圧変化あるいは電流変化が
検出部で検出され、その電圧変化あるいは電流変化が基
準変化カーブを辿るようにスイッチング素子のオン、オ
フが制御される。つまり、本発明のDC−DCコンバー
タでは、検出部で得られる実際の電圧変化あるいは電流
変化が、回路に負担をかけない理想的な昇圧あるいは降
圧カーブの微分係数の推移を表わす基準変化カーブ上を
辿っているか否かが判定され、検出部で得られる実際の
電圧変化あるいは電流変化が、この基準変化カーブを辿
るよう、制御部によるスイッチング素子の制御が行なわ
れる。これにより、本発明のDC−DCコンバータで
は、突発的な電圧変化あるいは電流変化に対処しなが
ら、なるべく回路に負担をかけることなく入力電圧の昇
圧あるいは降圧が行なわれる。したがって、本発明のD
C−DCコンバータによれば、回路を保護しながら、一
層の小型化を図ることができる。In the DC-DC converter of the present invention, DC
The voltage change or the current change on the DC converter circuit is detected by the detection unit, and the switching element is turned on and off so that the voltage change or the current change follows the reference change curve. That is, in the DC-DC converter of the present invention, the actual voltage change or current change obtained by the detection unit is on the reference change curve representing the transition of the differential coefficient of an ideal step-up or step-down curve that does not burden the circuit. It is determined whether or not it is followed, and the control unit controls the switching element so that the actual voltage change or current change obtained by the detection unit follows this reference change curve. As a result, in the DC-DC converter of the present invention, the input voltage is stepped up or stepped down as little as possible while coping with the sudden voltage change or current change. Therefore, D of the present invention
According to the C-DC converter, it is possible to further reduce the size while protecting the circuit.
【0022】ここで、本発明のDC−DCコンバータの
検出部が、入力側の電圧変化を検出するものであること
が好ましい。Here, it is preferable that the detection unit of the DC-DC converter of the present invention detects a voltage change on the input side.
【0023】このようにすると、例えば、突入電流の発
生による電池電圧の一時的な電圧降下を正確に把握する
ことができるため、制御部による対応の確度をさらに上
げることができる。In this way, for example, the temporary voltage drop of the battery voltage due to the occurrence of the inrush current can be accurately grasped, so that the accuracy of the response by the control unit can be further increased.
【0024】また、本発明のDC−DCコンバータの検
出部が、出力側の電圧変化を検出するものであることも
好ましい態様である。It is also a preferred embodiment that the detection section of the DC-DC converter of the present invention detects a voltage change on the output side.
【0025】このようにすると、例えば、このDC−D
Cコンバータの出力側に接続された負荷回路の短絡によ
る急激な出力側の電圧変化を正確に把握できるため、制
御部による対応の確度をさらに上げることができる。In this way, for example, this DC-D
Since it is possible to accurately grasp a sudden voltage change on the output side due to a short circuit of the load circuit connected to the output side of the C converter, it is possible to further improve the accuracy of response by the control unit.
【0026】[0026]
【発明の実施の形態】以下、本発明の実施形態について
説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.
【0027】図5は、本発明のDC−DCコンバータの
第1実施形態の概要図である。FIG. 5 is a schematic diagram of the first embodiment of the DC-DC converter of the present invention.
【0028】図5には、昇圧用のDC−DCコンバータ
10および電池電源2が示されている。尚、図5に示さ
れているもので図1に示されているものと同じ種類のも
のには、図1で付されている符号と同じ符号を付してい
る。FIG. 5 shows a DC-DC converter 10 for boosting and a battery power source 2. It should be noted that those shown in FIG. 5 and of the same kind as those shown in FIG. 1 are given the same reference numerals as those given in FIG.
【0029】図5に示すDC−DCコンバータ10は、
入力端子10a、10bおよび出力端子10c、10d
を備えた1チップのLSIからなり、このDC−DCコ
ンバータ10には、N型MOSFET113aおよびダ
イオード113bからなるスイッチング部113、およ
び、このスイッチング部113と直列に接続された抵抗
120が備えられている。また、このDC−DCコンバ
ータ10には、キャパシタ119も、直列に接続されて
いるスイッチング部113および抵抗120の両端にダ
イオード112を介して接続されている。尚、ダイオー
ド112のアノード側にはスイッチング部113、カソ
ード側にはキャパシタ119が接続されている。また、
このDC−DCコンバータ10には、スイッチング素子
であるN型MOSFET113aのオン、オフを制御す
るスイッチング制御回路115も備えられている。ここ
で、DC−DCコンバータ10の入力端子10aには電
池電源2のプラス側が接続され、入力端子10bには電
池電源2のマイナス側が接続されており、この入力端子
10a、10b間には、電池電圧Viが印加されてい
る。一方、出力端子10cがプラス側、出力端子10d
がマイナス側であり、出力端子10c、10d間には、
電圧Voが出力される。The DC-DC converter 10 shown in FIG.
Input terminals 10a, 10b and output terminals 10c, 10d
The DC-DC converter 10 includes a switching unit 113 including an N-type MOSFET 113a and a diode 113b, and a resistor 120 connected in series with the switching unit 113. . Further, in the DC-DC converter 10, a capacitor 119 is also connected via a diode 112 to both ends of a switching unit 113 and a resistor 120 which are connected in series. A switching unit 113 is connected to the anode side of the diode 112, and a capacitor 119 is connected to the cathode side. Also,
The DC-DC converter 10 also includes a switching control circuit 115 that controls ON / OFF of the N-type MOSFET 113a that is a switching element. Here, the positive side of the battery power supply 2 is connected to the input terminal 10a of the DC-DC converter 10, the negative side of the battery power supply 2 is connected to the input terminal 10b, and the battery is connected between the input terminals 10a and 10b. The voltage Vi is applied. On the other hand, the output terminal 10c is the positive side, the output terminal 10d
Is the minus side, and between the output terminals 10c and 10d,
The voltage Vo is output.
【0030】また、このDC−DCコンバータ10に
は、入力端子10aとスイッチング部113との間に接
続されたインダクタ111も備えられている。尚、N型
MOSFET113aとスイッチング制御回路115と
の間には抵抗114が備えられており、この抵抗114
およびダイオード113bは、N型MOSFET113
aを保護するためのものである。抵抗120は、直列に
接続されたスイッチング部113および抵抗120の両
端に印加されている電圧を分圧するためのものであり、
キャパシタ119は、出力電圧Voを安定化させるため
のものである。The DC-DC converter 10 also includes an inductor 111 connected between the input terminal 10a and the switching section 113. A resistor 114 is provided between the N-type MOSFET 113a and the switching control circuit 115.
And the diode 113b are the N-type MOSFET 113
It is for protecting a. The resistor 120 is for dividing the voltage applied across the switching unit 113 and the resistor 120 connected in series.
The capacitor 119 is for stabilizing the output voltage Vo.
【0031】さらに、図5に示すDC−DCコンバータ
10には、MPU22も備えられており、このMPU2
2は、3つのA/D変換回路(A/Di221、A/D
m222、A/Do223)、CPU224、RAM2
25、およびROM226を有し、スイッチング制御回
路115に接続されている。尚、このDC−DCコンバ
ータ10に備えられているインダクタおよびキャパシタ
などは、スイッチング素子の高周波化と、耐圧のための
余裕分の削ぎ落としとにより小型化されている。また、
説明も便宜上、MPU22を拡大して図示したが、イン
ダクタおよびキャパシタの小型化によるDC−DCコン
バータの外寸の小型化に比べ、このMPU22をDC−
DCコンバータに付加することの、DC−DCコンバー
タの外寸に対する影響は僅かである。Further, the DC-DC converter 10 shown in FIG. 5 is also provided with an MPU 22. This MPU 2
2 is three A / D conversion circuits (A / Di221, A / D
m222, A / Do 223), CPU 224, RAM2
25 and a ROM 226, which are connected to the switching control circuit 115. The inductor, the capacitor and the like provided in the DC-DC converter 10 are miniaturized by increasing the frequency of the switching element and cutting off the margin for withstanding voltage. Also,
For convenience of explanation, the MPU 22 is shown in an enlarged scale. However, the MPU 22 is smaller than the DC-DC converter in size due to the size reduction of the inductor and the capacitor.
The effect of adding to the DC converter on the outer dimensions of the DC-DC converter is small.
【0032】図6は、本実施形態のDC−DCコンバー
タのスイッチング部に入力される基本スイッチング波形
を示す図である。FIG. 6 is a diagram showing a basic switching waveform input to the switching unit of the DC-DC converter of this embodiment.
【0033】図6に示す基本スイッチング波形Cは、こ
のDC−DCコンバータ10に備えられているスイッチ
ング素子であるN型MOSFET113aに対するオ
ン、オフのタイミングを表わすものであり、基本スイッ
チング波形C以外に示されている2種類の波形(基本昇
圧波形Aおよび三角波波形B)によって演算されたもの
である。The basic switching waveform C shown in FIG. 6 represents the on / off timing for the N-type MOSFET 113a which is a switching element provided in the DC-DC converter 10, and is shown in addition to the basic switching waveform C. It is calculated by using two kinds of waveforms (basic boosting waveform A and triangular waveform B).
【0034】基本昇圧波形Aは、左側から緩やかに上昇
カーブを描く波形であり、図2には、この基本昇圧波形
Aの立ちあがり部分が示されている。また、三角波波形
Bは、一定の大きさの鋸歯形状の波形である。The basic boosting waveform A is a waveform in which a rising curve is gently drawn from the left side, and the rising portion of the basic boosting waveform A is shown in FIG. Further, the triangular wave waveform B is a sawtooth waveform of a certain size.
【0035】基本スイッチング波形Cは、図3に示すよ
うに、基本昇圧波形Aが三角波波形Bよりも大きいとき
に‘H’レベルとなり、基本昇圧波形Aが三角波波形B
よりも小さいときに‘L’レベルとなる、DC−DCコ
ンバータ10の起動時には狭く、時間の経過と共に既定
の最大パルス幅まで徐々に広がるパルス波形である。As shown in FIG. 3, the basic switching waveform C becomes'H 'level when the basic boosting waveform A is larger than the triangular waveform B, and the basic boosting waveform A is the triangular waveform B.
The pulse waveform has an “L” level when it is smaller than the above, which is narrow at the time of starting the DC-DC converter 10 and gradually widens to a predetermined maximum pulse width with the passage of time.
【0036】基本昇圧波形Aと三角波波形Bは、DC−
DCコンバータ10のROM226に記憶されており、
CPU224は、基本昇圧波形Aと三角波波形BをRA
M225上で演算し、基本スイッチング波形Cをスイッ
チング制御回路115に出力する。スイッチング制御回
路115に対する基本スイッチング波形Cの入力によ
り、N型MOSFET113aのオン状態では、インダ
クタ111、N型MOSFET113aの経路で電流が
流れ、N型MOSFET113aのオフ状態では、イン
ダクタ111に発生する逆起電力が入力電圧Viに加え
られてダイオード112、キャパシタ119の経路で電
流が流れ、出力端子10c、10d間に昇圧された電圧
Vo(Vo>Vi)が出力される。The basic boost waveform A and the triangular waveform B are DC-
It is stored in the ROM 226 of the DC converter 10,
The CPU 224 outputs the basic boost waveform A and the triangular waveform B to RA.
The basic switching waveform C is calculated on M225 and output to the switching control circuit 115. When the basic switching waveform C is input to the switching control circuit 115, a current flows through the path of the inductor 111 and the N-type MOSFET 113a when the N-type MOSFET 113a is on, and a counter electromotive force generated in the inductor 111 when the N-type MOSFET 113a is off. Is added to the input voltage Vi and a current flows through the path of the diode 112 and the capacitor 119, and the boosted voltage Vo (Vo> Vi) is output between the output terminals 10c and 10d.
【0037】尚、図5に示すROM226には、基本昇
圧波形Aと三角波波形Bの他、基本昇圧波形Aの電圧変
化あるいは電流変化の変化を表わす基準変化カーブも記
憶されている。The ROM 226 shown in FIG. 5 stores not only the basic boost waveform A and the triangular waveform B, but also a reference change curve representing changes in the voltage change or the current change of the basic boost waveform A.
【0038】図7は、本実施形態のDC−DCコンバー
タのROMに記憶されている基準変化カーブを示す図で
ある。FIG. 7 is a diagram showing a reference change curve stored in the ROM of the DC-DC converter of this embodiment.
【0039】図7には、電圧変化、あるいは電流変化
が、この基準変化カーブを辿った場合に描かれる昇圧カ
ーブである基本昇圧波形Aも点線で示されている。In FIG. 7, the basic boost waveform A, which is a boost curve drawn when a voltage change or a current change follows this reference change curve, is also shown by a dotted line.
【0040】本実施形態のDC−DCコンバータ10で
は、MPU22によって検出される実際の電圧変化ある
いは電流変化が、この基準変化カーブを辿るような昇圧
が以下のように行なわれる。In the DC-DC converter 10 of this embodiment, boosting is performed as follows so that the actual voltage change or current change detected by the MPU 22 follows this reference change curve.
【0041】まず、DC−DCコンバータ10が起動さ
れると、CPU224は、ROM226に記憶されてい
る基本昇圧波形Aと三角波波形B波形を基に基本スイッ
チング波形を演算しスイッチング制御回路115経由で
N型MOSFET113aを駆動させると共に、DC−
DCコンバータ回路上の各ノードA、B、Cにおける電
圧変化あるいは電流変化を、A/Di221、A/Dm
222、A/Do223で得られた電圧値をもとにデジ
タル値に変換する。これらデジタル値は、基準変化カー
ブを描く基準値と比較され、仮に、実際の電圧変化ある
いは電流変化を表わすデジタル値が目標値を上回ってい
る場合は、例えば、本来であれば徐々に行なわれるはず
のパルス幅の拡幅を一旦足踏みさせる指示がCPU22
4からスイッチング制御回路115に出される。First, when the DC-DC converter 10 is activated, the CPU 224 calculates a basic switching waveform based on the basic boosting waveform A and the triangular waveform B waveform stored in the ROM 226, and the N is passed through the switching control circuit 115. Type MOSFET 113a is driven, and DC-
The voltage change or current change at each node A, B, C on the DC converter circuit is detected by A / Di 221 and A / Dm.
It is converted into a digital value based on the voltage value obtained in 222 and A / Do 223. These digital values are compared with a reference value that draws a reference change curve, and if the digital value that represents the actual voltage change or current change exceeds the target value, for example, it should be performed gradually gradually. The CPU 22 gives an instruction to step on the pulse width expansion of
4 to the switching control circuit 115.
【0042】図8は、DC−DCコンバータに備えられ
ているMPUの動作フローチャートである。FIG. 8 is an operation flowchart of the MPU included in the DC-DC converter.
【0043】まず、図5に示すDC−DCコンバータ1
0が起動されると、ステップS1では、3つのA/D変
換回路(A/Di221、A/Dm222、A/Do2
23)それぞれに備えられたレジスタのリセットが行な
われる。尚、A/Di221には、ノードAで得られた
電圧をA/D変換して得られたデジタル値を格納するた
めのレジスタR11、R12が備えられており、A/D
m222には、ノードBで得られた電圧を所定の値で割
り算し、その割り算された値をA/D変換して得られた
デジタル値を格納するためのレジスタR21、R22が
備えられ、また、A/Do223には、ノードCで得ら
れた電圧をA/D変換して得られたデジタル値を格納す
るためのレジスタR31、R32が備えられている。First, the DC-DC converter 1 shown in FIG.
When 0 is activated, three A / D conversion circuits (A / Di 221, A / Dm 222, A / Do 2) are started in step S1.
23) The registers provided in each are reset. The A / Di 221 is provided with registers R11 and R12 for storing a digital value obtained by A / D converting the voltage obtained at the node A.
The m222 is provided with registers R21 and R22 for storing the digital value obtained by dividing the voltage obtained at the node B by a predetermined value and A / D converting the divided value. , A / Do 223 are provided with registers R31 and R32 for storing the digital value obtained by A / D converting the voltage obtained at the node C.
【0044】ステップS2では、DC−DCコンバータ
回路上のノードAの電圧が、MPU22に備えられたA
/Di221によって検出される。その後、ステップS
3に進む。In step S2, the voltage of the node A on the DC-DC converter circuit is set to the voltage A supplied to the MPU 22.
/ Di221 detects. After that, step S
Go to 3.
【0045】ステップS3では、検出された電圧値がA
/D変換され、A/Di221に備えられたレジスタR
11、R12のうちのレジスタR12に記憶される。そ
の後、ステップS4に進む。In step S3, the detected voltage value is A
A / R converted register R provided in A / Di 221
It is stored in the register R12 of 11 and R12. Then, it progresses to step S4.
【0046】ステップS4およびステップS5では、D
C−DCコンバータ回路上のノードBの電圧がA/Dm
222で検出され、検出された電圧値が所定の抵抗値で
割られ、算出された電流値がA/D変換されてA/Dm
222に備えられたレジスタR21、R22のうちのレ
ジスタR22に記憶される。その後。ステップS6に進
む。In steps S4 and S5, D
The voltage of the node B on the C-DC converter circuit is A / Dm
At 222, the detected voltage value is divided by a predetermined resistance value, and the calculated current value is A / D converted to A / Dm.
It is stored in the register R22 of the registers R21 and R22 provided in the 222. afterwards. Go to step S6.
【0047】ステップS6およびステップS7でも、D
C−DCコンバータ回路上のノードCの電圧がA/Do
223で検出され、A/D変換された電圧値がA/Do
223に備えられたレジスタR31、R32のうちのレ
ジスタR32に記憶される。その後、ステップS8に進
み、3つのA/D変換回路それぞれに2つづつ備えられ
たレジスタ双方ともにデータが記憶されているか否かが
判定される。Also in step S6 and step S7, D
The voltage of the node C on the C-DC converter circuit is A / Do.
The voltage value detected in A.223 and A / D converted is A / Do.
It is stored in the register R32 of the registers R31 and R32 provided in the H.223. After that, the process proceeds to step S8, and it is determined whether or not data is stored in both of the two registers provided in each of the three A / D conversion circuits.
【0048】ステップS8において、双方ともに記憶さ
れてはいないと判定されると、ステップS9に進み、3
つのA/D変換回路それぞれに備えられたレジスタのシ
フトがそれぞれ行なわれ、例えば、A/Di221に備
えられたレジスタR11、R12のうちのレジスタR1
2にのみデータが記憶されている場合、このレジスタR
12に記憶されていたデータがレジスタR11にシフト
されることとなる。その後、ステップS12に進む。If it is determined in step S8 that neither of them has been stored, the process proceeds to step S9 and 3
The registers provided in each of the two A / D conversion circuits are respectively shifted, and for example, the register R1 of the registers R11 and R12 provided in the A / Di 221 is used.
If data is stored only in 2, this register R
The data stored in 12 will be shifted to the register R11. Then, it progresses to step S12.
【0049】一方、ステップS8において、双方ともに
記憶されていると判定されると、ステップS10に進
み、CPU224では、双方のレジスタに記憶されてい
るデータを基に、電圧変化、あるいは電流変化が算出さ
れ、ステップS11において、ROM226に記録され
ている基準値の読み出しが行なわれ、ステップS12に
おいて、電圧変化、あるいは電流変化と基準値との比較
が行なわれる。ステップS13では、CPU224から
比較結果を反映した指示がスイッチング制御回路115
に対して出される。その後、ステップS14に進む。On the other hand, when it is determined in step S8 that both are stored, the process proceeds to step S10, and the CPU 224 calculates the voltage change or the current change based on the data stored in both registers. Then, in step S11, the reference value recorded in the ROM 226 is read, and in step S12, the voltage change or current change is compared with the reference value. In step S13, the CPU 224 issues an instruction reflecting the comparison result to the switching control circuit 115.
Issued to. Then, it progresses to step S14.
【0050】ステップS14では、レジスタのシフトが
行なわれる。これにより、例えば、A/Di221に備
えられたレジスタR11には、レジスタR12に記憶さ
れていたデータが書きこまれる。その後、ステップS1
5に進む。In step S14, the registers are shifted. Thereby, for example, the data stored in the register R12 is written in the register R11 provided in the A / Di 221. Then, step S1
Go to 5.
【0051】ステップS15では、このDC−DCコン
バータ10の電源がオフされているか否かが判定され、
オフされていればこのプログラムを終了し、オフされて
いなければステップS2に戻る。In step S15, it is determined whether or not the DC-DC converter 10 is powered off.
If it is turned off, this program is terminated, and if it is not turned off, the process returns to step S2.
【0052】以上説明した本実施形態では、DC−DC
コンバータ回路上のノードの電圧変化あるいは電流変化
が、基準変化カーブ上を辿っているか否かを判定し、辿
っていない場合には、MPU22によるスイッチング素
子のオン、オフの制御が行なわれる。したがって、本実
施形態によれば、回路を保護しながら、一層の小型化を
図ることができる。In the present embodiment described above, DC-DC
It is determined whether or not the voltage change or the current change of the node on the converter circuit follows the reference change curve. If not, the MPU 22 controls the switching elements to be turned on and off. Therefore, according to the present embodiment, it is possible to further reduce the size while protecting the circuit.
【0053】次に、本発明のDC−DCコンバータの第
2実施形態について説明する。Next, a second embodiment of the DC-DC converter of the present invention will be described.
【0054】図9は、本発明のDC−DCコンバータの
第2実施形態の概要図である。FIG. 9 is a schematic diagram of a second embodiment of the DC-DC converter of the present invention.
【0055】図9には、降圧用のDC−DCコンバータ
50および電池電源2が示されている。尚、図9に示さ
れているもので図5に示されているものと同じ種類のも
のには、図5で付されている符号と同じ符号を付してい
る。FIG. 9 shows the step-down DC-DC converter 50 and the battery power source 2. It should be noted that those shown in FIG. 9 and of the same kind as those shown in FIG. 5 are given the same reference numerals as the reference numerals given in FIG.
【0056】図9に示すDC−DCコンバータ50は1
チップのLSIからなり、このDC−DCコンバータ5
0には、入力端子50a、50bおよび出力端子50
c、50dが備えられている。また、このDC−DCコ
ンバータ50には、N型MOSFET53aおよびダイ
オード53bからなる第1スイッチング部53、この第
1スイッチング部53と直列に接続されている抵抗57
も備えられている。また、DC−DCコンバータ50に
は、キャパシタ59も、直列に接続されている第1スイ
ッチング部13および抵抗57の両端にインダクタ51
を介して接続されている。ここで、入力端子50a、5
0bには、電池電源2のプラス側、マイナス側が接続さ
れており、この入力端子50a、50b間には、電池電
圧Viが印加されている。一方、出力端子50cがプラ
ス側、出力端子50dがマイナス側であり、出力端子5
0c、50d間には、電圧Voが出力される。The DC-DC converter 50 shown in FIG.
This DC-DC converter 5 consists of a chip LSI
0 has input terminals 50a and 50b and an output terminal 50.
c and 50d are provided. Further, the DC-DC converter 50 includes a first switching unit 53 including an N-type MOSFET 53a and a diode 53b, and a resistor 57 connected in series with the first switching unit 53.
Is also provided. Further, in the DC-DC converter 50, a capacitor 59 also has an inductor 51 on both ends of the first switching unit 13 and the resistor 57 which are connected in series.
Connected through. Here, the input terminals 50a, 5
The positive and negative sides of the battery power supply 2 are connected to 0b, and the battery voltage Vi is applied between the input terminals 50a and 50b. On the other hand, the output terminal 50c is on the positive side, the output terminal 50d is on the negative side, and the output terminal 5
The voltage Vo is output between 0c and 50d.
【0057】また、このDC−DCコンバータ50に
は、入力端子50aと第1スイッチング部53との間に
接続されている、P型MOSFET63aとダイオード
63bからなる第2スイッチング部63、および、第1
スイッチング部53および第2スイッチング部63が接
続されている同期整流DC/DCコンバータ54も備え
られている。図9に備えられているその他のものについ
ての説明は、図5における説明と重複するので省略す
る。尚、このDC−DCコンバータ50に備えられてい
るインダクタおよびキャパシタなども、スイッチング素
子の高周波化と、耐圧のための余裕分の削ぎ落としとに
より小型化されている。また、説明の便宜上、MPU2
2を拡大して図示したが、インダクタおよびキャパシタ
の小型化によるDC−DCコンバータの外寸の小型化に
比べ、このMPU22をDC−DCコンバータに付加す
ることの、DC−DCコンバータの外寸に対する影響は
僅かである。Further, in the DC-DC converter 50, the second switching section 63 including the P-type MOSFET 63a and the diode 63b, which is connected between the input terminal 50a and the first switching section 53, and the first
A synchronous rectification DC / DC converter 54 to which the switching unit 53 and the second switching unit 63 are connected is also provided. Descriptions of the other elements provided in FIG. 9 are omitted because they overlap with the description in FIG. The inductor, the capacitor, and the like provided in the DC-DC converter 50 are also downsized by increasing the frequency of the switching element and removing the margin for withstanding voltage. Further, for convenience of explanation, MPU2
Although FIG. 2 is illustrated in an enlarged manner, compared with the miniaturization of the outer size of the DC-DC converter by miniaturization of the inductor and the capacitor, the addition of the MPU22 to the DC-DC converter can reduce the outer size of the DC-DC converter. The impact is slight.
【0058】ここで、本実施形態のDC−DCコンバー
タ50における降圧作用について説明する。Here, the step-down action in the DC-DC converter 50 of this embodiment will be described.
【0059】DC−DCコンバータ50に備えられてい
る同期整流DC/DCコンバータ54では、MPU22
から入力されるパルス波形が‘H’のときは、P型MO
SFET63aがオフでN型MOSFET53aがオ
ン、また、MPU22から入力されるパルス波形が
‘L’のときは、P型MOSFET63aがオンでN型
MOSFET53aがオンになるような制御が行なわれ
る。P型MOSFET63aがオンでN型MOSFET
53aがオフの時は、電池電源2からP型MOSFET
63a、インダクタ51、キャパシタ59の経路で電流
が流れ、次に、P型MOSFET63aがオフでN型M
OSFET53aがオンの時は、インダクタ51、キャ
パシタ59、N型MOSFET53aの経路で電流が流
れ、出力端子50c、50d間に降圧された出力電圧V
o(Vo<Vi)が発生する。In the synchronous rectification DC / DC converter 54 provided in the DC-DC converter 50, the MPU 22
When the pulse waveform input from is “H”, P-type MO
When the SFET 63a is off and the n-type MOSFET 53a is on, and when the pulse waveform input from the MPU 22 is'L ', control is performed so that the p-type MOSFET 63a is on and the n-type MOSFET 53a is on. P-type MOSFET 63a is on and N-type MOSFET
When 53a is off, the battery power source 2 is connected to the P-type MOSFET.
63a, the inductor 51, and the capacitor 59, a current flows, and then the P-type MOSFET 63a is turned off and the N-type M
When the OSFET 53a is on, a current flows through the path of the inductor 51, the capacitor 59, and the N-type MOSFET 53a, and the output voltage V is reduced between the output terminals 50c and 50d.
o (Vo <Vi) occurs.
【0060】つまり、DC−DCコンバータ50では、
第1スイッチング部53がオンのときは、第2スイッチ
ング部63がオフ、また、第1スイッチング部53がオ
フのときは、第2スイッチング部63がオンするように
同期整流DC/DCコンバータ54が動作して入力電圧
の降圧が行なわれる。尚、第1スイッチング部53のオ
ン時間を徐々に長くしていくことで、降圧は緩やかに行
なわれる。That is, in the DC-DC converter 50,
When the first switching unit 53 is turned on, the second switching unit 63 is turned off, and when the first switching unit 53 is turned off, the synchronous rectification DC / DC converter 54 is turned on so that the second switching unit 63 is turned on. It operates to reduce the input voltage. By gradually increasing the ON time of the first switching unit 53, the voltage is gradually lowered.
【0061】以下、DC−DCコンバータ50の起動時
には狭く、時間の経過と共に既定の最大のパルス幅まで
徐々に広がるパルス波形(不図示)を、MPU22から
本実施形態のDC−DCコンバータ50の同期整流DC
/DCコンバータ54に基本スイッチング波形として入
力した場合について説明する。Hereinafter, a pulse waveform (not shown) which is narrow at the time of starting the DC-DC converter 50 and gradually widens to a predetermined maximum pulse width with the passage of time is synchronized from the MPU 22 to the DC-DC converter 50 of this embodiment. Rectified DC
A case where the basic switching waveform is input to the / DC converter 54 will be described.
【0062】DC−DCコンバータ50では、このスイ
ッチング波形の入力により、CPU224によって検出
される実際の電圧変化あるいは電流変化が、ROM22
6に記憶されている基準変化カーブ上を辿っているか否
かが判定される。実際の電流変化あるいは電圧変化が基
準変化カーブ上を辿っていなければ、例えば、本来であ
れば徐々に行なわれるはずのパルス幅の拡幅を一旦足踏
みさせたりする、といった指示がCPU224から同期
整流DC/DCコンバータ54に出される。In the DC-DC converter 50, when the switching waveform is input, the actual voltage change or current change detected by the CPU 224 is changed to the ROM 22.
It is determined whether or not the reference change curve stored in 6 is being followed. If the actual current change or voltage change does not follow the reference change curve, for example, the CPU 224 issues an instruction, for example, to temporarily step the pulse width expansion that would otherwise be gradually performed. It is output to the DC converter 54.
【0063】尚、本実施形態におけるMPU22の動作
については、第1実施形態と同じ説明となるため省略す
る。The operation of the MPU 22 in this embodiment is the same as that in the first embodiment, and will not be repeated.
【0064】以上説明した、本発明のDC−DCコンバ
ータの第2実施形態でも、DC−DCコンバータ回路上
のノードの電圧変化あるいは電流変化が基準変化カーブ
を辿っているか否かが判定され、辿っていない場合に
は、CPU224によるスイッチング素子のオン、オフ
の制御が行なわれる。Also in the second embodiment of the DC-DC converter of the present invention described above, it is judged whether the voltage change or the current change of the node on the DC-DC converter circuit follows the reference change curve, and the trace is made. If not, the CPU 224 controls the on / off of the switching element.
【0065】したがって、本発明の第2実施形態によっ
ても、回路を保護しながら、一層の小型化を図ることが
できる。Therefore, according to the second embodiment of the present invention, it is possible to further reduce the size while protecting the circuit.
【0066】尚、第1および第2実施形態では、DC電
力の供給源として電池電源を例に挙げて説明したが、こ
れに限らず、AC−DCコンバータからDC電力を供給
される場合であっても本発明の効果は否定されるもので
はない。In the first and second embodiments, the battery power source is described as an example of the DC power supply source, but the present invention is not limited to this, and the DC power is supplied from the AC-DC converter. However, the effect of the present invention cannot be denied.
【0067】[0067]
【発明の効果】以上説明したように、本発明のDC−D
Cコンバータによれば、回路を保護しながら、一層の小
型化を図ることができる。As described above, the DC-D of the present invention
According to the C converter, it is possible to further reduce the size while protecting the circuit.
【図1】従来のDC−DCコンバータの概要図である。FIG. 1 is a schematic diagram of a conventional DC-DC converter.
【図2】入力電圧が、上記ソフトスタート回路によっ
て、理想的な昇圧カーブ描きながら昇圧されている様子
を示す図である。FIG. 2 is a diagram showing how the input voltage is boosted by the soft start circuit while drawing an ideal boost curve.
【図3】電圧あるいは電流の急激な変化により、昇圧が
図2に示すような理想的な昇圧カーブとは異なる軌跡を
描いている様子を示す図である。FIG. 3 is a diagram showing a state in which boosting draws a locus different from an ideal boosting curve as shown in FIG. 2 due to a rapid change in voltage or current.
【図4】電圧あるいは電流の急激な変化により、昇圧が
図2に示すような理想的な昇圧カーブとは異なる軌跡を
描いている様子を示す図である。FIG. 4 is a diagram showing a state in which boosting draws a locus different from an ideal boosting curve as shown in FIG. 2 due to a rapid change in voltage or current.
【図5】本発明のDC−DCコンバータの第1実施形態
の概要図である。FIG. 5 is a schematic diagram of a first embodiment of a DC-DC converter of the present invention.
【図6】本実施形態のDC−DCコンバータのスイッチ
ング部に入力される基本スイッチング波形を示す図であ
る。FIG. 6 is a diagram showing a basic switching waveform input to the switching unit of the DC-DC converter of this embodiment.
【図7】本実施形態のDC−DCコンバータのROMに
記憶されている基準変化カーブを示す図である。FIG. 7 is a diagram showing a reference change curve stored in a ROM of the DC-DC converter of the present embodiment.
【図8】DC−DCコンバータに備えられているMPU
の動作フローチャートである。FIG. 8 is an MPU provided in a DC-DC converter.
3 is an operation flowchart of FIG.
【図9】本発明のDC−DCコンバータの第2実施形態
の概要図である。FIG. 9 is a schematic diagram of a second embodiment of a DC-DC converter of the present invention.
1、10、50 DC−DCコンバータ
1a、1b、10a、10b、50a、50b 入力端
子
1c、1d、10c、10d、50c、50d 出力端
子
2 電池電源
11、51、111 インダクタ
12、112、13b、113b ダイオード
13、113 スイッチング部
13a、113a N型MOSFET
14、20、21、55、56、57、114、120
抵抗
15 PWM(Pulse Width Modula
tion)制御回路
16 ソフトスタート回路
17 基準電源VREF
18 差動増幅器
19、59、119 キャパシタ
22 MPU
221 A/Di
222 A/Dm
223 A/Do
224 CPU
225 RAM
226 ROM
53 第1スイッチング部
53a N型MOSFET
53b、63b ダイオード
54 同期整流DC/DCコンバータ
63 第2スイッチング部
63a P型MOSFET1, 10, 50 DC-DC converters 1a, 1b, 10a, 10b, 50a, 50b Input terminals 1c, 1d, 10c, 10d, 50c, 50d Output terminals 2 Battery power supplies 11, 51, 111 Inductors 12, 112, 13b, 113b Diode 13,113 Switching part 13a, 113a N-type MOSFET 14, 20, 21, 55, 56, 57, 114, 120
Resistor 15 PWM (Pulse Width Module)
control circuit 16 soft start circuit 17 reference power supply VREF 18 differential amplifier 19, 59, 119 capacitor 22 MPU 221 A / Di 222 A / Dm 223 A / Do 224 CPU 225 RAM 226 ROM 53 first switching unit 53a N-type MOSFET 53b, 63b Diode 54 Synchronous rectification DC / DC converter 63 Second switching unit 63a P-type MOSFET
Claims (3)
グ素子をオン、オフすることにより、入力される直流電
圧を昇圧あるいは降圧して出力するDC−DCコンバー
タにおいて、 回路上の、前記DC−DCコンバータの動作により電圧
もしくは電流が変化する点の電圧変化あるいは電流変化
を検出する検出部と、 前記検出部により、検出される電圧変化あるいは電流変
化の基準となる基準変化カーブを記憶しておく記憶部
と、 前記検出部で検出された電圧変化あるいは電流変化が前
記基準変化カーブに沿った変化カーブを描くように前記
スイッチング素子のオン、オフを制御する制御部とを備
えたことを特徴とするDC−DCコンバータ。1. A DC-DC converter comprising a switching element, and turning on / off the switching element to step up or step down an input DC voltage and output the DC voltage. A detection unit that detects a voltage change or a current change at a point where a voltage or a current changes due to an operation; A DC-controlling unit for controlling ON / OFF of the switching element so that a voltage change or a current change detected by the detection unit draws a change curve along the reference change curve. DC converter.
タの入力の電圧変化を検出するものであることを特徴と
する請求項1記載のDC−DCコンバータ。2. The DC-DC converter according to claim 1, wherein the detection unit detects a voltage change of an input of the DC-DC converter.
タの出力の電圧変化を検出するものであることを特徴と
する請求項1記載のDC−DCコンバータ。3. The DC-DC converter according to claim 1, wherein the detection unit detects a voltage change in the output of the DC-DC converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001370120A JP2003174768A (en) | 2001-12-04 | 2001-12-04 | Dc-dc converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001370120A JP2003174768A (en) | 2001-12-04 | 2001-12-04 | Dc-dc converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003174768A true JP2003174768A (en) | 2003-06-20 |
Family
ID=19179392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001370120A Withdrawn JP2003174768A (en) | 2001-12-04 | 2001-12-04 | Dc-dc converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003174768A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004096937A (en) * | 2002-09-03 | 2004-03-25 | Yokogawa Electric Corp | Dc-dc converter |
JP2006339298A (en) * | 2005-05-31 | 2006-12-14 | Nec Display Solutions Ltd | Light emitting element driver |
US7285939B2 (en) | 2004-03-17 | 2007-10-23 | Denso Corporation | DC-DC converter for boosting input voltage at variable frequency |
JP2010104228A (en) * | 2008-10-24 | 2010-05-06 | Continental Automotive Gmbh | Device for compensating voltage difference in automobile |
-
2001
- 2001-12-04 JP JP2001370120A patent/JP2003174768A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004096937A (en) * | 2002-09-03 | 2004-03-25 | Yokogawa Electric Corp | Dc-dc converter |
US7285939B2 (en) | 2004-03-17 | 2007-10-23 | Denso Corporation | DC-DC converter for boosting input voltage at variable frequency |
JP2006339298A (en) * | 2005-05-31 | 2006-12-14 | Nec Display Solutions Ltd | Light emitting element driver |
JP2010104228A (en) * | 2008-10-24 | 2010-05-06 | Continental Automotive Gmbh | Device for compensating voltage difference in automobile |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9882485B2 (en) | Current metering for transitioning between operating modes in switching regulators | |
US8456868B2 (en) | Controller for a resonant switched-mode power converter | |
US10199928B1 (en) | Soft start of switched capacitor converters by reducing voltage provided by initial power switch | |
JP7032648B2 (en) | Semiconductor devices for power supply control, switching power supply devices, and their design methods | |
US7298124B2 (en) | PWM regulator with discontinuous mode and method therefor | |
KR100839885B1 (en) | Switching regulator and how to switch the output voltage of the switching regulator | |
US7787269B2 (en) | Switching power supply device | |
US20120033453A1 (en) | Controller for a Resonant Switched-Mode Power Converter | |
JP4481879B2 (en) | Switching power supply | |
JP2003061350A (en) | Switching power supply | |
JP6860118B2 (en) | Power factor improvement circuit and semiconductor device | |
WO2009139249A1 (en) | Current-mode control switching regulator and operations control method thereof | |
JP2007282354A (en) | Switching control circuit | |
CN108141131B (en) | Multi-phase converter | |
JP2000295841A (en) | Switching power supply | |
JP2888729B2 (en) | Output short circuit protection circuit | |
JP5038841B2 (en) | Switching power supply | |
JP5032447B2 (en) | Switching power supply | |
JP2003174768A (en) | Dc-dc converter | |
JP4416689B2 (en) | Switching regulator and switching regulator output voltage switching method | |
US11699956B2 (en) | Cycle-by-cycle reverse current limiting in ACF converters | |
JP2003274648A (en) | Switching power unit | |
JP2005137191A (en) | Control circuit for switch-mode power supply | |
JP2000116134A (en) | Power supply | |
JP2005237052A (en) | Step-up/down current regulator and step-up/down voltage regulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |