[go: up one dir, main page]

JP2003163357A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same

Info

Publication number
JP2003163357A
JP2003163357A JP2001359614A JP2001359614A JP2003163357A JP 2003163357 A JP2003163357 A JP 2003163357A JP 2001359614 A JP2001359614 A JP 2001359614A JP 2001359614 A JP2001359614 A JP 2001359614A JP 2003163357 A JP2003163357 A JP 2003163357A
Authority
JP
Japan
Prior art keywords
anode
semiconductor substrate
layer
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001359614A
Other languages
Japanese (ja)
Inventor
Tatsuya Naito
達也 内藤
Michio Nemoto
道生 根本
Masato Otsuki
正人 大月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2001359614A priority Critical patent/JP2003163357A/en
Publication of JP2003163357A publication Critical patent/JP2003163357A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】従来のMPSダイオードと比べて、逆回復電流
特性の改善を図ることができる半導体装置とその製造方
法を提供する。 【解決手段】n+ カソード層1となる高濃度基板上にエ
ピタキシャル成長でn層を形成し、このn層の表面層に
pアノード領域3を形成する。このpアノード領域3が
形成されないn領域がnドリフト領域2である。pアノ
ード領域3上とnドリフト層2上にアノード電極5を形
成する。このアノード電極5とpアノード領域3とはオ
ーミック接触しており、アノード電極5とnドリフト層
2とはショットキー接合6が形成される。nカソード層
1上にはカソード電極4が形成される。pアノード領域
3を、3×1012cm-2から3×1013cm-2 の低ド
ーズ量でイオン注入を行い、600℃以下の低温アニー
ルすることで、pアノード領域3からの正孔の注入を抑
制して、逆回復特性を改善する。
(57) Abstract: A semiconductor device capable of improving the reverse recovery current characteristic as compared with a conventional MPS diode and a method of manufacturing the same are provided. An n layer is formed by epitaxial growth on a high-concentration substrate to be an n + cathode layer, and a p anode region is formed on a surface layer of the n layer. The n region where the p anode region 3 is not formed is the n drift region 2. An anode electrode 5 is formed on the p anode region 3 and the n drift layer 2. The anode electrode 5 and the p anode region 3 are in ohmic contact, and a Schottky junction 6 is formed between the anode electrode 5 and the n drift layer 2. A cathode electrode 4 is formed on the n cathode layer 1. The p anode region 3 is ion-implanted at a low dose of 3 × 10 12 cm −2 to 3 × 10 13 cm −2 , and is annealed at a low temperature of 600 ° C. or less, so that holes from the p anode region 3 Improves reverse recovery characteristics by suppressing injection.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、電力用半導体整
流素子(以下、単にダイオードという)などの半導体装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device such as a power semiconductor rectifier (hereinafter, simply referred to as a diode).

【0002】[0002]

【従来の技術】ダイオードは様々な用途に利用されてい
るが、近年では高周波回路にも使われるようになり、逆
回復動作時間を短くすることが強く求められている。図
6は、従来ダイオードであるpinダイオードの要部断
面図である。n+ カソード層1となる高濃度基板上にエ
ピタキシャル成長でn層を形成し、このn層の表面層に
pアノード層3aを形成する。n+ カソード層1とpア
ノード層3aに挟まれたn層がnドリフト層2となる。
pアノード層3aは、7×1013cm -2のドーズ量で加
速電圧100keVでイオン注入を1回行い、1150
℃で90分の高温アニ−ル(高温熱処理)を行い形成す
る。n+ カソード層1上、pアノード層3a上にカソー
ド電極4、アノード電極5を形成する。
2. Description of the Related Art Diodes are used for various purposes.
However, in recent years it has come to be used in high frequency circuits, and
There is a strong demand for shortening the recovery operation time. Figure
6 is a disconnection of the main part of the conventional pin diode
It is a side view. n+On the high-concentration substrate that will become the cathode layer 1,
An n-layer is formed by epitaxial growth and the surface layer of this n-layer is formed.
The p anode layer 3a is formed. n+Cathode layer 1 and p
The n layer sandwiched between the node layers 3a becomes the n drift layer 2.
The p anode layer 3a is 7 × 1013cm -2The dose is
Ion implantation is performed once at a fast voltage of 100 keV and 1150
Formed by high temperature annealing (high temperature heat treatment) for 90 minutes at ℃
It n+On the cathode layer 1 and the p anode layer 3a
The cathode electrode 4 and the anode electrode 5 are formed.

【0003】このpinダイオードは、耐圧の確保は容
易であるが、正孔の注入効率を高めてオン電圧を低下さ
せるために、pアノード層3aは高濃度で形成される。
そのため、逆回復特性においては、逆回復電流Irrの
ピーク値Irpは高くなり、ハードリカバリーとなる。
また、pinダイオードは、逆回復電流と逆回復電圧の
積により、ダイオードに大きな電気的損失を生じる。こ
の逆回復損失を小さくし、さらにスイッチング速度を高
速化することが近年強く要求されている。
In this pin diode, it is easy to secure the breakdown voltage, but the p anode layer 3a is formed with a high concentration in order to increase the hole injection efficiency and lower the ON voltage.
Therefore, in the reverse recovery characteristic, the peak value Irp of the reverse recovery current Irr becomes high, and hard recovery occurs.
Further, the pin diode causes a large electrical loss in the diode due to the product of the reverse recovery current and the reverse recovery voltage. In recent years, there has been a strong demand for reducing the reverse recovery loss and further increasing the switching speed.

【0004】現在、ダイオードの逆回復特性を改善する
ために、重金属拡散や電子線照射などを用いた少数キャ
リアのライフタイム制御が広く用いられている。すなわ
ち、ライフタイムを小さくすることで、定常状態におけ
るキャリア濃度を減少させ逆回復中に空間電荷領域の広
がりで掃き出されるキャリア濃度を減少させ、逆回復時
間や逆回復電流および逆回復電荷を小さくして、逆回復
損失を低減させることができる。
At present, minority carrier lifetime control using heavy metal diffusion, electron beam irradiation or the like is widely used in order to improve the reverse recovery characteristics of a diode. That is, by reducing the lifetime, the carrier concentration in the steady state is reduced and the carrier concentration swept out by the expansion of the space charge region during reverse recovery is reduced, and the reverse recovery time, reverse recovery current and reverse recovery charge are reduced. Then, the reverse recovery loss can be reduced.

【0005】また、逆回復電流をソフトリカバリー化す
る手段としては、アノードからの少数キャリアの注入効
率を抑制する構造がある。その代表的な構造としては、
ショットキー接合とpn接合を併設したMPS(Mer
ged pin/Schottky)ダイオードやpア
ノード層の濃度を低くし、厚みを薄くしたSFD(So
ft and Fast Recovery Diod
e)などが挙げられる。
Further, as a means for softening the reverse recovery current, there is a structure for suppressing the injection efficiency of minority carriers from the anode. As its typical structure,
MPS with a Schottky junction and a pn junction (Mer
Ged pin / Schottky) SFD (So
ft and Fast Recovery Period
e) and the like.

【0006】図7は、従来型のMPSダイオードの要部
断面図である。n+ カソード層1となる高濃度基板上に
エピタキシャル成長でn層を形成し、このn層の表面層
にpアノード領域3bを形成する。このpアノード領域
3bが形成されないn領域がnドリフト領域2である。
pアノード領域3b上とnドリフト層2上にアノード電
極5を形成する。このアノード電極5とpアノード領域
3bとはオーミック接触しており、アノード電極5とn
ドリフト層2とはショットキー接合6が形成される。n
カソード層1上にはカソード電極4が形成される。
FIG. 7 is a sectional view of a main part of a conventional MPS diode. An n layer is formed by epitaxial growth on a high-concentration substrate to be the n + cathode layer 1, and a p anode region 3b is formed in the surface layer of this n layer. The n region where the p anode region 3b is not formed is the n drift region 2.
An anode electrode 5 is formed on the p anode region 3b and the n drift layer 2. The anode electrode 5 and the p anode region 3b are in ohmic contact with each other, and the anode electrode 5 and n
A Schottky junction 6 is formed with the drift layer 2. n
A cathode electrode 4 is formed on the cathode layer 1.

【0007】pアノード領域3bは、7×1013cm-2
のドーズ量で加速電圧100keVでイオン注入を1回
行い、1150℃で90分の高温アニ−ル(高温熱処
理)を行い形成する。このMPSダイオードは、pin
ダイオードに比べて、逆バイアス時にショットキー界面
での電界集中があるために、逆漏れ電流は2倍程度大き
い。しかし、逆回復特性は、ショットキー接合からの正
孔の注入がなく、pinダイオードと比べ、pアノード
領域3bの面積はショットキー接合面積分小さくなるた
めに、pアノード領域3bからnドリフト層2へ注入さ
れる少数キャリアである正孔の濃度が抑制されるため
に、pinダイオードに比べて、逆回復電流Irr、逆
回復損失Errを低減して、ソフトリカバリー化を図る
ことができる。
The p anode region 3b has a size of 7 × 10 13 cm -2.
Ion implantation is performed once at an accelerating voltage of 100 keV with a dose amount of, and a high temperature annealing (high temperature heat treatment) is performed at 1150 ° C. for 90 minutes to form a film. This MPS diode is a pin
The reverse leakage current is about twice as large as that of the diode because of the electric field concentration at the Schottky interface during reverse bias. However, the reverse recovery characteristics are such that holes are not injected from the Schottky junction, and the area of the p anode region 3b is smaller by the Schottky junction area than that of the pin diode. Since the concentration of holes, which are minority carriers injected into the device, is suppressed, the reverse recovery current Irr and the reverse recovery loss Err can be reduced as compared with the pin diode, and soft recovery can be achieved.

【0008】[0008]

【発明が解決しようとする課題】しかし、図6にあるよ
うに、pアノード領域3bの接合深さをXjとすると
0.75Xj2程度、横方向に拡散する。従って、pア
ノード領域3bは、縦方向拡散領域7aと横方向拡散領
域8aの和となる。接合深さXj2を大きくすると、横
方向拡散領域8a(0.75Xj2)が増加し、正孔の
注入が増加する。従って、逆回復電流Irrが増大し、
逆回復損失Errが増大し、ハードリカバリー化する。
つまり、逆回復特性(前記の3つの特性)が悪化する。
However, as shown in FIG. 6, when the junction depth of the p anode region 3b is Xj, it diffuses in the lateral direction by about 0.75Xj2. Therefore, the p anode region 3b is the sum of the vertical diffusion region 7a and the horizontal diffusion region 8a. When the junction depth Xj2 is increased, the lateral diffusion region 8a (0.75Xj2) is increased and the injection of holes is increased. Therefore, the reverse recovery current Irr increases,
Reverse recovery loss Err increases and hard recovery is achieved.
That is, the reverse recovery characteristics (the above three characteristics) are deteriorated.

【0009】この発明の目的は、前記の課題を解決し
て、従来のMPSダイオードと比べて、逆回復電流の低
減、逆回復損失の低減および一層のソフトリカバリー化
を図ることができる半導体装置とその製造方法を提供す
ることにある。
An object of the present invention is to solve the above problems and to provide a semiconductor device capable of achieving a reduction in reverse recovery current, a reduction in reverse recovery loss and further soft recovery as compared with a conventional MPS diode. It is to provide the manufacturing method.

【0010】[0010]

【課題を解決するための手段】前記の目的を達成するた
めに、第1導電型の半導体基板と、該半導体基板の一方
の表面層に選択的に複数個形成された第2導電型のアノ
ード領域と、前記半導体基板の一方側の表面とアノード
領域表面とに形成したアノード電極と、他方の表面に形
成された第1導電型のカソード層と、該カソード層表面
に形成されたカソード電極とを具備し、前記アノード領
域に挟まれた前記半導体基板と、前記アノード電極との
接合面がショットキー接合となり、前記アノード領域と
前記アノード電極との接合面がオーミック接合となる半
導体装置において、前記アノード領域を、3×1012
-2以上で、3×1013cm-2以下のドーズ量で形成す
る構成とする。
To achieve the above object, a semiconductor substrate of a first conductivity type and a second conductivity type anode selectively formed on one surface layer of the semiconductor substrate. A region, an anode electrode formed on one surface of the semiconductor substrate and an anode region surface, a first conductivity type cathode layer formed on the other surface, and a cathode electrode formed on the cathode layer surface. In the semiconductor device, comprising: a semiconductor substrate sandwiched between the anode regions and a junction surface between the anode electrode and the anode electrode is a Schottky junction, and a junction surface between the anode region and the anode electrode is an ohmic junction, Anode area is 3 × 10 12 c
It is configured to be formed at a dose amount of m −2 or more and 3 × 10 13 cm −2 or less.

【0011】また、第1導電型の第1半導体基材と、該
第1半導体基材表面に、該第1半導体基材より濃度が低
いエピタキシャル成長させた第1導電型の第2半導体基
材と、該第2半導体基材の一方の表面層に選択的に複数
個形成された第2導電型のアノード領域と、前記第1半
導体基材の一方側の表面とアノード領域表面とに形成し
たアノード電極と、前記第1半導体基材の表面に形成さ
れた第1導電型のカソード層と、該カソード層表面に形
成されたカソード電極とを具備し、前記アノード領域に
挟まれた前記半導体基板と、前記アノード電極との接合
面がショットキー接合となり、前記アノード領域と前記
アノード電極との接合面がオーミック接合となる半導体
装置において、前記アノード領域を、3×1012cm-2
以上で、3×1013cm-2以下のドーズ量で形成する構
成とする。
Further, a first semiconductor substrate of the first conductivity type, and a second semiconductor substrate of the first conductivity type epitaxially grown on the surface of the first semiconductor substrate with a concentration lower than that of the first semiconductor substrate. A second conductive type anode region selectively formed on one surface layer of the second semiconductor substrate, and an anode formed on one surface of the first semiconductor substrate and the anode region surface. The semiconductor substrate, which includes an electrode, a cathode layer of the first conductivity type formed on the surface of the first semiconductor substrate, and a cathode electrode formed on the surface of the cathode layer, and which is sandwiched between the anode regions. In a semiconductor device in which the junction surface with the anode electrode is a Schottky junction and the junction surface between the anode region and the anode electrode is an ohmic junction, the anode region is 3 × 10 12 cm -2.
With the above, the structure is formed with a dose amount of 3 × 10 13 cm −2 or less.

【0012】また、第1導電型の半導体基板と、該半導
体基板の一方の表面層に互いに表面層で重なり合い該重
なり合う部分の最高濃度が前記半導体基板の濃度の1倍
以上で10倍以下であるように形成された第2導電型の
アノード層と、該アノード層表面に形成したアノード電
極と、他方の表面に形成された第1導電型のカソード層
と、該カソード層表面に形成されたカソード電極とを具
備する半導体装置において、前記アノード領域が、3×
1012cm-2以上で、3×1013cm-2以下のドーズ量
で形成される構成とする。
The maximum concentration of the semiconductor substrate of the first conductivity type and one of the surface layers of the semiconductor substrate, which overlap each other in the surface layer, is 1 to 10 times the concentration of the semiconductor substrate. Second conductivity type anode layer thus formed, an anode electrode formed on the surface of the anode layer, a first conductivity type cathode layer formed on the other surface, and a cathode formed on the surface of the cathode layer In a semiconductor device including an electrode, the anode region is 3 ×
The dose is set to 10 12 cm -2 or more and 3 × 10 13 cm -2 or less.

【0013】また、第1導電型の半導体基板と、該半導
体基板の一方の表面層に選択的に複数個形成された第2
導電型のアノード領域と、前記半導体基板の一方側の表
面とアノード領域表面とに形成したアノード電極と、他
方の表面面に形成された第1導電型のカソード層と、該
カソード層表面に形成されたカソード電極とを具備し、
前記アノード領域に挟まれた前記半導体基板と、前記ア
ノード電極との接合面がショットキー接合となり、前記
アノード領域と前記アノード電極との接合面がオーミッ
ク接合となる半導体装置の製造方法において、前記アノ
ード領域の製造工程が、3×1012cm-2以上で、3×
1013cm-2以下のドーズ量のイオン注入する工程と、
600℃以下の温度で低温熱処理する工程を含む工程と
する。
Further, a semiconductor substrate of the first conductivity type and a plurality of second semiconductor layers selectively formed on one surface layer of the semiconductor substrate.
A conductive type anode region, an anode electrode formed on one surface of the semiconductor substrate and the surface of the anode region, a first conductive type cathode layer formed on the other surface, and formed on the cathode layer surface. And a cathode electrode
In the method for manufacturing a semiconductor device, the junction surface between the semiconductor substrate sandwiched in the anode region and the anode electrode is a Schottky junction, and the junction surface between the anode region and the anode electrode is an ohmic junction. Area manufacturing process is 3 × 10 12 cm -2 or more, 3 ×
A step of implanting ions with a dose amount of 10 13 cm -2 or less;
The process includes a process of performing low temperature heat treatment at a temperature of 600 ° C. or lower.

【0014】また、第1導電型の第1半導体基材と、該
第1半導体基材表面に、該第1半導体基材より濃度が低
いエピタキシャル成長させた第1導電型の第2半導体基
材と、該第2半導体基材の一方の表面層に選択的に複数
個形成された第2導電型のアノード領域と、前記第1半
導体基材の一方側の表面とアノード領域表面とに形成し
たアノード電極と、前記第1半導体基材の表面に形成さ
れた第1導電型のカソード層と、該カソード層表面に形
成されたカソード電極とを具備し、前記アノード領域に
挟まれた前記半導体基板と、前記アノード電極との接合
面がショットキー接合となり、前記アノード領域と前記
アノード電極との接合面がオーミック接合となる半導体
装置の製造方法において、前記アノード領域の製造工程
が、3×1012cm-2以上で、3×1013cm-2以下の
ドーズ量のイオン注入する工程と、600℃以下の温度
で低温熱処理する工程を含む工程とする。
Further, a first semiconductor substrate of the first conductivity type, and a second semiconductor substrate of the first conductivity type epitaxially grown on the surface of the first semiconductor substrate in a concentration lower than that of the first semiconductor substrate. A second conductive type anode region selectively formed on one surface layer of the second semiconductor substrate, and an anode formed on one surface of the first semiconductor substrate and the anode region surface. The semiconductor substrate, which includes an electrode, a cathode layer of the first conductivity type formed on the surface of the first semiconductor substrate, and a cathode electrode formed on the surface of the cathode layer, and which is sandwiched between the anode regions. bonding surface between the anode electrode is a Schottky junction, in the manufacturing method of the junction surface between the anode electrode and the anode region is a semiconductor device comprising an ohmic junction, the manufacturing process of the anode region, 3 × 10 12 c In -2, a step of ion implantation 3 × 10 13 cm -2 or less of the dose, the process comprising the step of low-temperature heat treatment at 600 ° C. or lower.

【0015】また、第1導電型の半導体基板と、該半導
体基板の一方の表面層に互いに表面層で重なり合い該重
なり合う部分の最高濃度が前記半導体基板の濃度の1倍
以上で10倍以下であるように形成された第2導電型の
アノード層と、該アノード層表面に形成したアノード電
極と、他方の表面に形成された第1導電型のカソード層
と、該カソード層表面に形成されたカソード電極とを具
備する半導体装置の製造方法において、前記アノード領
域を、3×1012cm-2以上で、3×1013cm-2以下
のドーズ量のイオン注入する工程と、600℃以下の温
度で低温熱処理する工程で形成する。
The maximum concentration of the semiconductor substrate of the first conductivity type and one of the surface layers of the semiconductor substrate, which overlap each other in the surface layer, is 1 to 10 times the concentration of the semiconductor substrate. Thus formed second conductive type anode layer, an anode electrode formed on the surface of the anode layer, a first conductive type cathode layer formed on the other surface, and a cathode formed on the surface of the cathode layer In a method of manufacturing a semiconductor device including an electrode, a step of implanting ions in the anode region with a dose amount of 3 × 10 12 cm -2 or more and 3 × 10 13 cm -2 or less, and a temperature of 600 ° C. or less. It is formed in a process of heat treatment at low temperature.

【0016】[0016]

【発明の実施の形態】以下の説明で、第1導電型をn
型、第2導電型をp型とする。勿論、逆であっても構わ
ない。また、図6と共通部分には同一の符号が付されて
いる。図1は、この発明の一実施例のMPSダイオード
の要部断面図である。図6に示す従来のMPSダイオー
ドとの違いは、pアノード領域3の濃度が低いというこ
とと、接合深さが浅く、従って、横方向拡散領域8が小
さいということである。縦方向拡散領域7の表面での面
積は従来構造と同じである(イオン注入マスクを同一に
したため)。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description, the first conductivity type is n.
And the second conductivity type is p-type. Of course, the reverse is also possible. The same parts as those in FIG. 6 are designated by the same reference numerals. FIG. 1 is a sectional view of an essential part of an MPS diode according to an embodiment of the present invention. The difference from the conventional MPS diode shown in FIG. 6 is that the concentration of the p anode region 3 is low and the junction depth is shallow, and therefore the lateral diffusion region 8 is small. The area of the surface of the vertical diffusion region 7 is the same as that of the conventional structure (because the same ion implantation mask is used).

【0017】このMPSダイオードは、従来のMPSダ
イオードと基本構造は同じである。n+ カソード層1と
なる高濃度基板上にエピタキシャル成長でn層を形成
し、このn層の表面層にpアノード領域3を形成する。
このpアノード領域3が形成されないn領域がnドリフ
ト領域2である。pアノード領域3上とnドリフト層2
上にアノード電極5を形成する。このアノード電極5と
pアノード領域3とはオーミック接触しており、アノー
ド電極5とnドリフト層2とはショットキー接合6が形
成される。nカソード層1上にはカソード電極4が形成
される。尚、前記のnカソード層1は、nドリフト層2
となるn型半導体基板の一方の表面層に拡散で形成して
も構わない。
This MPS diode has the same basic structure as the conventional MPS diode. An n layer is formed by epitaxial growth on a high-concentration substrate serving as the n + cathode layer 1, and a p anode region 3 is formed in the surface layer of this n layer.
The n region where the p anode region 3 is not formed is the n drift region 2. On the p anode region 3 and the n drift layer 2
The anode electrode 5 is formed on top. The anode electrode 5 and the p anode region 3 are in ohmic contact with each other, and a Schottky junction 6 is formed between the anode electrode 5 and the n drift layer 2. A cathode electrode 4 is formed on the n cathode layer 1. The n cathode layer 1 is the n drift layer 2
It may be formed by diffusion on one surface layer of the n-type semiconductor substrate.

【0018】pアノード領域3は、1×1013cm-2
ドーズ量で加速電圧200keVでイオン注入を1回行
い、550℃/60分で低温アニール(低温熱処理)を
行うことで形成する。活性化のためにレーザーアニール
を行うと効果的である。前記のドーズ量が、3×1013
cm-2を超えると、正孔の注入効率が従来のMPSダイ
オード並に大きくなり、そのため、従来のMPSダイオ
ード並の逆回復特性となり、その結果、後述する図3に
示すdv/dt(逆回復電流と回路インダクタンスで発
生する)が急激に増大する。一方、3×1012cm-2
満にするとpアノード領域3の濃度が低すぎて、pアノ
ード領3域内の空乏層が伸び易くなり、後述する図4に
示すように耐圧が急激に低下する。そのため、ドーズ量
は3×1012cm-2以上で、3×1013cm-2以下がよ
い。さらに好ましくは、7×1012cm-2以上で、2×
1013cm-2のドーズ量がよい。
The p anode region 3 is formed by performing ion implantation once at an acceleration voltage of 200 keV with a dose amount of 1 × 10 13 cm -2 and performing low temperature annealing (low temperature heat treatment) at 550 ° C./60 minutes. It is effective to perform laser annealing for activation. The dose amount is 3 × 10 13
When it exceeds cm −2 , the hole injection efficiency becomes as large as that of the conventional MPS diode, and therefore, the reverse recovery characteristic becomes the same as that of the conventional MPS diode, and as a result, dv / dt (reverse recovery shown in FIG. (Generated by current and circuit inductance) increases rapidly. On the other hand, if it is less than 3 × 10 12 cm −2 , the concentration of the p-anode region 3 is too low, and the depletion layer in the p-anode region 3 is likely to expand, and the breakdown voltage sharply decreases as shown in FIG. 4 described later. . Therefore, the dose amount is preferably 3 × 10 12 cm −2 or more and 3 × 10 13 cm −2 or less. More preferably, 7 × 10 12 cm −2 or more and 2 ×
A dose of 10 13 cm -2 is good.

【0019】また、前記のアニール温度が600℃を超
えると横方向拡散領域8が増大し、正孔の注入効率が増
大して、逆回復特性の改善ができない。また、350℃
未満とすると接合深さXj1が浅くなり、A部の曲率半
径が大きくなる。そうすると、逆バイアス時のA部での
電界強度が増大し、耐圧が低下する。従って、アニール
温度は350℃以上で、600℃以下がよい。好ましく
は、420℃以上で、550℃以下がよい。
If the annealing temperature exceeds 600 ° C., the lateral diffusion region 8 increases and the hole injection efficiency increases, so that the reverse recovery characteristic cannot be improved. Also, 350 ℃
When it is less than the value, the junction depth Xj1 becomes shallow and the radius of curvature of the A portion becomes large. Then, the electric field strength at the portion A at the time of reverse bias increases, and the breakdown voltage decreases. Therefore, the annealing temperature is preferably 350 ° C. or higher and 600 ° C. or lower. The temperature is preferably 420 ° C. or higher and 550 ° C. or lower.

【0020】前記のように、従来のMPSダイオードよ
り低い所定のドーズ量で、所定の温度の低温アニールす
ることで、従来型のMPSダイオードと比べて、逆回復
電流、逆回復損失、逆回復波形(ハードリカバリーかソ
フトリカバリー)などの逆回復特性の改善を図ることが
できる。図2は、従来型のMPSダイオードと本発明の
MPSダイオードの逆回復波形図である。本発明のMP
Sダイオード(発明品)は、従来型のMPSダイオード
(従来品)に比べて、pアノード層3の濃度が極めて低
いために、逆回復電流Irrのピーク値Irpは大幅に
低減する。さらに、正孔の注入が低いため、順電流を通
電して状態で、カソード側にキャリアが多い分布とな
り、ソフトリカバリーな波形となる。
As described above, by performing low-temperature annealing at a predetermined temperature with a predetermined dose amount lower than that of the conventional MPS diode, the reverse recovery current, the reverse recovery loss, and the reverse recovery waveform are increased as compared with the conventional MPS diode. It is possible to improve reverse recovery characteristics such as (hard recovery or soft recovery). FIG. 2 is a reverse recovery waveform diagram of the conventional MPS diode and the MPS diode of the present invention. MP of the present invention
Since the S diode (invention product) has an extremely low concentration of the p anode layer 3 as compared with the conventional MPS diode (conventional product), the peak value Irp of the reverse recovery current Irr is significantly reduced. Further, since the injection of holes is low, a distribution with a large number of carriers is formed on the cathode side when a forward current is applied, resulting in a soft recovery waveform.

【0021】本発明を用いることで、従来のMPSダイ
オードではソフトリカバリー化が困難とされる、数十μ
mの薄いドリフト層を有する600V程度の高耐圧のM
PSダイオードのソフトリカバリー化を図ることが可能
となる。つまり、数十μmと薄いドリフト層を有する6
00V程度以上の高耐圧のMPSダイオードを、逆回復
過程で、電圧・電流波形が発振せず、また損失の少ない
ダイオードとすることができる。
By using the present invention, it is difficult to realize soft recovery with the conventional MPS diode.
M with a high breakdown voltage of about 600V having a thin drift layer of m
It is possible to achieve soft recovery of the PS diode. That is, 6 having a drift layer as thin as several tens of μm
A high breakdown voltage MPS diode of about 00 V or higher can be used as a diode in which the voltage / current waveform does not oscillate in the reverse recovery process and the loss is small.

【0022】また、pアノード領域3の横方向拡散領域
8を小さくできることで、セルピッチ(pアノード領域
3の繰り返し間隔(周期))を小さくしたときでも、隣
接するpアノード領域3の横方向拡散領域8同士が接す
ることなく設計することができ、pアノード領域3とシ
ョットキー接合6のパターンの微細化が可能となる。パ
ターンを微細化することで、ショットキー接合6直下付
近の通電領域が広がり、オン電圧を低下させることがで
きる。
Further, since the lateral diffusion regions 8 of the p anode regions 3 can be made small, the lateral diffusion regions of the adjacent p anode regions 3 can be made even when the cell pitch (the repeating interval (cycle) of the p anode regions 3) is made small. 8 can be designed without contacting each other, and the pattern of the p anode region 3 and the Schottky junction 6 can be miniaturized. By making the pattern finer, the current-carrying region in the vicinity of immediately below the Schottky junction 6 is expanded, and the on-voltage can be lowered.

【0023】図5は、本発明の他の実施例を示す要部断
面図である。これは、特願2000−311442号公
報に記載された構造であり、この構造でも上記の実施例
と同様の効果を得ることができる。
FIG. 5 is a cross-sectional view of an essential part showing another embodiment of the present invention. This is the structure described in Japanese Patent Application No. 2000-311442, and even with this structure, the same effect as that of the above embodiment can be obtained.

【0024】[0024]

【発明の効果】この発明において、MPSダイオードの
pアノード領域を、従来品より低ドーズ量のイオン注入
と、低温アニールにより形成することで、従来品より、
逆回復電流と逆回復損失のの低減を図り、一層のソフト
リカバリー化を図ることができる。
According to the present invention, the p anode region of the MPS diode is formed by ion implantation with a dose lower than that of the conventional product and low-temperature annealing.
The reverse recovery current and the reverse recovery loss can be reduced, and further soft recovery can be achieved.

【0025】その結果、高速・低損失化とソフトリカバ
リー化の間のドレードオフを改善することができる。
As a result, it is possible to improve the drapoff between the high speed / low loss and the soft recovery.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例のMPSダイオードの要部
断面図
FIG. 1 is a sectional view of an essential part of an MPS diode according to an embodiment of the present invention.

【図2】従来型のMPSダイオードと本発明のMPSダ
イオードの逆回復波形図
FIG. 2 is a reverse recovery waveform diagram of a conventional MPS diode and the MPS diode of the present invention.

【図3】ドーズ量とdv/dtの関係を示す図FIG. 3 is a diagram showing a relationship between a dose amount and dv / dt.

【図4】ドーズ量と耐圧の関係を示す図FIG. 4 is a diagram showing a relationship between a dose amount and a breakdown voltage.

【図5】本発明の他の実施例を示す要部断面図FIG. 5 is a cross-sectional view of essential parts showing another embodiment of the present invention.

【図6】従来ダイオードであるpinダイオードの要部
断面図
FIG. 6 is a cross-sectional view of a main part of a pin diode which is a conventional diode

【図7】従来型のMPSダイオードの要部断面図FIG. 7 is a sectional view of a main part of a conventional MPS diode.

【符号の説明】[Explanation of symbols]

1 n+ カソード層 2 nドリフト層 3、3b pアノード領域 3a pアノード層 4 カソード電極 5 アノード電極 6、6a ショットキ接合 7、7a 縦方向拡散領域 8、8a 横方向拡散領域 Xj1、Xj2 接合深さ1 n + Cathode layer 2 n Drift layer 3, 3b p Anode region 3a p Anode layer 4 Cathode electrode 5 Anode electrode 6, 6a Schottky junction 7, 7a Vertical diffusion region 8, 8a Horizontal diffusion region Xj1, Xj2 Junction depth

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大月 正人 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 Fターム(参考) 4M104 CC01 DD26 DD78 DD81 GG03 HH14 HH20    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Masato Otsuki             1-1 Tanabe Nitta, Kawasaki-ku, Kawasaki-shi, Kanagawa             Within Fuji Electric Co., Ltd. F-term (reference) 4M104 CC01 DD26 DD78 DD81 GG03                       HH14 HH20

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】第1導電型の半導体基板と、該半導体基板
の一方の表面層に選択的に複数個形成された第2導電型
のアノード領域と、前記半導体基板の一方側の表面とア
ノード領域表面とに形成したアノード電極と、他方の表
面に形成された第1導電型のカソード層と、該カソード
層表面に形成されたカソード電極とを具備し、前記アノ
ード領域に挟まれた前記半導体基板と、前記アノード電
極との接合面がショットキー接合となり、前記アノード
領域と前記アノード電極のと接合面がオーミック接合と
なる半導体装置において、 前記アノード領域が、3×1012cm-2以上で、3×1
13cm-2以下のドーズ量で形成されることを特徴とす
る半導体装置。
1. A semiconductor substrate of a first conductivity type, an anode region of a second conductivity type selectively formed in a plurality of surface layers on one surface of the semiconductor substrate, and a surface and an anode on one side of the semiconductor substrate. The semiconductor sandwiched between the anode region, the anode electrode formed on the surface of the region, the cathode layer of the first conductivity type formed on the other surface, and the cathode electrode formed on the surface of the cathode layer. In a semiconductor device in which the junction surface between the substrate and the anode electrode is a Schottky junction, and the junction surface between the anode region and the anode electrode is an ohmic junction, the anode region is 3 × 10 12 cm −2 or more. 3 x 1
A semiconductor device, which is formed with a dose amount of 0 13 cm -2 or less.
【請求項2】第1導電型の第1半導体基材と、該第1半
導体基材表面に、該第1半導体基材より濃度が低いエピ
タキシャル成長させた第1導電型の第2半導体基材と、
該第2半導体基材の一方の表面層に選択的に複数個形成
された第2導電型のアノード領域と、前記第1半導体基
材の一方側の表面とアノード領域表面とに形成したアノ
ード電極と、前記第1半導体基材の表面に形成された第
1導電型のカソード層と、該カソード層表面に形成され
たカソード電極とを具備し、前記アノード領域に挟まれ
た前記半導体基板と、前記アノード電極との接合面がシ
ョットキー接合となり、前記アノード領域と前記アノー
ド電極との接合面がオーミック接合となる半導体装置に
おいて、 前記アノード領域が、3×1012cm-2以上で、3×1
13cm-2以下のドーズ量で形成されることを特徴とす
る半導体装置。
2. A first semiconductor substrate of the first conductivity type, and a second semiconductor substrate of the first conductivity type epitaxially grown on the surface of the first semiconductor substrate in a concentration lower than that of the first semiconductor substrate. ,
A plurality of second conductivity type anode regions selectively formed on one surface layer of the second semiconductor substrate, and an anode electrode formed on one surface of the first semiconductor substrate and the anode region surface. A semiconductor substrate sandwiched between the anode region and a cathode layer of the first conductivity type formed on the surface of the first semiconductor substrate, and a cathode electrode formed on the surface of the cathode layer; In a semiconductor device in which the junction surface with the anode electrode is a Schottky junction and the junction surface between the anode region and the anode electrode is an ohmic junction, the anode region is 3 × 10 12 cm −2 or more and 3 × 1
A semiconductor device, which is formed with a dose amount of 0 13 cm -2 or less.
【請求項3】第1導電型の半導体基板と、該半導体基板
の一方の表面層に互いに表面層で重なり合い該重なり合
う部分の最高濃度が前記半導体基板の濃度の1倍以上で
10倍以下であるように形成された第2導電型のアノー
ド層と、該アノード層表面に形成したアノード電極と、
他方の表面に形成された第1導電型のカソード層と、該
カソード層表面に形成されたカソード電極とを具備する
半導体装置において、 前記アノード領域が、3×1012cm-2以上で、3×1
13cm-2以下のドーズ量で形成されることを特徴とす
る半導体装置。
3. The maximum concentration of the first conductivity type semiconductor substrate and one of the surface layers of the semiconductor substrate, which overlap each other in the surface layer, is not less than 1 times and not more than 10 times the concentration of the semiconductor substrate. A second conductivity type anode layer formed as described above, and an anode electrode formed on the surface of the anode layer,
In a semiconductor device comprising a cathode layer of the first conductivity type formed on the other surface and a cathode electrode formed on the surface of the cathode layer, the anode region is 3 × 10 12 cm −2 or more and 3 × 1
A semiconductor device, which is formed with a dose amount of 0 13 cm -2 or less.
【請求項4】第1導電型の半導体基板と、該半導体基板
の一方の表面層に選択的に複数個形成された第2導電型
のアノード領域と、前記半導体基板の一方側の表面とア
ノード領域表面とに形成したアノード電極と、他方の表
面面に形成された第1導電型のカソード層と、該カソー
ド層表面に形成されたカソード電極とを具備し、前記ア
ノード領域に挟まれた前記半導体基板と、前記アノード
電極との接合面がショットキー接合となり、前記アノー
ド領域と前記アノード電極との接合面がオーミック接合
となる半導体装置の製造方法において、 前記アノード領域を、3×1012cm-2以上で、3×1
13cm-2以下のドーズ量のイオン注入する工程と、6
00℃以下の温度で低温熱処理する工程で形成すること
を特徴とする半導体装置の製造方法。
4. A semiconductor substrate of a first conductivity type, a second conductivity type anode region selectively formed in one surface layer of the semiconductor substrate, a surface of one side of the semiconductor substrate and an anode. An anode electrode formed on the surface of the region, a cathode layer of the first conductivity type formed on the other surface of the region, and a cathode electrode formed on the surface of the cathode layer, and sandwiched between the anode regions. In the method of manufacturing a semiconductor device, wherein the junction surface between the semiconductor substrate and the anode electrode is a Schottky junction, and the junction surface between the anode region and the anode electrode is an ohmic junction, the anode region is 3 × 10 12 cm 2. -2 or more, 3 x 1
A step of implanting ions with a dose amount of 0 13 cm -2 or less;
A method of manufacturing a semiconductor device, which is characterized in that it is formed in a step of performing a low temperature heat treatment at a temperature of 00 ° C. or lower.
【請求項5】第1導電型の第1半導体基材と、該第1半
導体基材表面に、該第1半導体基材より濃度が低いエピ
タキシャル成長させた第1導電型の第2半導体基材と、
該第2半導体基材の一方の表面層に選択的に複数個形成
された第2導電型のアノード領域と、前記第1半導体基
材の一方側の表面とアノード領域表面とに形成したアノ
ード電極と、前記第1半導体基材の表面に形成された第
1導電型のカソード層と、該カソード層表面に形成され
たカソード電極とを具備し、前記アノード領域に挟まれ
た前記半導体基板と、前記アノード電極のと接合面がシ
ョットキー接合となり、前記アノード領域と前記アノー
ド電極との接合面がオーミック接合となる半導体装置の
製造方法において、 前記アノード領域を、3×1012cm-2以上で、3×1
13cm-2以下のドーズ量のイオン注入する工程と、6
00℃以下の温度で低温熱処理する工程で形成すること
を特徴とする半導体装置の製造方法。
5. A first semiconductor substrate of a first conductivity type, and a second semiconductor substrate of a first conductivity type epitaxially grown on the surface of the first semiconductor substrate in a concentration lower than that of the first semiconductor substrate. ,
A plurality of second conductivity type anode regions selectively formed on one surface layer of the second semiconductor substrate, and an anode electrode formed on one surface of the first semiconductor substrate and the anode region surface. A semiconductor substrate sandwiched between the anode region and a cathode layer of the first conductivity type formed on the surface of the first semiconductor substrate, and a cathode electrode formed on the surface of the cathode layer; In the method of manufacturing a semiconductor device, wherein the junction surface of the anode electrode is a Schottky junction, and the junction surface of the anode region and the anode electrode is an ohmic junction, the anode region is 3 × 10 12 cm −2 or more. 3 x 1
A step of implanting ions with a dose amount of 0 13 cm -2 or less;
A method of manufacturing a semiconductor device, which is characterized in that it is formed in a step of performing a low temperature heat treatment at a temperature of 00 ° C. or lower.
【請求項6】第1導電型の半導体基板と、該半導体基板
の一方の表面層に互いに表面層で重なり合い該重なり合
う部分の最高濃度が前記半導体基板の濃度の1倍以上で
10倍以下であるように形成された第2導電型のアノー
ド層と、該アノード層表面に形成したアノード電極と、
他方の表面に形成された第1導電型のカソード層と、該
カソード層表面に形成されたカソード電極とを具備する
半導体装置の製造方法において、 前記アノード領域を、3×1012cm-2以上で、3×1
13cm-2以下のドーズ量のイオン注入する工程と、6
00℃以下の温度で低温熱処理する工程で形成すること
を特徴とする半導体装置の製造方法。
6. The maximum concentration of a semiconductor substrate of the first conductivity type and one of the surface layers of the semiconductor substrate that overlap each other in the surface layer and is 1 to 10 times the concentration of the semiconductor substrate. A second conductivity type anode layer formed as described above, and an anode electrode formed on the surface of the anode layer,
A method for manufacturing a semiconductor device comprising a first conductivity type cathode layer formed on the other surface and a cathode electrode formed on the cathode layer surface, wherein the anode region is 3 × 10 12 cm -2 or more. So 3 × 1
A step of implanting ions with a dose amount of 0 13 cm -2 or less;
A method of manufacturing a semiconductor device, which is characterized in that it is formed in a step of performing a low temperature heat treatment at a temperature of 00 ° C. or lower.
JP2001359614A 2001-11-26 2001-11-26 Semiconductor device and method of manufacturing the same Pending JP2003163357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001359614A JP2003163357A (en) 2001-11-26 2001-11-26 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001359614A JP2003163357A (en) 2001-11-26 2001-11-26 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2003163357A true JP2003163357A (en) 2003-06-06

Family

ID=19170586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001359614A Pending JP2003163357A (en) 2001-11-26 2001-11-26 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2003163357A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182405A (en) * 2011-03-03 2012-09-20 Toshiba Corp Semiconductor rectifier
JP2012227429A (en) * 2011-04-21 2012-11-15 Sanken Electric Co Ltd Semiconductor device
WO2013014943A2 (en) 2011-07-27 2013-01-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and mosfet
WO2014087499A1 (en) * 2012-12-05 2014-06-12 トヨタ自動車株式会社 Semiconductor device
JP2014157930A (en) * 2013-02-15 2014-08-28 Toyota Central R&D Labs Inc Diode and semiconductor device incorporating diode
CN105304695A (en) * 2011-10-17 2016-02-03 英飞凌科技奥地利有限公司 IGBT and method of manufacturing power semiconductor

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502237B2 (en) 2011-03-03 2013-08-06 Kabushiki Kaisha Toshiba Semiconductor rectifying device
JP2012182405A (en) * 2011-03-03 2012-09-20 Toshiba Corp Semiconductor rectifier
JP2012227429A (en) * 2011-04-21 2012-11-15 Sanken Electric Co Ltd Semiconductor device
US9520465B2 (en) 2011-07-27 2016-12-13 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and MOSFET
WO2013014943A2 (en) 2011-07-27 2013-01-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and mosfet
DE112012003111B4 (en) 2011-07-27 2024-12-05 Denso Corporation Diode, semiconductor device and Mosfet
US10658503B2 (en) 2011-07-27 2020-05-19 Toyota Jidosha Kabushiki Kaisha Diode, semiconductor device, and MOSFET
US10147812B2 (en) 2011-07-27 2018-12-04 Toyota Jidosha Kabushiki Kaisha Diode, semiconductor device, and MOSFET
CN105304695A (en) * 2011-10-17 2016-02-03 英飞凌科技奥地利有限公司 IGBT and method of manufacturing power semiconductor
US10103227B2 (en) 2011-10-17 2018-10-16 Infineon Technologies Austria Ag Method for manufacturing a power semiconductor device
WO2014087499A1 (en) * 2012-12-05 2014-06-12 トヨタ自動車株式会社 Semiconductor device
US9276137B2 (en) 2013-02-15 2016-03-01 Toyota Jidosha Kabushiki Kaisha Diode and semiconductor device including built-in diode
JP2014157930A (en) * 2013-02-15 2014-08-28 Toyota Central R&D Labs Inc Diode and semiconductor device incorporating diode

Similar Documents

Publication Publication Date Title
US7952143B2 (en) Semiconductor device having IGBT and diode
US7282753B2 (en) Vertical conducting power semiconducting devices made by deep reactive ion etching
JP3906076B2 (en) Semiconductor device
US7538412B2 (en) Semiconductor device with a field stop zone
US8829519B2 (en) Semiconductor device
JP5033335B2 (en) Semiconductor device and inverter device using the same
JP2019537274A (en) Power semiconductor device having a gate trench and a buried termination structure, and related methods
CN103022154B (en) A kind of fast recovery diode and manufacture method
CN110416319B (en) Double-sided Schottky-controlled fast recovery diode device and preparation method thereof
JP4006879B2 (en) Schottky barrier diode and manufacturing method thereof
JP2000323488A (en) Diode and method of manufacturing the same
JP4123913B2 (en) Manufacturing method of semiconductor device
TW201521203A (en) Semiconductor device and method of manufacturing same
KR20110094066A (en) Bipolar Punch-Through Semiconductor Devices and Methods of Manufacturing Such Semiconductor Devices
JP3951738B2 (en) Manufacturing method of semiconductor device
JP2851026B2 (en) High speed diode
JP2004247593A (en) Semiconductor device, and manufacturing method thereof
JP2003163357A (en) Semiconductor device and method of manufacturing the same
JP4573490B2 (en) Reverse blocking IGBT and manufacturing method thereof
KR101415878B1 (en) Structure and Fabrication Method of High-Voltage UFRED
JP2004088012A (en) diode
CN112310226B (en) Fast recovery diode and preparation method thereof
JP2004039842A (en) Semiconductor device and method of manufacturing the same
JP2003124478A (en) Semiconductor device
US20190115423A1 (en) Insulated gate power devices with reduced carrier injection in termination area