JP2003140980A

JP2003140980A - 記録装置

Info

Publication number: JP2003140980A
Application number: JP2001334243A
Authority: JP
Inventors: Akira Kanehira; 晃兼平; Hiroyuki Uchida; 博之内田; Shinichi Kurokochi; 真一黒河内; Yoshikazu Iida; 好和飯田
Original assignee: Hitachi Ltd; Hitachi ULSI Systems Co Ltd
Current assignee: Hitachi Ltd; Hitachi Solutions Technology Ltd
Priority date: 2001-10-31
Filing date: 2001-10-31
Publication date: 2003-05-16
Also published as: US20030110361A1; KR20030035906A; TW200300257A

Abstract

(57)【要約】【課題】システムにおける実効記録レートが、書き込
みデータのレートを下回ってしまうことに起因するシス
テム破綻を回避する。【解決手段】データの書き込みを可能とするデータ領
域、及び上記データ領域に書き込まれるデータの管理情
報を書き込み可能な管理領域を含むメモリ部（１１）
と、上記メモリ部の動作を制御するメモリコントロール
部（１４）とを含んで記録装置が構成されるとき、上記
データ領域での書き込みエラーに対しては同じデータの
再書き込みを指示することなく、次のデータの書き込み
を指示し、上記管理領域での書き込みエラーに対しては
同じデータの再書き込みを指示するための制御手段（１
５）を設けることにより、実効記録レートが、書き込み
データのレートを下回るのを回避する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録装置に関し、
例えばフラッシュメモリを含む記録装置に適用して有効
な技術に関する。

【０００２】

【従来の技術】不揮発性メモリの一例であるフラッシュ
メモリは、電気的な消去・書き込みによって情報を書換
え可能であって、ＥＰＲＯＭ（エレクトリカリ・プログ
ラマブル・リード・オンリ・メモリ）と同様に、そのメ
モリセルを１個のトランジスタで構成することができ、
メモリセルの全てを一括して、またはメモリセルのブロ
ックを一括して電気的に消去する機能を持つ。カード状
に形成された記録装置における記録媒体として、フラッ
シュメモリを提供するものがある。例えば、ＪＥＩＤＡ
メモリカード（タイプＩ）、すなわち、ＪＥＩＤＡメモ
リカードインタフェースに適合されたインタフェースを
持つメモリカードは、その一例とされる。この種のメモ
リカードは、ローカルメモリとカードコントローラを備
え、両者はローカルバスで接続され、全体としてカード
基板に構成されている。ローカルメモリは、数メガビッ
トの記憶容量を持つフラッシュメモリを複数個配列して
成る。上記カードコントローラは、上記ＪＥＩＤＡに適
合するインタフェースを介してフラッシュメモリを制御
する。

【０００３】特開平２−２８９９９７号公報には一括消
去型ＥＥＰＲＯＭ（エレクトリカリ・イレーザブル・ア
ンド・プログラマブル・リード・オンリ・メモリ）につ
いて記載されている。この一括消去型ＥＥＰＲＯＭは、
本明細書におけるフラッシュメモリと同意義に把握する
ことができる。

【０００４】

【発明が解決しようとする課題】ビデオカメラにおける
動画データの記録媒体として、フラッシュメモリカード
を採用することができる。動画データはリアルタイム性
が重要とされるため、フラッシュメモリカードへの動画
データの書き込みが円滑に行われなければならない。ビ
デオカメラにおける動画データのようにリアルタイム性
が重視される場合の記録媒体としては、最小書き込み時
間を保証することによって、システム破綻を回避する必
要がある。本願発明者の検討によれば、この動画像デー
タのようなリアルタイム性を優先するデータをフラッシ
ュメモリカードに書き込む場合、平均書き込み速度が、
書き込みデータのレート以上であってもシステムの破綻
を来す場合のあることが見いだされた。例えば、平均書
き込み速度が、書き込みデータのレート以上であるにも
かかわらず、書き込みエラー発生による同一データの再
書き込み等の発生により、あるセクタへの書き込みに対
する時間が所定時間を超える場合には、システムにおけ
る実効記録レートが、書き込みデータのレートを下回っ
てしまい、その結果、システムの破綻を来すことが考え
られる。

【０００５】本発明の目的は、システムにおける実効記
録レートが、書き込みデータのレートを下回ってしまう
ことに起因するシステム破綻を回避するための技術を提
供することにある。

【０００６】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００８】〔１〕データの書き込みを可能とするデー
タ領域、及び上記データ領域に書き込まれるデータの管
理情報を書き込み可能な管理領域を含むメモリ部と、上
記メモリ部の動作を制御するメモリコントロール部とを
含んで記録装置が構成されるとき、上記データ領域での
書き込みエラーに対しては同じデータの再書き込みを指
示することなく、次のデータの書き込みを指示し、上記
管理領域での書き込みエラーに対しては同じデータの再
書き込みを指示するための制御手段を設ける。ここで、
上記書き込みエラーは、書き込みデータを正しく書き込
むことができなかったことを意味する。再書き込みと
は、同じデータについて再度行われる書き込みを意味す
る。

【０００９】上記の手段によれば、上記データ領域での
書き込みエラーに対しては同じデータの再書き込みを指
示することなく、次のデータの書き込みを指示すること
により、所定レート以上の書き込み速度を保証すること
によって、実効記録レートが、書き込みデータのレート
を下回るのを回避する。また、上記管理領域での書き込
みエラーに対しては同じデータの再書き込みを指示する
ことにより、管理領域においては、書き込みを行うため
の精度を保証する。例えばリアルタイム性が重視される
動画データの場合、多少のデータエラーが生じたとして
も、それは動画の性質上、それほど影響はない。そこ
で、リアルタイム性が重視されるデータについては、同
じデータの再書き込みを省略することにより、実効記録
レートが、書き込みデータのレートを下回るのを回避し
てシステムの破綻を防止することができる。

【００１０】〔２〕さらに具体的な態様としては、デー
タの書き込みを可能とするデータ領域、及び上記データ
領域に書き込まれるデータの管理情報を書き込み可能な
管理領域を含むメモリ部と、上記メモリ部の動作に関す
る各種コマンドを発行可能なメモリコントローラと、上
記メモリコントローラから発行されたコマンドに従って
上記メモリ部の動作を制御するためのメモリコントロー
ル部とを含んで記録装置が構成されるとき、上記メモリ
コントロール部は、上記メモリ部に対する書き込みにお
いてエラーを生じた場合に再書き込みを行うことなく、
上記メモリコントローラに対してエラー情報を送出し、
上記メモリコントローラは、上記メモリコントロール部
からエラー情報が伝達されたときの書き込み動作が上記
データ領域に対するものである場合に同じデータの再書
き込みを行うことなく次のデータを書き込むように制御
し、上記メモリコントロール部からエラー情報が伝達さ
れたときの書き込み動作が上記管理領域に対するもので
ある場合には同じデータの再書き込みを制御するように
構成することもできる。

【００１１】上記の手段によれば、メモリコントローラ
は、上記メモリコントロール部からエラー情報が伝達さ
れたときの書き込み動作が上記データ領域に対するもの
である場合に同じデータの再書き込みを行うことなく次
のデータを書き込むように制御し、上記メモリコントロ
ール部からエラー情報が伝達されたときの書き込み動作
が上記管理領域に対するものである場合には同じデータ
の再書き込みを制御する。かかる制御により、上記デー
タ領域での書き込みエラーに対しては同じデータの再書
き込みを指示することなく、次のデータの書き込みを指
示することにより、所定レート以上の書き込み速度を保
証することによって、実効記録レートが、書き込みデー
タのレートを下回るのを回避することができ、また、上
記管理領域での書き込みエラーに対しては同じデータの
再書き込みを指示することにより、管理領域において
は、書き込みを行うための精度を保証することができ
る。

【００１２】〔３〕このとき、データのリアルタイム性
を優先し、データのリアルタイム性を阻害するような処
理を可能な限り省略するため、上記コントローラには、
上記データ領域に書き込むべきデータについては当該デ
ータの誤り訂正のための符号の付加を省略し、上記管理
領域に書き込むべきデータには当該データの誤り訂正の
ための符号を付加することができる。

【００１３】〔４〕上記メモリコントローラは、上記管
理領域に対する書き込みの場合には、同じデータの再書
き込みを伴う第１書き込みモードを指定するための第１
コマンドを発行し、上記データ領域に対する書き込みの
場合には、同じデータの再書き込みを行わない第２書き
込みモードを指定するための第２コマンドを発行し、さ
らに、上記第２コマンドによって上記第２書き込みモー
ドが指定された状態での書き込みエラーに対しては、同
じデータの再書き込みを行わず、上記第１コマンドによ
って第１書き込みモードが指定された状態での書き込み
エラーに対しては、同じデータの再書き込みを行うよう
に構成することができる。

【００１４】上記の手段によれば、上記データ領域に対
する書き込みの場合には、上記メモリコントロール部に
対して上記第２書き込みモードによる書き込み制御が指
示され、上記管理領域に対する書き込みの場合には、上
記メモリコントロール部に対して上記第１書き込みモー
ドによる書き込み制御が指示される。このことが、所定
レート以上の書き込み速度を保証することによって、実
効記録レートが、書き込みデータのレートを下回るのを
回避する。また、上記管理領域での書き込みエラーに対
しては同じデータの再書き込みを指示することにより、
管理領域においては、書き込みを行うための精度を保証
する。

【００１５】〔５〕このとき、データのリアルタイム性
を優先し、データのリアルタイム性を阻害するような処
理を可能な限り省略するため、上記コントローラは、上
記データ領域に書き込むべきデータについては当該デー
タの誤り訂正のための符号の付加を省略し、上記管理領
域に書き込むべきデータには当該データの誤り訂正のた
めの符号を付加するように構成することができる。

【００１６】〔６〕上記第１書き込みモードによる書き
込み制御の指示、及び上記第２書き込みモードによる書
き込み制御の指示は、そのような指示に基づく処理の円
滑化を図るため、書き込みアドレスや書き込みデータの
取り込みを可能とする端子を介して、所定コマンドによ
り、上記書き込みアドレスや上記書き込みデータよりも
先に上記メモリコントロール部に与えることができる。

【００１７】〔７〕そして、上記メモリコントロール部
において、上記第１書き込みモードや、第２書き込みモ
ードを含む場合においても、データのリアルタイム性を
優先し、データのリアルタイム性を阻害するような処理
を可能な限り省略するため、上記データ領域に書き込む
べきデータについては当該データの誤り訂正のための符
号の付加を省略し、上記管理領域に書き込むべきデータ
には当該データの誤り訂正のための符号を付加すること
ができる。

【００１８】〔８〕上記データ領域に書き込まれるデー
タは、動画データ又は音声データとすることができ、そ
の場合に、上記データ領域での書き込みエラーに対して
は同じデータの再書き込みを指示することなく、次のデ
ータの書き込みを指示することにより、所定レート以上
の書き込み速度を保証することができるので、動画デー
タ又は音声データの良好な記録が可能とされる。

【００１９】

【発明の実施の形態】図２には本発明にかかる記録装置
の一例とされるデータ記録システムの構成例が示され
る。

【００２０】図２に示されるデータ記録システム１０１
は、リアルタイム性を優先するデータの記録を可能とす
るもので、特に制限されないが、インタフェース制御部
２、バッファメモリ３、制御部４、及び入力部５が、バ
ス１００によって互いに信号のやり取りが可能に結合さ
れている。リアルタイム性を優先するデータの記録媒体
としてフラッシュメモリシステム１が設けられ、上記イ
ンタフェース制御部２は、このフラッシュメモリシステ
ム１とバス１００との間に介在され、フラッシュメモリ
システム１とそれが搭載されるシステムとの間のインタ
フェース制御を行う。上記フラッシュメモリシステム１
は、不揮発性メモリシステムの一例であって、特に制限
されないが、カード状に形成され、データ記録システム
１０１に着脱自在とされる。フラッシュメモリシステム
１に対して行われる制御は、特に制限されないが、Ｔｈ
ｅＭｕｌｔｉＭｅｄｉａＣａｒｄＳｙｓｔｅｍ
ＳｐｅｃｉｆｉｃａｔｉｏｎＶｅｒｓｉｏｎ３．１の
プロトコルに準拠する。

【００２１】バッファメモリ３は、比較的小さな記憶容
量を有し、フラッシュメモリシステム１に書き込むべき
データを一時的に蓄えておくのに利用される。制御部４
は、特に制限されないが、マイクロコンピュータとさ
れ、予め設定されたプログラムに従って、このデータ記
録システム１０１全体の動作制御を行う。入力部５は、
動画像データや音声データなどのリアルタイム性を優先
するデータの取り込みを可能とする。

【００２２】上記入力部５を介して取り込まれ動画像デ
ータや音声データは、バッファメモリ３に蓄えられた後
に、インタフェース制御部２の制御によりフラッシュメ
モリシステム１に書き込まれる。また、このフラッシュ
メモリシステム１に書き込まれたデータは、必要に応じ
て読み出すことができる。

【００２３】図３には、上記データ記録システム１１の
別の構成例が示される。

【００２４】図３に示されるデータ記録システム１０１
が、図２に示されるシステムと大きく相違するのは、カ
メラ部６、カメラ信号処理部７、画像圧縮伸長処理部
８、表示部９、及び操作部１０を有する点である。

【００２５】カメラ部６は、動画像の撮影を行うもの
で、光学系やＣＣＤ（ＣｈａｒｇＣｏｕｐｌｄＤｅ
ｖｉｃｅ）などの固定撮像素子を含んで成る。カメラ信
号処理部７は、固定撮像素子からの映像信号をディジタ
ル信号に変換するためのＡ／Ｄ（アナログ／ディジタ
ル）コンバータ、このＡ／Ｄコンバータから出力された
ディジタル信号に対してγ補正等の各種画像処理を行う
ためのＤＳＰ（ディジタル・シグナル・プロセッサ）等
を含む。画像圧縮伸長処理部８は、上記カメラ信号処理
部７から伝達された映像信号をＭＰＥＧフォーマットで
圧縮し、また、圧縮された映像信号を伸長する機能を有
する。圧縮データは、バッファメモリ３を経由して、イ
ンタフェース制御部２の制御下でフラッシュメモリシス
テムに書き込まれる。表示部９は、カメラ信号処理部７
からの映像信号を表示するための液晶表示パネルを有す
る。操作部１０は、このデータ記録システム１０１を操
作するための各種スイッチを含む。フラッシュメモリシ
ステム１に書き込まれた圧縮データは、必要に応じて読
み出され、画像圧縮伸長処理部８で伸長されてからカメ
ラ信号処理部７を介して表示部９に表示することができ
る。

【００２６】図１には、図２及び図３に示されるフラッ
シュメモリシステム１の構成例が示される。

【００２７】上記フラッシュメモリシステム１は、特に
制限されないが、メモリチップ１６と、このメモリチッ
プ１６の動作を制御するためのフラッシュメモリコント
ローラ１５とを含んで、カード状に形成される。

【００２８】メモリチップ１６は、複数のフラッシュメ
モリセルがアレイ状に配列されて成るメモリ部１１と、
このメモリ部１１を、上記フラッシュメモリコントロー
ラ１５からの各種コマンド等に応じて動作制御するため
のメモリコントロール部１４とを含む。メモリ部１１
は、特に制限されないが、管理領域１２と、データ領域
１３とを含む。管理領域１２には、上記データ領域１３
に書き込まれるデータの管理情報が書き込まれる。デー
タ領域１３には、特に制限されないが、動画データや音
声データなどのようにリアルタイム性が優先されるデー
タが書き込まれる。

【００２９】上記メモリチップ１６には、特に制限され
ないが、各種コマンドや書き込みアドレス、書き込みデ
ータ、ステータス情報などを取り込んだり、読み出しデ
ータの出力を可能とするための入出力端子Ｉ／Ｏ、書き
込みの有効性を示すライトイネーブル信号／ＷＥを取り
込むためのライトイネーブル信号入力端子、シリアルク
ロック信号ＳＣを取り込むためのシリアルクロック入力
端子、出力データの有効性を示すアウトプットイネーブ
ル信号／ＯＥを取り込むためのアウトプットイネーブル
信号入力端子、メモリチップ１６がレディ状態であるか
ビジー状態であるかをチップ外部に対して示すためのレ
ディ・ビジー信号Ｒ／Ｂの出力端子が設けられている。

【００３０】フラッシュメモリコントローラ１５から上
記メモリコントロール部１４に対して与えられる各種コ
マンドには、メモリ部１１へのデータ書き込みを指示す
るための書き込みコマンド、書き込みベリファイを指示
するためのコマンド、メモリ部１１からのデータ読み出
しを指示するための読み出しコマンド、メモリ部１１の
記憶データを消去するための消去コマンドなどが含まれ
る。

【００３１】メモリコントロール部１４は、フラッシュ
メモリコントローラ１５からのコマンドやその他の制御
信号を受けて、メモリ部１１の読出し、消去、書き込み
動作、書き込みベリファイなどの各種内部動作を、内部
の読み出し専用メモリに格納されたプログラムに従って
制御する。例えば書き込み動作についての指示は、所定
のコマンドによって行われるが、このとき、上記フラッ
シュメモリセルの消去動作及び書き込みデータの書き込
み動作は一連の動作として制御される。つまり、消去動
作指示と書き込み動作指示とが個別的に与えられるので
はなく、書き込み動作が指示されると、それに基づいて
先ずフラッシュメモリセルアレイ１３の消去動作が行わ
れ、その後にデータの書き込みが行われる。

【００３２】消去動作には、消去状態が適切であるか否
かを判別するためのベリファイ動作が含まれる。消去動
作の終了により、書き込みデータがメモリ部１１に書き
込まれる。この書き込みデータがメモリ部１１に書き込
まれる期間、メモリコントロール部１４によって、デー
タ書き込み動作中を示すレディ・ビジー信号Ｒ／Ｂがロ
ーレベルにされることにより、現在データの書き込み動
作中であることがフラッシュメモリコントローラ１５に
知らされる。レディ・ビジー信号Ｒ／Ｂ＊がハイレベル
の期間は、データの書き込みが可能であることを示して
いる。書き込み動作には、書き込み状態が適切であるか
否かを判別するためのベリファイ動作が含まれる。

【００３３】レディ・ビジー信号Ｒ／Ｂがローレベルの
期間はデータ書き込み動作中とされるが、このデータ書
き込み動作中においてメモリコントロール部１４は、書
き込みコマンドに応じたデータ書き込みが正しく行われ
たか否かの判別を行う。この判別結果は、フラッシュメ
モリコントローラ１５によって読み出されるステータス
信号に反映される。メモリコントロール部１４は、上記
メモリ部１１に対する書き込みにおいてエラーを生じた
場合に同一データの再書き込みを行うことなく、上記イ
ンタフェース制御部２に対してエラー情報を送出する。
このエラー情報は、特に制限されないが、レディ・ビジ
ー信号Ｒ／Ｂ＊がローレベルからハイレベルに遷移され
て書き込み動作が終了された後に出力されるステータス
信号の所定ビットによってフラッシュメモリコントロー
ラ１５に伝達される。

【００３４】フラッシュメモリコントローラ１５は、バ
ス１００を介して受け取ったメモリ論理アドレスから物
理アドレスへのアドレス変換やメモリコントロール部１
４に対して各種コマンドや各種制御信号を発行する。ま
た、フラッシュメモリコントローラ１５は、上記メモリ
コントロール部１４からエラー情報が伝達されたときの
書き込み動作が上記データ領域１３に対するものである
場合に同じデータの再書き込みを行うことなく、次のデ
ータを書き込むように制御し、上記メモリコントロール
部１４からエラー情報が伝達されたときの書き込み動作
が上記管理領域１２に対するものである場合には同じデ
ータの再書き込みを制御する。すなわち、上記メモリコ
ントロール部１４からエラー情報が伝達されたときの書
き込み動作が上記データ領域１３に対するものである場
合に同じデータの再書き込みを行うと、システムにおけ
る実効記録レートが、書き込みデータのレートを下回っ
てしまうおそれがあり、それを回避するために、エラー
情報が伝達されたときの書き込み動作が上記データ領域
１３に対するものである場合には、リアルタイム性を優
先して、当該エラーにかかるデータの再書き込みは一切
行わずに次のデータの書き込み動作に移る。それに対し
て、上記メモリコントロール部１４からエラー情報が伝
達されたときの書き込み動作が上記管理領域１２に対す
るものである場合には、書き込みを行うための精度を保
証するため、エラーにかかるデータの再書き込みを行
う。ここで、このフラッシュメモリコントローラ１５が
本発明における制御手段の一例とされる。

【００３５】また、このフラッシュメモリコントローラ
１５は、データのリアルタイム性を阻害するような処理
を可能な限り省略するため、上記データ領域１３に書き
込むべきデータについては当該データの誤り訂正のため
の符号の付加を省略している。そして、上記管理領域１
２に書き込むべきデータには、データの信頼性を優先し
て当該データの誤り訂正のための符号を付加する。ここ
で、上記誤り訂正符号は、特に制限されないが、ＥＣＣ
（ｅｒｒｏｒｃｈｅｃｋｉｎｇａｎｄｃｏｒｒｅ
ｃｔｉｎｇ）とされ、１ビット誤りの自動訂正と２ビッ
ト誤りの検出が可能とされる。そのようなＥＣＣコード
が、データに付加されて書き込まれることにより、その
データの読み出しの際に誤り訂正が可能とされる。

【００３６】図１２にはフラッシュメモリシステム１の
フォーマット例が示される。これは、ＦＡＴファイルシ
ステムを用いた場合のフォーマット時に形成され、管理
領域１２とデータ領域１３とが論理アドレス順に配列さ
れている。

【００３７】管理領域１２は、ＭＢＲ（マスタブートレ
コード）、空き領域、ＰＢＲ（パーティションブートレ
コード）、ＦＡＴ１（メディア容量依存）、ＦＡＴ２
（メディア容量依存）、ＤＩＲ（３２セクタ固定）の順
に割り当てられる。マスタブートレコード、及びパーテ
ィションブートレコードは、何れも１セクタ固定であ
り、それぞれパーティションテーブル、及びＢＩＯＳパ
ラメータブロックを含む。フォーマット後、フラッシュ
メモリコントローラ１５は、マスタブートレコード、及
びパーティションブートレコード等のデータより、管理
領域１２とデータ領域１３の論理アドレスを確認する。

【００３８】図４には管理領域１２への書き込み動作が
示され、図６にはその場合における主要部の動作タイミ
ングが示される。

【００３９】管理領域１２に管理情報を書き込む場合、
フラッシュメモリコントローラ１５は、ＥＣＣコード１
５１を生成し、当該コードと共にデータを管理領域に書
き込むようにメモリコントロール部１４に対してアクセ
スコマンドを発行する（４１）。管理領域１２への書き
込みにおいては、図６に示されるように、フラッシュメ
モリシステム１の入出力端子Ｉ／Ｏには、書き込みコマ
ンドｘｘｈ、書き込みアドレスＳＡ１，ＳＡ２、書き込
みデータＤｉｎ、及び書き込みスタートコマンド４０ｈ
が順次フラッシュメモリコントローラ１５から伝達され
る。書き込みアドレスＳＡ１は、メモリ部１のロー系の
アドレス信号とされ、それに続いて入力される書き込み
アドレスＳＡ２は、メモリ部１のカラム系のアドレス信
号とされる。書き込みアドレスＳＡ２はメモリアクセス
の初期アドレスとされ、それに続くアドレスは、フラッ
シュメモリコントローラ１５から伝達されたシリアルク
ロック信号ＳＣに同期してメモリコントロール部１４で
生成される。入出力端子Ｉ／Ｏに伝達された書き込みデ
ータＤｉｎは、シリアルクロック信号ＳＣに同期してメ
モリコントロール部１４に取り込まれる。そして、書き
込みスタートコマンド４０ｈに呼応して書き込みが開始
される。レディ・ビジー信号Ｒ／Ｂのローレベル期間に
管理領域１２への書き込みが行われる。書き込みの終了
が確認された後に、フラッシュメモリコントローラ１５
によってアウトプットイネーブル信号／ＯＥがローレベ
ルにアサートされることにより、入出力端子Ｉ／Ｏから
ステータス情報Ｓｔａｔｕｓが出力される（４３）。フ
ラッシュメモリコントローラ１５では、上記ステータス
情報Ｓｔａｔｕｓにおける所定ビットの論理をチェック
することによって、上記の書き込みデータＤｉｎの書き
込みにおいて書き込みエラーを生じたか否かを判別する
ことができる。例えば上記ステータス情報Ｓｔａｔｕｓ
における所定ビットの論理がローレベルとされる場合に
は、書き込みが正常に行われたことを示し、それがハイ
レベルとされる場合には、書き込みが正常に行われてい
ないことを示す。

【００４０】メモリコントロール部１４は書き込みエラ
ーを生じた場合でも、同一データの再書き込みは行わず
（４２）、ステータス情報Ｓｔａｔｕｓにおける所定ビ
ットにより、フラッシュメモリコントローラ１５にエラ
ーを生じたことを示すエラー情報を送出する（４３）。
フラッシュメモリコントローラ１５は、メモリコントロ
ール部１４からエラー情報が伝達されたときの書き込み
動作が管理領域１２に対するものである場合には、メモ
リコントロール部１４に対して同じデータの再書き込み
を指示する。すなわち、図６において、６２で示される
ように再びフラッシュメモリシステム１の入出力端子Ｉ
／Ｏには、書き込みコマンドｘｘｈ、書き込みアドレス
ＳＡ１，ＳＡ２、書き込みデータＤｉｎ、及び書き込み
スタートコマンド４０ｈが順次フラッシュメモリコント
ローラ１５から伝達されることによって、再書き込みが
行われる（６２）。この再書き込みにおいてもステータ
ス情報Ｓｔａｔｕｓによるエラー判別が行われ、エラー
が発生している場合には、再び上記再書き込み（６２）
が行われる。何度もエラーが発生する場合には、管理領
域１２において予め設定されている代替領域へ書き込み
が行われるように書き込みアドレスの変換が行われる。

【００４１】図５にはデータ領域１３への書き込み動作
が示され、図７にはその場合における主要部の動作タイ
ミングが示される。

【００４２】データ領域１３へデータを書き込む場合、
フラッシュメモリコントローラ１５は、データをデータ
領域１３に書き込むようにメモリコントロール部１４に
対してアクセスコマンドを発行する（５１）。このと
き、フラッシュメモリコントローラ１５ではＥＣＣコー
ド１５１の生成は行われない。これは、データ領域１３
へデータを書き込む場合には、データのリアルタイム性
を優先し、データのリアルタイム性を阻害するような処
理を可能な限り省略するためである。

【００４３】データ領域１３への書き込みにおいては、
図７に示されるように、フラッシュメモリシステム１の
入出力端子Ｉ／Ｏには、書き込みコマンドｘｘｈ、書き
込みアドレスＳＡ１，ＳＡ２、書き込みデータＤｉｎ、
及び書き込みスタートコマンド４０ｈが順次フラッシュ
メモリコントローラ１５から伝達される。書き込みアド
レスＳＡ１は、メモリ部１のロー系のアドレス信号とさ
れ、それに続いて入力される書き込みアドレスＳＡ２
は、メモリ部１のカラム系のアドレス信号とされる。書
き込みアドレスＳＡ２はメモリアクセスの初期アドレス
とされ、それに続くアドレスは、フラッシュメモリコン
トローラ１５から伝達されたシリアルクロック信号ＳＣ
に同期してメモリコントロール部１４で生成される。入
出力端子Ｉ／Ｏに伝達された書き込みデータＤｉｎは、
シリアルクロック信号ＳＣに同期してメモリコントロー
ル部１４に取り込まれる。そして、書き込みスタートコ
マンド４０ｈに呼応して書き込みが行われる。レディ・
ビジー信号Ｒ／Ｂのローレベル期間に管理領域１２への
書き込みが行われる。ここで、管理領域１２への書き込
みの際には、書き込みの終了が確認された後に、書き込
みステータス情報Ｓｔａｔｕｓにおける所定ビットの論
理をチェックすることによって書き込みエラーを生じた
か否かの判別が行われたが（図４，図６参照）、データ
領域１３への書き込みにおいては、上記ステータス情報
Ｓｔａｔｕｓによるエラー判別を行うことなく、書き込
みが終了される（７１）。すなわち、メモリコントロー
ル部１４による再書き込み（５２）や、メモリコントロ
ール部１４からフラッシュメモリコントローラ１５への
エラー情報の伝達（５３）も行われない。これは、デー
タ領域１３に書き込まれるデータのリアルタイム性を優
先し、このデータのリアルタイム性を阻害するような処
理を可能な限り省略するためである。

【００４４】上記の例によれば、以下の作用効果を得る
ことができる。

【００４５】（１）メモリコントロール部１４は、上記
メモリ部１１に対する書き込みにおいてエラーを生じた
場合に再書き込みを行うことなく、上記インタフェース
制御部に対してエラー情報を送出し、インタフェース制
御部２は、上記メモリコントロール部１４からエラー情
報が伝達されたときの書き込み動作が上記データ領域１
１に対するものである場合に同じデータの再書き込みを
行うことなく次のデータを書き込むように制御し、上記
メモリコントロール部１４からエラー情報が伝達された
ときの書き込み動作が上記管理領域１２に対するもので
ある場合には同じデータの再書き込みを制御するための
コントローラ１５を含んで構成されることにより、上記
メモリコントロール部１４からエラー情報が伝達された
ときの書き込み動作が上記データ領域に対するものであ
る場合に同じデータの再書き込みを行うことなく次のデ
ータを書き込むように制御され、上記メモリコントロー
ル部１４からエラー情報が伝達されたときの書き込み動
作が上記管理領域に対するものである場合には同じデー
タの再書き込みが制御される。かかる制御により、上記
データ領域での書き込みエラーに対しては同じデータの
再書き込みを指示することなく、次のデータの書き込み
を指示することにより、所定レート以上の書き込み速度
を保証することによって、実効記録レートが、書き込み
データのレートを下回るのを回避することができ、ま
た、上記管理領域での書き込みエラーに対しては同じデ
ータの再書き込みを指示することにより、管理領域にお
いては、書き込みを行うための精度を保証することがで
きる。

【００４６】（２）上記フラッシュメモリコントローラ
１５に、上記データ領域に書き込むべきデータについて
は当該データの誤り訂正のための符号の付加を省略し、
上記管理領域に書き込むべきデータには当該データの誤
り訂正のための符号を付加するための処理を上記フラッ
シュメモリコントローラ１５で行うことは、データのリ
アルタイム性を阻害するような処理が省略されることか
ら、システムにおける実効記録レートが、書き込みデー
タのレートを下回ってしまうことに起因するシステム破
綻を回避する上で有効とされる。

【００４７】次に、別の例について説明する。

【００４８】図１及び図２に示されるフラッシュメモリ
システム１及びインタフェース制御部２での処理を次の
ように変更することができる。

【００４９】メモリコントロール部１４は、メモリ部１
１への書き込み動作において同じデータの再書き込みを
伴う第１書き込みモードと、それを伴わない第２書き込
みモードとを備えている。そして、インタフェース制御
部２は、フラッシュメモリコントローラ１５を有し、こ
のラッシュメモリコントローラ１５は、データ領域１３
に対する書き込みの場合には、上記メモリコントロール
部１４に対して上記第２書き込みモードによる書き込み
制御を指示し、管理領域１２に対する書き込みの場合に
は、上記メモリコントロール部１４に対して上記第１書
き込みモードによる書き込み制御を指示する。このと
き、上記第１書き込みモードによる書き込み制御の指
示、及び上記第２書き込みモードによる書き込み制御の
指示は、書き込みアドレスや書き込みデータの取り込み
を可能とする入出力端子Ｉ／Ｏを介して、所定コマンド
により、上記書き込みアドレスや上記書き込みデータよ
りも先に上記コントローラから上記メモリコントロール
部１４に与えられる。

【００５０】尚、フラッシュメモリコントローラ１５に
おいて、上記データ領域に書き込むべきデータについて
は当該データの誤り訂正のための符号の付加が省略さ
れ、上記管理領域に書き込むべきデータには当該データ
の誤り訂正のための符号が付加されることや、その他の
処理は、上記実施態様の場合と同様とされるため、それ
についての詳細な説明を省略する。

【００５１】図８には管理領域１２への書き込み動作が
示され、図１０にはその場合における主要部の動作タイ
ミングが示される。

【００５２】管理領域１２に管理情報を書き込む場合、
フラッシュメモリコントローラ１５は、ＥＣＣコード１
５１を生成し、当該コードと共にデータを管理領域に書
き込むようにメモリコントロール部１４に対してアクセ
スコマンドを発行する（８１）。このとき、図１０に示
されるように、フラッシュメモリシステム１の入出力端
子Ｉ／Ｏには、リトライ有り書き込みコマンドＲＴＣ、
書き込みアドレスＳＡ１，ＳＡ２、書き込みデータＤｉ
ｎ、及び書き込みスタートコマンド４０ｈが順次フラッ
シュメモリコントローラ１５から伝達される。リトライ
有り書き込みコマンドＲＴＣは、メモリ部１１への書き
込み動作において同じデータの再書き込みを伴う第１書
き込みモードを指示するコマンドとされる。そのような
コマンドがフラッシュメモリコントローラ１５からメモ
リコントロール部１４に与えられることにより、管理領
域１２への書き込みは上記第１書き込みモードにより行
われる（８２）。書き込みアドレスＳＡ１は、メモリ部
１のロー系のアドレス信号とされ、それに続いて入力さ
れる書き込みアドレスＳＡ２は、メモリ部１のカラム系
のアドレス信号とされる。書き込みアドレスＳＡ２はメ
モリアクセスの初期アドレスとされ、それに続くアドレ
スは、フラッシュメモリコントローラ１５から伝達され
たシリアルクロック信号ＳＣに同期してメモリコントロ
ール部１４で生成される。入出力端子Ｉ／Ｏに伝達され
た書き込みデータＤｉｎは、シリアルクロック信号ＳＣ
に同期してメモリコントロール部１４に取り込まれる。
そして、書き込みスタートコマンド４０ｈに呼応して書
き込みが行われる。レディ・ビジー信号Ｒ／Ｂのローレ
ベル期間に管理領域１２への書き込みが行われる。レデ
ィ・ビジー信号Ｒ／Ｂのローレベル期間において、メモ
リコントロール部１４から出力される内部書き込み信号
Ｗｒｉｔｅがローレベルにアサートされた期間で第１回
目の書き込みが行われ、メモリコントロール部１４にお
いて、内部ステータス情報（Ｓｔａｔｕｓ）１０２にお
ける所定ビットの論理判定が行われる。この論理判定に
おいて、書き込みエラーが発生していると判断された場
合には、メモリコントロール部１４において、管理領域
１２に対して同一データの再書き込みが行われ、再び、
内部ステータス情報（Ｓｔａｔｕｓ）１０３における所
定ビットの論理判定が行われる。この論理判定におい
て、書き込みエラーが発生していないと判断された場合
には、メモリコントロール部１５によりレディ・ビジー
信号Ｒ／Ｂがハイレベルにされる。これによりフラッシ
ュメモリコントローラ１５は、管理領域１２への書き込
みの終了を知り、アウトプットイネーブル信号／ＯＥを
ローレベルにアサートする。それにより、入出力端子Ｉ
／Ｏからステータス信号（Ｓｔａｔｕｓ）１０１が出力
され、フラッシュメモリコントローラ１５は、このステ
ータス信号（Ｓｔａｔｕｓ）１０１によりフラッシュメ
モリシステム１の状態を知ることができる。

【００５３】図９にはデータ領域１３への書き込み動作
が示され、図１１にはその場合における主要部の動作タ
イミングが示される。

【００５４】データ領域１３にデータを書き込む場合、
フラッシュメモリコントローラはＥＣＣコードを作成せ
ず、データのみをデータ領域１３に書き込むよう、メモ
リコントロール部１４にアクセスコマンドを発行する
（９１）。このとき、図１１に示されるように、フラッ
シュメモリシステム１の入出力端子Ｉ／Ｏには、リトラ
イ無し書き込みコマンドＮＲＣ、書き込みアドレスＳＡ
１，ＳＡ２、書き込みデータＤｉｎ、及び書き込みスタ
ートコマンド４０ｈが順次フラッシュメモリコントロー
ラ１５から伝達される。リトライ無し書き込みコマンド
ＮＲＣは、メモリ部１１への書き込み動作において同じ
データの再書き込みを伴わない第２書き込みモードを指
示するコマンドとされる。そのようなコマンドがフラッ
シュメモリコントローラ１５からメモリコントロール部
１４に与えられることにより、データ領域１３への書き
込みは上記第２書き込みモードにより行われる（９
２）。書き込みアドレスＳＡ１は、メモリ部１のロー系
のアドレス信号とされ、それに続いて入力される書き込
みアドレスＳＡ２は、メモリ部１のカラム系のアドレス
信号とされる。書き込みアドレスＳＡ２はメモリアクセ
スの初期アドレスとされ、それに続くアドレスは、フラ
ッシュメモリコントローラ１５から伝達されたシリアル
クロック信号ＳＣに同期してメモリコントロール部１４
で生成される。入出力端子Ｉ／Ｏに伝達された書き込み
データＤｉｎは、シリアルクロック信号ＳＣに同期して
メモリコントロール部１４に取り込まれる。そして、書
き込みスタートコマンド４０ｈに呼応して書き込みが行
われる。レディ・ビジー信号Ｒ／Ｂのローレベル期間に
データ領域１２への書き込みが行われる。レディ・ビジ
ー信号Ｒ／Ｂのローレベル期間において、メモリコント
ロール部１４から出力される内部書き込み信号Ｗｒｉｔ
ｅがローレベルにアサートされた期間でデータの書き込
みが行われる。このとき、内部ステータス情報（Ｓｔａ
ｔｕｓ）１１２は生成されるが、この情報における所定
ビットの論理判定によるエラー判定は行われない。すな
わち、内部ステータス情報（Ｓｔａｔｕｓ）１１２の内
容にかかわらず、データ書き込みが終了される。これ
は、データのリアルタイム性を優先し、データのリアル
タイム性を阻害するような処理を可能な限り省略するた
めである。

【００５５】上記の例によれば、以下の作用効果を得る
ことができる。

【００５６】（１）メモリコントロール部１４は、メモ
リ部１１への書き込み動作において同じデータの再書き
込みを伴う第１書き込みモードと、それを伴わない第２
書き込みモードとを含み、フラッシュメモリコントロー
ラ１５は、データ領域１３に対する書き込みの場合に
は、上記メモリコントロール部１４に対して上記第２書
き込みモードによる書き込み制御を指示し、管理領域１
２に対する書き込みの場合には、上記メモリコントロー
ル部に対して上記第１書き込みモードによる書き込み制
御を指示する。これにより、上記データ領域での書き込
みエラーに対しては同じデータの再書き込みを指示する
ことなく、次のデータの書き込みが指示されるため、上
記の例の場合と同様に、所定レート以上の書き込み速度
を保証することによって、実効記録レートが、書き込み
データのレートを下回るのを回避することができる。ま
た、上記管理領域での書き込みエラーに対しては同じデ
ータの再書き込みを指示することにより、管理領域にお
いては、書き込みを行うための精度を保証することがで
きる。

【００５７】（２）上記フラッシュメモリコントローラ
１５は、上記データ領域に書き込むべきデータについて
は当該データの誤り訂正のための符号の付加を省略し、
上記管理領域に書き込むべきデータには当該データの誤
り訂正のための符号を付加することにより、データのリ
アルタイム性を優先し、データのリアルタイム性を阻害
するような処理を可能な限り省略することができるの
で、所定レート以上の書き込み速度を保証することによ
って、実効記録レートが、書き込みデータのレートを下
回るのを回避する上で有効とされる。

【００５８】（３）第１書き込みモードによる書き込み
制御の指示や、第２書き込みモードによる書き込み制御
の指示が、書き込みアドレスや書き込みデータの取り込
みを可能とする端子を介して、所定コマンドにより、上
記書き込みアドレスや上記書き込みデータよりも先にメ
モリコントロール部１４に与えることにより、そのよう
な指示に基づく処理の円滑化を図ることができる。

【００５９】（４）データ領域１３に書き込むべきデー
タについては当該データの誤り訂正のための符号の付加
を省略し、管理領域１２に書き込むべきデータには当該
データの誤り訂正のための符号を付加することにより、
データのリアルタイム性を優先し、データのリアルタイ
ム性を阻害するような処理を可能な限り省略することが
できるので、実効記録レートが、書き込みデータのレー
トを下回るのを回避する上で有効とされる。

【００６０】以上本発明者によってなされた発明を具体
的に説明したが、本発明はそれに限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。

【００６１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるデータ
記録システムについて説明したが、本発明はそれに限定
されるものではなく、各種記録装置に適用することがで
きる。

【００６２】本発明は、少なくともデータの書き込みを
可能とするデータ領域、及び上記データ領域に書き込ま
れるデータの管理情報を書き込み可能な管理領域を含む
ことを条件に適用することができる。

【００６３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００６４】すなわち、データ領域に対する書き込みエ
ラーに対しては同じデータの再書き込みを指示すること
なく、次のデータの書き込みを指示することにより、所
定レート以上の書き込み速度を保証することによって、
実効記録レートが、書き込みデータのレートを下回るの
を回避する。それにより、システムにおける実効記録レ
ートが、書き込みデータのレートを下回ってしまうこと
に起因するシステム破綻を回避することができる。ま
た、上記管理領域での書き込みエラーに対しては同じデ
ータの再書き込みを指示することにより、管理領域にお
いては、書き込みを行うための精度を保証することがで
きる。

【図面の簡単な説明】

【図１】本発明にかかる記録装置の一例とされるデータ
記録システムにおける主要部の構成例ブロック図であ
る。

【図２】上記データ記録システムの構成例ブロック図で
ある。

【図３】上記データ記録システムの別の構成例ブロック
図である。

【図４】上記データ記録システムにおける管理領域への
書き込みについての説明図である。

【図５】上記データ記録システムにおけるデータ領域へ
の書き込みについての説明図である。

【図６】上記データ記録システムにおける管理領域への
書き込みについての動作タイミング図である。

【図７】上記データ記録システムにおけるデータ領域へ
の書き込みについての動作タイミング図である。

【図８】上記データ記録システムにおける管理領域への
書き込みについての別の説明図である。

【図９】上記データ記録システムにおけるデータ領域へ
の書き込みについての別の説明図である。

【図１０】上記データ記録システムにおける管理領域へ
の書き込みについての別の動作タイミング図である。

【図１１】上記データ記録システムにおけるデータ領域
への書き込みについての別の動作タイミング図である。

【図１２】上記データ記録システムに含まれるフラッシ
ュメモリシステムのフォーマット例説明図である。

【符号の説明】

１フラッシュメモリシステム２インタフェースシステム３バッファメモリ４制御部６カメラ部７カメラ信号処理部８画像圧縮伸長処理部９表示部１０操作部１１メモリ部１２管理領域１３データ領域１４メモリコントロール部１５フラッシュメモリコントローラ１６メモリチップ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/225 Ｇ１１Ｃ 17/00 ６１１Ｚ 5/907 ６３９Ｃ 5/91 Ｈ０４Ｎ 5/91 Ｚ (72)発明者内田博之東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内 (72)発明者黒河内真一東京都小平市上水本町５丁目22番１号株式会社日立超エル・エス・アイ・システムズ内 (72)発明者飯田好和東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内Ｆターム(参考） 5B018 GA02 GA06 HA15 KA01 KA12 NA06 QA15 5B025 AA01 AD04 AE05 5C022 AA11 AC31 AC69 5C052 GA01 GA07 GD03 GE06 GF02 5C053 FA09 FA27 GB14 GB17 KA04 KA19

Claims

【特許請求の範囲】

【請求項１】データの書き込みを可能とするデータ領
域、及び上記データ領域に書き込まれるデータの管理情
報を書き込み可能な管理領域を含むメモリ部と、上記メ
モリ部の動作を制御するメモリコントロール部と、を含
む記録装置であって、上記データ領域での書き込みエラーに対しては同じデー
タの再書き込みを指示することなく、次のデータの書き
込みを指示し、上記管理領域での書き込みエラーに対し
ては同じデータの再書き込みを指示するための制御手段
を含んで成ることを特徴とする記録装置。
【請求項２】データの書き込みを可能とするデータ領
域、及び上記データ領域に書き込まれるデータの管理情
報を書き込み可能な管理領域を含むメモリ部と、上記メ
モリ部の動作に関する各種コマンドを発行可能なメモリ
コントローラと、上記メモリコントローラから発行され
たコマンドに従って上記メモリ部の動作を制御するため
のメモリコントロール部と、を含む記録装置であって、上記メモリコントロール部は、上記メモリ部に対する書
き込みにおいてエラーを生じた場合に再書き込みを行う
ことなく、上記メモリコントローラに対してエラー情報
を送出し、上記メモリコントローラは、上記メモリコントロール部
からエラー情報が伝達されたときの書き込み動作が上記
データ領域に対するものである場合に同じデータの再書
き込みを行うことなく次のデータを書き込むように制御
し、上記メモリコントロール部からエラー情報が伝達さ
れたときの書き込み動作が上記管理領域に対するもので
ある場合には同じデータの再書き込みを制御することを
特徴とする記録装置。
【請求項３】データの書き込みを可能とするデータ領
域、及び上記データ領域に書き込まれるデータの管理情
報を書き込み可能な管理領域を含むメモリ部と、上記メ
モリ部の動作に関する各種コマンドを発行可能なメモリ
コントローラと、上記メモリコントローラから発行され
たコマンドに従って上記メモリ部の動作を制御するため
のメモリコントロール部と、を含む記録装置であって、上記メモリコントロール部は、上記メモリ部に対する書
き込みエラーを生じた場合に再書き込みを行うことな
く、上記メモリコントローラに対してエラー情報を送出
し、上記メモリコントローラは、上記データ領域に書き込む
べきデータには当該データの誤り訂正のための符号の付
加を省略し、上記管理領域に書き込むべきデータには当
該データの誤り訂正のための符号を付加し、さらに上記
メモリコントロール部からエラー情報が伝達されたとき
の書き込み動作が上記データ領域に対するものである場
合に同じデータの再書き込みを行うことなく次のデータ
を書き込むように制御し、上記メモリコントロール部か
らエラー情報が伝達されたときの書き込み動作が上記管
理領域に対するものである場合には同じデータの再書き
込みを制御することを特徴とする記録装置。
【請求項４】データの書き込みを可能とするデータ領
域、及び上記データ領域に書き込まれるデータの管理情
報を書き込み可能な管理領域を含むメモリ部と、上記メ
モリ部の動作に関する各種コマンドを発行可能なメモリ
コントローラと、上記メモリコントローラから発行され
たコマンドに従って上記メモリ部の動作を制御するため
のメモリコントロール部と、を含む記録装置であって、上記メモリコントローラは、上記管理領域に対する書き
込みの場合には、同じデータの再書き込みを伴う第１書
き込みモードを指定するための第１コマンドを発行し、
上記データ領域に対する書き込みの場合には、同じデー
タの再書き込みを行わない第２書き込みモードを指定す
るための第２コマンドを発行し、上記メモリコントロール部は、上記第２書き込みモード
での書き込みエラーに対しては、同じデータの再書き込
みを行わず、上記第１書き込みモードでの書き込みエラ
ーに対しては、同じデータの再書き込みを行うことを特
徴とする記録装置。
【請求項５】データの書き込みを可能とするデータ領
域、及び上記データ領域に書き込まれるデータの管理情
報を書き込み可能な管理領域を含むメモリ部と、上記メ
モリ部の動作に関する各種コマンドを発行可能なメモリ
コントローラと、上記メモリコントローラから発行され
たコマンドに従って上記メモリ部の動作を制御するため
のメモリコントロール部と、を含む記録装置であって、上記メモリコントローラは、上記管理領域に対する書き
込みの場合には、同じデータの再書き込みを伴う第１書
き込みモードを指定するための第１コマンドを発行し、
上記データ領域に対する書き込みの場合には、同じデー
タの再書き込みを行わない第２書き込みモードを指定す
るための第２コマンドを発行し、さらに上記データ領域
に書き込むべきデータについては当該データの誤り訂正
のための符号の付加を省略し、上記管理領域に書き込む
べきデータには当該データの誤り訂正のための符号を付
加し、上記メモリコントロール部は、上記第２書き込みモード
での書き込みエラーに対しては、同じデータの再書き込
みを行わず、上記第１書き込みモードでの書き込みエラ
ーに対しては、同じデータの再書き込みを行うことを特
徴とする記録装置。
【請求項６】データの書き込みを可能とするデータ領
域、及び上記データ領域に書き込まれるデータの管理情
報を書き込み可能な管理領域を含むメモリ部と、上記メ
モリ部の動作に関する各種コマンドを発行可能なメモリ
コントローラと、上記メモリコントローラから発行され
たコマンドに従って上記メモリ部の動作を制御するため
のメモリコントロール部と、を含む記録装置であって、上記メモリコントローラは、上記管理領域に対する書き
込みの場合には、同じデータの再書き込みを伴う第１書
き込みモードを指定するための第１コマンドを発行し、
上記データ領域に対する書き込みの場合には、同じデー
タの再書き込みを行わない第２書き込みモードを指定す
るための第２コマンドを発行し、上記メモリコントロール部は、上記第２書き込みモード
が指定された状態での書き込みエラーに対しては、同じ
データの再書き込みを行わず、上記第１書き込みモード
での書き込みエラーに対しては、同じデータの再書き込
みを行い、上記第１コマンド及び上記第２コマンドは、書き込みア
ドレスや書き込みデータの取り込みを可能とする端子を
介して、上記書き込みアドレスや上記書き込みデータよ
りも先に上記メモリコントロール部に与えられることを
特徴とする記録装置。
【請求項７】データの書き込みを可能とするデータ領
域、及び上記データ領域に書き込まれるデータの管理情
報を書き込み可能な管理領域を含むメモリ部と、上記メ
モリ部の動作に関する各種コマンドを発行可能なメモリ
コントローラと、上記メモリコントローラから発行され
たコマンドに従って上記メモリ部の動作を制御するため
のメモリコントロール部と、を含む記録装置であって、上記メモリコントローラは、上記管理領域に対する書き
込みの場合には、同じデータの再書き込みを伴う第１書
き込みモードを指定するための第１コマンドを発行し、
上記データ領域に対する書き込みの場合には、同じデー
タの再書き込みを行わない第２書き込みモードを指定す
るための第２コマンドを発行し、さらに上記データ領域
に書き込むべきデータには当該データの誤り訂正のため
の符号の付加を省略し、上記管理領域に書き込むべきデ
ータには当該データの誤り訂正のための符号を付加し、上記メモリコントロール部は、上記第２書き込みモード
での書き込みエラーに対しては、同じデータの再書き込
みを行わず、上記第１書き込みモードでの書き込みエラ
ーに対しては、同じデータの再書き込みを行い、上記第１コマンド及び上記第２コマンドは、書き込みア
ドレスや書き込みデータの取り込みを可能とする端子を
介して、上記書き込みアドレスや上記書き込みデータよ
りも先に上記メモリコントロール部に与えられることを
特徴とする記録装置。
【請求項８】上記データ領域に書き込まれるデータ
は、動画データ又は音声データとされる請求項１乃至７
の何れか１項記載の記録装置。