[go: up one dir, main page]

JP2003123498A - 半導体記憶装置の不良品選別方法および不良品選別装置 - Google Patents

半導体記憶装置の不良品選別方法および不良品選別装置

Info

Publication number
JP2003123498A
JP2003123498A JP2001310008A JP2001310008A JP2003123498A JP 2003123498 A JP2003123498 A JP 2003123498A JP 2001310008 A JP2001310008 A JP 2001310008A JP 2001310008 A JP2001310008 A JP 2001310008A JP 2003123498 A JP2003123498 A JP 2003123498A
Authority
JP
Japan
Prior art keywords
selection
defective product
test
semiconductor memory
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001310008A
Other languages
English (en)
Inventor
Momoe Nagatomo
百恵 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001310008A priority Critical patent/JP2003123498A/ja
Publication of JP2003123498A publication Critical patent/JP2003123498A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Sorting Of Articles (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】将来的に不良となる可能性が高い半導体記憶装
置を不良品として選別可能とし、また不良品選別試験が
歩留まりに与える影響をコントロール可能とする。 【解決手段】半導体記憶装置4の不良品選別試験をする
際に、予め選別基準として第1の設定値C1および第2
の設定値C2を設定し、半導体記憶装置の複数の記憶セ
ルグループのそれぞれに対して順に厳しくなる第1〜第
7の選別条件で1回目〜7回目の選別試験を行い、1回
目の選別試験で複数の記憶セルグループのいずれかが不
合格であるとき、あるいは2回目〜7回目の選別試験の
うち、記憶セルグループの不合格数が第1の設定値C1
以下となる選別試験の回数が第2の設定値C2以上とな
るとき、この半導体記憶装置を不良品として選別する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、複数の記憶セル
を有する半導体記憶装置の不良品選別方法および不良品
選別装置に関する。詳しくは、半導体記憶装置の複数の
記憶セルグループのそれぞれに対して順に厳しくなる第
1〜第nの選別条件(nは2以上の整数)で1回目〜n
回目の選別試験を行い、1回目の選別試験で上記複数の
記憶セルグループのいずれかが不合格であるとき、ある
いは上記2回目〜n回目の選別試験のうち、記憶セルグ
ループの不合格数が第1の設定値以下となる選別試験の
回数が第2の設定値以上となるとき、上記半導体記憶装
置を不良品として選別することによって、ウィークビッ
トが存在して将来的に不良となる可能性が高い半導体記
憶装置を不良品として選別できると共に、不良品選別試
験が歩留まりに与える影響をコントロールできる半導体
記憶装置の不良品選別方法および不良品選別装置に係る
ものである。
【0002】
【従来の技術】半導体記憶装置は、高速化、大容量化、
高機能化に進みつつある。信頼性の高い半導体記憶装置
を供給するためには、半導体記憶装置のテスト技術も重
要となっている。半導体記憶装置の性能試験は、例え
ば、メモリテスターと呼ばれる不良品選別試験装置を用
いて行われ、例えば、動作電圧、温度等に関して、性能
試験が行われる。半導体記憶装置の不良品選別方法は、
同一品種の半導体記憶装置であれば、ある一定の選別条
件で選別試験を行ない、その選別試験のパス(PASS)・
フェイル(FAIL)判定により不良品を選別する方法が用
いられている。
【0003】以下、図4〜図6を参照しながら、従来の
半導体記憶装置の不良品選別方法について説明する。図
4は、ある同一品種の半導体記憶装置の集団に含まれ
る、5つの半導体記憶装置についての、各選別条件にお
けるパス・フェイル判定結果を示している。これら5つ
の半導体記憶装置は、以下、サンプル1、サンプル2、
サンプル3、サンプル4、サンプル5と呼ぶことにす
る。また、ここで意味するパスとは動作可能な状態、フ
ェイルとは動作不可能な状態である。
【0004】図4では、パスを○、フェイルを×、ある
一定の値をJ、選別試験のきざみとして適切な値をaと
して示しており、J、aを用いて、各選別条件毎の選別
値を定義している。図4の各サンプルには、任意の記憶
セルグループG1,G2,G3,G4がある。
【0005】また、図4では、説明を簡単にするため、
G1〜G4と4つのグループ分けを行なっているが、グ
ループ分けに関する定義は特に設けていない。例えば、
記憶セル単位やI/O単位などでグループ分けしても良
く、試験者が自由に設定して良いとする。
【0006】図4に示すサンプル1、サンプル3は、欠
陥などが無い理想的なサンプルである。ただし、サンプ
ル1は全体的な特性の優れたサンプルであり、サンプル
3は全体的な特性の劣るサンプルである。実際の製品で
は、製造バラツキの影響で半導体記憶装置の全体的な特
性が変動することが多々あり、同一品種の半導体記憶装
置であっても、サンプル1のように全体的な特性の良い
もの、サンプル3のように全体的に特性の悪いものが混
在している。
【0007】図4に示すサンプル2、サンプル4は、ウ
ィークビットが存在するサンプルであり、ウィークビッ
トが存在する記憶セルグループのみが相対的に劣った特
性を示している。ただし、サンプル1とサンプル4で
は、ウィークビットの程度に差がある。ここで、ウイー
クビットは、特性が相対的に劣る記憶セルを意味する。
【0008】また、図4に示すサンプル5は、ある1つ
の記憶セルグループのみが相対的に優れた特性を持つサ
ンプルである。このサンプル5は、ウィークビットが存
在する記憶セルグループが多く存在すると考えるより、
ある1つの記憶セルグループのみが相対的に優れた特性
を持つと考えるべきサンプルである。
【0009】各サンプルにおける動作可能能力は、記憶
セルグループG1〜G4から決まり、G1〜G4の全て
がパスする領域がそのサンプルの能力となる。サンプル
1の能力は選別条件3であり、サンプル2、サンプル
3、サンプル5の能力は選別条件6、サンプル4の能力
は選別条件4となる。
【0010】図5は、サンプル1〜サンプル5を含む半
導体記憶装置の集団を、9つの選別条件で試験した場合
の動作可能サンプル数の分布を示している。図5に示す
ように、従来の不良品選別試験では、同一品種であれ
ば、ある一定の選別条件で試験を行ない、その試験のパ
ス・フェイル判定によりサンプルを選別する絶対的選別
方法を用いている。例えば、不良品選別値を選別条件7
とすると、従来の不良品選別試験では、サンプル1〜サ
ンプル5は全て良品と選別されてしまう。
【0011】図6は、従来の半導体記憶装置の不良品選
別試験のフローチャートを示している。以下、図6を参
照しながら、従来の不良品選別試験の動作について説明
する。各記憶セルグループのある選別条件に対する選別
試験における試験結果は、G1_1、G2_1、・・・・Gm_1の
ようなルールで表記されることとする。パスの場合は、
「0」の値が入り、フェイルの場合は、「1」の値が入
る。例えば、記憶セルグループG2_1が選別試験パスの場
合は、G2_1 = 0 、フェイルの場合は、G2_1 =1 で表記
する。
【0012】また、半導体記憶装置の選別試験結果は、
関数Fで表記する。 F=G1_1+G2_1+・・・・+Gm_1 F=0、即ち、m個すべての記憶セルグループがパスと
なる場合、半導体記憶装置がパスである。F10、記憶
セルグループの少なくともいずれかがフェイルとなる場
合、半導体記憶装置がフェイルである。選別試験がスタ
ートすると、ステップS11で、選別条件(選別値:J-
(ax0))における特性試験が、各記憶セルグループ毎に
行なわれ、選別試験結果G1_1〜Gm_1が得られる。
【0013】次に、ステップS12で、選別試験結果G1
_1〜Gm_1を基に、不良品か良品かを判定する。ここは、
絶対的な判定を行なうので、全記憶セルグループが選別
条件(選別値:J-(ax0))でパスならば良品と選別さ
れ、1つでもフェイルならば不良品と選別される。
【0014】図4に示すサンプル1の場合、選別条件を
図4に示す選別条件7(選別値:J -(ax0))とすると、
全ての記憶セルグループが選別条件(選別値:J-(ax
0))をパスしているので F=G1_1+G2_1+G3_1+G4_1 =0+0+0+0 =0 となり、良品(パス)として選別される。また、サンプ
ル2、3、4、5も同様にF=0となり、良品(パス)
として選別される。
【0015】
【発明が解決しようとする課題】上述したように従来の
半導体記憶装置の不良品選別方法を用いて選別する場
合、被試験の半導体記憶装置が選別条件をクリアさえす
れば、どのようなサンプルでも良品として選別されてい
た。
【0016】しかし、品質上の観点から見ると、この絶
対的な選別方法は、必ずしも充分では無い。例えば、欠
陥やダストによる静電的断絶やリークが存在する場合、
欠陥やダストの存在する記憶セルは動作するものの、そ
の記憶セルの特性だけが、相対的に劣っているケースは
多い。このような特性の劣る記憶セル、つまりウィーク
ビットは、選別試験はパスするものの、選別試験後の加
速試験や実使用下における故障を引き起こす場合があ
る。
【0017】例えば、品質上の観点から見ると、サンプ
ル2のような明らかにウィークビットが存在するサンプ
ルは、選別試験はパスするものの、選別試験後の加速試
験や実使用下における故障を引き起こす場合があるの
で、不良品(フェイル)として選別したい。このサンプ
ル2を不良品と選別するには、この試験の不良品選別値
を選別条件3,4,5に設定すると良いが、しかし、そ
のように設定すると、ただ単に全体的な特性が劣るサン
プルであるサンプル3や、相対的に特性が劣る記憶セル
グループが存在するが、品質上の観点から見ると、故障
を引き起こす可能性が低いサンプル4やサンプル5まで
も不良品と選別してしまい、歩留まりに影響を与える。
【0018】したがって、このように従来の絶対的な選
別方法では、下記(1)、(2)、(3)を同時に満たすことが
出来ない問題点があった。 (1) 不良品選別試験をパスしても、明らかにウィークビ
ットが存在するサンプルは、品質的観点から不良品と選
別したい。 (2) 製造バラツキが原因で、単に全体的な特性が劣るサ
ンプルは、良品と選別したい。 (3) 相対的に特性が劣る記憶セルグループが存在する
が、品質上の観点から見ると、故障を引き起こす可能性
が低いサンプルは良品と選別したい。
【0019】そこで、この発明は、ウィークビットが存
在して将来的に不良となる可能性が高い半導体記憶装置
を不良品として選別できると共に、不良品選別試験が歩
留まりに与える影響をコントロールできる半導体記憶装
置の不良品選別方法等を提供することを目的とする。
【0020】
【課題を解決するための手段】この発明に係る半導体記
憶装置の不良品選別方法は、複数の記憶セルを有する半
導体記憶装置の不良品選別方法であって、半導体記憶装
置の複数の記憶セルグループのそれぞれに対して第1の
選別条件で1回目の選別試験を行うステップと、1回目
の選別試験で複数の記憶セルグループのいずれかが不合
格であるとき、半導体記憶装置を不良品として選別する
ステップと、1回目の選別試験で複数の記憶セルグルー
プの全てが合格のとき、複数の記憶セルグループのそれ
ぞれに対して、順に厳しくなる第2〜第nの選別条件
(nは2以上の整数)で2回目〜n回目の選別試験を行
うステップと、2回目〜n回目の選別試験のうち、記憶
セルグループの不合格数が第1の設定値以下となる選別
試験の回数が第2の設定値以上となるとき、半導体記憶
装置を不良品として選別するステップとを備えるもので
ある。
【0021】この発明に係る半導体記憶装置の不良品選
別装置は、複数の記憶セルを有する半導体記憶装置の不
良品選別装置であって、半導体記憶装置の複数の記憶セ
ルグループのそれぞれに対して順に厳しくなる第1〜第
nの選別条件(nは2以上の整数)で1回目〜n回目の
選別試験を行う試験手段と、1回目〜n回目の選別試験
のそれぞれにおける、複数の記憶セルグループの合格、
不合格の情報を格納する記憶手段と、記憶手段に格納さ
れた情報に基づき、1回目の選別試験で複数の記憶セル
グループのいずれかが不合格であるとき、あるいは2回
目〜n回目の選別試験のうち、記憶セルグループの不合
格数が第1の設定値以下となる選別試験の回数が第2の
設定値以上となるとき、半導体記憶装置を不良品として
選別する不良品選別手段とを備えるものである。
【0022】この発明においては、半導体記憶装置の不
良品選別試験をする際に、予め選別基準として第1の設
定値および第2の設定値を設定し、半導体記憶装置の複
数の記憶セルグループのそれぞれに対して順に厳しくな
る第1〜第nの選別条件(nは2以上の整数)で1回目
〜n回目の選別試験を行い、1回目の選別試験で複数の
記憶セルグループのいずれかが不合格であるとき、ある
いは2回目〜n回目の選別試験のうち、記憶セルグルー
プの不合格数が第1の設定値以下となる選別試験の回数
が第2の設定値以上となるとき、この半導体記憶装置を
不良品として選別することによって、ウィークビットが
存在して将来的に不良となる可能性が高い半導体記憶装
置を不良品として選別できる。
【0023】また、この発明においては、例えば、第1
の設定値および第2の設定値を設定する設定手段を備え
ることによって、不良品の選別基準を自由に設定できる
ため、不良品選別試験が歩留まりに与える影響をコント
ロールすることが可能となる。
【0024】
【発明の実施の形態】図1は、本実施の形態の半導体記
憶装置の不良品選別装置10の構成を示している。図1
に示すように、この不良品選別装置10は、記憶手段と
してのメモリテスター本体1と、設定手段としての操作
部2と、選別試験結果などを表示する表示部3とから構
成されている。
【0025】メモリテスター本体1は、半導体記憶装置
4の選別試験結果を一時的に記憶するメモリ1aを内蔵
している。また、操作部2は、選別試験の開始、終了を
指示すること、また設定値の設定を行うことが可能とな
っている。
【0026】以下、不良品選別装置10を用いた半導体
記憶装置4の不良品選別試験の動作を図2のフローチャ
ートを使用して説明する。ここで、半導体記憶装置4の
各記憶セルグループの各選別条件に対する選別試験にお
ける試験結果は、表1のようなルールで表記されること
とする。
【0027】
【表1】
【0028】つまり、記憶セルグループGxの、y回目の
選別試験における試験結果は、Gx_yで表記される。xは
変数であり、記憶セルグループがm個存在する場合、1
≦x≦mである。同様に、yも変数であり、選別試験を
n回目まで行なった場合、1≦y≦nとなる。
【0029】また、選別試験がパス(合格)の場合は、
Gx_yに「0」の値が入り、フェイル(不合格)の場合
は、「1」の値が入ることとする。即ち、記憶セルグル
ープGxのy回目の選別試験がパスの場合は、Gx_y = 0
となり、記憶セルグループGxのy回目選別試験がフェイ
ルの場合は、Gx_y = 1 となる。
【0030】また、相対的な判定を行なうため、ここ
で、以下の関数Fを定義する。Fは、y回目の選別試験
において、m個の記憶セルグループの中で、何個の記憶
セルグループがフェイルしたかを表す関数である。 F=G1_y+G2_y+・・・・+Gm_y F=0の場合、m個すべての記憶セルグループがパス F=mの場合、m個すべての記憶セルグループがフェイ
ル 0<F<m の場合、m個のうちのF個の記憶セルグル
ープがフェイル
【0031】本実施の形態の不良品選別方法は、ウィー
クビットが存在して将来的に不良になる可能性が高いサ
ンプルを不良品として選別するために、相対的な選別方
法を用いる。しかし、単純に相対比較を行い、少しでも
相対的に劣る記憶セルグループが存在するサンプルを不
良品として選別してしまうと、歩留まりに大きな影響を
与えてしまう可能性がある。
【0032】そこで、本実施の形態の不良品選別方法
は、単純に相対比較による不良品選別を行なうのではな
く、試験者が自由に不良品選別基準を設定することで、
歩留まりに与える影響をコントロール可能とする。
【0033】試験者が自由に不良品選別基準を設定でき
るようにするため、第1の設定値C1(Criteria1)、
第2の設定値C2(Criteria2)およびZを定義する。
不良品選別基準は、C1、C2の両方を満たす条件とな
る。 C1:m個の記憶セルグループの中で、何個以下の記憶
セルグループがフェイルした場合、不良と定義するかの
基準。 Z:C1を満たさなかった回数。 C2:C1を何回満たさなかった場合、不良と定義する
かの基準。
【0034】m個の記憶セルグループを有する半導体記
憶装置4に対して、選別試験をn回(n個の選別値)行
なうこととする。選別試験の回数(n)は、試験者が自
由に決めて良いこととする。また、第1の選別条件は選
別値:J-(ax0)とする。
【0035】選別試験がスタートすると、まず、ステッ
プS1で、第1の選別条件(選別値:J-(ax0))におけ
る選別試験を、1回目の選別試験としてG1〜Gmの各
記憶セルグループ毎に行って、選別試験結果を一時的に
メモリテスター本体1のメモリ1aに記憶する。
【0036】次に、ステップS2で、記憶された第1回
の選別試験結果を基に、半導体記憶装置4の合格と不合
格を判定する。この場合、絶対的な判定を行なうので、
全記憶セルグループが第1の選別条件(選別値:J-(ax
0))でパスならば良品と選別され、次の相対選別試験に
進める。1つでもフェイルならば不良品と選別される。
(ここでは、従来の絶対的な選別値を満たさないサンプ
ルは、相対選別試験を行なっても無駄であるので、相対
選別試験に進めるべきか否かを判定することを目的とし
ている)。ここで、関数Fによる判定を行なう。F=0
の場合、Yesの方向へ進む。F10の場合、半導体記
憶装置4を不良品として選別する。
【0037】次に、ステップS3で、2回目からn回目
までの選別試験をG1〜Gmの各記憶セルグループ毎に
行って、選別試験結果を一時的にメモリテスター本体1
のメモリ1aに記憶する。ステップS3での選別試験の
回数が増すほど、厳しい条件での試験となる。この場
合、選別値はJ-(ax1)〜J-(ax(n-1))に変化して行く。
【0038】次に、ステップS4で、y値をインクリメ
ントする。次に、ステップS5で、y回目(最初はy=
2)の選別試験の結果に対して、関数Fによる判定を行
う。F=0の場合、ステップS6へ進む。ステップS6
で、Zの値とC2の値とを比較する。Z<C2の場合、
ステップS7へ進む。Z<C2でない場合、半導体記憶
装置4を不良品として選別する。
【0039】ステップS7で、選別試験回数yを確認す
る。y<nの場合は、Yesの方へ進む。ステップS7
からステップS4に戻り、y値をインクリメントして、
上述した処理を繰り返し行う。もし、ステップS5で、
F10となった場合、ステップS8へ進む。ステップS
8で、F≦C1を確認する。F≦C1の場合、Yesの
方へ進む。
【0040】次に、ステップS9で、Z値をインクリメ
ントし、その後にステップS6に進む。また、ステップ
S8でF≦C1でない場合もステップS6に進む。次
に、ステップS6で、上述と同様に、Zの値とC2の値
とを比較する。Z<C2の場合、ステップS7へ進む。
Z<C2でない場合、半導体記憶装置4を不良品として
選別する。また、ステップS7でy<nでない場合、即
ちy=nとなった場合には、半導体記憶装置4を良品と
して選別する。
【0041】次に、図4に示すサンプルの選別試験につ
いて説明する。例えば、サンプル2の場合、4つの記憶
セルグループがあるので、m=4である。選別試験の回
数(n)は、例えば、選別試験を7回行なうこととする
と、n=7となる。また、初期の選別条件は図4の条件
7(選別値:J-(ax0))とする。
【0042】また、第1の設定値C1=1、第2の設定
値C2=2と設定する。即ち、4つの記憶セルグループ
のうち1つが、2つの選別条件の選別試験でフェイルし
たら不良品として選別する。フローチャートの初期値
は、y=1、Z=0となる。
【0043】選別試験がスタートすると、まず、ステッ
プS1で、1回目の選別試験をG1〜G4の各記憶セル
グループ毎に行なって、選別試験結果を一時的にメモリ
テスター本体1のメモリ1aに記憶する。
【0044】次に、ステップS2で、記憶された1回目
の選別試験結果を基に、半導体記憶装置4の合格と不合
格を判定する。この場合、全ての記憶セルグループが選
別条件(選別値:J-(ax0))をパスしているので、 F=G1_1+G2_1+G3_1+G4_1 =0+0+0+0 =0 となり、Yesの方向へ進む。
【0045】次に、ステップS3で、2回目から7回目
までの選別試験をG1〜G4の各記憶セルグループ毎に
行なって、選別試験結果を一時的にメモリテスター本体
1のメモリ1aに記憶する。次に、ステップS4で、y
をインクリメントする。これにより、y=2となる。
【0046】次に、ステップS5で、選別試験の結果に
対して、関数Fによる判定を行う。現時点ではy=2で
あるので、2回目の選別試験結果を基に判定が行なわれ
る。 F=G1_2+G2_2+G3_2+G4_2 =0+0+0+0 =0 となり、Yesの方向へ進む。
【0047】ステップS6で、Zの値とC2の値とを比
較する。Zの初期値は0であった。現時点ではZの値の
変動はないので、Zは0のままである。また、C2=2
であるので、Z<C2の判定は、Yesの方へ進む。ス
テップS7で、y値を確認する。現時点でのy=2であ
り、また、n=7であるので、y<nの判定は、Yes
の方へ進む。
【0048】ステップS7からステップS4に戻り、y
値がインクリメントされてy=3となる。また、ステッ
プS5で、関数Fによる判定を行う。現時点ではy=3
であるので、3回目の選別試験結果を基に判定が行なわ
れる。 F=G1_3+G2_3+G3_3+G4_3 =0+1+0+0 =1 となり、Noの方向へ進む。
【0049】ステップS8で、F≦C1を確認する。現
時点でのFは1、また、C1=1と設定されているの
で、F≦C1の判定により、Yesの方へ進む。次に、
ステップS9で、Z値を計算する。Zの初期値は0であ
ったが、インクリメントされてZ=1となる。
【0050】次に、ステップS6で、Zの値とC2の値
とを比較する。現時点ではZ=1、また、C2=2であ
るので、Z<C2の判定は、Yesの方へ進む。ステッ
プS7で、y値を確認する。現時点でy=3、また、n
=7であるので、y<nの判定は、Yesの方へ進む。
【0051】再びステップS7からステップS4に戻
り、y値がインクリメントされてy=4となる。再度、
ステップS5で、関数Fによる判定を行う。現時点では
y=4であるので、4回目の選別試験結果を基に判定が
行なわれる。 F=G1_4+G2_4+G3_4+G4_4 =0+1+0+0 =1 となり、Noの方向へ進む。
【0052】次に、ステップS8で、F≦C1を確認す
る。現時点ではF=1、また、C1=1であるので、F
≦C1の判定は、Yesの方へ進む。ステップS9で、
Zの値がインクリメントされてZ=2となる。次に、ス
テップS6で、Zの値とC2の値とを比較する。現時点
ではZ=2、また、C2=2であるので、Z<C2の判
定は、Noの方へ進む。これにより、このサンプル2は
フェイルになり、不良品として選別される。
【0053】上述したように、図4に示すサンプル2以
外のサンプルについて同様の方法で選別試験を行い、C
1=1、C2=2と設定した場合、サンプル1、サンプ
ル3、サンプル4、サンプル5は良品として選別され
る。
【0054】以上により、この発明の不良品選別方法を
用いることで、選別条件7(選別値:J-(ax0))を、第
1の選別条件として選別する場合、サンプル2のような
ウィークビットが存在するものを不良品として選別でき
る。一方、従来の不良品選別方法を用い、選別条件7
(選別値:J-(ax0))で選別する場合、上述したよう
に、全て良品として選別される。サンプル2のようなウ
ィークビットが存在するものを不良品として選別するこ
とができない。もし、サンプル2を不良品として選別す
るために、選別条件5を用いて選別試験を行うと、ただ
単に全体的な特性が劣るサンプルであるサンプル3も不
良品として選別されてしまう。歩留まりに影響を与え
る。
【0055】このように本実施の形態においては、半導
体記憶装置の不良品選別試験をする際に、予め選別基準
として第1の設定値C1および第2の設定値C2を設定
し、半導体記憶装置の複数の記憶セルグループのそれぞ
れに対して順に厳しくなる第1〜第nの選別条件で1回
目〜7回目の選別試験を行い、1回目の選別試験で複数
の記憶セルグループのいずれかが不合格であるとき、あ
るいは2回目〜n回目の選別試験のうち、記憶セルグル
ープの不合格数が第1の設定値C1以下となる選別試験
の回数が第2の設定値C2以上となるとき、この半導体
記憶装置を不良品として選別するものであり、ウィーク
ビットが存在して将来的に不良となる可能性が高い半導
体記憶装置を不良品として選別できる。
【0056】なお、不良品選別装置10の操作部2で、
第1の設定値C1、および第2の設定値C2の設定を変
え、即ち、不良品選別基準を変更すると、選別の結果が
変化する。 例えば、C1=1、C2=1と設定した場合、 良品:サンプル1、サンプル3、サンプル5 不良品:サンプル2、サンプル4 また、例えば、C1=3、C2=1と設定した場合、 良品:サンプル1、サンプル3 不良品:サンプル2、サンプル4、サンプル5
【0057】このように本実施の形態においては、第1
の設定値C1および第2の設定値C2を設定する設定手
段としての操作部2を備えることによって、不良品選別
基準が自由に設定できるため、不良品選別試験が歩留ま
りに与える影響をコントロールすることが可能となる。
【0058】なお、上述した本実施の形態においては、
1回目の選別試験で複数の記憶セルグループの全てが合
格のとき、複数の記憶セルグループのそれぞれに対し
て、順に厳しくなる第2〜第nの選別条件(nは2以上
の整数)で2回目〜n回目の選別試験を行った後、各回
の選別試験結果に対して、ステップS5でF=0かを判
断するものであったが、これに限定されるものではな
い。例えば、図3に示すように、1回目の選別試験で合
格となった半導体記憶装置に対して、2回目〜n回目の
毎回の試験後、その選別試験結果に対して、ステップS
5でF=0かを判断するようにしてもよい。この場合、
第2〜第nの全ての選別条件の選別試験を行う前に不良
品を選別することが可能となり、効率よく不良品を選別
することができる。
【0059】
【発明の効果】この発明によれば、半導体記憶装置の不
良品選別試験をする際に、予め選別基準として第1の設
定値および第2の設定値を設定し、半導体記憶装置の複
数の記憶セルグループのそれぞれに対して順に厳しくな
る第1〜第nの選別条件(nは2以上の整数)で1回目
〜n回目の選別試験を行い、1回目の選別試験で複数の
記憶セルグループのいずれかが不合格であるとき、ある
いは2回目〜n回目の選別試験のうち、記憶セルグルー
プの不合格数が第1の設定値以下となる選別試験の回数
が第2の設定値以上となるとき、この半導体記憶装置を
不良品として選別するものであり、ウィークビットが存
在して将来的に不良となる可能性が高い半導体記憶装置
を不良品として選別できる。
【0060】また、第1の設定値および第2の設定値を
自由に設定することができるため、不良品選別試験が歩
留まりに与える影響を任意にコントロールすることがで
きる。
【図面の簡単な説明】
【図1】実施の形態の不良品選別装置の構成を示す図で
ある。
【図2】実施の形態の選別試験のフローチャートであ
る。
【図3】実施の形態の選別試験のフローチャートの他の
例である。
【図4】同一品種の半導体記憶装置の集団に含まれる5
つの半導体記憶装置のパス・フェイル結果を示す図であ
る。
【図5】半導体記憶装置の集団における動作可能サンプ
ル数分布を示す図である。
【図6】従来の選別試験のフローチャートである。
【符号の説明】
1・・・メモリテスター本体、1a・・・メモリ、2・
・・操作部、3・・・表示部、4・・・半導体記憶装
置、10・・・不良品選別装置、G1,G2,G3,G
4,Gm・・・任意の記憶セルグループ、J・・・ある
一定の値、a・・・選別試験のきざみとして適切な値、
○・・・パス、×・・・フェイル、F・・・関数、y・
・・選別試験回数、C1・・・第1の設定値、C2・・
・第2の設定値、Z・・・C1を満たさなかった回数

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数の記憶セルを有する半導体記憶装置
    の不良品選別方法であって、 上記半導体記憶装置の複数の記憶セルグループのそれぞ
    れに対して第1の選別条件で1回目の選別試験を行うス
    テップと、 上記1回目の選別試験で上記複数の記憶セルグループの
    いずれかが不合格であるとき、上記半導体記憶装置を不
    良品として選別するステップと、 上記1回目の選別試験で上記複数の記憶セルグループの
    全てが合格のとき、上記複数の記憶セルグループのそれ
    ぞれに対して、順に厳しくなる第2〜第nの選別条件
    (nは2以上の整数)で2回目〜n回目の選別試験を行
    うステップと、 上記2回目〜n回目の選別試験のうち、記憶セルグルー
    プの不合格数が第1の設定値以下となる選別試験の回数
    が第2の設定値以上となるとき、上記半導体記憶装置を
    不良品として選別するステップとを備えることを特徴と
    する半導体記憶装置の不良品選別方法。
  2. 【請求項2】 上記第1の設定値および上記第2の設定
    値を設定するステップをさらに備えることを特徴とする
    請求項1に記載の半導体記憶装置の不良品選別方法。
  3. 【請求項3】 複数の記憶セルを有する半導体記憶装置
    の不良品選別装置であって、 上記半導体記憶装置の複数の記憶セルグループのそれぞ
    れに対して順に厳しくなる第1〜第nの選別条件(nは
    2以上の整数)で1回目〜n回目の選別試験を行う試験
    手段と、 上記1回目〜n回目の選別試験のそれぞれにおける、上
    記複数の記憶セルグループの合格、不合格の情報を格納
    する記憶手段と、 上記記憶手段に格納された情報に基づき、上記1回目の
    選別試験で上記複数の記憶セルグループのいずれかが不
    合格であるとき、あるいは上記2回目〜n回目の選別試
    験のうち、記憶セルグループの不合格数が第1の設定値
    以下となる選別試験の回数が第2の設定値以上となると
    き、上記半導体記憶装置を不良品として選別する不良品
    選別手段とを備えることを特徴とする半導体記憶装置の
    不良品選別装置。
  4. 【請求項4】 上記第1の設定値および上記第2の設定
    値を設定する設定手段をさらに備えることを特徴とする
    請求項3に記載の半導体記憶装置の不良品選別装置。
JP2001310008A 2001-10-05 2001-10-05 半導体記憶装置の不良品選別方法および不良品選別装置 Pending JP2003123498A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001310008A JP2003123498A (ja) 2001-10-05 2001-10-05 半導体記憶装置の不良品選別方法および不良品選別装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001310008A JP2003123498A (ja) 2001-10-05 2001-10-05 半導体記憶装置の不良品選別方法および不良品選別装置

Publications (1)

Publication Number Publication Date
JP2003123498A true JP2003123498A (ja) 2003-04-25

Family

ID=19129064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001310008A Pending JP2003123498A (ja) 2001-10-05 2001-10-05 半導体記憶装置の不良品選別方法および不良品選別装置

Country Status (1)

Country Link
JP (1) JP2003123498A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015007569A (ja) * 2013-06-25 2015-01-15 富士通セミコンダクター株式会社 半導体装置の試験プログラム、試験装置及び試験方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015007569A (ja) * 2013-06-25 2015-01-15 富士通セミコンダクター株式会社 半導体装置の試験プログラム、試験装置及び試験方法

Similar Documents

Publication Publication Date Title
EP0978125B1 (en) System for optimizing memory repair time using test data
US7178072B2 (en) Methods and apparatus for storing memory test information
WO2007020602A2 (en) Test sequence optimization method and design tool
JP4448895B1 (ja) 試験装置および試験方法
TWI394169B (zh) 測試裝置
US6549863B1 (en) Apparatus and method for generating map data
JP2007172778A (ja) メモリテスト回路及びメモリテスト方法
EP0188013A1 (en) Fusible link short detector with array of reference fuses
JP2012185895A (ja) 半導体集積回路、故障診断システム、および、故障診断方法
US5831988A (en) Fault isolating to a block of ROM
JP2003123498A (ja) 半導体記憶装置の不良品選別方法および不良品選別装置
US6601008B1 (en) Parametric device signature
Bahl A sharable built-in self-repair for semiconductor memories with 2-D redundancy scheme
US7073107B2 (en) Adaptive defect based testing
US20020073366A1 (en) Semiconductor device test method for optimizing test time
US5724365A (en) Method of utilizing redundancy testing to substitute for main array programming and AC speed reads
US20090287438A1 (en) Increased Fault Diagnosis Throughput Using Dictionaries For Hyperactive Faults
US7454676B2 (en) Method for testing semiconductor chips using register sets
JP2007280546A (ja) 半導体試験装置および半導体装置の試験方法
US20060156108A1 (en) Method for testing semiconductor chips using check bits
US6603303B1 (en) Method and apparatus for testing integrated circuit
US20040257901A1 (en) Memory repair circuit and method
TWI709143B (zh) 記憶體的重新排序電路以及重新排序記憶體位元的方法
US20210165601A1 (en) Data compression circuit, memory device and ic test device and method
EP1040358B1 (en) A memory test system with a means for test sequence optimisation and a method of its operation