[go: up one dir, main page]

JP2003109846A - 可変容量素子 - Google Patents

可変容量素子

Info

Publication number
JP2003109846A
JP2003109846A JP2001298647A JP2001298647A JP2003109846A JP 2003109846 A JP2003109846 A JP 2003109846A JP 2001298647 A JP2001298647 A JP 2001298647A JP 2001298647 A JP2001298647 A JP 2001298647A JP 2003109846 A JP2003109846 A JP 2003109846A
Authority
JP
Japan
Prior art keywords
dielectric film
lower electrode
variable capacitance
insulating layer
capacitance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001298647A
Other languages
English (en)
Inventor
Tetsuya Kishino
哲也 岸野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001298647A priority Critical patent/JP2003109846A/ja
Publication of JP2003109846A publication Critical patent/JP2003109846A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 リーク電流が小さく、信頼性が高いととも
に、容量の変化量の大きい可変容量素子を提供する。 【解決手段】 支持基板11上に下部電極12、外部電
圧の印加により誘電率が変化する誘電体膜13、および
上部電極14を順次被着してなる可変容量素子におい
て、前記誘電体膜13上に絶縁層15を被着した後、そ
の絶縁層15に誘電体膜13まで到達する開口部15a
を設け、その上から金属膜を被着することにより上部電
極14としたものである。そして、下部電極12と絶縁
層15および上部電極14で作られる浮遊容量が、下部
電極12と誘電体膜13および上部電極14で作られる
規定容量の25%以下である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、可変容量素子に関
するもので、特にリーク電流が小さく、信頼性が高いと
ともに、容量の変化量が大きく、Q値の大きい可変容量
素子に関する。
【0002】
【従来の技術】コンデンサの一つに、静電容量が外部電
圧を印加することによって変化する、所謂可変容量素子
がある。これは通常、電気絶縁性の基板上に薄膜状の下
部電極層、誘電体層、上部電極層がこの順に積層してい
る。この様なコンデンサでは電極がスパッタ、真空蒸着
などで形成されており、誘電体がスパッタ、ゾルゲル法
等で形成されている。誘電体材料として、外部電圧の印
加により誘電率が変化するものを使用することによっ
て、外部電圧を印加することによって静電容量が変化す
る、所謂可変容量素子となる。
【0003】この様な可変容量素子の製造では、通常以
下の様にフォトリソグラフィの手法が用いられる。先
ず、絶縁性基板上の全面に下部電極層を形成した後、必
要部のみをレジストで覆い、その後、ウエットエッチン
グ又は、ドライエッチングで不要部を除去する。次に、
誘電体層を全面に形成し、前記と同様に不要部を除去す
る。最後に上部電極層を全面に形成し、前記と同様に不
要部を除去する。また、保護層やハンダバンプを形成す
ることにより、表面実装が可能になる。
【0004】可変容量素子をフィルター、共振器などの
構成部品として使用するためにはリーク電流が小さいこ
とが求められている。これは、可変容量素子は定常的に
外部電圧を印加して使用されるので、わずかなリーク電
流も素子のショートや誘電特性劣化の原因となるからで
ある。
【0005】しかし、図4(a)(b)に示すような従
来の構造では、下部電極42の端部42a上の誘電体膜
が非常に薄くなり、下部電極43と上部電極の間でリー
ク電流が流れたり、短絡してしまうといった、所謂ステ
ップカバレッジの問題が発生していた。
【0006】この問題を解決するために、誘電体および
上部電極を下部電極よりも小さく形成し、誘電体の段差
を無くす薄膜コンデンサ構造が提案されている(例えば
特開平10−275742、特開平6−89831)。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
た特許記載の構造は、DRAMやデカップリングコンデ
ンサなど、高容量のコンデンサを念頭において考案され
ているため、1GHz以上の高周波数で使用される可変
容量素子にはそのまま適用することができないという問
題があった。具体的には、高周波フィルター、共振器で
使用される可変容量素子の容量値は数pF程度もしくは
それ以下が一般的であり、このような微小容量を達成す
るための電極の大きさは1μmx1μm程度となる。こ
のような微小な上部電極直上にハンダバンプを形成した
り、上部電極よりも小さい端子電極を作製することは事
実上不可能となっていた。
【0008】また、従来の構造でステップカバレッジの
問題を回避するには、下部電極の厚みを非常に薄くする
ことにより、ステップの高さ自体を小さくする方法があ
った。しかし、その場合、下部電極の抵抗値が大きくな
り、コンデンサのQ値が低下するという問題が発生す
る。
【0009】また、素子の容量が小さい場合、上部電極
と下部電極の間に発生する浮遊容量が大きくなると、容
量の精度が低下すると同時に、電圧を印加した場合の容
量の変化量(以下、チューナビリティと記載する)が小
さくなるという問題も発生していた。
【0010】本発明は上述の課題に鑑みて案出されたも
のであり、その目的は、特にリーク電流が小さく、信頼
性が高いとともに、容量の変化量が大きく、Q値の大き
い可変容量素子を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明は、支持基板上に
下部電極、外部電圧の印加により誘電率が変化する誘電
体膜および上部電極を順次配してなる可変容量素子にお
いて、前記誘電体膜上に、該誘電体膜表面に開口部を有
する絶縁層を被着形成するとともに、前記開口部に露出
する誘電体薄膜表面に前記上部電極の一部を導出させた
ことを特徴とする可変容量素子である。さらに、前記絶
縁層で発生する浮遊容量が、前記下部電極、前記誘電体
膜、前記上部電極で形成される規定容量の25%以下で
ある可変容量素子である。
【0012】また、支持基板上にバイパス下部電極、外
部電圧の印加により誘電率が変化する誘電体膜、2つの
上部電極を順次配してなる可変容量素子において、前記
誘電体膜に、該誘電体膜表面に2つの開口部を有する絶
縁層を被着形成するとともに、前記開口部に露出する誘
電体薄膜表面に前記各上部電極の一部を導出させた可変
容量素子である。さらに、前記絶縁層で発生する浮遊容
量が、前記バイパス下部電極、前記誘電体膜、前記2つ
の上部電極で形成される規定容量の25%以下の可変容
量素子である。
【作用】本発明の可変容量素子は、支持基板上に下部電
極、外部電圧の印加により誘電率が変化する誘電体膜、
および上部電極を順次被着してなる可変容量素子におい
て、前記誘電体膜および前記下部電極上に絶縁層を被着
した後、その絶縁層に誘電体膜まで到達する開口部を設
け、その上から金属膜を被着することにより上部電極と
したものであり、さらに、下部電極と絶縁層および上部
電極で作られる容量が、下部電極と誘電体膜および上部
電極で作られる容量の25%以下であることを特徴とす
るものである。
【0013】また、支持基板上にバイパス下部電極、外
部電圧の印加により誘電率が変化する誘電体膜、2つの
上部電極を順次被着してなる可変容量素子において、前
記誘電体膜および前記バイパス下部電極上に絶縁層を被
着した後、その絶縁層に誘電体膜が露出する2つの開口
部を設け、その上から金属膜を被着することにより上部
電極としたものであり、さらに、バイパス下部電極と絶
縁層および上部電極で作られる容量が、バイパス下部電
極と誘電体膜および上部電極で作られる容量の25%以
下であることを特徴とするものである。
【0014】このような構造により、下部電極(バイパ
ス下部電極)に対する誘電体のステップカバレッジにか
かわらず、下部電極(バイパス下部電極)と上部電極の
絶縁が絶縁層によって保たれるため、リーク電流が小さ
くなり、信頼性が高い可変容量素子を、高い容量精度で
量産することができるようになる。
【0015】さらに、ステップカバレッジの問題が絶縁
層によって解決されるため、下部電極の厚みを比較的自
由に大きくすることができるようになる。これにより、
下部電極の抵抗を低下させ、可変容量素子のQ値を大き
くすることができるようになる。
【0016】また、下部電極と絶縁層および上部電極で
作られる容量を、下部電極と誘電体膜および上部電極で
作られる容量の25%以下とすることにより、高いチュ
ーナビリティを確保することができるようになる。
【0017】下部電極(バイパス下部電極)と絶縁層お
よび上部電極で作られる容量を、下部電極(バイパス下
部電極)と誘電体膜および上部電極で作られる容量の2
5%以下とするためには、具体的には絶縁体膜の誘電
率、厚み、上部電極(バイパス下部電極)と下部電極の
重なり面積を最適化することによって達成される。
【0018】また、前記可変容量素子の誘電体膜と絶縁
層の間に、前記誘電体膜よりも小さな第2の上部電極を
形成し、前記絶縁体の開口部を、この第2の上部電極ま
で到達させることにより、可変容量素子の容量精度をさ
らに上げることができる。
【0019】前記誘電体として(Ba,Sr)TiO3
からなる薄膜を用いることにより、損失が小さく、信頼
性の高い可変容量素子を提供することができる。
【0020】前記絶縁層としてはSiO2またはSi3
N4またはSrTiO3またはTiO2が用いられる。
これはこれらの材料が低い誘電率を持ち、浮遊容量が低
減できるとともに、素子の保護膜としての効果も付与で
きるからである。
【0021】また、同じ理由から、前記絶縁層としてB
CBもしくはポリイミドもしくはエポキシ樹脂からなる
膜を用いることもできる。
【0022】さらに、前記絶縁層として誘電体膜と同質
の材料である(Ba,Sr)TiO3からなる膜を用い
ることもできる。この場合、誘電体との密着性が向上す
るため、より信頼性の高い可変容量素子となる。
【0023】
【発明の実施の形態】以下、本発明の可変容量素子を図
面に基づいて詳説する。
【0024】図1(a)(b)は、本発明の可変容量素
子を示すものである。
【0025】図において、11は支持基板であり、12
は下部電極、13は誘電体膜、14は上部電極、15は
絶縁層である。
【0026】支持基板11は、ガラス基板、アルミナな
どのセラミック基板、サファイアなどの単結晶基板、S
iなどの半導体基板であり、その表面にスパッタ法、蒸
着などにより下部電極12を形成する。下部電極12の
材料は特に限定はしないが、導電率が高いAuや誘電体
との反応性が低いPtなどが最適である。また、下部電
極12と支持基板11間には密着層が形成されることも
ある。下部電極12のパターニングには、通常フォトリ
ソグラフィーとエッチング法が用いられる。
【0027】下部電極12の上には、誘電体膜13が形
成される。図では誘電体膜13は下部電極より小さく表
記しているが、本発明では絶縁層15によりステップカ
バレッジを確保するため、誘電体膜13の大きさには特
に限定は無く、もちろん下部電極12よりも大きくても
よい。さらに、ステップカバレッジの問題が絶縁層15
によって解決されるため、下部電極12の厚みを従来よ
りも大きくすることができるようになる。これにより、
下部電極12の抵抗を低下させ、大きなQ値をもつ可変
容量素子を実現することができる。
【0028】また、下部電極12と誘電体膜13間には
バッファ層が形成されることもある。誘電体膜13の材
料としては特に限定しないが、コンデンサの小型化の点
から、誘電率が大きく信頼性の高い材料である(Ba、
Sr)TiO3、TiO2などが使用される。
【0029】絶縁層15はこれらの構造を全て覆うよう
に形成され、誘電体膜13の直上に、所望の容量となる
ように開口部15aが開けられる。この開口部15aの
開口面積でコンデンサの容量が決定されるため、該工程
は高精度で行う必要がある。具体的には、フォトリソグ
ラフィとエッチングによるパターン形成が望ましい。ま
た、下部電極12の一部をコンデンサ上面に露出させる
開口部12aも同時に形成することが望ましい。絶縁層
15の材料として特に限定はしないが、後に示される条
件式を容易に満たすためには低誘電率であるほうが望ま
しい。具体的には、SiO2、Si34などの無機誘電
体材料、BCBなどの有機材料が、低誘電率で信頼性が
高いという点で望ましい。
【0030】このように加工された絶縁層15上に、上
部電極14が形成される。上部電極14の形成方法は、
例えばスパッタ法、蒸着などによってコンデンサ上面に
金属膜を被着した後、フォトリソグラフィーなどで加工
する方法が取られる。
【0031】下部電極12と絶縁層15および上部電極
14で作られる容量(以下、浮遊容量と記載する)を、
下部電極12と誘電体膜13および上部電極14で作ら
れる容量(以下、規定容量と記載する)の25%以下に
限定した理由は、浮遊容量が規定容量の25%以上だ
と、可変容量素子の容量の変化量(チューナビリティ)
が低下するからである。また、コンデンサの総容量の精
度にも悪影響を及ぼす。良好なチューナビリティを確保
するため、浮遊容量は規定容量の10%以下が望まし
い。図5に浮遊容量/規定容量の比とチューナビリティ
の関係の計算結果を示した(浮遊量量0の時のチューナ
ビリティを100とした)。図5によると、浮遊量量が
増加するとともにチューナビリティが急激に減少してい
くことがわかる。理想値の80%以上のチューナビリテ
ィを確保するためには、浮遊容量は規定容量の25%以
下である必要があることが分かる。
【0032】この条件は、具体的には絶縁体膜15の誘
電率、厚み、上部電極14と下部電極12の重なり面積
を最適化することによって達成される。例えば、絶縁層
15の誘電率をε、厚みをt、上部電極14と下部電極
12の重なりの面積から、誘電体膜13の直上の絶縁体
膜15の開口部15aの面積を差し引いたものをS、下
部電極12と誘電体膜13および上部電極14で作られ
る規定容量をCとすると、 εS/t ≦ 0.5×C を満たすように、ε、S、tを決定すればよい。図2
(a)(b)は、本発明の別の可変容量素子を示すもの
である。
【0033】図において、21は支持基板であり、22
はバイパス下部電極、23は誘電体膜、24、25は上
部電極、26は絶縁層である。
【0034】この場合、可変容量素子の規定容量は、上
部電極24と誘電体膜23、バイパス下部電極22で作
られる容量C1と上部電極25と誘電体膜23、バイパ
ス下部電極22で作られる容量C2の合成として、 C = C1×C2/(C1+C2) となる。可変容量素子の作成手順、動作原理などは、規
定容量を求める式に変更がある点、および、上部電極2
4と25の間の浮遊容量を小さくするため、これら電極
間の距離dをできるだけ大きくする必要がある点以外は
おおむね図1に示した可変容量素子と同じである。浮遊
容量を小さくするため、上部電極24と25の間隔dは
絶縁層15の厚みの10倍程度とすることが望ましい。
【0035】図3(a)(b)は、本発明のさらに別の
可変容量素子を示すものである。
【0036】図において、31は支持基板であり、32
は下部電極、33は誘電体膜、34は上部電極、35は
第2の上部電極、36は絶縁層である。
【0037】第2の上部電極35は、誘電体膜33を形
成した後に作製される。この第2の上部電極35を設け
ることにより、絶縁層36の上から上部電極34を形成
した際に、上部電極34が絶縁層36の開口部36aの
下側開口に露出している誘電体膜33を完全に被覆しな
い場合に起こる容量の作製誤差を無くすことができる。
この第2の上部電極35の厚み、材料に特に限定はない
が、上部電極34との密着性を確保するという点で、上
部電極34と同じ材料を用いることが望ましい。
【0038】本発明の可変容量素子は、前記誘電体膜1
3、23、33の材料として(Ba,Sr)TiO3
使用することにより、信頼性が高く、小型の可変容量素
子となる。
【0039】本発明の可変容量素子の絶縁膜15、2
6、36としては、SiO2、Si3 4、SrTiO3
TiO2などの誘電体膜、BCB、ポリイミド、エポキ
シ樹脂などの有機物膜が使用される。これらの膜は低誘
電率であるために、比較的薄い膜厚でも本発明の可変容
量素子を実現できる。また、これらの絶縁膜15、2
6、36は耐水性を持つために、可変容量素子の保護膜
の機能も付与することができ、製造工程の単純化にも寄
与する。
【0040】さらに、前記絶縁膜15、26、36の材
料として(Ba,Sr)TiO3を用いることができ
る。この場合、一般的に使用される支持基板11、2
1、31の材料であるサファイアやアルミナ、下部電極
12、32、バイパス下部電極22の電極材料であるA
uやPtとの密着性が良好で、かつ熱応力によるクラッ
ク、剥がれ等の問題も生じにくい。
【0041】
【実施例】支持基板11としてサファイアR基板上に、
下部電極12としてPtを基板温度6℃でスパッタ法に
より形成し電極形状に加工した。その上に誘電体膜13
として(Ba0.5Sr0.5)TiO3からなるターゲット
を用いて、基板温度600℃にて誘電体層を0.3μm
の厚みまでスパッタ成膜・加工を行った。同様に、Si
2からなる絶縁層15を1μmスパッタ成膜し、加工
した。最後に上部電極14として、金を1μmスパッタ
成膜し加工した。この上部電極15の加工時に、前記下
部電極12の引き出し用電極12bも同時に形成した。
また、前記の全ての加工は、フォトリソグラフィー技術
を用いて精密に行った。
【0042】本実施例の素子では、誘電体膜状の開口部
は1μmx1μmの正方形状(100μm2)とした。
また、浮遊容量となる上部電極と下部電極の重なり面積
を約5000μm2とした。(Ba0.5Sr0.5)TiO3
膜の誘電率は400、SiO 2膜の誘電率は4と測定さ
れているので、これから計算される規定容量、浮遊容量
は、規定容量 = εx400x100/0.3 =
1.2(pF) 浮遊容量 = εx4x5000/1 = 0.12
(pF) となり、本発明の範囲内の可変容量素子となる。
【0043】作製した可変容量素子の誘電特性を測定し
た結果、静電容量1.5pF、10Vの外部電圧を印加
した場合のチューナビリティが30%と良好な特性を持
つ可変容量素子が得られたことが分かった。また、ピコ
アンメーターによるリーク特性測定の結果、外部電圧1
V印加時の絶縁抵抗は1GΩ以上となっており、非常に
低リークな素子であることも判明した。
【0044】なお、同様の実験を図2に示す可変容量素
子についても行った結果、やはり良好な誘電特性と低リ
ーク性を持つことを確認した。また、保護膜の材料とし
て、としては、SiO2、Si34、SrTiO3、Ti
2、BCB、ポリイミド、エポキシ樹脂、(Ba,S
r)TiO3を使用した場合でも、良好な特性のデバイ
スが得られることを確認した。
【0045】
【発明の効果】以上のように、本発明の可変容量素子
は、支持基板上に下部電極、外部電圧の印加により誘電
率が変化する誘電体膜、および上部電極を順次被着して
なる可変容量素子であって、前記誘電体膜および前記下
部電極上に絶縁層を被着した後、その絶縁層に誘電体膜
まで到達する開口部を設け、その上から金属膜を被着す
ることにより上部電極とした。そして、下部電極と絶縁
層および上部電極で作られる浮遊容量が、下部電極と誘
電体膜および上部電極で作られる規定容量の25%以下
である。また、支持基板上にバイパス下部電極、外部電
圧の印加により誘電率が変化する誘電体膜、2つの上部
電極を順次被着してなる可変容量素子において、前記誘
電体膜および前記バイパス下部電極上に絶縁層を被着し
た後、その絶縁層に誘電体膜まで到達する2つの開口部
を設け、その上から金属膜を被着することにより上部電
極としたもので、バイパス下部電極と絶縁層および上部
電極で作られる容量が、バイパス下部電極と誘電体膜お
よび上部電極で作られる容量の25%以下である。
【0046】従って、リーク電流が小さく、信頼性が高
いとともに、容量の変化量が大きく、Q値が大きい可変
容量素子を提供することができるようになる。
【図面の簡単な説明】
【図1】(a)は、本発明の可変容量素子の断面図であ
り、(b)はその平面図である。
【図2】(a)は、本発明の他の可変容量素子の断面図
であり、(b)はその平面図である。
【図3】(a)は、本発明の別の可変容量素子の断面図
であり、(b)はその平面図である。
【図4】従来の薄膜コンデンサの断面図(a)および平
面図(b)である。
【図5】本発明の可変容量素子における浮遊容量/規定
容量の比とチューナビリティの関係を示す特性図であ
る。
【符号の説明】
11・・・支持基板 12・・・下部電極 13・・・誘電体膜 14・・・上部電極 15・・・絶縁層 21・・・支持基板 22・・・バイパス下部電極 23・・・誘電体膜 24、25・・・上部電極 26・・・絶縁層 31・・・支持基板 32・・・下部電極 33・・・誘電体膜 34・・・上部電極 35・・・第2の上部電極 36・・・絶縁層 41・・・支持基板 42・・・下部電極 43・・・誘電体膜 44・・・上部電極

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】支持基板上に下部電極、外部電圧の印加に
    より誘電率が変化する誘電体膜および上部電極を順次配
    してなる可変容量素子において、 前記誘電体膜上に、該誘電体膜表面に開口部を有する絶
    縁層を被着形成するとともに、前記開口部に露出する誘
    電体薄膜表面に前記上部電極の一部を導出させたことを
    特徴とする可変容量素子。
  2. 【請求項2】前記絶縁層で発生する浮遊容量が、前記下
    部電極、前記誘電体膜、前記上部電極で形成される容量
    の25%以下であることを特徴とする請求項1記載の可変
    容量素子。
  3. 【請求項3】支持基板上にバイパス下部電極、外部電圧
    の印加により誘電率が変化する誘電体膜、2つの上部電
    極を順次配してなる可変容量素子において、前記誘電体
    膜に、該誘電体膜表面に2つの開口部を有する絶縁層を
    被着形成するとともに、前記開口部に露出する誘電体薄
    膜表面に前記各上部電極の一部を導出させたことを特徴
    とする可変容量素子。
  4. 【請求項4】前記絶縁層で発生する浮遊容量が、前記バ
    イパス下部電極、前記誘電体膜、前記2つの上部電極で
    形成される容量の25%以下であることを特徴とする請
    求項3記載の可変容量素子。
  5. 【請求項5】誘電体膜と絶縁層との間に、前記誘電体膜
    よりも小さな第2の上部電極を介在されたことを特徴と
    する請求項1または3のいずれか記載の可変容量素子。
  6. 【請求項6】前記誘電体膜が(Ba,Sr)TiO3の薄
    膜から成ることを特徴とする請求項1または3のいずれ
    か記載の可変容量素子。
  7. 【請求項7】前記絶縁層がSiO2、Si34、SrT
    iO3、TiO2、BCBポリイミド、エポキシ樹脂、
    (Ba,Sr)TiO3の少なくとも1種類の材料から成
    ることを特徴とする請求項1または3のいずれか記載の
    可変容量素子。
JP2001298647A 2001-09-27 2001-09-27 可変容量素子 Pending JP2003109846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001298647A JP2003109846A (ja) 2001-09-27 2001-09-27 可変容量素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001298647A JP2003109846A (ja) 2001-09-27 2001-09-27 可変容量素子

Publications (1)

Publication Number Publication Date
JP2003109846A true JP2003109846A (ja) 2003-04-11

Family

ID=19119517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298647A Pending JP2003109846A (ja) 2001-09-27 2001-09-27 可変容量素子

Country Status (1)

Country Link
JP (1) JP2003109846A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064437A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 可変コンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064437A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 可変コンデンサ

Similar Documents

Publication Publication Date Title
CN100499361C (zh) 电子器件及其制造方法
JP2002542619A (ja) 逆向き面装着用超小型レジスタ−キャパシタ薄膜回路網
US7026680B2 (en) Thin film capacitive element, method for producing same and electronic device
WO2000049631A1 (en) Capacitor
JP7425084B2 (ja) 広帯域性能を有するコンパクトな薄膜表面実装可能結合器
JP4827299B2 (ja) キャパシタ及び半導体装置
JPH0878283A (ja) 薄膜キャパシタ
JP2006185935A (ja) キャパシタ部品
KR20010113788A (ko) 전자 디바이스
JP2006196871A (ja) 薄膜コンデンサおよび可変容量コンデンサならびに電子部品
US6236102B1 (en) Chip type thin film capacitor, and manufacturing method therefor
JP2003109846A (ja) 可変容量素子
JPH08241830A (ja) 薄膜コンデンサ
JP4009078B2 (ja) 薄膜電子部品
JP2003045742A (ja) 薄膜コンデンサ
JPH08250659A (ja) 薄膜キャパシタ
JP4157375B2 (ja) 可変容量コンデンサ及びそれを用いた高周波部品
JP3645808B2 (ja) 薄膜電子部品およびその製法並びに基板
CN108461629A (zh) 硅基射频电容及其制备方法
JP2005136074A (ja) コンデンサおよび直列コンデンサならびに可変コンデンサ
JP3996765B2 (ja) 薄膜コンデンサの製造方法
JPH07245233A (ja) 薄膜コンデンサ
JP2006093323A (ja) 可変容量コンデンサ
JP2002329788A (ja) 可変コンデンサ
JP2000114101A (ja) 誘電体薄膜素子及びその製造方法