[go: up one dir, main page]

JP2003087076A - Chip-like lc composite component and circuit using the same - Google Patents

Chip-like lc composite component and circuit using the same

Info

Publication number
JP2003087076A
JP2003087076A JP2001271642A JP2001271642A JP2003087076A JP 2003087076 A JP2003087076 A JP 2003087076A JP 2001271642 A JP2001271642 A JP 2001271642A JP 2001271642 A JP2001271642 A JP 2001271642A JP 2003087076 A JP2003087076 A JP 2003087076A
Authority
JP
Japan
Prior art keywords
conductor pattern
terminal electrode
electrically connected
chip
composite component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001271642A
Other languages
Japanese (ja)
Inventor
Noboru Kato
登 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001271642A priority Critical patent/JP2003087076A/en
Publication of JP2003087076A publication Critical patent/JP2003087076A/en
Pending legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a chip-like LC composite component for electrically combining respective output signals of a plurality of filters into an output by connecting, to respective output ports of a plurality of band-pass filters and rotating phases, so that the phases of the plurality of filters can be recognized as an open characteristic each other. SOLUTION: Input terminal electrodes 32, 33 and an output terminal electrode 34 are formed on an end surface of a laminate 23 formed by laminating a plurality of dielectric layers 22. Various conductive patterns 38-48 for providing inductors or capacitors are formed inside the laminate. A plurality of inductor patterns 39-42 are arrayed of their being on one plane while independent of each other not to be mutually connected before an end 25 of the laminate 23, and connection electrodes 36, 37 and another conductive pattern 45 are used to connect the patterns 39-42 to an output terminal electrode 34.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、チップ状LC複
合部品およびそれを用いた回路に関するもので、特に、
複数個のバンドパスフィルタのそれぞれの出力ポートに
電気的に接続され、これらバンドパスフィルタの各出力
信号を電気的に合成し、1つの出力にするためのチップ
状LC複合部品およびそれを用いた回路に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip-shaped LC composite component and a circuit using the same, and particularly,
A chip-shaped LC composite component which is electrically connected to each output port of a plurality of bandpass filters and electrically combines the output signals of these bandpass filters into one output, and the same It is about circuits.

【0002】[0002]

【従来の技術】たとえば携帯電話などの移動体通信機器
の分野において、たとえば、DCS(Digital
Cellular System:1800MHz帯)
信号とPCS(Personal Communica
tion Services:1900MHz帯)信号
との2つの信号のように、互いに比較的近接した周波数
帯域の2つの信号を受信するため、図17に示すような
通過周波数帯域の近接する2個の弾性表面波フィルタ1
および2が1個のチップとして組み合わされたデュアル
弾性表面波フィルタ3が用いられている。
2. Description of the Related Art In the field of mobile communication equipment such as mobile phones, for example, DCS (Digital) is used.
Cellular System: 1800MHz band)
Signals and PCS (Personal Communications)
(Tion Services: 1900 MHz band) signal and two signals in frequency bands relatively close to each other are received, so that two surface acoustic waves close to each other in the pass frequency band as shown in FIG. 17 are received. Filter 1
A dual surface acoustic wave filter 3 in which and 2 are combined as one chip is used.

【0003】デュアル弾性表面波フィルタ3の入力ポー
ト4および5のいずれか一方にDCS信号が入力され、
いずれか他方にPCS信号が入力され、デュアル弾性表
面波フィルタ3によってろ波された各信号は、出力ポー
ト6および7の各々から出力される。
The DCS signal is input to either one of the input ports 4 and 5 of the dual surface acoustic wave filter 3,
The PCS signal is input to the other one, and the signals filtered by the dual surface acoustic wave filter 3 are output from the output ports 6 and 7, respectively.

【0004】上述した弾性表面波フィルタ1および2の
ように、高周波域で用いられる小型フィルタの多くは、
減衰周波数域での位相がスミスチャート上の90度から
270度の範囲にある。これは、減衰周波数域でのイン
ピーダンスがショートモードになっていることを示して
いる。このモードのフィルタであって、通過周波数域の
異なるフィルタを2個並列に接続すると、一方のフィル
タの通過周波数域が他方のフィルタの減衰周波数域とな
り、この減衰周波数域にあるフィルタがショートモード
となっているので、通過させるべき信号を減衰させてし
まう。
Most of the small filters used in the high frequency range, such as the surface acoustic wave filters 1 and 2 described above,
The phase in the attenuation frequency range is in the range of 90 degrees to 270 degrees on the Smith chart. This indicates that the impedance in the attenuation frequency range is in the short mode. In this mode filter, when two filters having different pass frequency ranges are connected in parallel, the pass frequency range of one filter becomes the attenuation frequency range of the other filter, and the filter in this attenuation frequency range becomes the short mode. Therefore, it attenuates the signal that should be passed.

【0005】上述の問題を回避するため、図17に示す
ように、デュアル弾性表面波フィルタ3の出力ポート6
および7には、高周波スイッチ8が接続され、それによ
って、信号経路の選択を強制的に行ない、高周波スイッ
チ8の出力端子9に目的とする信号を取り出すようにし
ている。
In order to avoid the above problems, as shown in FIG. 17, the output port 6 of the dual surface acoustic wave filter 3 is used.
A high-frequency switch 8 is connected to and 7, whereby a signal path is forcibly selected and a target signal is taken out from an output terminal 9 of the high-frequency switch 8.

【0006】他方、GSM(Global Syste
m for Mobile Communicatio
n:800MHz帯)信号と上述したDCS信号とのよ
うに、周波数帯域が比較的離れている場合には、図18
に示すような構成が採用されている。
On the other hand, GSM (Global System)
m for Mobile Communicatio
(n: 800 MHz band) signal and the above-described DCS signal, when the frequency bands are relatively distant from each other, FIG.
The configuration shown in is adopted.

【0007】すなわち、2個の弾性表面波フィルタ11
および12の各々の入力ポート13および14のいずれ
か一方に、GSM信号が入力され、いずれか他方に、D
CS信号が入力される。これら信号は、それぞれ、弾性
表面波フィルタ11および12においてろ波され、各々
の出力ポート15および16から出力される。出力ポー
ト15および16の各々から出力された2種類の信号
は、ローパスフィルタ17およびハイパスフィルタ18
から構成されているダイプレクサ19を通して、このダ
イプレクサ19の減衰特性を利用して、互いに異なる帯
域を有する2つの信号に分離され、ダイプレクサ19の
出力端子20から目的とする帯域の信号が取り出され
る。
That is, two surface acoustic wave filters 11 are provided.
A GSM signal is input to either one of the input ports 13 and 14 of
The CS signal is input. These signals are filtered by the surface acoustic wave filters 11 and 12, respectively, and output from the respective output ports 15 and 16. The two types of signals output from the output ports 15 and 16 are supplied to the low-pass filter 17 and the high-pass filter 18, respectively.
Through the diplexer 19 configured by the above, the attenuation characteristic of the diplexer 19 is utilized to separate into two signals having different bands, and the signal in the target band is extracted from the output terminal 20 of the diplexer 19.

【0008】[0008]

【発明が解決しようとする課題】図17に示した構成で
は、高周波スイッチ8を用いて、強制的に信号経路の選
択を行なっているので、周波数帯域が互いに近接してい
ても、2つの信号を適正に選択することができるが、高
周波スイッチ8にはコントロール電源が必要であり、ま
た、2つの信号系を同時に駆動させることができない、
という問題がある。
In the configuration shown in FIG. 17, the high-frequency switch 8 is used to forcibly select the signal path. Therefore, even if the frequency bands are close to each other, two signals can be output. Can be properly selected, but the high-frequency switch 8 requires a control power supply, and cannot drive two signal systems at the same time.
There is a problem.

【0009】他方、図18に示した構成では、ダイプレ
クサ19を使用するため、たとえば、DCS信号とPC
S信号とのように、周波数帯域が互いに近接した2つの
信号を扱う場合には、十分な減衰および通過特性が得ら
れず、信号の分離は実質的に不可能である、という問題
がある。
On the other hand, in the configuration shown in FIG. 18, since the diplexer 19 is used, for example, a DCS signal and a PC are used.
When two signals whose frequency bands are close to each other, such as the S signal, are handled, there is a problem that sufficient attenuation and passing characteristics cannot be obtained, and the signals cannot be separated.

【0010】なお、2個の弾性表面波フィルタを内蔵
し、かつLCを複合したマッチング素子を内蔵したデュ
プレクサも提案されているが、これは、一体部品である
ので、たとえば弾性表面波フィルタの性能が劣っている
場合、マッチング素子の特性が良好であっても、全体の
特性は劣ってしまい、設計の自由度がそれほど高くな
い。たとえば、A社の弾性表面波フィルタが第1の周波
数帯域で最良であり、他方、B社の弾性表面波フィルタ
が第2の周波数帯域で最良であっても、これら両者を1
つの部品に内蔵することはできない。
A duplexer that has two surface acoustic wave filters and a matching element that combines LC is also proposed, but this is an integral part, and therefore the performance of the surface acoustic wave filter, for example. When the value is inferior, even if the characteristics of the matching element are good, the overall characteristics are inferior and the degree of freedom in design is not so high. For example, even though the surface acoustic wave filter of company A is the best in the first frequency band, while the surface acoustic wave filter of company B is the best in the second frequency band, both
It cannot be built into one component.

【0011】また、上述のような一体部品は、完成品に
なるまで、その特性の良否を判定することができないの
で、そこに含まれる回路要素のうち、いずれかが不良で
あれば、たとえ他の回路要素が良品であっても、全体と
しては、選別にあたって廃棄されなければならず、その
ため、完成品としたときの不良率が高くなってしまう。
In addition, since the quality of the characteristics of the above-described integrated component cannot be determined until it becomes a finished product, if any one of the circuit elements included therein is defective, even if it is other Even if the circuit element of (1) is a non-defective product, it must be discarded as a whole as a result of selection, so that the defective rate becomes high when the product is completed.

【0012】そこで、この発明の目的は、上述のような
問題を解決しながら、複数個のバンドパスフィルタのそ
れぞれの出力ポートに電気的に接続され、これらバンド
パスフィルタの各出力信号を電気的に合成し、1つの出
力にするためのマッチング素子として機能させることが
できる、チップ状LC複合部品およびそれを用いた回路
を提供しようとすることである。
Therefore, an object of the present invention is to electrically solve the problems as described above while electrically connecting to the output ports of a plurality of bandpass filters and electrically connecting the output signals of these bandpass filters. It is an object of the present invention to provide a chip-shaped LC composite component and a circuit using the same, which can be synthesized into a single output and can function as a matching element.

【0013】[0013]

【課題を解決するための手段】この発明は、各々の伝送
特性における減衰周波数域での位相がスミスチャート上
の90度から270度の範囲にある、複数個のバンドパ
スフィルタのそれぞれの出力ポートに電気的に接続さ
れ、複数個のバンドパスフィルタの位相特性が互いにオ
ープン特性に見えるように位相を回転させることによっ
て、複数個のバンドパスフィルタの各出力信号を電気的
に合成し、1つの出力にするためのチップ状LC複合部
品にまず向けられる。
According to the present invention, the output port of each of a plurality of band pass filters has a phase in the attenuation frequency range in each transmission characteristic in the range of 90 degrees to 270 degrees on the Smith chart. Are electrically connected to each other, and by rotating the phases so that the phase characteristics of the plurality of bandpass filters look like open characteristics, the output signals of the plurality of bandpass filters are electrically combined to form one First directed to a chip-like LC composite part for output.

【0014】この発明に係るチップ状LC複合部品は、
積層された複数の誘電体層をもって構成され、かつ誘電
体層の延びる方向に延びる主面および誘電体層の積層方
向に延びる端面を有する、積層体を備えている。
The chip-shaped LC composite component according to the present invention is
A laminate is provided which is composed of a plurality of laminated dielectric layers and has a main surface extending in the extending direction of the dielectric layers and an end surface extending in the laminating direction of the dielectric layers.

【0015】この発明の第1の局面では、積層体の端面
には、接続されるべき複数個のバンドパスフィルタの各
出力ポートにそれぞれ電気的に接続される複数個の入力
端子電極と、複数個のバンドパスフィルタの合成された
出力信号を出力する出力端子電極とが形成される。
In the first aspect of the present invention, a plurality of input terminal electrodes electrically connected to respective output ports of a plurality of bandpass filters to be connected are provided on the end face of the laminated body, and a plurality of input terminal electrodes are provided. And an output terminal electrode for outputting a combined output signal of the band pass filters.

【0016】この第1の局面に係るチップ状LC複合部
品において、複数個の入力端子電極と出力端子電極との
間に与えられる複数の信号経路には、それぞれ、ローパ
スフィルタが構成され、これらローパスフィルタを構成
するため、積層体の内部には、複数個のインダクタをそ
れぞれ与えるための複数個のインダクタ導体パターン
と、複数個のコンデンサをそれぞれ与えるための複数個
のコンデンサ導体パターンとが形成される。
In the chip-shaped LC composite component according to the first aspect, a low-pass filter is formed in each of the plurality of signal paths provided between the plurality of input terminal electrodes and the plurality of output terminal electrodes. To form a filter, a plurality of inductor conductor patterns for giving a plurality of inductors and a plurality of capacitor conductor patterns for giving a plurality of capacitors are formed inside the laminated body. .

【0017】各入力端子電極には、インダクタ導体パタ
ーンの各一方端および特定のコンデンサ導体パターンが
電気的に接続される。
One end of the inductor conductor pattern and a specific capacitor conductor pattern are electrically connected to each input terminal electrode.

【0018】出力端子電極には、複数個のインダクタ移
動体パターンの各他方端が共通に電気的に接続されると
ともに、入力端子電極に電気的に接続されるコンデンサ
導体パターンとは異なるコンデンサ導体パターンが電気
的に接続される。
The output terminal electrode is electrically connected to the other ends of the plurality of inductor moving body patterns in common, and is different from the capacitor conductor pattern electrically connected to the input terminal electrode. Are electrically connected.

【0019】そして、上述したような複数個のインダク
タ導体パターンは、特定の誘電体層上において、一平面
上に並んだ状態かつ互いに独立しながら積層体の端面に
至るまで互いに接続されない状態で配置されていること
を特徴としている。
The plurality of inductor conductor patterns as described above are arranged on a specific dielectric layer in a state of being arranged on one plane and independent of each other and not connected to each other up to the end face of the laminate. It is characterized by being.

【0020】上述したような特徴的構成を実現するた
め、好ましくは、積層体の端面には、接続用電極が形成
され、積層体の内部には、接続用電極に電気的に接続さ
れる接続用導体パターンが形成され、複数個のインダク
タ導体パターンの各端部は、接続用電極および接続用導
体パターンを介して、出力端子電極に共通に電気的に接
続される。
In order to realize the characteristic structure as described above, preferably, a connection electrode is formed on the end face of the laminate, and a connection electrically connected to the connection electrode is formed inside the laminate. The conductor pattern is formed, and the ends of the plurality of inductor conductor patterns are commonly electrically connected to the output terminal electrode via the connection electrode and the connection conductor pattern.

【0021】上述の接続用導体パターンは、出力端子電
極に電気的に接続されるコンデンサ導体パターンを兼ね
るようにしてもよい。
The above-mentioned connecting conductor pattern may also serve as a capacitor conductor pattern electrically connected to the output terminal electrode.

【0022】また、入力端子電極と出力端子電極とは、
積層体の互いに対向する位置に配置されることが好まし
い。
The input terminal electrode and the output terminal electrode are
It is preferable that the laminates are arranged at positions facing each other.

【0023】また、積層体の端面には、グラウンド端子
電極が形成され、積層体の内部には、グラウンド端子電
極に電気的に接続されるグラウンド導体パターンが配置
されてもよい。
A ground terminal electrode may be formed on the end surface of the laminated body, and a ground conductor pattern electrically connected to the ground terminal electrode may be arranged inside the laminated body.

【0024】上述のグラウンド端子電極は、複数個の入
力端子電極の間に位置されることが好ましい。
The above-mentioned ground terminal electrode is preferably located between the plurality of input terminal electrodes.

【0025】また、グラウンド導体パターンは、コンデ
ンサ導体パターンを兼ねるようにしてもよい。
The ground conductor pattern may also serve as the capacitor conductor pattern.

【0026】この発明の第2の局面では、積層体の端面
には、接続されるべき複数個のバンドパスフィルタの各
出力ポートにそれぞれ電気的に接続される複数個の入力
端子電極と、複数個のバンドパスフィルタの合成された
出力信号を出力する出力端子電極と、グラウンド端子電
極とが形成される。
In the second aspect of the present invention, a plurality of input terminal electrodes electrically connected to the respective output ports of the plurality of bandpass filters to be connected are provided on the end face of the laminated body, and a plurality of input terminal electrodes are provided. An output terminal electrode for outputting a combined output signal of the band pass filters and a ground terminal electrode are formed.

【0027】この第2の局面に係るチップ状LC複合部
品において、複数個の入力端子電極と出力端子電極との
間に与えられる複数の信号経路には、ローパスフィルタ
およびハイパスフィルタの双方が構成され、これらロー
パスフィルタおよびハイパスフィルタを構成するため、
積層体の内部には、複数個のインダクタをそれぞれ与え
るための複数個のインダクタ導体パターンと、複数個の
コンデンサをそれぞれ与えるための複数個のコンデンサ
導体パターンとが形成される。
In the chip-shaped LC composite component according to the second aspect, both the low-pass filter and the high-pass filter are formed in the plurality of signal paths provided between the plurality of input terminal electrodes and the output terminal electrodes. , To configure these lowpass and highpass filters,
A plurality of inductor conductor patterns for providing a plurality of inductors and a plurality of capacitor conductor patterns for providing a plurality of capacitors are formed inside the laminated body.

【0028】第1の入力端子電極には、第1のインダク
タ導体パターンの一方端および第1のコンデンサ導体パ
ターンが電気的に接続される。
One end of the first inductor conductor pattern and the first capacitor conductor pattern are electrically connected to the first input terminal electrode.

【0029】第2の入力端子電極には、第2のコンデン
サ導体パターンが電気的に接続される。
A second capacitor conductor pattern is electrically connected to the second input terminal electrode.

【0030】グラウンド端子電極には、第2のインダク
タ導体パターンの一方端が電気的に接続される。
One end of the second inductor conductor pattern is electrically connected to the ground terminal electrode.

【0031】出力端子電極には、第1および第2のイン
ダクタ導体パターンの各他方端が共通に電気的に接続さ
れるとともに、第3のコンデンサ導体パターンが電気的
に接続される。
To the output terminal electrode, the other ends of the first and second inductor conductor patterns are commonly electrically connected, and the third capacitor conductor pattern is electrically connected.

【0032】そして、上述したような複数個のインダク
タ導体パターンは、特定の誘電体層上において、一平面
上に並んだ状態かつ互いに独立しながら積層体の端面に
至るまで互いに接続されない状態で配置されることを特
徴としている。
The plurality of inductor conductor patterns as described above are arranged on a specific dielectric layer in a state of being aligned on one plane and independent of each other and not connected to the end surface of the laminate. It is characterized by being done.

【0033】この第2の局面においても、上述したよう
な特徴的構成を実現するため、積層体の端面には、接続
用電極が形成され、積層体の内部には、接続用電極に電
気的に接続される接続用導体パターンが形成され、複数
個のインダクタ導体パターンの各他方端は、接続用電極
および接続用導体パターンを介して、出力端子電極に共
通に電気的に接続されることが好ましい。
Also in this second aspect, in order to realize the characteristic structure as described above, the connection electrode is formed on the end face of the laminate, and the connection electrode is electrically connected to the inside of the laminate. A connection conductor pattern to be connected to the output terminal electrode may be commonly connected to the other end of each of the plurality of inductor conductor patterns through the connection electrode and the connection conductor pattern. preferable.

【0034】上述した接続用導体パターンは、第3のコ
ンデンサ導体パターンを兼ねるようにしてもよい。
The above-mentioned connecting conductor pattern may also serve as the third capacitor conductor pattern.

【0035】また、入力端子電極と出力端子電極とは、
積層体の互いに対向する位置に配置されることが好まし
い。
The input terminal electrode and the output terminal electrode are
It is preferable that the laminates are arranged at positions facing each other.

【0036】また、グラウンド端子電極は、複数個の入
力端子電極の間に位置されることが好ましい。
The ground terminal electrode is preferably located between the plurality of input terminal electrodes.

【0037】また、積層体の内部には、グラウンド端子
電極に電気的に接続されるグラウンド導体パターンが配
置されてもよい。
Further, a ground conductor pattern electrically connected to the ground terminal electrode may be arranged inside the laminated body.

【0038】上述の場合、グラウンド導体パターンは、
コンデンサ導体パターンを兼ねるようにしてもよい。
In the above case, the ground conductor pattern is
You may make it serve also as a capacitor conductor pattern.

【0039】この発明の第3の局面では、積層体の端面
には、接続されるべき複数個のバンドパスフィルタの各
出力ポートにそれぞれ電気的に接続される複数個の入力
端子電極と、複数個のバンドパスフィルタの合成された
出力信号を出力する出力端子電極と、グラウンド端子電
極とが形成される。
In the third aspect of the present invention, a plurality of input terminal electrodes electrically connected to respective output ports of a plurality of bandpass filters to be connected are provided on the end face of the laminated body, and a plurality of input terminal electrodes are provided. An output terminal electrode for outputting a combined output signal of the band pass filters and a ground terminal electrode are formed.

【0040】この第3の局面に係るチップ状LC複合部
品において、複数個の入力端子電極と出力端子電極との
間に与えられる複数の信号経路には、それぞれ、ハイパ
スフィルタが構成され、これらハイパスフィルタを構成
するため、積層体の内部には、複数個のインダクタをそ
れぞれ与えるための複数個のインダクタ導体パターン
と、複数個のコンデンサをそれぞれ与えるための複数個
のコンデンサ導体パターンとが形成される。
In the chip-shaped LC composite component according to the third aspect, a high pass filter is formed in each of the plurality of signal paths provided between the plurality of input terminal electrodes and the plurality of output terminal electrodes. To form a filter, a plurality of inductor conductor patterns for giving a plurality of inductors and a plurality of capacitor conductor patterns for giving a plurality of capacitors are formed inside the laminated body. .

【0041】各入力端子電極には、複数個の第1のイン
ダクタ導体パターンの各一方端および特定のコンデンサ
導体パターンが電気的に接続される。
One end of each of the plurality of first inductor conductor patterns and a specific capacitor conductor pattern are electrically connected to each input terminal electrode.

【0042】出力端子電極には、第2のインダクタ導体
パターンの一方端および入力端子電極に電気的に接続さ
れるコンデンサ導体パターンとは異なるコンデンサ導体
パターンが電気的に接続される。
A capacitor conductor pattern different from the capacitor conductor pattern electrically connected to one end of the second inductor conductor pattern and the input terminal electrode is electrically connected to the output terminal electrode.

【0043】グラウンド端子電極には、第1および第2
のインダクタ導体パターンの各他方端が電気的に接続さ
れる。
The ground terminal electrode has a first and a second
The other end of each inductor conductor pattern is electrically connected.

【0044】そして、上述したような複数個のインダク
タ導体パターンは、特定の誘電体層上において、一平面
上に並んだ状態かつ互いに独立しながら積層体を端面に
至るまで互いに接続されない状態で配置されることを特
徴としている。
The plurality of inductor conductor patterns as described above are arranged on a specific dielectric layer in a state of being arranged on one plane and independent of each other, and the laminate is not connected to the end face. It is characterized by being done.

【0045】この第3の局面においても、入力端子電極
と出力端子電極とは、積層体の互いに対向する位置に配
置されることが好ましい。
Also in this third aspect, it is preferable that the input terminal electrode and the output terminal electrode are arranged at positions facing each other in the laminated body.

【0046】また、この第3の局面においては、複数個
のグラウンド端子電極が設けられ、これら複数個のグラ
ウンド端子電極が、前述した複数個のインダクタ導体パ
ターンの各他方端に個別に電気的に接続されることが好
ましい。
In the third aspect, a plurality of ground terminal electrodes are provided, and the plurality of ground terminal electrodes are electrically connected to the other ends of the plurality of inductor conductor patterns described above. It is preferably connected.

【0047】また、第3の局面においても、グラウンド
端子電極は、複数個の入力端子電極の間に位置されるこ
とが好ましい。
Also in the third aspect, the ground terminal electrode is preferably located between the plurality of input terminal electrodes.

【0048】この発明は、また、複数個のバンドパスフ
ィルタの各出力信号を電気的に合成するためのマッチン
グ素子として上述したようなチップ状LC複合部品を用
いた回路にも向けられる。
The present invention is also directed to a circuit using the chip-like LC composite component as described above as a matching element for electrically combining the output signals of a plurality of bandpass filters.

【0049】すなわち、この発明に係る回路は、上述し
たようなチップ状LC複合部品と、各々の伝送特性にお
ける減衰周波数域での位相がスミスチャート上の90度
から270度の範囲にある、複数個のバンドパスフィル
タとを備え、チップ状LC複合部品の複数個の入力端子
電極に、それぞれ、複数個のバンドパスフィルタの出力
ポートが電気的に接続されている上述した回路は、好ま
しくは、移動体通信機器において用いられる。
That is, in the circuit according to the present invention, a plurality of the chip-shaped LC composite parts as described above and the phases in the attenuation frequency range in each transmission characteristic are in the range of 90 degrees to 270 degrees on the Smith chart. And a plurality of band-pass filters, each of the plurality of input terminal electrodes of the chip-shaped LC composite component, the output circuit of the plurality of band-pass filters are electrically connected, the above-mentioned circuit, preferably, Used in mobile communication equipment.

【0050】[0050]

【発明の実施の形態】図1は、この発明の第1の実施形
態によるチップ状LC複合部品21の内部構造を示す図
であり、図2は、図1に示したチップ状LC複合部品2
1の外観を示す斜視図である。
1 is a diagram showing an internal structure of a chip-shaped LC composite component 21 according to a first embodiment of the present invention, and FIG. 2 is a chip-shaped LC composite component 2 shown in FIG.
2 is a perspective view showing the appearance of FIG.

【0051】チップ状LC複合部品21は、積層された
複数の誘電体層22をもって構成される積層体23を備
えている。図1には、積層体23を構成する誘電体層2
2のうちの典型的なものが平面図で図示され、その積層
順序に従って、(1)〜(6)の順序に図示されてい
る。
The chip-shaped LC composite component 21 includes a laminated body 23 having a plurality of laminated dielectric layers 22. In FIG. 1, the dielectric layer 2 that constitutes the laminate 23 is shown.
A typical one of the two is illustrated in a plan view, and is illustrated in the order of (1) to (6) according to the stacking order.

【0052】積層体23は、誘電体層22の延びる方向
に延びる主面24および誘電体層22の積層方向に延び
る端面25を有している。
The laminated body 23 has a main surface 24 extending in the extending direction of the dielectric layer 22 and an end surface 25 extending in the laminating direction of the dielectric layer 22.

【0053】このチップ状LC複合部品21は、図3に
示すような等価回路を実現し、2個のバンドパスフィル
タ、たとえば2個の弾性表面波フィルタ26および27
の各出力信号を電気的に合成し、1つの出力にするため
のマッチング素子として用いられる。
This chip-shaped LC composite component 21 realizes an equivalent circuit as shown in FIG. 3 and has two band pass filters, for example, two surface acoustic wave filters 26 and 27.
Is used as a matching element for electrically combining the output signals of 1) to 1 output.

【0054】弾性表面波フィルタ26は、入力ポート2
8および出力ポート29を備え、他方、弾性表面波フィ
ルタ27は、入力ポート30および出力ポート31を備
えている。
The surface acoustic wave filter 26 includes the input port 2
8 and an output port 29, on the other hand, the surface acoustic wave filter 27 has an input port 30 and an output port 31.

【0055】チップ状LC複合部品21に備える積層体
23の端面25には、接続されるべき2個の弾性表面波
フィルタ26および27の各々の出力ポート29および
31にそれぞれ電気的に接続される2個の入力端子電極
32および33と、2個の弾性表面波フィルタ26およ
び27の合成された出力信号を出力する出力端子電極3
4と、グラウンド端子電極35と、2個の接続用電極3
6および37とが形成されている。
The end face 25 of the laminate 23 provided in the chip-shaped LC composite component 21 is electrically connected to the output ports 29 and 31 of the two surface acoustic wave filters 26 and 27 to be connected, respectively. Output terminal electrode 3 for outputting a combined output signal of two input terminal electrodes 32 and 33 and two surface acoustic wave filters 26 and 27.
4, a ground terminal electrode 35, and two connecting electrodes 3
6 and 37 are formed.

【0056】これら電極32〜37は、図2に示したよ
うに、積層体23の端面25上から主面24の一部にま
で延びるように形成されてもよい。
As shown in FIG. 2, these electrodes 32 to 37 may be formed so as to extend from above the end surface 25 of the laminate 23 to a part of the main surface 24.

【0057】積層体23の内部には、図3に示した2個
のインダクタL1およびL2ならびに3個のコンデンサ
C1、C2およびC3が構成される。これらインダクタ
L1およびL2ならびにコンデンサC1〜C3等を与え
るための導体パターンの構成について、図1を参照して
説明する。
Inside the laminated body 23, the two inductors L1 and L2 shown in FIG. 3 and the three capacitors C1, C2 and C3 are formed. The structure of the conductor pattern for providing the inductors L1 and L2, the capacitors C1 to C3, etc. will be described with reference to FIG.

【0058】図1(1)に示した誘電体層22上には、
シールド導体パターン38が形成され、グラウンド端子
電極35に電気的に接続される。
On the dielectric layer 22 shown in FIG. 1 (1),
A shield conductor pattern 38 is formed and electrically connected to the ground terminal electrode 35.

【0059】図1(2)に示した誘電体層22上には、
図3に示したインダクタL1およびL2の各々の一部を
与えるための2個のインダクタ導体パターン39および
40が形成される。インダクタ導体パターン39および
40は、一平面上に並んだ状態かつ互いに独立しながら
積層体23の端面25に至るまで互いに接続されない状
態で配置されている。インダクタ導体パターン39およ
び40の各一方端は、それぞれ、接続用電極36および
37に電気的に接続される。
On the dielectric layer 22 shown in FIG. 1B,
Two inductor conductor patterns 39 and 40 for forming a part of each of inductors L1 and L2 shown in FIG. 3 are formed. The inductor conductor patterns 39 and 40 are arranged side by side on one plane and independent of each other, and are not connected to the end surface 25 of the stacked body 23. One end of each of the inductor conductor patterns 39 and 40 is electrically connected to the connecting electrodes 36 and 37, respectively.

【0060】図1(3)に示した誘電体層22上には、
図3に示したインダクタL1およびL2の各々の残りの
部分を与えるためのインダクタ導体パターン41および
42が、一平面上に並んだ状態かつ互いに独立しながら
積層体23の端面25に至るまで互いに接続されない状
態で配置されている。インダクタ導体パターン41およ
び42の各々の一方端は、それぞれ、入力端子電極32
および33に電気的に接続される。
On the dielectric layer 22 shown in FIG. 1 (3),
Inductor conductor patterns 41 and 42 for providing the remaining portions of the inductors L1 and L2 shown in FIG. 3 are connected to each other until reaching the end surface 25 of the stacked body 23 while being aligned on one plane and independent from each other. It is placed in a state where it is not. One end of each of the inductor conductor patterns 41 and 42 has an input terminal electrode 32, respectively.
And 33 electrically.

【0061】また、図1(2)に示したインダクタ導体
パターン39および40の各々の他方端は、それぞれ、
図1(3)に示したインダクタ導体パターン41および
42の各々の他方端に、略図的に示したビアホール導体
43および44を介して電気的に接続される。
The other end of each of the inductor conductor patterns 39 and 40 shown in FIG.
It is electrically connected to the other end of each of the inductor conductor patterns 41 and 42 shown in FIG. 1C via via hole conductors 43 and 44 which are schematically shown.

【0062】図1(4)に示した誘電体層22上には、
コンデンサ導体パターンおよび接続用導体パターンを兼
ねるコンデンサ/接続用導体パターン45が形成され
る。コンデンサ/接続用導体パターン45は、図3に示
したコンデンサC3の一方電極を与えるものである。ま
た、コンデンサ/接続用導体パターン45は、出力端子
電極34ならびに接続用電極36および37に共通に電
気的に接続される。
On the dielectric layer 22 shown in FIG. 1 (4),
A capacitor / connecting conductor pattern 45 that also serves as a capacitor conductor pattern and a connecting conductor pattern is formed. The capacitor / connecting conductor pattern 45 provides one electrode of the capacitor C3 shown in FIG. Further, the capacitor / connection conductor pattern 45 is electrically connected in common to the output terminal electrode 34 and the connection electrodes 36 and 37.

【0063】図1(5)に示した誘電体層22上には、
2個のコンデンサ導体パターン46および47が、一平
面上に並んだ状態で形成される。コンデンサ導体パター
ン46は、図3に示したコンデンサC1の一方電極を与
えるもので、入力端子電極32に電気的に接続される。
また、コンデンサ導体パターン47は、図3に示したコ
ンデンサC2の一方電極を与えるもので、入力端子電極
33に電気的に接続される。
On the dielectric layer 22 shown in FIG. 1 (5),
Two capacitor conductor patterns 46 and 47 are formed in a state of being arranged on one plane. The capacitor conductor pattern 46 provides one electrode of the capacitor C1 shown in FIG. 3, and is electrically connected to the input terminal electrode 32.
Further, the capacitor conductor pattern 47 provides one electrode of the capacitor C2 shown in FIG. 3 and is electrically connected to the input terminal electrode 33.

【0064】図1(6)に示した誘電体層22上には、
グラウンド導体パターン48が形成される。グラウンド
導体パターン48は、グラウンド端子電極35に電気的
に接続される。グランド導体パターン48は、図1
(4)に示したコンデンサ/接続用導体パターン45な
らびに図1(5)に示したコンデンサ導体パターン46
および47の各々に対向している。したがって、グラウ
ンド導体パターン48は、コンデンサ導体パターンを兼
ねており、コンデンサ/接続用導体パターン45との対
向によって、コンデンサC3を与え、コンデンサ導体パ
ターン46との対向によって、コンデンサC1を与え、
コンデンサ導体パターン47との対向によって、コンデ
ンサC2を与えている。
On the dielectric layer 22 shown in FIG. 1 (6),
The ground conductor pattern 48 is formed. The ground conductor pattern 48 is electrically connected to the ground terminal electrode 35. The ground conductor pattern 48 is shown in FIG.
The capacitor / connection conductor pattern 45 shown in (4) and the capacitor conductor pattern 46 shown in FIG. 1 (5).
And 47 respectively. Therefore, the ground conductor pattern 48 also serves as a capacitor conductor pattern, and the capacitor C3 is provided by facing the capacitor / connecting conductor pattern 45, and the capacitor C1 is provided by facing the capacitor conductor pattern 46.
By facing the capacitor conductor pattern 47, the capacitor C2 is provided.

【0065】図3に示した弾性表面波フィルタ26およ
び27は、たとえば、これらが1個のチップとして組み
合わされたデュアル弾性表面波フィルタによって与えら
れる。これら弾性表面波フィルタ26および27の1.
76〜2.05GHzの周波数域での伝送特性のスミス
チャートが図4に示されている。図4では、S11、す
なわち、図3に示した出力端子電極34での反射特性が
示されている。
The surface acoustic wave filters 26 and 27 shown in FIG. 3 are provided by, for example, a dual surface acoustic wave filter in which they are combined as one chip. 1. Of these surface acoustic wave filters 26 and 27.
A Smith chart of the transmission characteristics in the frequency range of 76 to 2.05 GHz is shown in FIG. FIG. 4 shows the reflection characteristics at S11, that is, the output terminal electrode 34 shown in FIG.

【0066】図4に示すように、伝送特性における減衰
周波数域での位相が90度から270度の範囲にあり、
減衰周波数域でのインピーダンスは、ショートモードに
なっている。チップ状LC複合部品21をマッチング素
子として用いると、2個の弾性表面波フィルタ26およ
び27の位相特性が互いにオープン特性に見えるように
位相を回転させることができ、それによって、それぞれ
の減衰周波数域での特性が互いに影響しない状態で、2
個の弾性表面波フィルタ26および27の各出力信号を
電気的に合成し、1つの出力に束ねることができる。
As shown in FIG. 4, the phase in the attenuation frequency range in the transmission characteristic is in the range of 90 degrees to 270 degrees,
The impedance in the attenuation frequency range is in short mode. When the chip-shaped LC composite component 21 is used as a matching element, the phases can be rotated so that the phase characteristics of the two surface acoustic wave filters 26 and 27 appear to be open characteristics with each other, whereby the attenuation frequency range of each of them can be changed. 2 with the characteristics in
The output signals of the individual surface acoustic wave filters 26 and 27 can be electrically combined and bundled into one output.

【0067】上述のような機能を果たすチップ状LC複
合部品21において、2個のインダクタL1およびL2
の間で磁気結合や容量結合が生じたり、2個の入力端子
電極32および33の間で容量結合が生じたりすると、
入力ポート間すなわち入力端子電極32および33間で
のアイソレーション特性の劣化を招き、位相を回せなく
なってくる。この問題を解決するため、この実施形態で
は、次のような対策が講じられている。
In the chip-shaped LC composite component 21 having the above-mentioned function, the two inductors L1 and L2 are provided.
If magnetic coupling or capacitive coupling occurs between the two, or if capacitive coupling occurs between the two input terminal electrodes 32 and 33,
The isolation characteristic between the input ports, that is, between the input terminal electrodes 32 and 33 is deteriorated, and the phase cannot be rotated. In order to solve this problem, the following measures are taken in this embodiment.

【0068】まず、図1に示すように、インダクタ導体
パターン39および41とインダクタ導体パターン40
および42とを、積層体23の端面25に至るまで互い
に接続されない状態で配置しながら、これらを出力端子
電極24に共通に電気的に接続するため、端面25上に
形成された接続用電極36および37ならびに別の誘電
体層22上に形成されたコンデンサ/接続用導体パター
ン45を用いている。このことから、インダクタ導体パ
ターン39および41とインダクタ導体パターン40お
よび42との間での磁気結合が生じにくくなるようにし
ている。
First, as shown in FIG. 1, inductor conductor patterns 39 and 41 and an inductor conductor pattern 40.
And 42 are arranged so as not to be connected to each other up to the end surface 25 of the stacked body 23, and are electrically connected to the output terminal electrode 24 in common, so that the connection electrode 36 formed on the end surface 25. And 37 and another conductor pattern 45 for connection with a capacitor formed on another dielectric layer 22. For this reason, magnetic coupling between the inductor conductor patterns 39 and 41 and the inductor conductor patterns 40 and 42 is made difficult to occur.

【0069】また、インダクタ導体パターン39とイン
ダクタ導体パターン40とを一平面上に並んだ状態で配
置し、また、インダクタ導体パターン41とインダクタ
導体パターン42とを一平面上に並んだ状態で配置する
ことによって、これらインダクタ導体パターン39およ
び41とインダクタ導体パターン40および42との間
での容量結合が生じにくくなるようにしている。
The inductor conductor pattern 39 and the inductor conductor pattern 40 are arranged side by side on one plane, and the inductor conductor pattern 41 and the inductor conductor pattern 42 are arranged side by side on one plane. This makes it difficult for capacitive coupling to occur between the inductor conductor patterns 39 and 41 and the inductor conductor patterns 40 and 42.

【0070】また、入力端子電極32および33の間
に、グラウンド端子電極35を位置させることによっ
て、すなわち、2個の入力端子電極32および33を隣
接させないことによって、これら入力端子電極32およ
び33間に発生する浮遊容量をグラウンドレベル(DC
バイアス)に落とし、入力端子電極32および33間に
おいて、良好なアイソレーションを図るようにしてい
る。
Further, by arranging the ground terminal electrode 35 between the input terminal electrodes 32 and 33, that is, by not adjoining the two input terminal electrodes 32 and 33, the input terminal electrodes 32 and 33 are separated from each other. The stray capacitance generated at the ground level (DC
Bias) to achieve good isolation between the input terminal electrodes 32 and 33.

【0071】また、入力端子電極32および33と出力
端子電極34とを、積層体23の互いに対向する位置に
配置することによって、これらの間の距離を離し、良好
なアイソレーションを図るようにしている。
Further, by disposing the input terminal electrodes 32 and 33 and the output terminal electrode 34 at positions facing each other in the laminated body 23, the distance between them is increased, and good isolation is achieved. There is.

【0072】図5は、図3に対応するブロック図であ
り、図6を説明するために用いられる。図5において、
図3に示した要素に相当する要素には同様の参照符号を
付している。
FIG. 5 is a block diagram corresponding to FIG. 3 and is used to explain FIG. In FIG.
Elements corresponding to those shown in FIG. 3 are designated by similar reference numerals.

【0073】チップ状LC複合部品21は、一方の入力
端子電極32から出力端子電極34に至る信号経路にお
いてローパスフィルタ49を構成し、他方の入力端子電
極33から出力端子電極34に至る信号経路において、
ローパスフィルタ50を構成する。
The chip-shaped LC composite component 21 constitutes a low-pass filter 49 in the signal path from one input terminal electrode 32 to the output terminal electrode 34, and in the signal path from the other input terminal electrode 33 to the output terminal electrode 34. ,
The low pass filter 50 is configured.

【0074】図5に示したブロック図において、出力端
子電極34での反射特性S11、出力端子電極34と入
力ポート28との間の伝送特性S21、および出力端子
電極34と入力ポート30との間での伝送特性S31の
各々の周波数特性が、図6に示されている。
In the block diagram shown in FIG. 5, the reflection characteristic S11 at the output terminal electrode 34, the transmission characteristic S21 between the output terminal electrode 34 and the input port 28, and the transmission characteristic S21 between the output terminal electrode 34 and the input port 30. The frequency characteristics of each of the transmission characteristics S31 in FIG.

【0075】図6において、伝送特性S21およびS3
1を参照すれば、互いに比較的近接した周波数域の、た
とえば、1.085〜1.880GHzのDCS受信信
号と1.930〜1.990GHzのPCS受信信号と
を、十分な減衰および通過特性をもって、互いに分離で
きることがわかる。したがって、チップ状LC複合部品
21は、たとえば、DCS信号およびPCS信号の受信
用の、弾性表面波フィルタ26および27によって構成
されたデュアル弾性表面波フィルタの2つの出力信号を
1つの出力に束ねるマッチング素子として、特に、GS
M信号、DCS信号およびPCS信号の3つの信号を扱
うトリプル機におけるDCS信号およびPCS信号の受
信用のデュアル弾性表面波フィルタの2つの出力信号を
1つの出力に束ねるマッチング素子として有利に用いる
ことができる。
In FIG. 6, transmission characteristics S21 and S3.
Referring to FIG. 1, a DCS reception signal of 1.085 to 1.880 GHz and a PCS reception signal of 1.930 to 1.990 GHz in a frequency range relatively close to each other are provided with sufficient attenuation and passage characteristics. , You can see that they can be separated from each other. Therefore, the chip-shaped LC composite component 21 matches, for example, two output signals of the dual surface acoustic wave filter constituted by the surface acoustic wave filters 26 and 27 for receiving the DCS signal and the PCS signal into one output. As an element, especially GS
It can be advantageously used as a matching element for bundling two output signals of a dual surface acoustic wave filter for receiving DCS signals and PCS signals in a triple machine that handles three signals of M signals, DCS signals and PCS signals into one output. it can.

【0076】また、この実施形態によれば、上述したよ
うに、入力端子電極32から出力端子電極34に至る信
号経路と入力端子電極33から出力端子電極34に至る
信号経路との双方において、ローパスフィルタが構成さ
れる。したがって、各々の信号経路において、インピー
ダンスを自由に設計でき、入力端子電極32および33
でのインピーダンスを最適に設計することが容易であ
る。また、出力端子電極34にはIC等が接続されると
考えられるが、このIC等に対して最適なインピーダン
スに設計することが容易である。
Further, according to this embodiment, as described above, both the signal path from the input terminal electrode 32 to the output terminal electrode 34 and the signal path from the input terminal electrode 33 to the output terminal electrode 34 are low-passed. A filter is constructed. Therefore, the impedance can be freely designed in each signal path, and the input terminal electrodes 32 and 33 can be designed.
It is easy to optimally design the impedance at. Further, although it is considered that an IC or the like is connected to the output terminal electrode 34, it is easy to design an impedance suitable for the IC or the like.

【0077】図7は、この発明の第2の実施形態を示
す、図1に相当する図である。図7において、図1に示
す要素に相当する要素には同様の参照符号を付し、重複
する説明は省略する。
FIG. 7 is a view corresponding to FIG. 1, showing a second embodiment of the present invention. In FIG. 7, elements corresponding to those shown in FIG. 1 are designated by the same reference numerals, and redundant description will be omitted.

【0078】図7に示したチップ状LC複合部品51に
おいては、図1に示したコンデンサ/接続用導体パター
ン45に代えて、各々専用の接続用導体パターン52お
よびコンデンサ導体パターン53が対応の誘電体層22
上に形成されていることを特徴としている。
In the chip-shaped LC composite component 51 shown in FIG. 7, instead of the capacitor / connecting conductor pattern 45 shown in FIG. 1, a dedicated connecting conductor pattern 52 and a capacitor conductor pattern 53 have corresponding dielectrics. Body layer 22
It is characterized by being formed on the top.

【0079】より詳細には、図7(4)に示した誘電体
層22上には、接続用導体パターン52が形成される。
この接続用導体パターン52は、出力端子電極34なら
びに接続用電極36および37に電気的に接続される。
したがって、図7(2)に示したインダクタ導体パター
ン39および40の各一方端は、接続用電極36および
37ならびに接続用導体パターン52を介して、出力端
子電極34に電気的に接続される。
More specifically, the connecting conductor pattern 52 is formed on the dielectric layer 22 shown in FIG. 7 (4).
The connecting conductor pattern 52 is electrically connected to the output terminal electrode 34 and the connecting electrodes 36 and 37.
Therefore, one end of each of the inductor conductor patterns 39 and 40 shown in FIG. 7B is electrically connected to the output terminal electrode 34 via the connecting electrodes 36 and 37 and the connecting conductor pattern 52.

【0080】図7(5)に示した誘電体層22上には、
コンデンサ導体パターン46および47とともに、コン
デンサ導体パターン53が形成される。コンデンサ導体
パターン53は、出力端子電極34に電気的に接続され
る。また、コンデンサ導体パターン53は、コンデンサ
導体パターンを兼ねるグラウンド導体パターン48と対
向し、図3に示したコンデンサC3を構成する。
On the dielectric layer 22 shown in FIG. 7 (5),
Capacitor conductor pattern 53 is formed together with capacitor conductor patterns 46 and 47. The capacitor conductor pattern 53 is electrically connected to the output terminal electrode 34. The capacitor conductor pattern 53 faces the ground conductor pattern 48 which also serves as the capacitor conductor pattern, and constitutes the capacitor C3 shown in FIG.

【0081】図7に示したチップ状LC複合部品51に
ついてのその他の構成は、図1に示したチップ状LC複
合部品21の場合と実質的に同様である。
The other configurations of the chip-shaped LC composite component 51 shown in FIG. 7 are substantially the same as those of the chip-shaped LC composite component 21 shown in FIG.

【0082】なお、図7に示した実施形態と同様の実施
形態は、特に図示しないが、後述する第3ないし第5の
実施形態の各々の変形例としても適用可能である。
The embodiment similar to the embodiment shown in FIG. 7 is also applicable as a modification of each of the third to fifth embodiments described later, though not particularly shown.

【0083】図8ないし図10は、この発明の第3の実
施形態を説明するためのものである。ここで、図8は図
1に相当し、図9は図2に相当し、図10は図3に相当
している。図10において、図3に示した要素に相当す
る要素には同様の参照符号を付し、重複する説明は省略
する。
8 to 10 are for explaining the third embodiment of the present invention. Here, FIG. 8 corresponds to FIG. 1, FIG. 9 corresponds to FIG. 2, and FIG. 10 corresponds to FIG. In FIG. 10, elements corresponding to those shown in FIG. 3 are designated by the same reference numerals, and redundant description will be omitted.

【0084】図8ないし図10に示したチップ状LC複
合部品61は、積層された複数の誘電体層62をもって
構成された積層体63を備えている。積層体63は、誘
電体層62の延びる方向に延びる主面64および誘電体
層62の積層方向に延びる端面65を有している。
The chip-shaped LC composite component 61 shown in FIGS. 8 to 10 is provided with a laminated body 63 composed of a plurality of laminated dielectric layers 62. The laminated body 63 has a main surface 64 extending in the extending direction of the dielectric layer 62 and an end surface 65 extending in the laminating direction of the dielectric layer 62.

【0085】積層体63の端面65には、2個のバンド
パスフィルタとしての弾性表面波フィルタ26および2
7の出力ポート29および31の各々に電気的に接続さ
れる2個の入力端子電極66および67と、2個の弾性
表面波フィルタ26および27の合成された出力信号を
出力する出力端子電極68と、グラウンド端子電極69
と、接続用電極70と、ダミー電極71とが形成されて
いる。
On the end face 65 of the laminated body 63, the surface acoustic wave filters 26 and 2 as two band pass filters are provided.
Two input terminal electrodes 66 and 67 electrically connected to each of the seven output ports 29 and 31 and an output terminal electrode 68 for outputting a combined output signal of the two surface acoustic wave filters 26 and 27. And the ground terminal electrode 69
, A connection electrode 70, and a dummy electrode 71 are formed.

【0086】なお、ダミー電極71は、端面65上に形
成される他の電極66〜70を形成する際に同時に形成
されるもので、電気的には何らの機能も果たさない。し
たがって、電極66〜70の形成のために採用される方
法によっては、ダミー電極71は形成されないこともあ
る。
The dummy electrode 71 is formed at the same time when the other electrodes 66 to 70 formed on the end face 65 are formed, and has no electrical function. Therefore, the dummy electrode 71 may not be formed depending on the method adopted for forming the electrodes 66 to 70.

【0087】図8(1)に示した誘電体層62上には、
シールド導体パターン72が形成される。シールド導体
パターン72は、グラウンド端子電極69に電気的に接
続される。
On the dielectric layer 62 shown in FIG. 8A,
The shield conductor pattern 72 is formed. The shield conductor pattern 72 is electrically connected to the ground terminal electrode 69.

【0088】図8(2)に示した誘電体層62上には、
図10に示したインダクタL1およびL2の各々の一部
を与えるための2個のインダクタ導体パターン73およ
び74が、一平面上に並んだ状態かつ互いに独立しなが
ら積層体63の端面65に至るまで互いに接続されない
状態で形成される。インダクタ導体パターン73および
74の各一方端は、それぞれ、接続用電極70および出
力端子電極68に電気的に接続される。
On the dielectric layer 62 shown in FIG. 8B,
Two inductor conductor patterns 73 and 74 for providing a part of each of the inductors L1 and L2 shown in FIG. 10 are arranged in one plane and reach the end surface 65 of the laminated body 63 independently of each other. They are formed without being connected to each other. One end of each of the inductor conductor patterns 73 and 74 is electrically connected to the connection electrode 70 and the output terminal electrode 68, respectively.

【0089】図8(3)に示した誘電体層62上には、
インダクタL1およびL2の各々の残りの部分を与える
ためのインダクタ導体パターン75および76が、一平
面上に並んだ状態かつ互いに独立しながら積層体63の
端面65に至るまで互いに接続されない状態で形成され
る。インダクタ導体パターン75および76の各々の一
方端は、それぞれ、入力端子電極66およびグラウンド
端子電極69に電気的に接続される。
On the dielectric layer 62 shown in FIG. 8C,
Inductor conductor patterns 75 and 76 for providing the remaining portions of the inductors L1 and L2 are formed in a state of being arranged on one plane and independent of each other and not connected to the end surface 65 of the laminated body 63. It One end of each of the inductor conductor patterns 75 and 76 is electrically connected to the input terminal electrode 66 and the ground terminal electrode 69, respectively.

【0090】また、インダクタ導体パターン73および
74の各々の他方端は、それぞれ、インダクタ導体パタ
ーン75および76の各々の他方端に、ビアホール導体
77および78を介して電気的に接続される。
The other end of each of the inductor conductor patterns 73 and 74 is electrically connected to the other end of each of the inductor conductor patterns 75 and 76 through via hole conductors 77 and 78.

【0091】図8(4)に示した誘電体層62上には、
コンデンサ導体パターン79が形成される。コンデンサ
導体パターン79は、入力端子電極67に電気的に接続
される。このコンデンサ導体パターン79は、図10に
示したコンデンサC2の一方電極を与えるものである。
On the dielectric layer 62 shown in FIG. 8 (4),
The capacitor conductor pattern 79 is formed. The capacitor conductor pattern 79 is electrically connected to the input terminal electrode 67. The capacitor conductor pattern 79 provides one electrode of the capacitor C2 shown in FIG.

【0092】図8(5)に示した誘電体層62上には、
コンデンサ導体パターン80と、コンデンサ導体パター
ンおよび接続用導体パターンを兼ねるコンデンサ/接続
用導体パターン81とが、一平面上に並んだ状態で形成
される。コンデンサ導体パターン80は、図10に示し
たコンデンサC1の一方電極を与えるもので、入力端子
電極66に電気的に接続される。コンデンサ/接続用導
体パターン81は、出力端子電極68と接続用電極70
とを電気的に接続するとともに、コンデンサ導体パター
ン79と対向して、図10に示したコンデンサC2を与
え、かつ、図10に示したコンデンサC3の一方電極を
も与えるものである。
On the dielectric layer 62 shown in FIG. 8 (5),
A capacitor conductor pattern 80 and a capacitor / connecting conductor pattern 81 that also serves as a capacitor conductor pattern and a connecting conductor pattern are formed in a state of being arranged on one plane. The capacitor conductor pattern 80 provides one electrode of the capacitor C1 shown in FIG. 10, and is electrically connected to the input terminal electrode 66. The capacitor / connection conductor pattern 81 includes an output terminal electrode 68 and a connection electrode 70.
Are electrically connected to each other, and the capacitor C2 shown in FIG. 10 is provided so as to face the capacitor conductor pattern 79, and one electrode of the capacitor C3 shown in FIG. 10 is also provided.

【0093】図8(6)に示した誘電体層62上には、
グラウンド導体パターン82が形成される。グラウンド
導体パターン82は、グラウンド端子電極69に電気的
に接続される。グラウンド導体パターン82は、また、
コンデンサ導体パターンを兼ねており、コンデンサ導体
パターン80と対向することによって、図10に示した
コンデンサC1を与えるとともに、コンデンサ/接続用
導体パターン81と対向することによって、図10に示
したコンデンサC3を与えている。
On the dielectric layer 62 shown in FIG. 8 (6),
The ground conductor pattern 82 is formed. The ground conductor pattern 82 is electrically connected to the ground terminal electrode 69. The ground conductor pattern 82 is also
The capacitor C1 also serves as a capacitor conductor pattern, and the capacitor C1 shown in FIG. 10 is provided by facing the capacitor conductor pattern 80, and the capacitor C3 shown in FIG. 10 is provided by facing the capacitor / connecting conductor pattern 81. I'm giving.

【0094】この実施形態では、図10に示すように、
入力端子電極66から出力端子電極68に至る信号経路
には、ローパスフィルタが構成されるが、入力端子電極
67から出力端子電極68に至る信号経路では、ハイパ
スフィルタが構成される。したがって、チップ状LC複
合部品61の出力端子電極68に静電サージ等が入って
来ても、弾性表面波フィルタ26および27には、この
ようなサージがかからないようにすることができ、静電
サージ等による弾性表面波フィルタ26および27の破
壊を防止することができる。
In this embodiment, as shown in FIG.
A low-pass filter is formed in the signal path from the input terminal electrode 66 to the output terminal electrode 68, while a high-pass filter is formed in the signal path from the input terminal electrode 67 to the output terminal electrode 68. Therefore, even if an electrostatic surge or the like enters the output terminal electrode 68 of the chip-shaped LC composite component 61, it is possible to prevent such a surge from being applied to the surface acoustic wave filters 26 and 27. It is possible to prevent the surface acoustic wave filters 26 and 27 from being broken by a surge or the like.

【0095】また、この実施形態においても、2個のイ
ンダクタL1およびL2の間で磁気結合や容量結合が生
じたり、2個の入力端子電極66および67の間で容量
結合が生じたりすることを防止するための対策が講じら
れている。
Also in this embodiment, magnetic coupling or capacitive coupling may occur between the two inductors L1 and L2, or capacitive coupling may occur between the two input terminal electrodes 66 and 67. Measures are taken to prevent it.

【0096】すなわち、インダクタ導体パターン73お
よび75とインダクタ導体パターン74および76と
を、積層体63の端面65に至るまで互いに接続されな
い状態で配置しながら、これらを出力端子電極68に共
通に電気的に接続するため、端面65上に形成された接
続用電極70および別の誘電体層62上に形成されたコ
ンデンサ/接続用導体パターン81を用いている。した
がって、インダクタ導体パターン73および75とイン
ダクタ導体パターン74および76との間で磁気結合が
生じにくくなるようにしている。
That is, the inductor conductor patterns 73 and 75 and the inductor conductor patterns 74 and 76 are arranged so as not to be connected to each other until the end face 65 of the laminated body 63, and they are electrically connected to the output terminal electrode 68 in common. In order to connect with the capacitor, a connecting electrode 70 formed on the end face 65 and a capacitor / connecting conductor pattern 81 formed on another dielectric layer 62 are used. Therefore, magnetic coupling is less likely to occur between the inductor conductor patterns 73 and 75 and the inductor conductor patterns 74 and 76.

【0097】また、インダクタ導体パターン73とイン
ダクタ導体パターン74とを一平面上に並んだ状態で配
置し、また、インダクタ導体パターン75とインダクタ
導体パターン76とを一平面上に並んだ状態で配置する
ことによって、これらインダクタ導体パターン73およ
び75とインダクタ導体パターン74および76との間
での容量結合が生じにくくなるようにしている。
The inductor conductor pattern 73 and the inductor conductor pattern 74 are arranged side by side on one plane, and the inductor conductor pattern 75 and the inductor conductor pattern 76 are arranged side by side on one plane. This makes it difficult for capacitive coupling to occur between the inductor conductor patterns 73 and 75 and the inductor conductor patterns 74 and 76.

【0098】また、入力端子電極66および67の間
に、グラウンド端子電極69を位置させることによっ
て、これら入力端子電極66および67間に発生する浮
遊容量をグラウンドレベルに落とし、入力端子電極66
および67間で良好なアイソレーションを図るようにし
ている。
By arranging the ground terminal electrode 69 between the input terminal electrodes 66 and 67, the stray capacitance generated between the input terminal electrodes 66 and 67 is reduced to the ground level, and the input terminal electrode 66 is reduced.
Good isolation is achieved between and 67.

【0099】また、入力端子電極66および67と出力
端子電極68とを、積層体63の互いに対向する位置に
位置することによって、これらの間の距離を離し、良好
なアイソレーションを図るようにしている。
Further, by arranging the input terminal electrodes 66 and 67 and the output terminal electrode 68 at positions facing each other in the laminated body 63, the distance between them is separated, and good isolation is achieved. There is.

【0100】図11ないし図13は、この発明の第4の
実施形態を説明するためのものである。ここで、図11
は図1に相当し、図12は図2に相当し、図13は図3
に相当している。図13において、図3に示した要素に
相当する要素には同様の参照符号を付し、重複する説明
は省略する。
11 to 13 are for explaining the fourth embodiment of the present invention. Here, FIG.
Corresponds to FIG. 1, FIG. 12 corresponds to FIG. 2, and FIG. 13 corresponds to FIG.
Is equivalent to. In FIG. 13, elements corresponding to those shown in FIG. 3 are designated by the same reference numerals, and redundant description will be omitted.

【0101】この実施形態に係るチップ状LC複合部品
91は、積層された複数の誘電体層92をもって構成さ
れる積層体93を備えている。積層体93は、誘電体層
92の延びる方向に延びる主面94および誘電体層92
の積層方向に延びる端面95を有している。
The chip-shaped LC composite component 91 according to this embodiment includes a laminated body 93 having a plurality of laminated dielectric layers 92. The laminated body 93 includes a main surface 94 extending in a direction in which the dielectric layer 92 extends and a dielectric layer 92.
Has an end surface 95 extending in the stacking direction.

【0102】積層体93の端面95には、図13に示し
た2個のバンドパスフィルタとしての弾性表面波フィル
タ26および27の出力ポート29および31の各々に
それぞれ電気的に接続される2個の入力端子電極96お
よび97と、弾性表面波フィルタ26および27の合成
された出力信号を出力する出力端子電極98と、3個の
グラウンド端子電極99、100および101とが形成
されている。
On the end surface 95 of the laminated body 93, two surface acoustic wave filters 26 and 27 as the two band pass filters shown in FIG. 13 are electrically connected to the output ports 29 and 31, respectively. Input terminal electrodes 96 and 97, an output terminal electrode 98 for outputting a combined output signal of the surface acoustic wave filters 26 and 27, and three ground terminal electrodes 99, 100 and 101.

【0103】図11(1)に示した誘電体層92上に
は、コンデンサ導体パターン102が形成される。コン
デンサ導体パターン102は、出力端子電極98に電気
的に接続される。
A capacitor conductor pattern 102 is formed on the dielectric layer 92 shown in FIG. 11 (1). The capacitor conductor pattern 102 is electrically connected to the output terminal electrode 98.

【0104】図11(2)に示した誘電体層92上に
は、2個のコンデンサ導体パターン103および104
が、一平面上に並んだ状態で形成される。コンデンサ導
体パターン103は、コンデンサ導体パターン102と
対向することによって、図13に示したコンデンサC1
を与えるもので、一方の入力端子電極96に電気的に接
続される。コンデンサ導体パターン104は、コンデン
サ導体パターン102と対向することによって、図13
に示したコンデンサC2を与えるもので、他方の入力端
子電極97に電気的に接続される。
Two capacitor conductor patterns 103 and 104 are formed on the dielectric layer 92 shown in FIG. 11 (2).
Are formed in a state of being aligned on one plane. The capacitor conductor pattern 103 faces the capacitor conductor pattern 102, so that the capacitor C1 shown in FIG.
And is electrically connected to one of the input terminal electrodes 96. The capacitor conductor pattern 104 faces the capacitor conductor pattern 102, so that the capacitor conductor pattern 104 shown in FIG.
The capacitor C2 shown in FIG. 2 is provided and is electrically connected to the other input terminal electrode 97.

【0105】図11(3)に示した誘電体層92上に
は、3個のインダクタ導体パターン105、106およ
び107が、一平面上に並んだ状態かつ互いに独立しな
がら積層体93の端面95に至るまで互いに接続されな
い状態で形成される。
On the dielectric layer 92 shown in FIG. 11C, the three inductor conductor patterns 105, 106 and 107 are arranged in one plane and are independent of each other, and the end surface 95 of the laminated body 93. Are formed without being connected to each other.

【0106】インダクタ導体パターン105は、図13
に示したインダクタL1の一部を与えるもので、その一
方端が入力端子電極96に電気的に接続される。インダ
クタ導体パターン106は、図13に示したインダクタ
L2の一部を与えるもので、その一方端が入力端子電極
97に電気的に接続される。インダクタ導体パターン1
07は、図13に示したインダクタL3の一部を与える
もので、その一方端が出力端子電極98に電気的に接続
される。
The inductor conductor pattern 105 is shown in FIG.
A part of the inductor L1 shown in FIG. 2 is provided, and one end thereof is electrically connected to the input terminal electrode 96. The inductor conductor pattern 106 provides a part of the inductor L2 shown in FIG. 13, and one end thereof is electrically connected to the input terminal electrode 97. Inductor conductor pattern 1
07 provides a part of the inductor L3 shown in FIG. 13, and one end thereof is electrically connected to the output terminal electrode 98.

【0107】図11(4)に示した誘電体層92上に
は、3個のインダクタ導体パターン108、109およ
び110が、一平面上に並んだ状態かつ互いに独立しな
がら積層体93の端面95に至るまで互いに接続されな
い状態で形成される。
On the dielectric layer 92 shown in FIG. 11 (4), three inductor conductor patterns 108, 109 and 110 are arranged in one plane and are independent of each other, and the end surface 95 of the laminated body 93. Are formed without being connected to each other.

【0108】インダクタ導体パターン108は、図13
に示したインダクタL1の残りの部分を与えるもので、
その一方端がグラウンド端子電極99に電気的に接続さ
れる。インダクタ導体パターン109は、図13に示し
たインダクタL2の残りの部分を与えるもので、その一
方端がグラウンド端子電極100に電気的に接続され
る。インダクタ導体パターン110は、図13に示した
インダクタL3の残りの部分を与えるもので、その一方
端がグラウンド端子電極101に電気的に接続される。
The inductor conductor pattern 108 is shown in FIG.
To provide the rest of the inductor L1 shown in
One end thereof is electrically connected to the ground terminal electrode 99. The inductor conductor pattern 109 provides the remaining portion of the inductor L2 shown in FIG. 13, and one end thereof is electrically connected to the ground terminal electrode 100. The inductor conductor pattern 110 provides the remaining portion of the inductor L3 shown in FIG. 13, and one end thereof is electrically connected to the ground terminal electrode 101.

【0109】また、インダクタ導体パターン105、1
06および107の各々の他方端は、それぞれ、ビアホ
ール導体111、112および113を介して、インダ
クタ導体パターン108、109および110の各々の
他方端に電気的に接続される。
The inductor conductor patterns 105, 1
The other ends of 06 and 107 are electrically connected to the other ends of inductor conductor patterns 108, 109, and 110 via via-hole conductors 111, 112, and 113, respectively.

【0110】この実施形態では、一方の入力端子電極9
6から出力端子電極98へ至る信号経路と他方の入力端
子電極97から出力端子電極98に至る信号経路との双
方において、図13に示すように、ハイパスフィルタを
構成している。したがって、前述した第3の実施形態の
場合と同様、チップ状LC複合部品91の出力端子電極
98に静電サージ等が入ってきても、弾性表面波フィル
タ26および27にサージがかからないようにすること
ができ、静電サージ等による弾性表面波フィルタ26お
よび27の破壊を防止することができる。
In this embodiment, one input terminal electrode 9
As shown in FIG. 13, a high-pass filter is formed in both the signal path from 6 to the output terminal electrode 98 and the signal path from the other input terminal electrode 97 to the output terminal electrode 98. Therefore, as in the case of the third embodiment described above, even if an electrostatic surge or the like enters the output terminal electrode 98 of the chip-shaped LC composite component 91, the surface acoustic wave filters 26 and 27 are prevented from being surged. Therefore, it is possible to prevent the surface acoustic wave filters 26 and 27 from being damaged by an electrostatic surge or the like.

【0111】また、このチップ状LC複合部品91にお
いても、3個のインダクタL1、L2およびL3の間で
磁気結合や容量結合が生じたり、2個の入力端子電極9
6および97の間で容量結合が生じたりすることを防止
するための対策が講じられている。
Also in this chip-shaped LC composite component 91, magnetic coupling or capacitive coupling occurs between the three inductors L1, L2 and L3, or the two input terminal electrodes 9 are connected.
Measures are taken to prevent capacitive coupling between 6 and 97.

【0112】すなわち、まず、図11に示すように、イ
ンダクタ導体パターン105および108とインダクタ
導体パターン106および109とインダクタ導体パタ
ーン107および110とを、積層体93の端面95に
至るまで互いに接続されない状態で配置するとともに、
インダクタ導体パターン108、109および110
が、それぞれ、グラウンド端子電極99、100および
101に個別に電気的に接続され、これらによって、こ
れらインダクタ導体パターン105〜110の間で磁気
結合が生じにくくなるようにしている。
That is, first, as shown in FIG. 11, the inductor conductor patterns 105 and 108, the inductor conductor patterns 106 and 109, and the inductor conductor patterns 107 and 110 are not connected to each other until the end surface 95 of the laminated body 93. And place it in
Inductor conductor patterns 108, 109 and 110
Are individually electrically connected to the ground terminal electrodes 99, 100, and 101, respectively, so that magnetic coupling is less likely to occur between the inductor conductor patterns 105 to 110.

【0113】また、インダクタ導体パターン105〜1
07を一平面上に並んだ状態で配置し、また、インダク
タ導体パターン108〜110を一平面上に並んだ状態
で配置することによって、これらインダクタ導体パター
ン105〜107の間ならびにインダクタ導体パターン
108〜110の間で容量結合が生じにくくなるように
している。
Further, the inductor conductor patterns 105-1
07 are arranged side by side on one plane, and inductor conductor patterns 108 to 110 are arranged side by side on one plane, so that between these inductor conductor patterns 105 to 107 and between inductor conductor patterns 108 to 110. Capacitive coupling is less likely to occur between 110.

【0114】また、入力端子電極96および97の間
に、グラウンド端子電極101を位置させることによっ
て、これら入力端子電極96および97間に発生する浮
遊容量をグラウンドレベルに落とし、入力端子電極96
および97間において良好なアイソレーションを図るよ
うにしている。
By arranging the ground terminal electrode 101 between the input terminal electrodes 96 and 97, the stray capacitance generated between these input terminal electrodes 96 and 97 is reduced to the ground level, and the input terminal electrode 96
And 97, good isolation is achieved.

【0115】また、入力端子電極96および97と出力
端子電極98とを、積層体93の互いに対向する位置に
配置することによって、これらの間の距離を離し、良好
なアイソレーションを図るようにしている。
By arranging the input terminal electrodes 96 and 97 and the output terminal electrode 98 at positions facing each other in the laminated body 93, the distance between them is increased, and good isolation is achieved. There is.

【0116】図14ないし図16は、この発明の第5の
実施形態を説明するためのものである。ここで、図14
は図1に相当し、図15は図2に相当し、図16は図3
に相当している。
14 to 16 are for explaining the fifth embodiment of the present invention. Here, FIG.
1 corresponds to FIG. 1, FIG. 15 corresponds to FIG. 2, and FIG. 16 corresponds to FIG.
Is equivalent to.

【0117】この第5の実施形態に係るチップ状LC複
合部品121は、図1ないし図3を参照して説明した第
1の実施形態に係るチップ状LC複合部品21の構成が
2ポートであったのに対し、3ポートの構成となってい
ることを特徴としている。すなわち、チップ状LC複合
部品121は、図16に示すように、3個のバンドパス
フィルタとしての弾性表面波フィルタ122、123お
よび124の各出力を電気的に合成し、1つの出力にす
るためのマッチング素子として用いられる。
In the chip-shaped LC composite component 121 according to the fifth embodiment, the structure of the chip-shaped LC composite component 21 according to the first embodiment described with reference to FIGS. 1 to 3 is two ports. On the other hand, it is characterized by a 3-port configuration. That is, as shown in FIG. 16, the chip-shaped LC composite component 121 electrically combines the outputs of the three surface acoustic wave filters 122, 123, and 124 as the bandpass filters to form one output. It is used as a matching element.

【0118】弾性表面波フィルタ122は、入力ポート
125および出力ポート126を備え、弾性表面波フィ
ルタ123は、入力ポート127および出力ポート12
8を備え、弾性表面波フィルタ124は、入力ポート1
29および出力ポート130を備えている。
The surface acoustic wave filter 122 has an input port 125 and an output port 126, and the surface acoustic wave filter 123 has an input port 127 and an output port 12.
8 and the surface acoustic wave filter 124 includes the input port 1
29 and an output port 130.

【0119】チップ状LC複合部品121は、積層され
た複数の誘電体層131をもって構成される積層体13
2を備えている。積層体132は、誘電体層131の延
びる方向に延びる主面133および誘電体層131の積
層方向に延びる端面134を有している。
The chip-shaped LC composite component 121 is a laminated body 13 having a plurality of laminated dielectric layers 131.
Equipped with 2. The laminated body 132 has a main surface 133 extending in the extending direction of the dielectric layer 131 and an end surface 134 extending in the laminating direction of the dielectric layer 131.

【0120】積層体132の端面134には、接続され
るべき3個の弾性表面波フィルタ122、123および
124の各々の出力ポート126、128および130
にそれぞれ電気的に接続される3個の入力端子電極13
5、136および137と、3個の弾性表面波フィルタ
122〜124の合成された出力信号を出力する出力端
子電極138と、グラウンド端子電極139と、3個の
接続用電極140、141および142とが形成されて
いる。
At the end face 134 of the laminated body 132, the output ports 126, 128 and 130 of each of the three surface acoustic wave filters 122, 123 and 124 to be connected.
Three input terminal electrodes 13 each electrically connected to
5, 136 and 137, an output terminal electrode 138 that outputs a combined output signal of the three surface acoustic wave filters 122 to 124, a ground terminal electrode 139, and three connection electrodes 140, 141 and 142. Are formed.

【0121】図14(1)に示した誘電体層131上に
は、シールド導体パターン143が形成され、グラウン
ド端子電極139に電気的に接続される。
A shield conductor pattern 143 is formed on the dielectric layer 131 shown in FIG. 14A and electrically connected to the ground terminal electrode 139.

【0122】図14(2)に示した誘電体層131上に
は、図16に示したインダクタL1、L2およびL3の
各々の一部を与えるための3個のインダクタ導体パター
ン144、145および146が、一平面上に並んだ状
態かつ互いに独立しながら積層体132の端面134に
至るまで互いに接続されない状態で形成される。インダ
クタ導体パターン144、145および146の各一方
端は、それぞれ、接続用電極140、141および14
2に電気的に接続される。
On the dielectric layer 131 shown in FIG. 14 (2), three inductor conductor patterns 144, 145 and 146 for providing a part of each of the inductors L1, L2 and L3 shown in FIG. However, they are formed in a state where they are arranged on one plane and are not connected to each other until reaching the end face 134 of the laminated body 132 while being independent from each other. One end of each of the inductor conductor patterns 144, 145 and 146 has connection electrodes 140, 141 and 14 respectively.
2 electrically connected.

【0123】図14(3)に示した誘電体層131上に
は、インダクタL1、L2およびL3の各々の残りの部
分を与えるためのインダクタ導体パターン147、14
8および149が、一平面上に並んだ状態かつ互いに独
立しながら積層体132の端面134に至るまで互いに
接続されない状態で形成される。インダクタ導体パター
ン147、148および149の各々の一方端は、それ
ぞれ、入力端子電極135、136および137に電気
的に接続される。
On the dielectric layer 131 shown in FIG. 14 (3), inductor conductor patterns 147, 14 for providing the remaining portions of the inductors L1, L2 and L3, respectively.
8 and 149 are formed in a state of being arranged on one plane and independent of each other and not connected to the end surface 134 of the laminated body 132. One end of each of the inductor conductor patterns 147, 148 and 149 is electrically connected to the input terminal electrodes 135, 136 and 137, respectively.

【0124】また、インダクタ導体パターン144〜1
46の各々の他方端は、それぞれ、インダクタ導体パタ
ーン147〜149の各々の他方端に、ビアホール導体
150、151および152を介して電気的に接続され
る。
In addition, the inductor conductor patterns 144-1
The other end of each of 46 is electrically connected to the other end of each of the inductor conductor patterns 147 to 149 via via hole conductors 150, 151 and 152.

【0125】図14(4)に示した誘電体層131上に
は、コンデンサ導体パターンおよび接続用導体パターン
を兼ねるコンデンサ/接続用導体パターン153が形成
されるとともに、3個のコンデンサ導体パターン15
4、155および156が形成される。
On the dielectric layer 131 shown in FIG. 14 (4), a capacitor / connecting conductor pattern 153 which also serves as a capacitor conductor pattern and a connecting conductor pattern is formed, and three capacitor conductor patterns 15 are formed.
4, 155 and 156 are formed.

【0126】コンデンサ/接続用導体パターン153
は、図16に示したコンデンサC4の一方電極を与える
ものである。また、コンデンサ/接続用導体パターン1
53は、出力端子電極138ならびに接続用導体140
〜142に共通に電気的に接続される。
Capacitor / connecting conductor pattern 153
Provides one electrode of the capacitor C4 shown in FIG. Also, capacitor / connector conductor pattern 1
53 is an output terminal electrode 138 and a connecting conductor 140.
To 142 commonly connected electrically.

【0127】コンデンサ導体パターン154は、図16
に示したコンデンサC1の一方電極を与えるもので、入
力端子電極135に電気的に接続される。コンデンサ導
体パターン155は、コンデンサC2の一方電極を与え
るもので、入力端子電極136に電気的に接続される。
コンデンサ導体パターン156は、コンデンサC3の一
方電極を与えるもので、入力端子電極137に電気的に
接続される。
The capacitor conductor pattern 154 is shown in FIG.
It provides one electrode of the capacitor C1 shown in (4) and is electrically connected to the input terminal electrode 135. The capacitor conductor pattern 155 provides one electrode of the capacitor C2 and is electrically connected to the input terminal electrode 136.
The capacitor conductor pattern 156 provides one electrode of the capacitor C3 and is electrically connected to the input terminal electrode 137.

【0128】図14(5)に示した誘電体層131上に
は、グラウンド導体パターン157が形成される。グラ
ウンド導体パターン157は、グラウンド端子電極13
9に電気的に接続される。
A ground conductor pattern 157 is formed on the dielectric layer 131 shown in FIG. 14 (5). The ground conductor pattern 157 is the ground terminal electrode 13
9 electrically connected.

【0129】グラウンド導体パターン157は、上述し
たコンデンサ/接続用導体パターン153ならびにコン
デンサ導体パターン154〜156の各々に対向してい
る。したがって、グラウンド導体パターン157は、コ
ンデンサ導体パターンを兼ねており、コンデンサ/接続
用導体パターン153との対向によって、コンデンサC
4を与え、コンデンサ導体パターン154との対向によ
って、コンデンサC1を与え、コンデンサ導体パターン
155との対向によって、コンデンサC2を与え、コン
デンサ導体パターン156との対向によって、コンデン
サC3を与えている。
The ground conductor pattern 157 faces each of the above-mentioned capacitor / connecting conductor pattern 153 and capacitor conductor patterns 154 to 156. Therefore, the ground conductor pattern 157 also serves as the capacitor conductor pattern, and when the ground conductor pattern 157 faces the capacitor / connecting conductor pattern 153, the capacitor C is formed.
4, the capacitor C1 is provided by facing the capacitor conductor pattern 154, the capacitor C2 is provided by facing the capacitor conductor pattern 155, and the capacitor C3 is provided by facing the capacitor conductor pattern 156.

【0130】このように、チップ状LC複合部品121
は、たとえば、GSM信号、DCS信号およびPCS信
号のような3つの信号を扱う、3バンドのシステムに適
用することができる。なお、第1の実施形態に係るチッ
プ状LC複合部品21からこの第5の実施形態に係るチ
ップ状LC複合部品121への変更を、チップ状LC複
合部品121にさらに加えて、これを4ポート以上の構
成とすることもできる。
As described above, the chip-shaped LC composite component 121
Can be applied to a three-band system that handles three signals such as GSM signals, DCS signals and PCS signals. The chip-shaped LC composite component 21 according to the first embodiment is changed to the chip-shaped LC composite component 121 according to the fifth embodiment in addition to the chip-shaped LC composite component 121. The above configuration can also be adopted.

【0131】また、チップ状LC複合部品121におい
ても、3個のインダクタL1、L2およびL3の間で磁
気結合や容量結合が生じたり、3個の入力端子電極13
5、136および137の間で容量結合が生じたりする
ことを防止するための対策が講じられている。
Also in the chip-shaped LC composite component 121, magnetic coupling or capacitive coupling occurs between the three inductors L1, L2 and L3, and the three input terminal electrodes 13 are formed.
Measures are taken to prevent capacitive coupling between 5, 136 and 137.

【0132】すなわち、インダクタ導体パターン144
および147とインダクタ導体パターン145および1
48とインダクタ導体パターン146および149と
を、積層体132の端面134に至るまで互いに接続さ
れない状態で配置しながら、これらを出力端子電極13
8に共通に電気的に接続するため、端面134上に形成
された接続用電極140、141および142ならびに
別の誘電体層131上に形成されたコンデンサ/接続用
導体パターン153を用いている。したがって、これら
インダクタ導体パターン144〜149の間で磁気結合
が生じにくくなるようにしている。
That is, the inductor conductor pattern 144
And 147 and inductor conductor patterns 145 and 1
While arranging 48 and the inductor conductor patterns 146 and 149 so as not to be connected to the end surface 134 of the laminated body 132, these are connected to the output terminal electrode 13
8 are commonly connected to each other, connection electrodes 140, 141 and 142 formed on the end face 134 and a capacitor / connection conductor pattern 153 formed on another dielectric layer 131 are used. Therefore, magnetic coupling is less likely to occur between the inductor conductor patterns 144 to 149.

【0133】また、インダクタ導体パターン144〜1
46を一平面上で並んだ状態で配置し、また、インダク
タ導体パターン147〜149を一平面上に並んだ状態
で配置することによって、これらインダクタ導体パター
ン144〜146の間ならびにインダクタ導体パターン
147〜149の間で容量結合が生じにくくなるように
している。
Further, the inductor conductor patterns 144 to 1
46 are arranged side by side on one plane, and inductor conductor patterns 147 to 149 are arranged side by side on one plane, so that between these inductor conductor patterns 144 to 146 and between inductor conductor patterns 147 to 147. Capacitive coupling is less likely to occur between 149.

【0134】また、入力端子電極136および137の
間に、グラウンド端子電極139を位置させることによ
って、これら入力端子電極136および137の間に発
生する浮遊容量をグラウンドレベルに落とし、入力端子
電極136および137間において良好なアイソレーシ
ョンを図るようにしている。
By arranging the ground terminal electrode 139 between the input terminal electrodes 136 and 137, the stray capacitance generated between these input terminal electrodes 136 and 137 is reduced to the ground level, and the input terminal electrodes 136 and 137 Good isolation is achieved between 137.

【0135】また、入力端子電極135〜137と出力
端子電極138とを、積層体132の互いに対向する位
置に配置することによって、これらの間の距離を離し、
良好なアイソレーションを図るようにしている。
By disposing the input terminal electrodes 135 to 137 and the output terminal electrode 138 at positions facing each other in the laminated body 132, the distance between them is increased,
I try to achieve good isolation.

【0136】以上、この発明を図示したいくつかの実施
形態に関連して説明したが、この発明の範囲内におい
て、その他、種々の変形例が可能である。
Although the present invention has been described above with reference to some illustrated embodiments, various other modifications are possible within the scope of the present invention.

【0137】たとえば、各誘電体層上に形成されるイン
ダクタ導体パターンやコンデンサ導体パターン等の導体
パターンの形態、これら導体パターンから積層体の端面
への引出し状態、積層体の端面上での入力端子電極や出
力端子電極のような電極の配置状態、あるいは、インダ
クタ導体パターンやコンデンサ導体パターンのような導
体パターンの積層順序等については、必要とする設計に
応じて、種々に変更することができる。
For example, the form of a conductor pattern such as an inductor conductor pattern or a capacitor conductor pattern formed on each dielectric layer, the state of drawing from these conductor patterns to the end face of the laminate, the input terminal on the end face of the laminate. The arrangement of electrodes such as electrodes and output terminal electrodes, or the order of laminating conductor patterns such as inductor conductor patterns and capacitor conductor patterns can be variously changed according to the required design.

【0138】[0138]

【発明の効果】以上のように、この発明に係るチップ状
LC複合部品によれば、そこに形成される複数個のイン
ダクタ導体パターンが、特定の誘電体層上において、一
平面上に並んだ状態かつ互いに独立しながら積層体の端
面に至るまで互いに接続されない状態で配置されている
ので、これらインダクタ導体パターンの間で不所望な磁
気結合や容量結合を生じにくくすることができる。した
がって、複数個の入力端子電極間において、良好なアイ
ソレーション特性を得ることができる。
As described above, according to the chip-shaped LC composite component of the present invention, a plurality of inductor conductor patterns formed therein are arranged in a plane on a specific dielectric layer. Since they are arranged in such a state that they are independent of each other and are not connected to each other up to the end face of the laminated body, it is possible to prevent undesired magnetic coupling or capacitive coupling between these inductor conductor patterns. Therefore, good isolation characteristics can be obtained between the plurality of input terminal electrodes.

【0139】このことから、各々の伝送特性における減
衰周波数域での位相がスミスチャート上の90度から2
70度の範囲にあり、減衰周波数域でのインピーダンス
が、ショートモードになっている、複数個のバンドパス
フィルタのそれぞれの出力ポートに入力端子電極を電気
的に接続し、この発明に係るチップ状LC複合部品をこ
れら複数個のバンドパスフィルタのマッチング素子とし
て用いると、複数個のバンドパスフィルタの位相特性が
互いにオープン特性に見えるように位相を回転させるこ
とができ、それによって、複数個のバンドパスフィルタ
の各出力信号を電気的に合成し、1つの出力に束ねるこ
とができる。
From this, the phase in the attenuation frequency range in each transmission characteristic is 90 degrees to 2 degrees on the Smith chart.
The input terminal electrodes are electrically connected to the respective output ports of a plurality of bandpass filters which are in the range of 70 degrees and whose impedance in the attenuation frequency range is in the short mode. When the LC composite component is used as a matching element for the plurality of bandpass filters, the phases can be rotated so that the phase characteristics of the plurality of bandpass filters look like open characteristics with each other. Each output signal of the pass filter can be electrically combined and bundled into one output.

【0140】そのため、フィルタ以降の回路を1つにす
ることが可能となり、これによって、携帯電話のような
移動体通信機器の小型化およびコストダウンを図ること
ができる。
Therefore, it is possible to use only one circuit after the filter, which makes it possible to reduce the size and cost of mobile communication equipment such as a mobile phone.

【0141】この発明に係るチップ状LC複合部品にお
いて、入力端子電極と出力端子電極とを積層体の互いに
対向する位置に配置したり、複数個の入力端子電極の間
にグラウンド端子電極を位置させたりすることにより、
前述したアイソレーション特性がさらに良好になり、バ
ンドパスフィルタの位相を回転させる機能をより高める
ことができる。
In the chip-shaped LC composite component according to the present invention, the input terminal electrode and the output terminal electrode are arranged at positions facing each other of the laminated body, or the ground terminal electrode is positioned between the plurality of input terminal electrodes. By
The isolation characteristics described above are further improved, and the function of rotating the phase of the bandpass filter can be further enhanced.

【0142】また、この発明に係るチップ状LC複合部
品によれば、高周波スイッチを用いた場合に必要とされ
るコントロール電源が不要となり、そのため、このコン
トロール電源による消費電流をなくすことができる。
Further, according to the chip-shaped LC composite component of the present invention, the control power supply required when using the high frequency switch is unnecessary, and therefore the current consumption by the control power supply can be eliminated.

【0143】また、この発明に係るチップ状LC複合部
品によれば、そこに備えるチップ状の積層体にインダク
タやコンデンサを内蔵しているので、その小型化を図る
ことができるとともに、これらインダクタやコンデンサ
のような回路要素の特性値がばらつく場合、同じ方向に
ばらつくことになり、また、複数個のインダクタ間の結
合や端子電極間の容量特性を固定できるので、トータル
マッチング特性を安定なものとすることができる。
Further, according to the chip-shaped LC composite component of the present invention, since the inductor and the capacitor are built in the chip-shaped laminated body provided therein, the miniaturization of the inductor and the capacitor can be achieved, and the inductor and the capacitor can be reduced. When the characteristic values of circuit elements such as capacitors vary, they also vary in the same direction, and because the coupling between multiple inductors and the capacitance between terminal electrodes can be fixed, the total matching characteristic is stable. can do.

【0144】また、この発明に係るチップ状LC複合部
品は、これをマッチング素子として用いる場合、ダイプ
レクサのようにローパスフィルタやハイパスフィルタの
減衰特性を利用していないので、減衰周波数域でのバン
ドパスフィルタの特性のばらつきに関らず、安定したマ
ッチング特性を与えることができる。
Further, when the chip-shaped LC composite component according to the present invention is used as a matching element, it does not utilize the attenuation characteristics of the low-pass filter or the high-pass filter unlike the diplexer. Stable matching characteristics can be provided regardless of variations in filter characteristics.

【0145】この発明に係るチップ状LC複合部品が、
請求項1に記載のように、複数個の信号経路の各々にお
いてローパスフィルタを構成していると、各々の信号経
路において、インピーダンスを自由に設計でき、入力端
子電極でのインピーダンスを最適に設計することが容易
になるとともに、出力端子電極に接続されるIC等にお
いても最適なインピーダンスに設計することが容易にな
る。
The chip-shaped LC composite component according to the present invention is
When the low-pass filter is configured in each of the plurality of signal paths as described in claim 1, the impedance can be freely designed in each signal path, and the impedance at the input terminal electrode is optimally designed. In addition, it is easy to design the IC and the like connected to the output terminal electrode to have an optimum impedance.

【0146】他方、この発明に係るチップ状LC複合部
品が、請求項8または15に記載されるように、複数個
の信号経路の少なくとも1個においてハイパスフィルタ
を構成していると、チップ状LC複合部品の出力端子電
極に静電サージ等が入ってきても、入力端子電極に接続
されるバンドパスフィルタには、このようなサージがか
からないようにすることができ、静電サージ等によるバ
ンドパスフィルタの破壊を防止することができる。
On the other hand, when the chip-shaped LC composite component according to the present invention forms a high-pass filter in at least one of a plurality of signal paths as described in claim 8 or 15, the chip-shaped LC composite component is provided. Even if an electrostatic surge, etc., enters the output terminal electrode of the composite part, the bandpass filter connected to the input terminal electrode can be prevented from receiving such a surge. It is possible to prevent the filter from being broken.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施形態によるチップ状LC
複合部品21に備えるいくつかの誘電体層22の平面図
であり、チップ状LC複合部品21の内部構造を示すた
めのものである。
FIG. 1 shows a chip-like LC according to a first embodiment of the present invention.
It is a top view of some dielectric layers 22 with which the composite component 21 is provided, and is for showing the internal structure of the chip-like LC composite component 21.

【図2】図1に示したチップ状LC複合部品21の外観
を示す斜視図である。
2 is a perspective view showing an external appearance of the chip-shaped LC composite component 21 shown in FIG.

【図3】図1に示したチップ状LC複合部品21の等価
回路図を示すとともに、チップ状LC複合部品21をマ
ッチング素子として用いた場合の回路図を示す。
3 shows an equivalent circuit diagram of the chip-shaped LC composite component 21 shown in FIG. 1 and a circuit diagram when the chip-shaped LC composite component 21 is used as a matching element.

【図4】図3に示した弾性表面波フィルタ26および2
7の、出力端子電極34での反射特性S11を示すスミ
スチャートである。
4 is a surface acoustic wave filter 26 and 2 shown in FIG.
7 is a Smith chart showing the reflection characteristic S11 of the output terminal electrode 34 of FIG.

【図5】図3に対応するブロック図である。FIG. 5 is a block diagram corresponding to FIG.

【図6】図1に示したチップ状LC複合部品21の反射
特性S11ならびに伝送特性S21およびS31の各々
の周波数特性を示す図である。
6 is a diagram showing frequency characteristics of each of a reflection characteristic S11 and transmission characteristics S21 and S31 of the chip-shaped LC composite component 21 shown in FIG.

【図7】この発明の第2の実施形態によるチップ状LC
複合部品51を示す、図1に相当する図である。
FIG. 7 is a chip-like LC according to a second embodiment of the present invention.
It is a figure corresponding to FIG. 1 which shows the composite component 51.

【図8】この発明の第3の実施形態によるチップ状LC
複合部品61を示す、図1に相当する図である。
FIG. 8 is a chip-like LC according to a third embodiment of the present invention.
It is a figure corresponding to FIG. 1 which shows the composite component 61.

【図9】図8に示したチップ状LC複合部品61の外観
を示す斜視図である。
9 is a perspective view showing the external appearance of the chip-shaped LC composite component 61 shown in FIG.

【図10】図8に示したチップ状LC複合部品61の等
価回路図を示すとともに、チップ状LC複合部品61を
マッチング素子として用いた場合の回路図を示す。
10 shows an equivalent circuit diagram of the chip-shaped LC composite component 61 shown in FIG. 8 and a circuit diagram when the chip-shaped LC composite component 61 is used as a matching element.

【図11】この発明の第4の実施形態によるチップ状L
C複合部品91を示す、図1に相当する図である。
FIG. 11 is a chip-like L according to a fourth embodiment of the present invention.
It is a figure corresponding to FIG. 1 which shows C composite component 91.

【図12】図11に示したチップ状LC複合部品91の
外観を示す斜視図である。
12 is a perspective view showing the external appearance of the chip-shaped LC composite component 91 shown in FIG.

【図13】図11に示したチップ状LC複合部品91の
等価回路図を示すとともに、チップ状LC複合部品91
をマッチング素子として用いた場合の回路図を示す。
13 shows an equivalent circuit diagram of the chip-shaped LC composite component 91 shown in FIG.
6 is a circuit diagram when is used as a matching element.

【図14】この発明の第5の実施形態によるチップ状L
C複合部品121を示す、図1に相当する図である。
FIG. 14 is a chip-like L according to a fifth embodiment of the present invention.
It is a figure corresponding to FIG. 1 which shows C composite component 121.

【図15】図14に示したチップ状LC複合部品121
の外観を示す斜視図である。
15 is a sectional view of the chip-shaped LC composite part 121 shown in FIG.
3 is a perspective view showing the external appearance of FIG.

【図16】図14に示したチップ状LC複合部品121
の等価回路図を示すとともに、チップ状LC複合部品1
21をマッチング素子として用いた場合の回路図を示
す。
FIG. 16 is a chip-like LC composite part 121 shown in FIG.
1 shows an equivalent circuit diagram of the chip-shaped LC composite component 1
The circuit diagram when 21 is used as a matching element is shown.

【図17】この発明の第1の従来技術を説明するための
ブロック図である。
FIG. 17 is a block diagram for explaining a first conventional technique of the present invention.

【図18】この発明の第2の従来技術を説明するための
ブロック図である。
FIG. 18 is a block diagram for explaining a second conventional technique of the present invention.

【符号の説明】[Explanation of symbols]

21,51,61,91,121 チップ状LC複合部
品 22,62,92,131 誘電体層 23,63,93,132 積層体 24,64,94,133 主面 25,65,95,134 端面 26,27,122〜124 弾性表面波フィルタ(バ
ンドパスフィルタ) 28,30,125,127,129 入力ポート 29,31,126,128,130 出力ポート 32,33,66,67,96,97,135〜137
入力端子電極 34,68,98,138 出力端子電極 35,69,99〜101,139 グラウンド端子電
極 36,37,70,140〜142 接続用電極 39〜42,73〜76,105〜110,144〜1
49 インダクタ導体パターン 43,44,77,78,111〜113,150〜1
52 ビアホール導体 45,81,153 コンデンサ/接続用導体パターン 46,47,53,79,80,102〜104,15
4〜156 コンデンサ導体パターン 48,82,157 グラウンド導体パターン 52 接続用導体パターン
21, 51, 61, 91, 121 Chip-shaped LC composite component 22, 62, 92, 131 Dielectric layer 23, 63, 93, 132 Laminated body 24, 64, 94, 133 Main surface 25, 65, 95, 134 End surface 26, 27, 122-124 Surface acoustic wave filter (bandpass filter) 28, 30, 125, 127, 129 Input port 29, 31, 126, 128, 130 Output port 32, 33, 66, 67, 96, 97, 135-137
Input terminal electrodes 34, 68, 98, 138 Output terminal electrodes 35, 69, 99-101, 139 Ground terminal electrodes 36, 37, 70, 140-142 Connection electrodes 39-42, 73-76, 105-110, 144 ~ 1
49 inductor conductor patterns 43, 44, 77, 78, 111-113, 150-1
52 via-hole conductors 45, 81, 153 capacitors / connection conductor patterns 46, 47, 53, 79, 80, 102-104, 15
4 to 156 capacitor conductor patterns 48, 82, 157 ground conductor pattern 52 connection conductor pattern

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 各々の伝送特性における減衰周波数域で
の位相がスミスチャート上の90度から270度の範囲
にある、複数個のバンドパスフィルタのそれぞれの出力
ポートに電気的に接続され、複数個の前記バンドパスフ
ィルタの位相特性が互いにオープン特性に見えるように
位相を回転させることによって、複数個の前記バンドパ
スフィルタの各出力信号を電気的に合成し、1つの出力
にするためのチップ状LC複合部品であって、 積層された複数の誘電体層をもって構成され、かつ前記
誘電体層の延びる方向に延びる主面および前記誘電体層
の積層方向に延びる端面を有する、積層体を備え、 前記積層体の前記端面には、接続されるべき複数個の前
記バンドパスフィルタの各出力ポートにそれぞれ電気的
に接続される複数個の入力端子電極と、複数個の前記バ
ンドパスフィルタの合成された出力信号を出力する出力
端子電極とが形成され、 前記積層体の内部には、複数個のインダクタをそれぞれ
与えるための複数個のインダクタ導体パターンと、複数
個のコンデンサをそれぞれ与えるための複数個のコンデ
ンサ導体パターンとが形成され、 各前記入力端子電極には、前記インダクタ導体パターン
の各一方端および特定の前記コンデンサ導体パターンが
電気的に接続され、 前記出力端子電極には、複数個の前記インダクタ導体パ
ターンの各他方端が共通に電気的に接続されるととも
に、前記入力端子電極に電気的に接続される前記コンデ
ンサ導体パターンとは異なる前記コンデンサ導体パター
ンが電気的に接続され、 複数個の前記インダクタ導体パターンは、特定の前記誘
電体層上において、一平面上に並んだ状態かつ互いに独
立しながら前記積層体の前記端面に至るまで互いに接続
されない状態で配置されている、チップ状LC複合部
品。
1. A plurality of bandpass filters each having a phase in an attenuation frequency range in each transmission characteristic in a range of 90 degrees to 270 degrees on a Smith chart, are electrically connected to respective output ports, and a plurality of bandpass filters are provided. A chip for electrically combining the output signals of the plurality of bandpass filters by rotating the phases so that the phase characteristics of the bandpass filters look like open characteristics. An LC composite component, comprising: a laminate having a plurality of laminated dielectric layers and having a main surface extending in the extending direction of the dielectric layers and an end surface extending in the laminating direction of the dielectric layers. A plurality of input terminals electrically connected to respective output ports of the plurality of bandpass filters to be connected to the end surface of the laminated body, A pole and an output terminal electrode for outputting a combined output signal of the plurality of bandpass filters are formed, and a plurality of inductor conductor patterns for respectively providing a plurality of inductors inside the laminate. And a plurality of capacitor conductor patterns for giving a plurality of capacitors respectively, and one end of the inductor conductor pattern and a specific capacitor conductor pattern are electrically connected to each of the input terminal electrodes. The output terminal electrode is electrically connected to the other ends of the plurality of inductor conductor patterns in common, and is different from the capacitor conductor pattern electrically connected to the input terminal electrode. A capacitor conductor pattern is electrically connected, and a plurality of inductor conductor patterns are On the layer are arranged in a state of not being connected to each other up to the end face of the laminate while independently aligned state and from each other on one plane, the chip-shaped LC composite part.
【請求項2】 前記積層体の前記端面には、接続用電極
が形成され、前記積層体の内部には、前記接続用電極に
電気的に接続される接続用導体パターンが形成され、複
数個の前記インダクタ導体パターンの各他方端は、前記
接続用電極および前記接続用導体パターンを介して、前
記出力端子電極に共通に電気的に接続されている、請求
項1に記載のチップ状LC複合部品。
2. A connection electrode is formed on the end surface of the laminated body, and a connection conductor pattern electrically connected to the connection electrode is formed inside the laminated body. 2. The chip-shaped LC composite according to claim 1, wherein each other end of the inductor conductor pattern is electrically connected in common to the output terminal electrode via the connection electrode and the connection conductor pattern. parts.
【請求項3】 前記接続用導体パターンは、前記出力端
子電極に電気的に接続される前記コンデンサ導体パター
ンを兼ねる、請求項2に記載のチップ状LC複合部品。
3. The chip-shaped LC composite component according to claim 2, wherein the connection conductor pattern also serves as the capacitor conductor pattern electrically connected to the output terminal electrode.
【請求項4】 前記入力端子電極と前記出力端子電極と
は、前記積層体の互いに対向する位置に配置される、請
求項1ないし3のいずれかに記載のチップ状LC複合部
品。
4. The chip-shaped LC composite component according to claim 1, wherein the input terminal electrode and the output terminal electrode are arranged at positions facing each other in the laminated body.
【請求項5】 前記積層体の前記端面には、グラウンド
端子電極が形成され、前記積層体の内部には、前記グラ
ウンド端子電極に電気的に接続されるグラウンド導体パ
ターンが配置される、請求項1ないし4のいずれかに記
載のチップ状LC複合部品。
5. The ground terminal electrode is formed on the end surface of the laminated body, and a ground conductor pattern electrically connected to the ground terminal electrode is arranged inside the laminated body. The chip-shaped LC composite component according to any one of 1 to 4.
【請求項6】 前記グラウンド端子電極は、複数個の前
記入力端子電極の間に位置される、請求項5に記載のチ
ップ状LC複合部品。
6. The chip-shaped LC composite component according to claim 5, wherein the ground terminal electrode is located between a plurality of the input terminal electrodes.
【請求項7】 前記グラウンド導体パターンは、前記コ
ンデンサ導体パターンを兼ねる、請求項5または6に記
載のチップ状LC複合部品。
7. The chip-shaped LC composite component according to claim 5, wherein the ground conductor pattern also serves as the capacitor conductor pattern.
【請求項8】 各々の伝送特性における減衰周波数域で
の位相がスミスチャート上の90度から270度の範囲
にある、複数個のバンドパスフィルタのそれぞれの出力
ポートに電気的に接続され、複数個の前記バンドパスフ
ィルタの位相特性が互いにオープン特性に見えるように
位相を回転させることによって、複数個の前記バンドパ
スフィルタの各出力信号を電気的に合成し、1つの出力
にするためのチップ状LC複合部品であって、 積層された複数の誘電体層をもって構成され、かつ前記
誘電体層の延びる方向に延びる主面および前記誘電体層
の積層方向に延びる端面を有する、積層体を備え、 前記積層体の前記端面には、接続されるべき複数個の前
記バンドパスフィルタの各出力ポートにそれぞれ電気的
に接続される複数個の入力端子電極と、複数個の前記バ
ンドパスフィルタの合成された出力信号を出力する出力
端子電極と、グラウンド端子電極とが形成され、 前記積層体の内部には、複数個のインダクタをそれぞれ
与えるための複数個のインダクタ導体パターンと、複数
個のコンデンサをそれぞれ与えるための複数個のコンデ
ンサ導体パターンとが形成され、 第1の前記入力端子電極には、第1の前記インダクタ導
体パターンの一方端および第1の前記コンデンサ導体パ
ターンが電気的に接続され、 第2の前記入力端子電極には、第2の前記コンデンサ導
体パターンが電気的に接続され、 前記グラウンド端子電極には、第2の前記インダクタ導
体パターンの一方端が電気的に接続され、 前記出力端子電極には、第1および第2の前記インダク
タ導体パターンの各他方端が共通に電気的に接続される
とともに、第3の前記コンデンサ導体パターンが電気的
に接続され、 複数個の前記インダクタ導体パターンは、特定の前記誘
電体層上において、一平面上に並んだ状態かつ互いに独
立しながら前記積層体の前記端面に至るまで互いに接続
されない状態で配置されている、チップ状LC複合部
品。
8. A plurality of band-pass filters each having a phase in an attenuation frequency range in each transmission characteristic in a range of 90 degrees to 270 degrees on a Smith chart, are electrically connected to respective output ports, and a plurality of band-pass filters are provided. A chip for electrically combining the output signals of the plurality of bandpass filters by rotating the phases so that the phase characteristics of the bandpass filters look like open characteristics. An LC composite component, comprising: a laminate having a plurality of laminated dielectric layers and having a main surface extending in the extending direction of the dielectric layers and an end surface extending in the laminating direction of the dielectric layers. A plurality of input terminals electrically connected to respective output ports of the plurality of bandpass filters to be connected to the end surface of the laminated body, A pole, an output terminal electrode for outputting a combined output signal of the plurality of bandpass filters, and a ground terminal electrode are formed, and a plurality of inductors are provided inside the laminated body. A plurality of inductor conductor patterns and a plurality of capacitor conductor patterns for respectively providing a plurality of capacitors are formed, and the first input terminal electrode has one end of the first inductor conductor pattern and the first inductor conductor pattern. Of the capacitor conductor pattern are electrically connected, the second input terminal electrode is electrically connected to the second capacitor conductor pattern, and the ground terminal electrode is connected to the second inductor conductor pattern. One end of each of the first and second inductor conductor patterns is electrically connected to the output terminal electrode. Are electrically connected in common, and the third capacitor conductor pattern is electrically connected, and the plurality of inductor conductor patterns are arranged on one plane on the specific dielectric layer. A chip-shaped LC composite component, which is arranged independently of each other and is not connected to the end surface of the laminated body.
【請求項9】 前記積層体の前記端面には、接続用電極
が形成され、前記積層体の内部には、前記接続用電極に
電気的に接続される接続用導体パターンが形成され、複
数個の前記インダクタ導体パターンの各他方端は、前記
接続用電極および前記接続用導体パターンを介して、前
記出力端子電極に共通に電気的に接続されている、請求
項8に記載のチップ状LC複合部品。
9. A connection electrode is formed on the end surface of the laminated body, and a connection conductor pattern electrically connected to the connection electrode is formed inside the laminated body. 9. The chip-shaped LC composite according to claim 8, wherein the other end of each of the inductor conductor patterns is electrically connected in common to the output terminal electrode via the connection electrode and the connection conductor pattern. parts.
【請求項10】 前記接続用導体パターンは、前記第3
のコンデンサ導体パターンを兼ねる、請求項9に記載の
チップ状LC複合部品。
10. The conductor pattern for connection comprises the third conductor pattern.
10. The chip-shaped LC composite component according to claim 9, which also serves as the capacitor conductor pattern.
【請求項11】 前記入力端子電極と前記出力端子電極
とは、前記積層体の互いに対向する位置に配置される、
請求項8ないし10のいずれかに記載のチップ状LC複
合部品。
11. The input terminal electrode and the output terminal electrode are arranged at positions facing each other in the stacked body,
The chip-shaped LC composite component according to any one of claims 8 to 10.
【請求項12】 前記グラウンド端子電極は、複数個の
前記入力端子電極の間に位置される、請求項8ないし1
1のいずれかに記載のチップ状LC複合部品。
12. The ground terminal electrode is located between a plurality of the input terminal electrodes.
1. The chip-shaped LC composite component according to any one of 1.
【請求項13】 前記積層体の内部には、前記グラウン
ド端子電極に電気的に接続されるグラウンド導体パター
ンが配置される、請求項8ないし12のいずれかに記載
のチップ状LC複合部品。
13. The chip-shaped LC composite component according to claim 8, wherein a ground conductor pattern electrically connected to the ground terminal electrode is arranged inside the laminated body.
【請求項14】 前記グラウンド導体パターンは、前記
コンデンサ導体パターンを兼ねる、請求項13に記載の
チップ状LC複合部品。
14. The chip-shaped LC composite component according to claim 13, wherein the ground conductor pattern also serves as the capacitor conductor pattern.
【請求項15】 各々の伝送特性における減衰周波数域
での位相がスミスチャート上の90度から270度の範
囲にある、複数個のバンドパスフィルタのそれぞれの出
力ポートに電気的に接続され、複数個の前記バンドパス
フィルタの位相特性が互いにオープン特性に見えるよう
に位相を回転させることによって、複数個の前記バンド
パスフィルタの各出力信号を電気的に合成し、1つの出
力にするためのチップ状LC複合部品であって、 積層された複数の誘電体層をもって構成され、かつ前記
誘電体層の延びる方向に延びる主面および前記誘電体層
の積層方向に延びる端面を有する、積層体を備え、 前記積層体の前記端面には、接続されるべき複数個の前
記バンドパスフィルタの各出力ポートにそれぞれ電気的
に接続される複数個の入力端子電極と、複数個の前記バ
ンドパスフィルタの合成された出力信号を出力する出力
端子電極と、グラウンド端子電極とが形成され、 前記積層体の内部には、複数個のインダクタをそれぞれ
与えるための複数個のインダクタ導体パターンと、複数
個のコンデンサをそれぞれ与えるための複数個のコンデ
ンサ導体パターンとが形成され、 各前記入力端子電極には、複数個の第1の前記インダク
タ導体パターンの各一方端および特定の前記コンデンサ
導体パターンが電気的に接続され、 前記出力端子電極には、第2の前記インダクタ導体パタ
ーンの一方端および前記入力端子電極に電気的に接続さ
れる前記コンデンサ導体パターンとは異なる前記コンデ
ンサ導体パターンが電気的に接続され、 前記グラウンド端子電極には、第1および第2の前記イ
ンダクタ導体パターンの各他方端が電気的に接続され、 複数個の前記インダクタ導体パターンは、特定の前記誘
電体層上において、一平面上に並んだ状態かつ互いに独
立しながら前記積層体の前記端面に至るまで互いに接続
されない状態で配置されている、チップ状LC複合部
品。
15. A plurality of band-pass filters each having a phase in an attenuation frequency range in each transmission characteristic in a range of 90 degrees to 270 degrees on a Smith chart are electrically connected to each output port, A chip for electrically combining the output signals of the plurality of bandpass filters by rotating the phases so that the phase characteristics of the bandpass filters look like open characteristics. An LC composite component, comprising: a laminate having a plurality of laminated dielectric layers and having a main surface extending in the extending direction of the dielectric layers and an end surface extending in the laminating direction of the dielectric layers. A plurality of input terminals electrically connected to the respective output ports of the plurality of bandpass filters to be connected to the end surface of the laminated body, An electrode, an output terminal electrode for outputting a combined output signal of the plurality of band pass filters, and a ground terminal electrode are formed, and a plurality of electrodes for providing a plurality of inductors are provided inside the stack. A plurality of inductor conductor patterns and a plurality of capacitor conductor patterns for respectively providing a plurality of capacitors are formed, and each of the input terminal electrodes has one end of each of the plurality of first inductor conductor patterns and The specific capacitor conductor pattern is electrically connected, and the output terminal electrode is different from the capacitor conductor pattern electrically connected to one end of the second inductor conductor pattern and the input terminal electrode. A capacitor conductor pattern is electrically connected to the ground terminal electrode, and the first and second Each of the other ends of the inductor conductor patterns is electrically connected, and the plurality of inductor conductor patterns are arranged in a plane on the specific dielectric layer and independently of each other, the end surface of the laminate. The chip-shaped LC composite parts are arranged so as not to be connected to each other.
【請求項16】 前記入力端子電極と前記出力端子電極
とは、前記積層体の互いに対向する位置に配置される、
請求項15に記載のチップ状LC複合部品。
16. The input terminal electrode and the output terminal electrode are arranged at positions facing each other in the laminate.
The chip-shaped LC composite component according to claim 15.
【請求項17】 複数個の前記グラウンド端子電極が、
複数個の前記インダクタ導体パターンの各他方端に個別
に電気的に接続されるように形成される、請求項15ま
たは16に記載のチップ状LC複合部品。
17. A plurality of the ground terminal electrodes,
The chip-shaped LC composite component according to claim 15 or 16, which is formed so as to be individually electrically connected to each of the other ends of the plurality of inductor conductor patterns.
【請求項18】 前記グラウンド端子電極は、複数個の
前記入力端子電極の間に位置される、請求項15ないし
17のいずれかに記載のチップ状LC複合部品。
18. The chip-shaped LC composite component according to claim 15, wherein the ground terminal electrode is located between a plurality of the input terminal electrodes.
【請求項19】 請求項1ないし18のいずれかに記載
のチップ状LC複合部品と、 各々の伝送特性における減衰周波数域での位相がスミス
チャート上の90度から270度の範囲にある、複数個
のバンドパスフィルタとを備え、 前記チップ状LC複合部品の複数個の前記入力端子電極
に、それぞれ、複数個の前記バンドパスフィルタの出力
ポートが電気的に接続されている、回路。
19. The chip-shaped LC composite component according to any one of claims 1 to 18, wherein a plurality of phases of respective transmission characteristics in an attenuation frequency range are in a range of 90 degrees to 270 degrees on a Smith chart. And a plurality of band pass filters, wherein output ports of the plurality of band pass filters are electrically connected to the plurality of input terminal electrodes of the chip-shaped LC composite component, respectively.
【請求項20】 移動体通信機器において用いられる、
請求項19に記載の回路。
20. Used in a mobile communication device,
The circuit according to claim 19.
JP2001271642A 2001-09-07 2001-09-07 Chip-like lc composite component and circuit using the same Pending JP2003087076A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001271642A JP2003087076A (en) 2001-09-07 2001-09-07 Chip-like lc composite component and circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001271642A JP2003087076A (en) 2001-09-07 2001-09-07 Chip-like lc composite component and circuit using the same

Publications (1)

Publication Number Publication Date
JP2003087076A true JP2003087076A (en) 2003-03-20

Family

ID=19097124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001271642A Pending JP2003087076A (en) 2001-09-07 2001-09-07 Chip-like lc composite component and circuit using the same

Country Status (1)

Country Link
JP (1) JP2003087076A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210470A (en) * 2004-01-23 2005-08-04 Soshin Electric Co Ltd Passive components
JP2006128881A (en) * 2004-10-27 2006-05-18 Kyocera Corp Diplexer
JP2006180352A (en) * 2004-12-24 2006-07-06 Soshin Electric Co Ltd Electronic components
JP2012028896A (en) * 2010-07-21 2012-02-09 Taiyo Yuden Co Ltd Branching filter
DE112010001932T5 (en) 2009-06-19 2012-11-08 Murata Manufacturing Co., Ltd. RF module
JP2012244615A (en) * 2011-05-24 2012-12-10 Taiyo Yuden Co Ltd Communication module
CN107113010A (en) * 2014-08-29 2017-08-29 天工方案公司 Domino circuit and related framework and method for carrier aggregation
WO2019171980A1 (en) * 2018-03-09 2019-09-12 株式会社村田製作所 Stacked triplexer
JP2021027369A (en) * 2019-07-31 2021-02-22 株式会社村田製作所 Filter device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167374A (en) * 1991-12-11 1993-07-02 Tdk Corp High frequency filter
JPH08321738A (en) * 1995-05-24 1996-12-03 Matsushita Electric Ind Co Ltd Dual frequency bandpass filter, dual frequency demultiplexer and dual frequency synthesizer
JPH0951206A (en) * 1995-05-31 1997-02-18 Fujitsu Ltd Splitter and manufacturing method thereof
JPH0998046A (en) * 1995-10-02 1997-04-08 Fujitsu Ltd Duplexer
JPH09172340A (en) * 1995-12-19 1997-06-30 Murata Mfg Co Ltd Branching filter
JPH10200360A (en) * 1997-01-07 1998-07-31 Tdk Corp Laminated balun transformer
JPH10270976A (en) * 1998-05-07 1998-10-09 Fujitsu Ltd Demultiplexer package
JPH1168499A (en) * 1997-08-11 1999-03-09 Hitachi Metals Ltd Laminated branching filter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167374A (en) * 1991-12-11 1993-07-02 Tdk Corp High frequency filter
JPH08321738A (en) * 1995-05-24 1996-12-03 Matsushita Electric Ind Co Ltd Dual frequency bandpass filter, dual frequency demultiplexer and dual frequency synthesizer
JPH0951206A (en) * 1995-05-31 1997-02-18 Fujitsu Ltd Splitter and manufacturing method thereof
JPH0998046A (en) * 1995-10-02 1997-04-08 Fujitsu Ltd Duplexer
JPH09172340A (en) * 1995-12-19 1997-06-30 Murata Mfg Co Ltd Branching filter
JPH10200360A (en) * 1997-01-07 1998-07-31 Tdk Corp Laminated balun transformer
JPH1168499A (en) * 1997-08-11 1999-03-09 Hitachi Metals Ltd Laminated branching filter
JPH10270976A (en) * 1998-05-07 1998-10-09 Fujitsu Ltd Demultiplexer package

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210470A (en) * 2004-01-23 2005-08-04 Soshin Electric Co Ltd Passive components
JP2006128881A (en) * 2004-10-27 2006-05-18 Kyocera Corp Diplexer
JP2006180352A (en) * 2004-12-24 2006-07-06 Soshin Electric Co Ltd Electronic components
DE112010001932B4 (en) 2009-06-19 2018-08-02 Murata Manufacturing Co., Ltd. RF module
DE112010001932T5 (en) 2009-06-19 2012-11-08 Murata Manufacturing Co., Ltd. RF module
US8861498B2 (en) 2009-06-19 2014-10-14 Murata Manufacturing Co., Ltd. High-frequency module
JP2012028896A (en) * 2010-07-21 2012-02-09 Taiyo Yuden Co Ltd Branching filter
JP2012244615A (en) * 2011-05-24 2012-12-10 Taiyo Yuden Co Ltd Communication module
US8995310B2 (en) 2011-05-24 2015-03-31 Taiyo Yuden Co., Ltd. Communication module
CN107113010A (en) * 2014-08-29 2017-08-29 天工方案公司 Domino circuit and related framework and method for carrier aggregation
JP2017530617A (en) * 2014-08-29 2017-10-12 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. Domino circuits and related architectures and methods for carrier aggregation
WO2019171980A1 (en) * 2018-03-09 2019-09-12 株式会社村田製作所 Stacked triplexer
TWI700890B (en) * 2018-03-09 2020-08-01 日商村田製作所股份有限公司 Multilayer triplexer
CN111801891A (en) * 2018-03-09 2020-10-20 株式会社村田制作所 Laminated triplexer
JPWO2019171980A1 (en) * 2018-03-09 2020-12-17 株式会社村田製作所 Laminated triplexer
US11456718B2 (en) 2018-03-09 2022-09-27 Murata Manufacturing Co., Ltd. Multilayer triplexer
JP2021027369A (en) * 2019-07-31 2021-02-22 株式会社村田製作所 Filter device

Similar Documents

Publication Publication Date Title
US7612634B2 (en) High frequency module utilizing a plurality of parallel signal paths
US7102460B2 (en) Duplexer with extended functionality
US7035602B2 (en) High-frequency composite switch component
US6411178B1 (en) Multi-layer composite electronic component
US6606015B2 (en) High-frequency switch, laminated high-frequency switch, high-frequency radio unit, and high frequency switching method
US7924118B2 (en) Duplexer and elastic wave device
JP3800504B2 (en) Front-end module
JP3487692B2 (en) Duplexer
US6759926B2 (en) LC filter circuit, monolithic LC composite component, multiplexer, and radio communication device
WO2002037709A1 (en) High-frequency switch module
WO2008004557A1 (en) Branch circuit, high frequency circuit and high frequency module
JP5796579B2 (en) Laminated electronic component with filter and balun
JP4221205B2 (en) Diplexer and high-frequency switch using the same
US7663455B2 (en) Band-pass filter element and high frequency module
JP2002118486A (en) High-frequency composite switch module
JP5041285B2 (en) High frequency components
JP2003087076A (en) Chip-like lc composite component and circuit using the same
WO2006070616A1 (en) Balance/unbalance filter module and communication apparatus
JP2002280862A (en) Composite lc filter circuit and composite lc filter component
US20030220083A1 (en) High frequency composite component
US7965989B2 (en) High frequency module
KR100332889B1 (en) One chip diplexer of dual phone and method for producting one chip diplexer
JPH1197962A (en) High-frequency component
JP4378703B2 (en) High frequency circuit components
JP2005057342A (en) Branching filter and method for deciding length of branched line in branching filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100622