JP2003086763A - Semiconductor power module and power converter - Google Patents
Semiconductor power module and power converterInfo
- Publication number
- JP2003086763A JP2003086763A JP2001276531A JP2001276531A JP2003086763A JP 2003086763 A JP2003086763 A JP 2003086763A JP 2001276531 A JP2001276531 A JP 2001276531A JP 2001276531 A JP2001276531 A JP 2001276531A JP 2003086763 A JP2003086763 A JP 2003086763A
- Authority
- JP
- Japan
- Prior art keywords
- metal substrate
- power module
- semiconductor power
- circuit pattern
- electric circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、IGBTやIEG
Tなどの半導体パワーモジュール、およびこの半導体パ
ワーモジュールで構成された電力変換器に関するもので
ある。TECHNICAL FIELD The present invention relates to an IGBT and an IEG.
The present invention relates to a semiconductor power module such as T, and a power converter including the semiconductor power module.
【0002】[0002]
【従来の技術】近年、IGBTやIEGTなどの半導体
パワーモジュールの高電圧化が進み、半導体パワーモジ
ュールの絶縁耐量不足や、部分放電が問題として浮上し
てきた。2. Description of the Related Art In recent years, as semiconductor power modules such as IGBTs and IEGTs have become higher in voltage, insufficient dielectric strength of semiconductor power modules and partial discharge have emerged as problems.
【0003】図7に、従来形態の半導体パワーモジュー
ルにおける電界解析の結果を示す。絶縁基板とコレクタ
電極に接続された電気回路パターン(図7において、コ
レクタ電極と表示)の接合面の端部のシリコンゲルにお
いて、最大電界となる。図7において高電界部として矢
印で示したこの端部の付近では、電気回路パターンのエ
ッチング残留による尖部や、脱法によって排除しきれな
かった残留ボイドが発生しやすいため、絶縁信頼性が劣
化しやすい。FIG. 7 shows the result of electric field analysis in the conventional semiconductor power module. The maximum electric field is generated in the silicon gel at the end of the junction surface of the electric circuit pattern (indicated as a collector electrode in FIG. 7) connected to the insulating substrate and the collector electrode. In the vicinity of this end portion indicated by an arrow as a high electric field portion in FIG. 7, a sharp portion due to etching residue of the electric circuit pattern and a residual void that cannot be completely removed by the removal method are likely to occur, resulting in deterioration of insulation reliability. Cheap.
【0004】[0004]
【発明が解決しようとする課題】上述のように、従来の
半導体パワーモジュールにおいては、電気回路パターン
と絶縁基板の接合端部に高い電界が発生し、電気回路パ
ターンのエッチング残留による尖部や、脱法によって排
除しきれなかった残留ボイドが発生しやすいことが、絶
縁耐量の向上を妨げている。単純には、絶縁基板を厚く
することで、半導体パワーモジュールの高電圧化は可能
であるが、その反面、半導体パワーモジュールの熱抵抗
が大きく増加してしまう。As described above, in the conventional semiconductor power module, a high electric field is generated at the junction end portion of the electric circuit pattern and the insulating substrate, and a sharp portion due to etching residue of the electric circuit pattern, The increase in the dielectric strength is hampered by the fact that residual voids that cannot be eliminated by the removal method are likely to occur. Simply by increasing the thickness of the insulating substrate, it is possible to increase the voltage of the semiconductor power module, but on the other hand, the thermal resistance of the semiconductor power module is greatly increased.
【0005】半導体素子の使用可能な温度上限は決めら
れており、半導体パワーモジュールの熱抵抗の増加によ
る冷却能力の低下をカバーするため、冷却器を大型化し
て冷却能力を強化するか、半導体素子の通電容量を抑え
て発生損失を抑制しなければならない。どちらにして
も、半導体パワーモジュールで構成された電力変換器の
パワー密度は低下してしまう。The upper limit of usable temperature of the semiconductor device is determined, and in order to cover the decrease of the cooling capacity due to the increase of the thermal resistance of the semiconductor power module, the cooling device is increased in size to enhance the cooling capacity, or the semiconductor element is cooled. It is necessary to suppress the current carrying capacity and the generated loss. In either case, the power density of the power converter composed of the semiconductor power module will decrease.
【0006】よって本発明は、熱抵抗を増加させること
なく、耐電圧を向上させた半導体パワーモジュール、お
よびこの半導体パワーモジュールで構成された電力変換
器を提供することを目的とする。Therefore, an object of the present invention is to provide a semiconductor power module having an improved withstand voltage without increasing thermal resistance, and a power converter composed of this semiconductor power module.
【0007】[0007]
【課題を解決するための手段】本発明に係る半導体パワ
ーモジュールは、半導体素子が絶縁基板に設けられた電
気回路パターンの導体層に接合し、かつ絶縁基板が金属
基板に接合する半導体パワーモジュールにおいて、電気
回路パターンの導体層から見て、絶縁基板に接合した金
属基板である第1の金属基板の対称となる位置に、第2
の金属基板を配置したことを特徴とする。A semiconductor power module according to the present invention is a semiconductor power module in which a semiconductor element is bonded to a conductor layer of an electric circuit pattern provided on an insulating substrate, and the insulating substrate is bonded to a metal substrate. , The second metal layer is arranged at a position symmetrical to the first metal substrate, which is the metal substrate bonded to the insulating substrate, as seen from the conductor layer of the electric circuit pattern.
It is characterized by arranging the metal substrate of.
【0008】このように、電気回路パターンの導体層か
ら見て、第1の金属基板(ベース基板)の対称となる位
置に、第2の金属基板を配置したことにより、最大電界
を緩和させ、絶縁能力を向上させることができる。As described above, by arranging the second metal substrate at a position symmetrical to the first metal substrate (base substrate) as viewed from the conductor layer of the electric circuit pattern, the maximum electric field is relaxed, The insulating ability can be improved.
【0009】また、本発明に係る半導体パワーモジュー
ルは、半導体素子が絶縁基板に設けられた電気回路パタ
ーンの導体層に接合し、かつ絶縁基板が金属基板に接合
する半導体パワーモジュールにおいて、電気回路パター
ンの導体層から見て、絶縁基板に接合した金属基板であ
る第1の金属基板の対称となる位置に、所定の開口面を
有する第2の金属基板を配置したことを特徴とする。The semiconductor power module according to the present invention is a semiconductor power module in which a semiconductor element is joined to a conductor layer of an electric circuit pattern provided on an insulating substrate, and the insulating substrate is joined to a metal substrate. The second metal substrate having a predetermined opening surface is arranged at a position symmetrical with respect to the first metal substrate which is the metal substrate joined to the insulating substrate when viewed from the conductor layer of.
【0010】このように、電気回路パターンの導体層か
ら見て、第1の金属基板(ベース基板)の対称となる位
置に、所定の開口面を有する第2の金属基板を配置した
ことにより、最大電界を緩和させ、絶縁能力を向上させ
ることができるとともに、開口面を通して半導体素子と
のボンディングワイヤによる配線接続を行なうことがで
きる。Thus, by arranging the second metal substrate having a predetermined opening surface at a position symmetrical with respect to the first metal substrate (base substrate) when viewed from the conductor layer of the electric circuit pattern, The maximum electric field can be alleviated, the insulating ability can be improved, and the wiring connection to the semiconductor element by the bonding wire can be performed through the opening surface.
【0011】また、本発明に係る電力変換器は、上記の
いずれかに該当する半導体パワーモジュールで構成され
たことを特徴とする。The power converter according to the present invention is characterized by being constituted by a semiconductor power module corresponding to any of the above.
【0012】[0012]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0013】(第1の実施形態)図1は、本発明の第1
の実施形態に係る半導体パワーモジュールの構成を示す
もので、同図(a)は斜視図、同図(b)は主要部の断
面図である。図1において、半導体パワーモジュール5
は、半導体素子1と、絶縁基板2と、接地電極である第
1の金属基板(図では、接地電極と表示)4と、コレク
タ電極に接続された電気回路パターン(図では、コレク
タ電極と表示)31と、コレクタ電極と同電位の第2の
金属基板(図では、コレクタ電極と表示)32から構成
されている。(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
2A and 2B show a configuration of a semiconductor power module according to the embodiment of the present invention, wherein FIG. 1A is a perspective view and FIG. 1B is a sectional view of a main part. In FIG. 1, the semiconductor power module 5
Is a semiconductor element 1, an insulating substrate 2, a first metal substrate (shown as a ground electrode in the figure) 4 as a ground electrode, and an electric circuit pattern connected to the collector electrode (shown as a collector electrode in the figure). ) 31 and a second metal substrate 32 (shown as a collector electrode in the figure) 32 having the same potential as the collector electrode.
【0014】即ち、例えば電力変換器を構成する半導体
パワーモジュール5においては、半導体素子1が絶縁基
板2に設けられた電気回路パターン31に接合し、絶縁
基板2は接続用の電気回路パターンを介して第1の金属
基板4に接合している。That is, in the semiconductor power module 5 which constitutes a power converter, for example, the semiconductor element 1 is bonded to the electric circuit pattern 31 provided on the insulating substrate 2, and the insulating substrate 2 is connected through the electric circuit pattern for connection. And is bonded to the first metal substrate 4.
【0015】そしてコレクタ電極に接続された電気回路
パターン31から見て、接地電極である第1の金属基板
4の対称位置に、コレクタ電極と同電位の第2の金属基
板32を配置することで、最大電界が緩和されて、絶縁
能力が向上している。このコレクタ電極と同電位の第2
の金属基板32の配置は、完全対称である必要はなく、
ほぼ対称となる位置に存在すれば効果がある。By arranging the second metal substrate 32 having the same potential as the collector electrode at a symmetrical position of the first metal substrate 4 which is the ground electrode as viewed from the electric circuit pattern 31 connected to the collector electrode. , The maximum electric field is relaxed, and the insulation capability is improved. The second electrode of the same potential as this collector electrode
The metal substrate 32 of does not need to be perfectly symmetrical,
It is effective if they exist in positions that are almost symmetrical.
【0016】この第1の実施形態の効果を示すため、図
2に電界解析の結果、図3にコレクタ電極に電圧1kV
を印加した際の絶縁基板2とシリコンゲル6の界面上の
最大電界強度に関して、絶縁基板2と第2の金属基板3
2との間隔距離による特性図を示す。図2から分かるよ
うに、絶縁基板2とコレクタ電極に接続された電気回路
パターン31の接合面の端部付近は電界がほぼ均等にな
っており、図7の従来例のものに比して、最大電界が緩
和されている。また、図3に示すように、絶縁基板2の
厚さが0.5mmの場合、第2の金属基板32がほぼ対
称位置、即ち間隔距離Hが1mm前後の場合に最大電界
強度Eが低下している。In order to show the effect of the first embodiment, FIG. 2 shows the result of electric field analysis, and FIG. 3 shows a voltage of 1 kV applied to the collector electrode.
Regarding the maximum electric field strength on the interface between the insulating substrate 2 and the silicon gel 6 when the voltage is applied, the insulating substrate 2 and the second metal substrate 3
The characteristic diagram by the distance distance from 2 is shown. As can be seen from FIG. 2, the electric field is almost equal in the vicinity of the end portion of the joint surface of the electric circuit pattern 31 connected to the insulating substrate 2 and the collector electrode, and compared with the conventional example of FIG. The maximum electric field is relaxed. In addition, as shown in FIG. 3, when the thickness of the insulating substrate 2 is 0.5 mm, the maximum electric field strength E decreases when the second metal substrate 32 is at a substantially symmetrical position, that is, when the distance H is about 1 mm. ing.
【0017】(第2の実施形態)図4は、本発明の第2
の実施形態に係る半導体パワーモジュールの構成を示す
もので、同図(a)は斜視図、同図(b)は主要部の断
面図である。図4において、半導体パワーモジュール5
は、半導体素子1と、絶縁基板2と、接地電極である第
1の金属基板(図では、接地電極と表示)4と、コレク
タ電極に接続された電気回路パターン(図では、コレク
タ電極と表示)31と、コレクタ電極と同電位の第2の
金属基板(図では、コレクタ電極と表示)32から構成
されている。(Second Embodiment) FIG. 4 shows a second embodiment of the present invention.
2A and 2B show a configuration of a semiconductor power module according to the embodiment of the present invention, wherein FIG. 1A is a perspective view and FIG. 1B is a sectional view of a main part. In FIG. 4, the semiconductor power module 5
Is a semiconductor element 1, an insulating substrate 2, a first metal substrate (shown as a ground electrode in the figure) 4 as a ground electrode, and an electric circuit pattern connected to the collector electrode (shown as a collector electrode in the figure). ) 31 and a second metal substrate 32 (shown as a collector electrode in the figure) 32 having the same potential as the collector electrode.
【0018】即ち、例えば電力変換器を構成する半導体
パワーモジュール5においては、半導体素子1が絶縁基
板2に設けられた電気回路パターン31に接合し、絶縁
基板2は接続用の電気回路パターンを介して第1の金属
基板4に接合している。That is, for example, in the semiconductor power module 5 which constitutes a power converter, the semiconductor element 1 is bonded to the electric circuit pattern 31 provided on the insulating substrate 2, and the insulating substrate 2 is connected through the electric circuit pattern for connection. And is bonded to the first metal substrate 4.
【0019】そしてコレクタ電極に接続された電気回路
パターン31から見て、接地電極である第1の金属基板
4の対称位置に、所定の開口面を有し、コレクタ電極と
同電位の第2の金属基板32を配置している。図示のも
のは、第2の金属基板32の開口面の大きさが、電気回
路パターン31の外周の投射面以上である場合を示して
いる。このようにコレクタ電極に接続された電気回路パ
ターン31から見て、接地電極である第1の金属基板4
の対称位置で、かつ電気回路パターン31の外周の投射
面より外側の位置に、コレクタ電極と同電位の第2の金
属基板32を配置することで、最大電界が緩和されて、
絶縁能力が向上している。このコレクタ電極と同電位の
第2の金属基板32の配置は、電気回路パターン31の
外周の投射面に一致する必要はなく、その外側となる位
置に存在すれば効果がある。Then, as viewed from the electric circuit pattern 31 connected to the collector electrode, a second opening having a predetermined opening surface at the symmetrical position of the first metal substrate 4 as the ground electrode and having the same potential as the collector electrode. A metal substrate 32 is arranged. The illustrated one shows a case where the size of the opening surface of the second metal substrate 32 is equal to or larger than the projection surface of the outer periphery of the electric circuit pattern 31. As seen from the electric circuit pattern 31 thus connected to the collector electrode, the first metal substrate 4 serving as the ground electrode
By arranging the second metal substrate 32 having the same electric potential as the collector electrode at a symmetrical position of and at a position outside the projection surface on the outer periphery of the electric circuit pattern 31, the maximum electric field is relaxed,
The insulation capacity is improved. The arrangement of the second metal substrate 32 having the same potential as that of the collector electrode does not have to coincide with the projection surface of the outer periphery of the electric circuit pattern 31, but is effective as long as it exists at a position outside thereof.
【0020】この第2の実施形態の効果を示すため、図
5に電界解析の結果、図6にコレクタ電極に電圧1kV
を印加した際の絶縁基板2とシリコンゲル6の界面上の
最大電界強度に関して、電気回路パターン31の外周の
投射面と第2の金属基板32との間隔距離による特性図
を示す。図5から分かるように、絶縁基板2とコレクタ
電極に接続された電気回路パターン31の接合面の端部
付近は電界がほぼ均等になっており、図7の従来例のも
のに比して、最大電界が緩和されている。また、図6に
示すように、電気回路パターン31の外周の投射面と、
第2の金属基板32との間隔距離Wが0〜2mm位まで
の範囲で最大電界強度Eが低下している。In order to show the effect of the second embodiment, FIG. 5 shows the result of electric field analysis, and FIG. 6 shows a voltage of 1 kV applied to the collector electrode.
A characteristic diagram of the maximum electric field strength on the interface between the insulating substrate 2 and the silicon gel 6 when a voltage is applied is shown by the distance between the projection surface on the outer periphery of the electric circuit pattern 31 and the second metal substrate 32. As can be seen from FIG. 5, the electric field is almost uniform in the vicinity of the end portion of the joint surface of the electric circuit pattern 31 connected to the insulating substrate 2 and the collector electrode, and compared with the conventional example of FIG. The maximum electric field is relaxed. Further, as shown in FIG. 6, a projection surface on the outer periphery of the electric circuit pattern 31,
The maximum electric field strength E decreases in the range where the distance W from the second metal substrate 32 is 0 to 2 mm.
【0021】また、上記のように、コレクタ電極と同電
位の第2の金属基板32において投射面が開いて開口面
を形成しているため、この開口面を通して、半導体素子
1とのボンディングワイヤによる配線接続や、真空脱法
によるボイド除去を簡易に行なうことができる。As described above, since the projection surface is opened and the opening surface is formed in the second metal substrate 32 having the same potential as the collector electrode, the bonding wire with the semiconductor element 1 is formed through the opening surface. Wiring connection and removal of voids by vacuum desorption can be easily performed.
【0022】なお、上述の説明では、第2の金属基板3
2の開口面の大きさが、電気回路パターン31の外周の
投射面以上である場合について述べたが、第2の金属基
板32の開口面の大きさは、電気回路パターン31の外
周の投射面より小さくてもよい。In the above description, the second metal substrate 3
The case where the size of the opening surface of No. 2 is equal to or larger than the projection surface of the outer periphery of the electric circuit pattern 31 has been described. May be smaller.
【0023】(その他の実施形態)また、上述の第1ま
たは第2の実施形態において、コレクタ電極と同電位の
第2の金属基板32が主回路の配線導体、あるいはゲー
ト回路基板の配線パターンの一部を兼ねることができれ
ば、配線の幅広化に伴って、パッケージ内部配線の低イ
ンダクタンス化も同時に達成できる。(Other Embodiments) In the above-described first or second embodiment, the second metal substrate 32 having the same potential as the collector electrode is the wiring conductor of the main circuit or the wiring pattern of the gate circuit substrate. If it can also serve as a part, the inductance of the internal wiring of the package can be reduced at the same time as the wiring becomes wider.
【0024】なお、上述の第1または第2の実施形態で
は、エミッタ電極に高電圧が印加されないで、コレクタ
電極にのみ電圧が印加される場合について説明したが、
エミッタ電極に高電圧が印加される場合にも、同様の考
えを適用して実施することができる。In the first or second embodiment described above, the case where the high voltage is not applied to the emitter electrode but the voltage is applied only to the collector electrode has been described.
The same idea can be applied and implemented even when a high voltage is applied to the emitter electrode.
【0025】[0025]
【発明の効果】以上説明したように、本発明の半導体パ
ワーモジュールによれば、半導体パワーモジュールの熱
抵抗を増加させることなく、耐電圧を向上することがで
きる。逆に半導体パワーモジュールの耐電圧が同じであ
れば、熱抵抗を減少することができ、その結果、電力変
換器のパワー密度向上が可能となる。As described above, according to the semiconductor power module of the present invention, the withstand voltage can be improved without increasing the thermal resistance of the semiconductor power module. Conversely, if the semiconductor power modules have the same withstand voltage, the thermal resistance can be reduced, and as a result, the power density of the power converter can be improved.
【図1】 本発明の第1の実施形態に係る半導体パワー
モジュールの構成を示す図で、(a)は斜視図、(b)
は主要部の断面図。1A and 1B are views showing a configuration of a semiconductor power module according to a first embodiment of the present invention, in which FIG. 1A is a perspective view and FIG.
Is a cross-sectional view of the main part.
【図2】 第1の実施形態の効果を示すための電界解析
の結果を示す図。FIG. 2 is a diagram showing a result of an electric field analysis for showing the effect of the first embodiment.
【図3】 第1の実施形態の効果を示すための、最大電
界強度に関して、絶縁基板と第2の金属基板との間隔距
離による特性を示す図。FIG. 3 is a diagram showing the characteristics of the maximum electric field strength depending on the distance between the insulating substrate and the second metal substrate, in order to show the effect of the first embodiment.
【図4】 本発明の第2の実施形態に係る半導体パワー
モジュールの構成を示す図で、(a)は斜視図、(b)
は主要部の断面図。4A and 4B are diagrams showing a configuration of a semiconductor power module according to a second embodiment of the present invention, in which FIG. 4A is a perspective view and FIG.
Is a cross-sectional view of the main part.
【図5】 第2の実施形態の効果を示すための電界解析
の結果を示す図。FIG. 5 is a diagram showing a result of an electric field analysis for showing an effect of the second embodiment.
【図6】 第2の実施形態の効果を示すための、最大電
界強度に関して、電気回路パターンの外周の投射面と第
2の金属基板との間隔距離による特性を示す図。FIG. 6 is a diagram showing the characteristics of the maximum electric field strength depending on the distance between the projection surface on the outer periphery of the electric circuit pattern and the second metal substrate, for showing the effect of the second embodiment.
【図7】 従来例における電界解析の結果を示す図。FIG. 7 is a diagram showing a result of electric field analysis in a conventional example.
1…半導体素子 2…絶縁基板 4…接地電極である第1の金属基板 5…半導体パワーモジュール 6…シリコンゲル 31…コレクタ電極に接続された電気回路パターン 32…コレクタ電極と同電位の第2の金属基板 1 ... Semiconductor element 2 ... Insulating substrate 4 ... First metal substrate that is a ground electrode 5 ... Semiconductor power module 6 ... Silicon gel 31 ... Electric circuit pattern connected to collector electrode 32 ... A second metal substrate having the same potential as the collector electrode
Claims (5)
路パターンの導体層に接合し、かつ絶縁基板が金属基板
に接合する半導体パワーモジュールにおいて、電気回路
パターンの導体層から見て、絶縁基板に接合した金属基
板である第1の金属基板の対称となる位置に、第2の金
属基板を配置したことを特徴とする半導体パワーモジュ
ール。1. In a semiconductor power module in which a semiconductor element is bonded to a conductor layer of an electric circuit pattern provided on an insulating substrate, and an insulating substrate is bonded to a metal substrate, the insulating substrate is viewed from the conductor layer of the electric circuit pattern. A semiconductor power module, wherein a second metal substrate is arranged at a position symmetrical to the first metal substrate, which is the metal substrate bonded to.
路パターンの導体層に接合し、かつ絶縁基板が金属基板
に接合する半導体パワーモジュールにおいて、電気回路
パターンの導体層から見て、絶縁基板に接合した金属基
板である第1の金属基板の対称となる位置に、所定の開
口面を有する第2の金属基板を配置したことを特徴とす
る半導体パワーモジュール。2. A semiconductor power module in which a semiconductor element is joined to a conductor layer of an electric circuit pattern provided on an insulating substrate, and an insulating substrate is joined to a metal substrate, as viewed from the conductor layer of the electric circuit pattern. 2. A semiconductor power module, wherein a second metal substrate having a predetermined opening surface is arranged at a symmetrical position of the first metal substrate which is the metal substrate bonded to.
を兼ねることを特徴とする請求項1または請求項2に記
載の半導体パワーモジュール。3. The semiconductor power module according to claim 1, wherein the second metal substrate also serves as a wiring conductor of a main circuit.
配線パターンの一部を兼ねることを特徴とする請求項1
または請求項2に記載の半導体パワーモジュール。4. The second metal substrate also serves as a part of a wiring pattern of the gate circuit substrate.
Alternatively, the semiconductor power module according to claim 2.
半導体パワーモジュールで構成されたことを特徴とする
電力変換器。5. A power converter comprising the semiconductor power module according to any one of claims 1 to 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001276531A JP2003086763A (en) | 2001-09-12 | 2001-09-12 | Semiconductor power module and power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001276531A JP2003086763A (en) | 2001-09-12 | 2001-09-12 | Semiconductor power module and power converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003086763A true JP2003086763A (en) | 2003-03-20 |
Family
ID=19101213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001276531A Pending JP2003086763A (en) | 2001-09-12 | 2001-09-12 | Semiconductor power module and power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003086763A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106057744A (en) * | 2015-04-01 | 2016-10-26 | 富士电机株式会社 | Semiconductor module |
DE112022006855T5 (en) | 2022-03-17 | 2025-02-13 | Mitsubishi Electric Corporation | semiconductor device |
-
2001
- 2001-09-12 JP JP2001276531A patent/JP2003086763A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106057744A (en) * | 2015-04-01 | 2016-10-26 | 富士电机株式会社 | Semiconductor module |
JP2016195206A (en) * | 2015-04-01 | 2016-11-17 | 富士電機株式会社 | Semiconductor module |
CN106057744B (en) * | 2015-04-01 | 2020-05-15 | 富士电机株式会社 | Semiconductor module |
DE112022006855T5 (en) | 2022-03-17 | 2025-02-13 | Mitsubishi Electric Corporation | semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8324726B2 (en) | Semiconductor device, electrode member and electrode member fabrication method | |
US5532512A (en) | Direct stacked and flip chip power semiconductor device structures | |
US6770964B2 (en) | Semiconductor device including intermediate wiring element | |
US8421087B2 (en) | Semiconductor module including a switch and non-central diode | |
US20070246812A1 (en) | High reliability power module | |
JPH06188411A (en) | High power semiconductor device that can be cut off | |
WO2020241472A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US5366932A (en) | Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads | |
JP4096741B2 (en) | Semiconductor device | |
JP5217015B2 (en) | Power converter and manufacturing method thereof | |
JP3529675B2 (en) | Semiconductor device and inverter device | |
US11189534B2 (en) | Semiconductor assembly and deterioration detection method | |
US11201099B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2003086763A (en) | Semiconductor power module and power converter | |
US12113002B2 (en) | Plurality of transistors attached to a heat sink with a periphery notch | |
JP2021009869A (en) | Semiconductor devices and their manufacturing methods | |
US11694948B2 (en) | Semiconductor device and semiconductor module using same | |
US20120199989A1 (en) | Circuit arrangement and manufacturing method thereof | |
JP3000809B2 (en) | Semiconductor device | |
US20240355713A1 (en) | Semiconductor device | |
JPH05315467A (en) | Hybrid integrated circuit device | |
JP2002050728A (en) | Semiconductor device | |
JP2019046839A (en) | Power semiconductor module | |
CN117712092A (en) | Power device packaging module and power device packaging method | |
JPH10163416A (en) | Power semiconductor module |