[go: up one dir, main page]

JP2003077268A - Ferromagnetic memory and its flashing drive method - Google Patents

Ferromagnetic memory and its flashing drive method

Info

Publication number
JP2003077268A
JP2003077268A JP2001267315A JP2001267315A JP2003077268A JP 2003077268 A JP2003077268 A JP 2003077268A JP 2001267315 A JP2001267315 A JP 2001267315A JP 2001267315 A JP2001267315 A JP 2001267315A JP 2003077268 A JP2003077268 A JP 2003077268A
Authority
JP
Japan
Prior art keywords
ferromagnetic
magnetization
driving
variable resistor
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001267315A
Other languages
Japanese (ja)
Inventor
Masahiko Hirai
匡彦 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001267315A priority Critical patent/JP2003077268A/en
Publication of JP2003077268A publication Critical patent/JP2003077268A/en
Pending legal-status Critical Current

Links

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent inversion of magnetization of a record layer by disturbance magnetic field. SOLUTION: In a ferromagnetic memory, a larger magnetic field than that at the time of information write operation is applied to a plurality of variable resistors having first and second ferromagnetic films respectively and indicating electric resistance values being different depending on the case of that magnetization directions of the first and second ferromagnetic films are parallel each other and the case of that they are anti-parallel, other than at the time of write operation and read operation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、情報を記憶する記
憶メモリに関し、特に、強磁性体を用いた不揮発性メモ
リおよび、その駆動方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage memory for storing information, and more particularly to a non-volatile memory using a ferromagnetic material and its driving method.

【0002】[0002]

【従来の技術】一般に、強磁性体は外部から印加された
磁場によって強磁性体内に発生した磁化が外部磁場を取
り除いた後にも残留する(これを残留磁化という)とい
う特性を有している。また、強磁性体は磁化の方向や磁
化の有無などによってその電気抵抗が変化する。これは
磁気抵抗効果と呼ばれており、そのときの電気抵抗値の
変化率を磁気抵抗比(Magneto−Resista
nce Ratio;MR比)という。磁気抵抗比が大
きい材料としては巨大磁気抵抗(GMR;Giant
Magneto−Rsistance)材料や超巨大磁
気抵抗(CMR;Colossal Magneto−
Resistance)材料があり、金属、合金、複合
酸化物などである。例えば、Fe、Ni、Co、Gd、
Tbおよびこれらの合金や、LaXSr1-XMnO9、L
XCa1-XMnO9などの複合酸化物などの材料があ
る。磁気抵抗材料の残留磁化を利用すれば、磁化方向や
磁化の有無により電気抵抗値を選択して情報を記憶する
不揮発性メモリを構成することができる。このような不
揮発性メモリは磁気メモリ(MRAM;Magneti
cRandom Access Memory)と呼ば
れている。
2. Description of the Related Art Generally, a ferromagnet has a characteristic that the magnetization generated in the ferromagnet by a magnetic field applied from the outside remains even after the external magnetic field is removed (this is called remanent magnetization). In addition, the electric resistance of the ferromagnetic material changes depending on the direction of magnetization and the presence / absence of magnetization. This is called the magnetoresistive effect, and the rate of change of the electric resistance value at that time is calculated as the magnetoresistive ratio (Magneto-Resista
nce Ratio; MR ratio). Giant magnetoresistive (GMR; Giant) is a material with a large magnetoresistive ratio.
Magneto-Rsistance (Material) and Colossal Magneto-Resistance (CMR)
Resistance) materials, such as metals, alloys, and complex oxides. For example, Fe, Ni, Co, Gd,
Tb and these alloys, La X Sr 1-X MnO 9 , L
There are materials such as composite oxide such as a X Ca 1-X MnO 9 . By utilizing the residual magnetization of the magnetoresistive material, it is possible to configure a non-volatile memory for storing information by selecting an electric resistance value depending on the magnetization direction and the presence or absence of magnetization. Such a non-volatile memory is a magnetic memory (MRAM).
cRandom Access Memory).

【0003】近年、開発が進められているMRAMの多
くは、巨大磁気抵抗材料の強磁性体の残留磁化で情報を
記憶しており、磁化方向の違いによって生じる電気抵抗
値の変化を電圧に変換して記憶した情報が読み出される
方式を採用している。また、書込み用配線に電流を流し
て誘起される磁場により強磁性体メモリセルの磁化方向
を変化させることで、メモリセルに情報を書き込み、ま
た、その情報を書き換えることができる。
Most of MRAMs that have been developed in recent years store information by remanent magnetization of a ferromagnetic material of a giant magnetoresistive material, and change in electric resistance value caused by difference in magnetization direction is converted into voltage. Then, a method of reading the stored information is adopted. Further, by changing the magnetization direction of the ferromagnetic memory cell by a magnetic field induced by passing a current through the write wiring, it is possible to write information in the memory cell and rewrite the information.

【0004】MRAMのセルとしては、トンネル絶縁膜
を2つの強磁性体で挟んだ構造をもつ、トンネル磁気抵
抗素子(TMR;Tunnel Magneto−Re
sistance、MTJ;Magnetic Tun
nel Junction)が高い磁気抵抗変化率(M
R比)をもち、もっとも実用化に近いデバイスと期待さ
れている。
As a cell of the MRAM, a tunnel magnetoresistive element (TMR; Tunnel Magneto-Re) having a structure in which a tunnel insulating film is sandwiched between two ferromagnetic materials.
science, MTJ; Magnetic Tun
high magnetic reluctance change rate (M)
R ratio) and is expected to be the most practical device.

【0005】[0005]

【発明が解決しようとする課題】従来のMRAMは、記
録層となる強磁性体の磁化によって情報が保持され、動
作時に発生する磁場や、チップ外部からの外乱磁場に、
その磁化が耐えることが前提となっている。ところが、
記録層の磁化反転を繰り返したり、セル外部からの外乱
磁場を受けることにより、記録層内部に、本来情報を蓄
えるための磁化方向とは異なる磁化を持つドメインが発
生するようになる。このようなドメインが発生すると、
記録層の磁化が外乱磁場によって容易に反転するように
なり、安定に記憶を保持することが困難になる。
In the conventional MRAM, information is held by the magnetization of a ferromagnetic material which is a recording layer, and a magnetic field generated during operation or a disturbance magnetic field from the outside of the chip is
It is assumed that the magnetization can endure. However,
By repeating the magnetization reversal of the recording layer and receiving a disturbance magnetic field from the outside of the cell, a domain having a magnetization different from the magnetization direction for originally storing information is generated inside the recording layer. When such a domain occurs,
The magnetization of the recording layer is easily reversed by the disturbance magnetic field, and it becomes difficult to stably hold the memory.

【0006】本発明は、このような従来の技術が有する
未解決の課題を解決するべくなされたものであり、安定
に記憶を保持しうる強磁性体メモリおよびその駆動方法
を提供することを目的としている。
The present invention has been made in order to solve the unsolved problems of the prior art, and an object of the present invention is to provide a ferromagnetic memory capable of holding a stable memory and a driving method thereof. I am trying.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明の強磁性体メモリの駆動方法は、それぞれが
第1および第2の強磁性体膜を有し、該第1および第2
の強磁性体膜の磁化方向が平行である場合と、反平行で
ある場合とで異なる電気抵抗値を示す複数の可変抵抗器
と、前記複数の可変抵抗器に情報書き込み動作時より大
きな磁場を、書き込み動作および読み出し動作時以外に
印加することを特徴とするもので、予め、互いに平行な
複数のビット線と、互いに平行で該ビット線に交差する
複数のワード線と、半導体基板上に形成され、制御端子
が所定の前記ワード線に接続され一方の端子が接地され
たスイッチング素子と、前記強磁性体の磁化の方向を選
択することで電気抵抗値を選択可能であり前記スイッチ
ング素子の他方の端子に一方の端子が接続され所定の前
記ビット線に他方の端子が接続された可変抵抗器と、電
流を流すことで誘起される磁場によって前記可変抵抗器
の抵抗値を選択する書き込み配線と、前記可変抵抗器の
抵抗値を検出する信号検出回路として、所定の前記ビッ
ト線に接続され読み出し動作時に前記強磁性体の磁化方
向が反転する前後の該ビット線の信号を検知する信号検
知回路とを備えておき、書き込み動作時より大きな磁場
を前記可変抵抗器に印加するために、周期的に、前記書
き込み配線に書き込み動作時より大きな電流を流すこと
を特徴とする。
In order to achieve the above object, a method of driving a ferromagnetic memory according to the present invention includes a first and a second ferromagnetic films, respectively. Two
A plurality of variable resistors showing different electric resistance values depending on whether the magnetization directions of the ferromagnetic films are parallel or antiparallel, and a magnetic field larger than that at the time of the information writing operation is applied to the plurality of variable resistors. Characterized in that it is applied at times other than a write operation and a read operation, and a plurality of bit lines parallel to each other and a plurality of word lines parallel to each other and intersecting the bit lines are formed in advance on a semiconductor substrate. And a switching element whose control terminal is connected to a predetermined word line and one terminal of which is grounded, and an electric resistance value can be selected by selecting the direction of magnetization of the ferromagnetic material. A variable resistor having one terminal connected to the terminal of the variable resistor and the other terminal connected to a predetermined bit line, and a resistance value of the variable resistor is selected by a magnetic field induced by flowing a current. A write wiring and a signal detection circuit for detecting the resistance value of the variable resistor, which is connected to the predetermined bit line and detects a signal on the bit line before and after the magnetization direction of the ferromagnetic material is inverted during a read operation. A signal detection circuit is provided, and in order to apply a magnetic field larger than that during the write operation to the variable resistor, a current larger than that during the write operation is periodically applied to the write wiring.

【0008】本発明の実施態様によれば、前記書き込み
線とは別に、書き込み動作時より大きな磁場を発生させ
るための、フラッシング専用配線を備え、書き込み動作
時より大きな磁場を前記可変抵抗器に印加するために、
周期的に、前記フラッシング専用配線に電流を流しても
よい。
According to an embodiment of the present invention, in addition to the write line, a flushing dedicated wiring for generating a magnetic field larger than that in the write operation is provided, and a magnetic field larger than that in the write operation is applied to the variable resistor. In order to
A current may be periodically supplied to the wiring dedicated to flushing.

【0009】本発明の実施態様によれば、前記可変抵抗
器がトンネル磁気抵抗素子であってもよい。また、前記
トンネル磁気抵抗素子の強磁性体膜の磁化の方向を膜面
に対して水平方向としたもの、前記トンネル磁気抵抗素
子の強磁性体膜の磁化の方向を膜面に対して垂直方向と
したものを用いてもよい。また、前記トンネル磁気抵抗
素子が、保磁力の大きい第1の強磁性体と、該第1の強
磁性体よりも保磁力の小さい第2の強磁性体にトンネル
絶縁膜が挟まれてなるものを用いてもよい。
According to an embodiment of the present invention, the variable resistor may be a tunnel magnetoresistive element. Also, the magnetization direction of the ferromagnetic film of the tunnel magnetoresistive element is horizontal to the film surface, and the magnetization direction of the ferromagnetic film of the tunnel magnetoresistive element is perpendicular to the film surface. You may use what was said. In addition, the tunnel magnetoresistive element has a tunnel insulating film sandwiched between a first ferromagnetic material having a large coercive force and a second ferromagnetic material having a smaller coercive force than the first ferromagnetic material. May be used.

【0010】本発明の実施態様によれば、前記スイッチ
ング素子が電界効果型トランジスタまたは薄膜トランジ
スタであってもよい。
According to an embodiment of the present invention, the switching element may be a field effect transistor or a thin film transistor.

【0011】本発明の実施態様によれば、書き込み動作
時より大きな磁場を前記可変抵抗器に印加する方法とし
て、動作時間、書き込み回数の両方または片方を計測
し、周期的に、前記書き込み線またはフラッシング専用
配線に電流を流す駆動方法を用いてもよい。このため
に、動作時間、書き込み回数を計測するための周辺回路
を備えることになる。
According to an embodiment of the present invention, as a method of applying a magnetic field larger than that during a write operation to the variable resistor, both or one of the operation time and the number of writes is measured, and the write line or A driving method in which a current is passed through the wiring dedicated to flushing may be used. Therefore, a peripheral circuit for measuring the operation time and the number of times of writing is provided.

【0012】[0012]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings.

【0013】本発明の実施の形態について図面を参照し
て詳細に説明する。
Embodiments of the present invention will be described in detail with reference to the drawings.

【0014】(第1の実施形態)図1は、本発明の第1
実施形態を示す、面内磁化型の強磁性体メモリの構成図
である。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
FIG. 3 is a configuration diagram of an in-plane magnetization type ferromagnetic memory showing the embodiment.

【0015】本発明の第1実施形態では、半導体基板1
上に、素子分離領域2、不純物拡散により形成されたソ
ース/ドレイン領域3、ゲート電極として機能するワー
ド線4からなる電界効果型トランジスタのソースに、プ
ラグ5を経由して接地線7を接続し、ドレインにはプラ
グ5、金属層6、プラグ8を経由してローカル配線9を
接続する。ローカル配線9の上にピン層(強磁性体)/
絶縁層/記録層(強磁性体)からなるトンネル磁気抵抗
素子11の下部電極部を接続し、前記トンネル磁気抵抗
素子11の上部電極にはビット線12を接続する。ま
た、書き込み線10をトンネル磁気抵抗素子の下側に配
置する。
In the first embodiment of the present invention, the semiconductor substrate 1
A ground line 7 is connected via a plug 5 to the source of a field-effect transistor including an element isolation region 2, a source / drain region 3 formed by impurity diffusion, and a word line 4 functioning as a gate electrode. The local wiring 9 is connected to the drain via the plug 5, the metal layer 6, and the plug 8. Pin layer (ferromagnetic material) / on the local wiring 9
The lower electrode portion of the tunnel magnetoresistive element 11 composed of an insulating layer / recording layer (ferromagnetic material) is connected, and the bit line 12 is connected to the upper electrode of the tunnel magnetoresistive element 11. The write line 10 is arranged below the tunnel magnetoresistive element.

【0016】この実施形態では、書き込み線10に書き
込み電流を流し、この電流により発生する磁場が、トン
ネル磁気抵抗素子に含まれる記録層の磁化方向を決定す
る。書き込み動作時には、書き込み配線10に書き込み
電流を流すと同時にビット線12にも電流を流し、これ
により発生した磁場が記録層の磁化反転を起こり易くす
る作用をする。
In this embodiment, a write current is passed through the write line 10, and the magnetic field generated by this current determines the magnetization direction of the recording layer included in the tunnel magnetoresistive element. During a write operation, a write current is passed through the write wiring 10 and at the same time a current is also passed through the bit line 12, and the magnetic field generated thereby acts to facilitate magnetization reversal in the recording layer.

【0017】記録層を形成する磁性体は、図2(a)の
ように、磁化方向がそろった状態に維持されるのが好ま
しいが、書き換え動作を繰り返したり、外乱磁場を受け
ることなどによって、図2(b)のように、記憶保持に
寄与しない磁化方向を持つドメインが形成される。この
ような現象が起きると、反転磁場が変動し、本来反転し
ないはずの磁場強度によって磁化方向が反転するように
なる。図2(b)のような状態は、書き込み磁場より強
い磁場を与えることによって、図2(a)のような状態
に戻すことができる。本発明は、この操作を簡単な素子
構造、駆動方法により提供するものである。
The magnetic material forming the recording layer is preferably maintained in a state in which the magnetization directions are aligned as shown in FIG. 2A. However, by repeating the rewriting operation or receiving a disturbance magnetic field, As shown in FIG. 2B, a domain having a magnetization direction that does not contribute to memory retention is formed. When such a phenomenon occurs, the switching magnetic field fluctuates, and the magnetization direction is switched by the magnetic field strength that should not be reversed. The state shown in FIG. 2B can be returned to the state shown in FIG. 2A by applying a magnetic field stronger than the write magnetic field. The present invention provides this operation with a simple device structure and driving method.

【0018】本発明では、この書き込み動作時において
書き込み線10に流す電流値よりも大きな電流を、書き
込み動作とは別に書き込み線10に流す動作を行なう。
この動作をフラッシング動作と名づける。一例として、
書き込み動作時には書き込み線10に3mAの電流を流
していたものを、フラッシング動作時には5mA流すと
いった動作を行なう。この動作によって、記録層内に発
生する記録保持に寄与しないドメインを消滅または減少
させ、初期化することができる。
In the present invention, a current larger than the current value flowing in the write line 10 during the write operation is supplied to the write line 10 separately from the write operation.
This operation is called a flushing operation. As an example,
An operation is performed in which a current of 3 mA is applied to the write line 10 during the write operation, but an electric current of 5 mA is applied during the flushing operation. By this operation, the domain that does not contribute to the record retention generated in the recording layer can be eliminated or reduced and initialized.

【0019】フラッシング動作は、書き込み線10に書
き込み動作時より大きな電流を流す場合だけでなく、ビ
ット線12にも書き込み動作時より大きな電流を流して
も良い。また、図3のように、別途フラッシング専用配
線13を設け、フラッシング動作時に書き込み電流より
大きな電流を流す操作を行なっても良い。
The flushing operation is not limited to the case where a larger current is supplied to the write line 10 than that during the write operation, and the larger current may be supplied to the bit line 12 than that during the write operation. Alternatively, as shown in FIG. 3, a dedicated flushing line 13 may be provided and an operation of flowing a current larger than the write current during the flushing operation may be performed.

【0020】(第2の実施形態)図4は、本発明の第2
の実施形態を示す、垂直磁化型の強磁性体メモリの構成
図である。
(Second Embodiment) FIG. 4 shows a second embodiment of the present invention.
FIG. 3 is a configuration diagram of a perpendicular magnetization type ferromagnetic memory showing the embodiment of FIG.

【0021】第2の実施形態では、半導体基板1上に、
素子分離領域2、不純物拡散により形成されたソース/
ドレイン領域3、ゲート電極として機能するワード線4
からなる電界効果型トランジスタのソースに、プラグ5
を経由して接地線7を接続し、ドレインにはプラグ5、
金属層6、プラグ8を経由して下部電極14を接続す
る。ローカル配線9の上にピン層(強磁性体)/絶縁層
/記録層(強磁性体)からなるトンネル磁気抵抗素子1
1の下部電極部を接続し、前記トンネル磁気抵抗素子1
1の上部電極にはビット線12を接続する。また、書き
込み線10をトンネル磁気抵抗素子の下側横に配置す
る。前記面内磁化型強磁性体メモリと同様に、書き込み
動作時において書き込み線10に流す電流値よりも大き
な電流を、書き込み動作とは別に書き込み線10に流す
動作を行なう。また、書き込み線10に書き込み動作時
より大きな電流を流す場合だけでなく、ビット線12に
も書き込み動作時より大きな電流を流しても良い。さら
に、別途フラッシング専用配線13を設け、フラッシン
グ動作時に書き込み電流より大きな電流を流す操作を行
なっても良い。
In the second embodiment, on the semiconductor substrate 1,
Element isolation region 2, source formed by impurity diffusion /
Drain region 3 and word line 4 functioning as a gate electrode
The source of the field-effect transistor consists of a plug 5
Connect the ground wire 7 via the
The lower electrode 14 is connected via the metal layer 6 and the plug 8. A tunnel magnetoresistive element 1 comprising a pin layer (ferromagnetic material) / insulating layer / recording layer (ferromagnetic material) on the local wiring 9.
1 is connected to the lower electrode portion of the tunnel magnetoresistive element 1
A bit line 12 is connected to the upper electrode of 1. In addition, the write line 10 is arranged below the tunnel magnetoresistive element. Similar to the in-plane magnetization type ferromagnetic memory, a current larger than the current value flowing in the write line 10 during the write operation is supplied to the write line 10 separately from the write operation. Further, not only when a larger current is supplied to the write line 10 than during a write operation, but a larger current may be supplied to the bit line 12 than during a write operation. Further, the dedicated wiring 13 for flushing may be separately provided, and an operation of flowing a current larger than the write current during the flushing operation may be performed.

【0022】動作時間、書き込み回数の両方または片方
を計測する回路を設け、ある動作時間ごと、ある書き込
み回数ごとに、周期的に、前記書き込み線またはフラッ
シング専用配線に電流を流すことによって、記憶情報を
安定に保持することができる。
By providing a circuit for measuring both or one of the operating time and the number of times of writing, and periodically supplying a current to the write line or the dedicated wiring for flushing at every certain operating time and every certain number of writes, the stored information is stored. Can be stably held.

【0023】本実施形態におけるフラッシング動作によ
れば、記憶保持に寄与しない磁化ドメインの発生を抑
え、初期化することができ、記憶情報を安定に保持する
ことができる。
According to the flushing operation of this embodiment, it is possible to suppress the generation of the magnetization domain that does not contribute to the memory retention and to initialize it, and it is possible to stably retain the memory information.

【0024】次に、本発明の強磁性体メモリの具体例を
示す。
Next, a specific example of the ferromagnetic memory of the present invention will be shown.

【0025】(第1の具体例)図5ないし図13は第1
の具体例を説明するための図である。
(First Specific Example) FIGS. 5 to 13 show a first example.
It is a figure for explaining a concrete example of.

【0026】第1の具体例では、トンネル絶縁膜を2つ
の強磁性体薄膜で挟んだ構造をもつTMR素子を、強磁
性体の磁化方向を変更可能に選択することで電気抵抗値
を可変とした可変抵抗器として用いたものである。
In the first specific example, a TMR element having a structure in which a tunnel insulating film is sandwiched between two ferromagnetic thin films is selected so that the magnetization direction of the ferromagnetic material can be changed so that the electric resistance value can be changed. It is used as a variable resistor.

【0027】ここでは可変抵抗器(TMR層)は保磁力
の大きいハード層と、それよりも保磁力の小さいソフト
層によってトンネル絶縁膜を挟んだ構造であり、面内磁
化するものである。TMR層はハード層とソフト層の磁
化方向が平行の場合と反平行の場合で抵抗値が異なる。
そして、この磁化方向は外部から磁場を与えない限り持
続されるため不揮発性メモリを実現できる。
Here, the variable resistor (TMR layer) has a structure in which a tunnel insulating film is sandwiched between a hard layer having a large coercive force and a soft layer having a smaller coercive force, and is in-plane magnetized. The resistance value of the TMR layer differs depending on whether the magnetization directions of the hard layer and the soft layer are parallel or antiparallel.
Then, this magnetization direction is maintained unless a magnetic field is externally applied, so that a nonvolatile memory can be realized.

【0028】まず、第1の具体例のメモリの試作工程に
ついて説明する。
First, the process of trial manufacture of the memory of the first specific example will be described.

【0029】図5に示すように、p型シリコン基板15
上に、SiO2からなる埋め込み型素子分離領域16
と、スイッチング素子として機能する電界効果型トラン
ジスタのドレインおよびソースとなるn型拡散領域1
7、SiO2ゲート絶縁膜18とポリシリコンゲート電
極19を形成する。
As shown in FIG. 5, p-type silicon substrate 15
On top of this, a buried element isolation region 16 made of SiO 2 is formed.
And an n-type diffusion region 1 serving as a drain and a source of a field effect transistor that functions as a switching element.
7. A SiO 2 gate insulating film 18 and a polysilicon gate electrode 19 are formed.

【0030】次に、図6に示すように、層間絶縁膜を形
成し、表面を平坦化した後コンタクトホールをあけ、タ
ングステンを埋め込むことによってなるプラグ20を形
成する。次に、Ti/AlCuSi/Tiからなる配線
層を形成し、フォトリソグラフィー工程を経てビア21
と接地線22を形成する。
Next, as shown in FIG. 6, an interlayer insulating film is formed, the surface is flattened, contact holes are opened, and a plug 20 is formed by burying tungsten. Next, a wiring layer made of Ti / AlCuSi / Ti is formed, and a via 21 is formed through a photolithography process.
And the ground wire 22 is formed.

【0031】次に、図7に示すように、層間絶縁膜を形
成し、表面を平坦化した後、配線を形成する部分に溝を
形成し、主に銅からなる書き込み配線23を埋め込むよ
うに形成する。この手法には、メッキ法を用いる。書き
込み配線23および層間絶縁膜上面は、CMP(Che
mical Mechanical Polishin
g)にて平坦化する。この書き込み線23は図7では示
されていないが、別途書き込み電流制御用トランジスタ
と接続されている。
Next, as shown in FIG. 7, after forming an interlayer insulating film and flattening the surface, a groove is formed in a portion where a wiring is to be formed so that the write wiring 23 mainly made of copper is buried. Form. A plating method is used for this method. The CMP (Che (Che)
medical Mechanical Polish
It is flattened in g). Although not shown in FIG. 7, the write line 23 is separately connected to the write current control transistor.

【0032】次に、図8に示すように、厚さ50nm程
度の層間絶縁膜を形成した後、コンタクトホールをあ
け、タングステンからなるプラグ24を形成し、表面を
平坦化する。次に、主にTiNからなるローカル配線層
を形成、フォトリソグラフィー工程を経た後、ローカル
配線25となる。
Next, as shown in FIG. 8, after forming an interlayer insulating film with a thickness of about 50 nm, a contact hole is opened, a plug 24 made of tungsten is formed, and the surface is flattened. Next, after forming a local wiring layer mainly made of TiN and performing a photolithography process, a local wiring 25 is formed.

【0033】次に、図9に示すように、Cu/CoFe
/Al23/γ―MnFeの積層構造26を作製し、層
間絶縁膜を形成した後、CMPプロセスによって、上部
のCu電極を露出させる。γ―MnFe層をピン層と
し、CoFeを記録層とする。
Next, as shown in FIG. 9, Cu / CoFe
After forming a laminated structure 26 of / Al 2 O 3 / γ-MnFe and forming an interlayer insulating film, the upper Cu electrode is exposed by a CMP process. The γ-MnFe layer is used as a pinned layer and CoFe is used as a recording layer.

【0034】次に、図10に示すように、主に銅からな
るビット線27を銅メッキとCMPによる埋め込みプロ
セスによって形成し、保護膜28を形成して完成とな
る。
Next, as shown in FIG. 10, a bit line 27 mainly made of copper is formed by a copper plating and CMP burying process, and a protective film 28 is formed to complete the process.

【0035】また、センスアンプを周辺回路として作製
した。
A sense amplifier was manufactured as a peripheral circuit.

【0036】このような構造のメモリを0.5μmルー
ル(最小加工寸法が0.5μm)で設計し、4×4個の
セルを有するテストチップを作製した。回路の概略を図
11に示す。一つのセル(C11、C12、C1
3.....)は、1個の電界効果型トランジスタ(F
ET;T11、T12、T13.....)とそのドレ
イン端子と接続された1個の可変抵抗器(TMR;R1
1、R12、R13.....)からなり、前記可変抵
抗器の他端はビット線(BL1、BL2、BL3、BL
4)に接続され、前記FETのソース端子は接地され、
前記FETのゲート電極端子はワード線(WL1、WL
2、WL3、WL4)に接続される。また、各ビット線
はその電位を参照電圧(Ref.)と比較するためのセ
ンスアンプ(SA1、SA2、SA3、SA4)に接続
される。また、書き込み線(WRL1、WRL2、WR
L3、WRL4)は、各TMRの直下に配置される。ま
た、各ビット線は、接地用トランジスタ(T1、T2、
T3、T4)によって、接地電位にすることができる。
A memory having such a structure was designed according to a rule of 0.5 μm (minimum processing dimension is 0.5 μm), and a test chip having 4 × 4 cells was manufactured. A schematic of the circuit is shown in FIG. One cell (C11, C12, C1
3. . . . . ) Is one field effect transistor (F
ET; T11, T12, T13. . . . . ) And a variable resistor (TMR; R1 connected to its drain terminal).
1, R12, R13. . . . . ) And the other end of the variable resistor is connected to bit lines (BL1, BL2, BL3, BL
4), the source terminal of the FET is grounded,
The gate electrode terminals of the FET are word lines (WL1, WL
2, WL3, WL4). Further, each bit line is connected to a sense amplifier (SA1, SA2, SA3, SA4) for comparing its potential with a reference voltage (Ref.). In addition, write lines (WRL1, WRL2, WR
L3 and WRL4) are arranged immediately below each TMR. In addition, each bit line has a grounding transistor (T1, T2,
A ground potential can be obtained by T3 and T4).

【0037】図12は、テストチップのセル部分を上か
ら見た様子を示したものである。図中、点線で示される
1マスが最小加工寸法0.5μmを表している。可変抵
抗器(TMR)は、縦横比3の長方形をしており、長手
方向に磁化容易軸があり、縦方向に磁化する。ビット線
(BL)に流れる電流に向きによってTMRの磁化の向
きを決定し、書き込み線(WRL)に流す電流は、TM
Rの磁化容易軸に対し垂直の磁場を発生し、磁化を反転
しやすくするための補助磁場を発生させる役割を持つ。
FIG. 12 shows a state where the cell portion of the test chip is viewed from above. In the figure, one mass indicated by a dotted line represents the minimum processing dimension of 0.5 μm. The variable resistor (TMR) has a rectangular shape with an aspect ratio of 3, has an easy axis of magnetization in the longitudinal direction, and magnetizes in the longitudinal direction. The direction of magnetization of TMR is determined by the direction of the current flowing through the bit line (BL), and the current flowing through the write line (WRL) is TM
It has a role of generating a magnetic field perpendicular to the axis of easy magnetization of R and generating an auxiliary magnetic field for facilitating reversal of magnetization.

【0038】図11におけるセルC22に「1」を書き
込む動作について説明する。書き込み線WRL2とビッ
ト線BL2に電流を流し(この際T2はオン状態にす
る)、TMR(R22)の記録層とピン層の磁化方向が
反平行となるよう、前記記録層の磁化を反転させる。こ
のときの電流値は、それぞれ5mAであった。この操作
によって、TMR(R22)を高抵抗状態とすることが
できる。次に、セルC22の情報を読み出すため、選択
トランジスタT22をオンとし、BL2に定電流を流
し、ビット線BL2と参照電圧とをセンスアンプSA2
により比較する。この場合、R22は高抵抗状態なの
で、BL2の電位の方が参照電圧より高くなり、SA2
は「Hi」信号を出力する。
The operation of writing "1" in the cell C22 in FIG. 11 will be described. A current is passed through the write line WRL2 and the bit line BL2 (T2 is turned on at this time), and the magnetization of the recording layer of the TMR (R22) is reversed so that the magnetization directions of the recording layer and the pinned layer are antiparallel. . The current value at this time was 5 mA, respectively. By this operation, TMR (R22) can be brought into a high resistance state. Next, in order to read the information of the cell C22, the selection transistor T22 is turned on, a constant current is passed through BL2, and the bit line BL2 and the reference voltage are connected to the sense amplifier SA2.
Compare by. In this case, since R22 is in a high resistance state, the potential of BL2 becomes higher than the reference voltage, and SA2
Outputs a "Hi" signal.

【0039】次に、R22に繰り返し「0」(定抵抗状
態)、「1」(高抵抗状態)を書き込む作業を行なう。
この際も前記と同様、WRL2とBL2には5mA流
す。図13に、書換え回数と、ビット線−参照電圧差
(規格値)の関係を示す。書換え回数が多くなると、ビ
ット線−参照電圧差が小さくなり、1010回書き換えた
とき、センスアンプが検知できなくなった。このとき、
フラッシング動作として、前記WRL2とBL2に10
mA流す操作を行なったところ、図13中のA点のよう
に、ほぼビット線−参照電圧差が回復した。
Next, the work of writing "0" (constant resistance state) and "1" (high resistance state) is repeatedly performed in R22.
At this time as well, similar to the above, 5 mA is applied to WRL2 and BL2. FIG. 13 shows the relationship between the number of rewrites and the bit line-reference voltage difference (standard value). When the number of times of rewriting increased, the difference between the bit line and the reference voltage decreased, and when rewriting 10 10 times, the sense amplifier could not detect. At this time,
As a flushing operation, 10 are applied to the WRL2 and BL2.
When the operation of flowing mA was performed, the bit line-reference voltage difference was almost recovered as at point A in FIG.

【0040】これによって、フラッシング動作の効果が
確かめられた。
From this, the effect of the flushing operation was confirmed.

【0041】(第2の具体例)図14は第2の具体例の
強磁性体メモリ構成を示す平面配置図である。
(Second Specific Example) FIG. 14 is a plan layout view showing a ferromagnetic memory configuration of the second specific example.

【0042】第2の具体例は、第1の具体例と同様な試
作工程により、図14に示すようなメモリセルを試作し
た。第1の具体例と異なる点は、TbFe/Al23
GdFe積層膜からなるTMR層29が形成されてお
り、書き込み線23をTMR層29の横に設けて垂直磁
化させる構造を採った点である。
In the second specific example, a memory cell as shown in FIG. 14 was manufactured by the same steps as the first specific example. The difference from the first specific example is that TbFe / Al 2 O 3 /
The TMR layer 29 made of a GdFe laminated film is formed, and the structure is employed in which the write line 23 is provided beside the TMR layer 29 and perpendicularly magnetized.

【0043】このメモリセルについて、第1の具体例と
同様の動作試験を行った結果、同様にフラッシング動作
の効果が確認できた。
As a result of conducting an operation test on this memory cell in the same manner as in the first specific example, the effect of the flushing operation was confirmed similarly.

【0044】(第3の具体例)図15は第3の具体例の
強磁性体メモリ構成を示す平面配置図である。
(Third Concrete Example) FIG. 15 is a plan layout view showing a ferromagnetic memory configuration of the third concrete example.

【0045】第3の具体例として、第2の具体例と同様
な試作工程により、図15に示すようなメモリセルを試
作した。第2の具体例と異なる点は、別途フラッシング
配線を付加した点である。
As a third specific example, a memory cell as shown in FIG. 15 was manufactured by the same steps as the second specific example. The difference from the second specific example is that a flushing wiring is added separately.

【0046】このメモリセルについて、フラッシングの
際、BL2、WRL2、フラッシング配線にそれぞれ1
0mA流すことによって、第2の具体例と同様の動作試
験を行った結果、良好なフラッシング動作の効果が確認
できた。
For this memory cell, when flushing, 1 is applied to each of BL2, WRL2 and flushing wiring.
As a result of conducting an operation test similar to that of the second specific example by applying 0 mA, it was possible to confirm the effect of a good flushing operation.

【0047】[0047]

【発明の効果】以上説明したように、本発明によれば、
繰り返し書換え動作を行なうことにより、抵抗変化率が
小さくなり、信号強度が小さくなる不具合を、フラッシ
ング動作を提供することにより、良好な動作を維持する
ことができるという効果がある
As described above, according to the present invention,
By providing the flushing operation, it is possible to maintain a good operation by the problem that the resistance change rate becomes small and the signal strength becomes small by repeatedly performing the rewriting operation.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態の強磁性体メモリの構
成を示す断面図である。
FIG. 1 is a sectional view showing the configuration of a ferromagnetic memory according to a first embodiment of the present invention.

【図2】図1の強磁性体メモリにおいて面内磁化のTM
R素子の磁化の一例を説明するための説明図である。
2 is a TM of in-plane magnetization in the ferromagnetic memory of FIG.
It is an explanatory view for explaining an example of magnetization of an R element.

【図3】本発明の第2の実施形態の強磁性体メモリの構
成を示す断面図である。
FIG. 3 is a sectional view showing a configuration of a ferromagnetic memory according to a second embodiment of the present invention.

【図4】本発明の第1の具体例の強磁性体メモリの構成
を示す断面図である。
FIG. 4 is a sectional view showing a configuration of a ferromagnetic memory according to a first example of the present invention.

【図5】第1の具体例の試作工程を示す断面図である。FIG. 5 is a cross-sectional view showing a trial manufacturing process of a first specific example.

【図6】第1の具体例の試作工程を示す断面図である。FIG. 6 is a cross-sectional view showing a trial manufacturing process of a first specific example.

【図7】第1の具体例の試作工程を示す断面図である。FIG. 7 is a cross-sectional view showing a trial manufacturing process of a first specific example.

【図8】第1の具体例の試作工程を示す断面図である。FIG. 8 is a cross-sectional view showing a trial manufacturing process of a first specific example.

【図9】第1の具体例の試作工程を示す断面図である。FIG. 9 is a cross-sectional view showing a prototype process of the first specific example.

【図10】第1の具体例の試作工程を示す断面図であ
る。
FIG. 10 is a cross-sectional view showing a prototype process of the first specific example.

【図11】第1の具体例の強磁性体メモリ構成を示す回
路図である。
FIG. 11 is a circuit diagram showing a ferromagnetic memory configuration of a first specific example.

【図12】第1の具体例の強磁性体メモリ構成を示す平
面配置図である。
FIG. 12 is a plan layout view showing a ferromagnetic memory configuration of a first specific example.

【図13】第1の具体例の書き換え耐数を示すグラフで
ある。
FIG. 13 is a graph showing the rewriting endurance of the first specific example.

【図14】本発明の第2の具体例の強磁性体メモリ構成
を示す平面配置図である。
FIG. 14 is a plan layout view showing a ferromagnetic memory configuration according to a second example of the present invention.

【図15】本発明の第3の具体例の強磁性体メモリ構成
を示す平面配置図である。
FIG. 15 is a plan layout view showing a ferromagnetic memory configuration according to a third example of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 素子分離領域 3 ソース/ドレイン領域 4 ワード線 5 プラグ 6 金属層 7 接地線 8 プラグ 9 ローカル配線 10 書き込み線 11 トンネル磁気抵抗素子 12 ビット線 13 フラッシング専用配線 14 下部電極 15 p型シリコン基板 16 埋め込み型素子分離領域 17 n型拡散領域 18 SiO2ゲート絶縁膜 19 ポリシリコンゲート電極 20 タングステンプラグ 21 ビア 22 接地線 23 銅書き込み線 24 タングステンプラグ 25 TiNローカル配線 26 Cu/CoFe/Al2O3/γ−MnFe 27 銅ビット線 28 保護膜 29 TbFe/Al2O3/GdFe積層1 semiconductor substrate 2 element isolation region 3 source / drain region 4 word line 5 plug 6 metal layer 7 ground line 8 plug 9 local wiring 10 write wiring 11 tunnel magnetoresistive element 12 bit line 13 flushing dedicated wiring 14 lower electrode 15 p-type silicon Substrate 16 Embedded element isolation region 17 n-type diffusion region 18 SiO 2 gate insulating film 19 polysilicon gate electrode 20 tungsten plug 21 via 22 ground line 23 copper write line 24 tungsten plug 25 TiN local wiring 26 Cu / CoFe / Al2O3 / γ -MnFe 27 Copper bit line 28 Protective film 29 TbFe / Al2O3 / GdFe stack

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 それぞれが第1および第2の強磁性体膜
を有し、該第1および第2の強磁性体膜の磁化方向が平
行である場合と、反平行である場合とで異なる電気抵抗
値を示す複数の可変抵抗器を有する強磁性体メモリの駆
動方法において、前記複数の可変抵抗器に情報書き込み
動作時より大きな磁場を、書き込み動作および読み出し
動作時以外に印加することを特徴とする強磁性体メモリ
の駆動方法。
1. Each has a first and a second ferromagnetic film, and is different depending on whether the magnetization directions of the first and the second ferromagnetic films are parallel and antiparallel. In a method of driving a ferromagnetic memory having a plurality of variable resistors having electric resistance values, a magnetic field larger than that during an information writing operation is applied to the plurality of variable resistors except during a writing operation and a reading operation. And method for driving a ferromagnetic memory.
【請求項2】 強磁性体メモリに、互いに平行な複数の
ビット線と、互いに平行で該ビット線に交差する複数の
ワード線と、半導体基板上に形成され、制御端子が所定
の前記ワード線に接続され一方の端子が接地されたスイ
ッチング素子と、前記強磁性体の磁化の方向を選択する
ことで電気抵抗値を選択可能であり前記スイッチング素
子の他方の端子に一方の端子が接続され所定の前記ビッ
ト線に他方の端子が接続された可変抵抗器と、電流を流
すことで誘起される磁場によって前記可変抵抗器の抵抗
値を選択する書き込み配線と、前記可変抵抗器の抵抗値
を検出する信号検出回路として、所定の前記ビット線に
接続され読み出し動作時に前記強磁性体の磁化方向が反
転する前後の該ビット線の信号を検知する信号検知回路
とを備えておき、 書き込み動作時より大きな磁場を前記可変抵抗器に印加
するために、周期的に、前記書き込み配線に書き込み動
作時より大きな電流を流すことを特徴とする、請求項1
記載の強磁性体メモリの駆動方法。
2. A ferromagnetic memory having a plurality of bit lines parallel to each other, a plurality of word lines parallel to each other and intersecting the bit lines, and a word line formed on a semiconductor substrate and having a predetermined control terminal. A switching element whose one terminal is grounded and an electric resistance value can be selected by selecting the direction of magnetization of the ferromagnetic material, and one terminal is connected to the other terminal of the switching element to a predetermined value. Of the variable resistor, the other terminal of which is connected to the bit line, write wiring for selecting the resistance value of the variable resistor by the magnetic field induced by flowing a current, and the resistance value of the variable resistor are detected. As a signal detection circuit to be provided, a signal detection circuit which is connected to a predetermined bit line and which detects a signal of the bit line before and after the magnetization direction of the ferromagnetic material is inverted during a read operation is provided. The large magnetic field from the operation write attempts to apply to the variable resistor, periodically, characterized in that a large current flows from the write operation to the write wiring claim 1
A method for driving the ferromagnetic memory described.
【請求項3】 互いに平行な複数のビット線と、互いに
平行で該ビット線に交差する複数のワード線と、半導体
基板上に形成され、制御端子が所定の前記ワード線に接
続され一方の端子が接地されたスイッチング素子と、前
記強磁性体の磁化の方向を選択することで電気抵抗値を
選択可能であり前記スイッチング素子の他方の端子に一
方の端子が接続され所定の前記ビット線に他方の端子が
接続された可変抵抗器と、電流を流すことで誘起される
磁場によって前記可変抵抗器の抵抗値を選択する書き込
み配線と、前記可変抵抗器の抵抗値を検出する信号検出
回路として、所定の前記ビット線に接続され読み出し動
作時に前記強磁性体の磁化方向が反転する前後の該ビッ
ト線の信号を検知する信号検知回路とを備え、 前記書き込み線とは別に、書き込み動作時より大きな磁
場を発生させるための、フラッシング専用配線を有する
ことを特徴とする、強磁性体メモリ。
3. A plurality of bit lines which are parallel to each other, a plurality of word lines which are parallel to each other and intersect the bit lines, and a control terminal which is formed on a semiconductor substrate and whose control terminal is connected to the predetermined word line. , The electric resistance value can be selected by selecting the switching element grounded and the direction of magnetization of the ferromagnetic material, and one terminal is connected to the other terminal of the switching element and the other is connected to the predetermined bit line. As a variable resistor connected to the terminal, a write wiring for selecting the resistance value of the variable resistor by a magnetic field induced by flowing a current, and a signal detection circuit for detecting the resistance value of the variable resistor, A signal detection circuit that is connected to the predetermined bit line and that detects a signal of the bit line before and after the magnetization direction of the ferromagnetic material is inverted during a read operation, and separately from the write line, For generating a large magnetic field from the operation write attempts, and having a flushing-grade wire, ferromagnetic memory.
【請求項4】 書き込み動作時より大きな磁場を前記可
変抵抗器に印加するために、周期的に、請求項3記載の
フラッシング専用配線に電流を流すことを特徴とする、
請求項2記載の強磁性体メモリの駆動方法。
4. A current is periodically supplied to the flushing-dedicated wiring according to claim 3, in order to apply a larger magnetic field to the variable resistor than during a write operation.
The method for driving a ferromagnetic memory according to claim 2.
【請求項5】可変抵抗器がトンネル磁気抵抗素子である
ことを特徴とする、請求項2または4記載の強磁性体メ
モリの駆動方法。
5. The method for driving a ferromagnetic memory according to claim 2, wherein the variable resistor is a tunnel magnetoresistive element.
【請求項6】スイッチング素子が電界効果型トランジス
タであることを特徴とする、請求項2または4記載の強
磁性体メモリの駆動方法。
6. The method for driving a ferromagnetic memory according to claim 2, wherein the switching element is a field effect transistor.
【請求項7】スイッチング素子として薄膜トランジスタ
を用いた、請求項2または4記載の強磁性体メモリの駆
動方法。
7. The method of driving a ferromagnetic memory according to claim 2, wherein a thin film transistor is used as the switching element.
【請求項8】 トンネル磁気抵抗素子の強磁性体膜の磁
化の方向を膜面に対して水平方向とした、請求項2また
は4記載の強磁性体メモリの駆動方法。
8. The method of driving a ferromagnetic memory according to claim 2, wherein the direction of magnetization of the ferromagnetic film of the tunnel magnetoresistive element is horizontal to the film surface.
【請求項9】トンネル磁気抵抗素子の強磁性体膜の磁化
の方向を膜面に対して垂直方向とした、請求項2または
4記載の強磁性体メモリの駆動方法。
9. The method for driving a ferromagnetic memory according to claim 2, wherein the direction of magnetization of the ferromagnetic film of the tunnel magnetoresistive element is perpendicular to the film surface.
【請求項10】トンネル磁気抵抗素子は、保磁力の大き
い第1の強磁性体と、該第1の強磁性体よりも保磁力の
小さい第2の強磁性体にトンネル絶縁膜が挟まれてな
る、請求項2または4記載の強磁性体メモリの駆動方
法。
10. A tunnel magnetoresistive element has a tunnel insulating film sandwiched between a first ferromagnetic material having a large coercive force and a second ferromagnetic material having a smaller coercive force than the first ferromagnetic material. 5. The method for driving a ferromagnetic memory according to claim 2 or 4.
【請求項11】書き込み動作時より大きな磁場を可変抵
抗器に印加するために、動作時間、書き込み回数の両方
または片方を計測し、周期的に、書き込み線またはフラ
ッシング専用配線に電流を流すことを特徴とする、請求
項2または4記載の強磁性体メモリの駆動方法。
11. In order to apply a larger magnetic field to a variable resistor than during a writing operation, both or one of the operating time and the number of times of writing is measured, and a current is periodically passed through a writing line or a flushing-dedicated wiring. 5. The method for driving a ferromagnetic memory according to claim 2, which is characterized in that.
JP2001267315A 2001-09-04 2001-09-04 Ferromagnetic memory and its flashing drive method Pending JP2003077268A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001267315A JP2003077268A (en) 2001-09-04 2001-09-04 Ferromagnetic memory and its flashing drive method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001267315A JP2003077268A (en) 2001-09-04 2001-09-04 Ferromagnetic memory and its flashing drive method

Publications (1)

Publication Number Publication Date
JP2003077268A true JP2003077268A (en) 2003-03-14

Family

ID=19093456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001267315A Pending JP2003077268A (en) 2001-09-04 2001-09-04 Ferromagnetic memory and its flashing drive method

Country Status (1)

Country Link
JP (1) JP2003077268A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427715B1 (en) * 2001-12-28 2004-04-28 주식회사 하이닉스반도체 Magnetoresistive RAM and manufacturing method therefor
US8192262B2 (en) 2004-06-28 2012-06-05 Cfph, Llc Gaming based upon intermediate points in a race event

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427715B1 (en) * 2001-12-28 2004-04-28 주식회사 하이닉스반도체 Magnetoresistive RAM and manufacturing method therefor
US8192262B2 (en) 2004-06-28 2012-06-05 Cfph, Llc Gaming based upon intermediate points in a race event

Similar Documents

Publication Publication Date Title
US6351410B1 (en) Ferromagnetic tunnel junction random access memory, spin valve random access memory, single ferromagnetic layer random access memory, and memory cell array using the same
CN100447892C (en) Magnetic memory device with soft reference layer
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US7307302B2 (en) Magneto-resistive effect element and magnetic memory
US6404674B1 (en) Cladded read-write conductor for a pinned-on-the-fly soft reference layer
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
US6724651B2 (en) Nonvolatile solid-state memory and method of driving the same
WO2011150170A2 (en) Structures and methods for a field-reset spin-torque mram
US6392924B1 (en) Array for forming magnetoresistive random access memory with pseudo spin valve
JP2006294191A (en) Method for reading data from magnetic random access memory
JP2007317895A (en) Magnetoresistive memory device
US7688623B2 (en) Magnetic memory cell and magnetic memory device
KR100697140B1 (en) Magnetic random access memory
JP4543901B2 (en) memory
KR100448853B1 (en) Magnetic random access memory
JP4798895B2 (en) Ferromagnetic memory and its heat-assisted drive method
US6980466B2 (en) Soft-reference four conductor magnetic memory storage device
JP2005011502A (en) Information reading method of magnetic memory using recoverable resistance change in magnetic tunnel junction
WO2004088751A1 (en) Magnetic memory cell, magnetic memory device, and magnetic memory device manufacturing method
JP2002141481A (en) Ferromagnetic material memory and operation method thereof
JP4775926B2 (en) Read circuit of magnetic memory device
WO2005020327A1 (en) Magnetic storage cell and magnetic memory device
JP2003077268A (en) Ferromagnetic memory and its flashing drive method
JP2003060261A (en) Magnetoresistive effect film, memory element, and memory therewith
JP2003085968A (en) Read-out circuit for magnetic memory