JP2003069658A

JP2003069658A - 通信用半導体集積回路および無線通信システム

Info

Publication number: JP2003069658A
Application number: JP2001257943A
Authority: JP
Inventors: Takao Kobayashi; 隆夫小林; Masaaki Shida; 雅昭志田; Kazuhiko Kawai; 和彦河合
Original assignee: Hitachi Engineering Co Ltd; Hitachi Ltd
Current assignee: Hitachi Ltd; Hitachi Industry and Control Solutions Co Ltd
Priority date: 2001-08-28
Filing date: 2001-08-28
Publication date: 2003-03-07
Also published as: US20030043937A1; US7136433B2; US7386067B2; US20070030928A1

Abstract

(57)【要約】（修正有）【課題】ＦＭ変調方式の無線通信システム用の復調用
半導体集積回路において、精度の高い受信データの判定
を行なえる回路を実現する。【解決手段】ＡＤ変換回路と復調回路と復調データから
所定パターンを認識し周波数オフセットを検出しデータ
判定レベルを生成するオフセットキャンセル回路１２０
と、生成された判定レベルに基づいて復調されたデータ
の判定を行なうデータ判定回路とを備えた通信用半導体
集積回路において、オフセットキャンセル回路をデジタ
ル回路で構成し、このオフセットキャンセル回路を、所
定のパターンを検出する回路２１と、受信データの中心
レベルの検出回路２２と、所定パターンの検出信号と検
出された中心レベルとからデータ判定回路で用いられる
判定レベル生成回路２３とにより構成するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線通信システム
の受信系回路における周波数オフセットの補正技術に関
し、例えば周波数ホッピング方式を採用した無線通信シ
ステムの受信系回路に設けられる周波数オフセットキャ
ンセル回路に利用して有効な技術に関する。

【０００２】

【従来の技術】ＦＭ変調方式の無線通信によるデータ送
信では、送信データにより搬送波（キャリア周波数信
号）を周波数変調することで搬送波に信号成分を重畳し
てデータの送信を行っており、送信側は搬送波の生成と
信号成分の重畳を行なって送信し、受信側では受信信号
から搬送波成分を除去し信号成分の抽出を行なう。ま
た、受信側では、受信信号の周波数が搬送波の周波数よ
り高いか、低いかで“０”，“１”（周波数の高低と
“０”，“１”の対応は任意）のデータを復調する。上
記搬送波の生成及び除去は、一般に送信側、受信側それ
ぞれに設けられているＶＣＯ（電圧制御発振回路）の発
振信号を用いて行なわれる。

【０００３】ところが、送信側と受信側のＶＣＯはそれ
ぞればらつきを有しており、受信信号には周波数オフセ
ットが生じる。さらに、無線通信の仕様によっては、送
信側、受信側それぞれのＶＣＯの発振周波数にある範囲
のオフセットが許されている場合がある。例えば、パソ
コンやプリンタなどの周辺装置間での無線通信によるデ
ータ送信に関する規定を定めているブルートゥース規格
では、初期オフセットして送信系が７５ｋＨｚ、受信系
は５０ｋＨｚのオフセットが許容され、受信側では合計
１２５ｋＨｚのオフセットが許容されている。

【０００４】このような場合には、受信側でそのオフセ
ット成分を補正しないと“０”，“１”の判定しきい値
となる周波数値が決まらず受信データを正しく復調する
ことができない。図１５には、オフセットが含まれてい
る信号波形の例が示されている。図１５は、縦軸が周波
数変調方向、横軸が時間軸である。オフセットが含まれ
ていない場合は、周波数変調レベル“０”を基準にそれ
よりも変調レベルが高いか低いかでデータの“０”
“１”を判定することが可能であるが、図１５の信号波
形では、オフセット成分の影響により受信信号全体の変
調レベルが＋の方向にずれている。従って、図１５のよ
うな波形に対しては、３．０のレベルに“０”“１”の
判定レベル（スレッショールド）を設定することで判定
を行なうのが望ましい。

【０００５】

【発明が解決しようとする課題】従来、無線通信の送受
信信号を変復調する信号処理用ＬＳＩは、一般にアナロ
グ回路を用いて構成されていた。しかし、アナログ回路
は、回路を構成する素子のばらつきにより回路特性がば
らつき、精度が低下するため、近年においては、回路の
デジタル化が進められている。そのため、上述のオフセ
ット除去もデジタル回路で実現するのが望ましい。特
に、ブルートゥースのようなスペクトラム拡散方式の無
線通信では、同一周波数帯、隣接周波数帯からの干渉波
の影響もあるので、干渉波の存在する中で高速にオフセ
ットの除去を行なえるデジタル回路を開発する必要があ
る。

【０００６】さらに、ブルートゥース規格では、周波数
ホッピングによるスペクトラム拡散方式を採用してお
り、一定時間毎に伝送周波数帯が変化するため、伝送を
効率的に行なうためにもオフセットの除去を高速に行な
う必要がある。ちなみに、ブルートゥース規格では、
２．４ＧＨｚ〜２．４８ＧＨｚの周波数帯において、１
ＭＨｚごとの周波数ホッピングを行なって、隣接周波数
帯の信号同士の混信を防止するようにしている。

【０００７】ところで、ブルートゥース規格では、伝送
パケットのフォーマットに関して、データ部の前に０１
０１（もしくは１０１０）からなる４ビットのプリアン
ブルパターンと呼ばれる０／１交番パターンを挿入する
ことが規定されている。従って、このプリアンブルパタ
ーンを検出しさらにその中心レベルを検出してそれをス
レッショールドとすることにより周波数のオフセットを
キャンセルし、その後のデータの“０”“１”の判定を
正確に行なうことができる。

【０００８】しかし、本発明者らがこの判定方式を検討
したところ、妨害波が存在すると受信信号波形の例を示
す図６のように、符号Ａのプリアンブルパターン以外の
“０”または“１”のデータが連続する符号Ｂのような
部分に、プリアンブルパターンに類似したパターンが含
まれることがある。そして、オフセットキャンセル回路
がこのようなパターンをプリアンブルパターンと認識し
てしまうと、正しいオフセットキャンセルが行なえず、
その後のデータの“０”“１”の判定が誤ってしまうこ
とが分かった。

【０００９】この発明の目的は、上記のような課題を解
決するためになされたもので、ＦＭ変調方式の無線通信
システムに使用する復調用半導体集積回路において、周
波数のオフセットをキャンセルする回路をデジタル回路
で構成し、これによって精度の高い受信データの判定を
行なえる通信用半導体集積回路を提供することにある。
この発明の他の目的は、誤った周波数のオフセットキャ
ンセルを防止し、これによって精度の高い受信データの
判定を行なえる通信用半導体集積回路を提供することに
ある。この発明のさらに他の目的は、特に周波数ホッピ
ング方式の無線通信システムを構成するのに好適な復調
用半導体集積回路を提供することにある。この発明の前
記ならびにそのほかの目的と新規な特徴については、本
明細書の記述および添付図面から明らかになるであろ
う。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、周波数変調方式で変調されたデ
ータを復調する復調回路と、復調されたデータから所定
のパターンを認識して周波数オフセットを検出してデー
タの判定レベルを生成するオフセットキャンセル回路
と、該オフセットキャンセル回路により生成された判定
レベルに基づいて上記復調回路により復調されたデータ
の“１”“０”の判定を行なうデータ判定回路とを備
え、データの先頭に所定のパターンを付加して送信する
ように規定された通信方式に従った通信システムに使用
される通信用半導体集積回路であって、上記オフセット
キャンセル回路をデジタル回路で構成し、例えばこのオ
フセットキャンセル回路を、上記所定のパターンを検出
する回路と、上記受信データの中心レベルを検出する回
路と、上記所定のパターンの検出信号と検出された中心
レベルとから上記データ判定回路で用いられる判定レベ
ルを生成する回路とにより構成されたものである。

【００１１】上記した手段によれば、周波数のオフセッ
トをキャンセルする回路がデジタル回路で構成されるた
め、アナログ回路で構成した場合に生じる素子ばらつき
による回路特性のばらつきをなくし、精度の高い受信デ
ータの判定を行なうことができる。

【００１２】また、上記所定のパターンが“０”“１”
もしくは“１”“０”の交番パターンである場合に、上
記所定のパターンを検出する回路を、受信データの平均
レベルを検出するレベル平均化回路と、検出された平均
レベルと受信データとの交点の間隔を検出する交点間隔
検出回路とを備え、許容範囲内の交点間隔が所定数連続
したときに上記所定パターン検出信号を出力するように
構成する。これにより、受信データに含まれる疑似パタ
ーンによる誤った判定レベルの生成すなわち誤った周波
数のオフセットキャンセルを防止することができ、その
結果精度の高い受信データの判定を行なうことができ
る。

【００１３】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。図１には、本発明に係る通信用
半導体集積回路を利用して好適な無線通信システムの構
成例が示されている。図１において、ＡＴは信号電波の
送受信用アンテナ、ＳＷは送受信切替え用のスイッチ、
１１０はアンテナＡＴより受信された信号を中間周波数
にダウンコンバートしてから復調、増幅しベースバンド
信号に変換する受信系回路、１３０は送信データを変調
してアンテナＡＴより送信する送信系回路、３００は送
信データの生成や受信データの処理を行なうベースバン
ド部である。

【００１４】受信系回路１１０は、アンテナＡＴより受
信された信号を増幅する低雑音増幅回路（ＬＮＡ）１１
１と、ＬＮＡにより増幅された受信信号と送信側のＶＣ
Ｏ（１３４）からの搬送波と同一周波数発振信号とを合
成することで中間周波数の信号にダウンコンバートする
ミクサ（ＭＩＸ）１１３と、隣接チャネルからの漏洩信
号を除去して当該チャネルの信号成分を抽出するバンド
パスフィルタ１１４と、受信信号を所定の振幅まで増幅
する利得可変なプログラマブル・ゲイン・アンプ（ＡＧ
Ｃ）１１５と、アナログ受信信号をデジタル信号に変換
するＡＤ変換回路１１６と、デジタルフィルタ１１７
と、受信データを復調する復調回路１１８と、復調され
た信号から“０”“１”データの判定を行なう判定回路
１１９とを備えており、判定回路１１９で判別されたデ
ータはベースバンド部３００に渡される。また、受信系
回路１１０には、周波数オフセットを除去するオフセッ
トキャンセル回路１２０と、受信信号の振幅と目標振幅
との差を検出する誤差検出回路１２１と、検出された誤
差に応じてアンプ（ＡＧＣ）１１５のゲイン制御信号を
生成して所定の出力振幅が得られるように制御するＤＡ
変換回路１２２なども設けられている。判定回路１１９
は、オフセットキャンセル回路１２０により検出された
オフセット値に基づいて受信データの判定を行なう。

【００１５】送信系回路１３０は、ベースバンド部３０
０からの入力矩形波信号（いわゆるベースバンド信号）
をサンプリングして変調のためのコードを生成するガウ
スフィルタ１３１と、該フィルタの出力をＤＡ変換して
階段波形の信号を生成するＤＡ変換回路１３２と、生成
された階段波形の信号を滑らかな波形にするローパスフ
ィルタ１３３と、ローパスフィルタ１３３の出力電圧に
より電圧制御発振回路（ＶＣＯ）の発振周波数が制御さ
れることで変調を行なう変調回路としての周波数変換回
路１３４と、周波数変換された信号を受けてアンテナＡ
Ｔを駆動して信号電波の送信を行なうパワーアンプ１３
５などから構成される。さらに、この実施例の送信系回
路１３０には、上記ＶＣＯ（１３４）の出力を分周する
カウンタ１３６と、該カウンタ１３６の出力の位相と例
えば１３ＭＨｚのような基準クロックＣＬＫの位相とを
比較して位相差に応じた電圧を発生して上記ＶＣＯ（１
３４）の発振周波数を制御する位相比較回路１３７とが
設けられており、ＶＣＯ（１３４）とカウンタ１３６と
位相比較回路１３７とでＰＬＬ（フェーズ・ルックド・
ループ）回路が構成され、キャリア周波数信号（搬送
波）を発生する。そして、送信データを反映しているロ
ーパスフィルタ１３３の出力電圧によりＶＣＯ（１３
４）の発振周波数を変化させることでキャリア周波数信
号を変調させるように構成されている。

【００１６】また、この実施例の無線通信システムで
は、上記カウンタ１３６に付随して設けられているレジ
スタに設定されているカウンタ１３６が計数すべきカウ
ント値をベースバンド部３００からの設定で変更するこ
とにより、キャリア周波数を例えば１ＭＨｚのような単
位でずらして、いわゆる周波数ホッピングによるスペク
トラム拡散方式のデータ送信を行なうことができるよう
に構成されている。

【００１７】図２には、上記受信系回路１１０を構成す
るオフセットキャンセル回路１２０の一実施例を示す。
この実施例のオフセットキャンセル回路１２０は、プリ
アンブルパターンを検出するプリアンブルパターン検出
回路２１と、オフセットの初期値を算出する交点平均化
回路２２と、該交点平均化回路２２と上記プリアンブル
パターン検出回路２１からの信号に基づいて受信データ
の“０”“１”判定のためのレベル（スレッショールド
値）ＤＴＬを生成する判定レベル演算回路２３などから
構成されている。

【００１８】上記プリアンブルパターン検出回路２１
は、復調回路１１８で復調された受信データＲＸＤから
“０”“１”の交番パターンを検出するパターン認識回
路２１Ａと、交番パターンの周波数変調レベルを検出す
るレベル検出回路２１Ｂと、パターン認識回路２１Ａの
出力とレベル検出回路２１Ｂの出力の論理積をとってプ
リアンブルパターン検出信号ＤＤＤを出力する論理積回
路２１Ｃとから構成されている。

【００１９】交点平均化回路２２は、後述のように受信
データＲＸＤとこれを１シンボル期間遅延させたデータ
との交点を検出するとともにそれらの交点の平均値を算
出し、交点検出信号ＥＥＥと交点平均値ＦＦＦを生成し
て判定レベル演算回路２３へ出力する。プリアンブルパ
ターンの中心レベルは最大ピークレベルと最小ピークレ
ベルの平均値として求めることもできるが、本発明者ら
は、この平均値は受信データＲＸＤとこれを１シンボル
期間遅延させたデータとの交点のレベルとほぼ一致して
いることに着目して、この実施例では、受信データＲＸ
Ｄとこれを１シンボル期間遅延させたデータとの交点の
レベルを検出し、これを判定レベルとすることとした。

【００２０】図３には、上記プリアンブルパターン検出
回路２１を構成する上記パターン認識回路２１Ａのより
詳細な構成を示す。この実施例のパターン認識回路２１
Ａは、復調された受信データＲＸＤを１シンボル期間遅
延させる遅延回路２１Ａ１と、該遅延回路２１Ａ１によ
り遅延されたデータＲＸＤ１と現在の受信データＲＸＤ
とから、図４に示すような２つのシンボルの変動幅Ａが
予め定められた最小振幅よりも大きいか否か判定する最
小振幅判定回路２１Ａ２と、上記変動幅Ａが予め定めら
れた最大振幅よりも小さいか否か判定する最大振幅判定
回路２１Ａ３と、２つのシンボルの交点Ｓに対する上側
のピークレベルＢと下側ピークレベルＣとの比Ｂ／Ｃが
所定の範囲内にあるか否か判定する上下対称性判定回路
２１Ａ４と、２つのシンボル間の振幅差Ｅが所定値以内
か否か判定するシンボル間振幅判定回路２１Ａ５と、２
つのシンボルの交点Ｓのレベル差Ｄが所定値以内か否か
判定する交点レベル差判定回路２１Ａ６と、上記各判定
回路の出力の論理積をとる論理積回路２１Ａ７とから構
成されており、すべての条件が成立した場合にハイレベ
ルのパターン認識信号ＡＡＡを出力するように構成され
ている。

【００２１】この回路により、プリアンブルパターンも
しくはこれに類似した“０”“１”の交番パターン（以
下、疑似プリアンブルパターンと称する）が受信された
ときにパターン認識信号ＡＡＡがロウレベルからハイレ
ベルに変化される。交番パターンが本来のプリアンブル
パターンか疑似プリアンブルパターンかは、上記パター
ン認識信号ＡＡＡと次に説明するレベル検出回路２１Ｂ
からの出力信号とから論理積回路２１Ｃで判定される。
上記遅延回路２１Ａ１は、例えばシンボルの伝送レート
が１Ｍｂｐｓでシステムの基準クロックＣＬＫが１３Ｍ
Ｈｚの場合には、復調された受信データＲＸＤを１３ク
ロックサイクル遅延させて出力する回路として構成され
る。

【００２２】図５には、上記プリアンブルパターン検出
回路２１を構成する上記レベル検出回路２１Ｂのより詳
細な構成を示す。この実施例のレベル検出回路２１Ｂ
は、受信データＲＸＤのレベル幅を縮小するレベル縮小
回路２１Ｂ１と、変調レベルの中点を算出するレベル平
均化回路２１Ｂ２と、レベル縮小回路２１Ｂ１で縮小さ
れたデータとレベル平均化回路２１Ｂ２の出力との交点
を求めその交点間隔を算出し設定範囲内の交点間隔の連
続性を検出して連続検出中を示す信号ＣＣＣおよび連続
回数が所定数以上であることを示す信号ＢＢＢを出力す
る交点間隔検出回路２１Ｂ３とから構成されている。

【００２３】上記レベル縮小回路２１Ｂ１は、図６に示
すような復調データＲＸＤを全体的にほぼ比例縮小（約
７／１０）して図７に示すような縮小データＲＸＤ２を
生成する。これにより、“０”“１”交番パターンと
“０”（または“１”）の連続パターンとの変調レベル
差が縮小され、プリアンブルパターンと疑似プリアンブ
ルパターンとの区別が容易となる。

【００２４】図８には、上記レベル検出回路２１Ｂを構
成するレベル縮小回路２１Ｂ１のより詳細な構成を示
す。この実施例のレベル縮小回路２１Ｂ１には、ＦＩＲ
（Finite Impulse Response）型フィルタが用いられて
いる。すなわち、入力データ（復調データＲＸＤ）を順
次取り込むフリップフロップＦＦ０〜ＦＦ１９からなる
シフトレジスタと、取り込まれたデータとフィルタ係数
Tapc0~Tapc19とを掛け算する乗算器ＭＬＴ０〜ＭＬＴ１
９と、これらの乗算結果を順次加算する加算器ＡＤＤと
から構成されている。特に制限されるものでないが、こ
の実施例のレベル縮小回路２１Ｂ１は、タップ数を２０
としたが、タップ数はこれに限定されるものでなく、必
要な縮小率に応じて任意の数を選択することができる。
また、タップ係数の設定も任意であり、所定のレベルの
近傍の縮小率が大きくなるようなタップ係数を設定する
ようにしてもよい。なお、この実施例のレベル縮小回路
２１Ｂ１は、１３ＭＨｚのような基準クロックＣＬＫに
よって、フリップフロップＦＦ０〜ＦＦ１９がシフト動
作することによって、１／１３μｓ毎に上記計算結果が
変化するようにされる。

【００２５】図９には、図５のレベル検出回路２１Ｂを
構成するレベル平均化回路２１Ｂ２のより詳細な構成例
を示す。この実施例のレベル平均化回路２１Ｂ２は、図
１０に符号ＡＶＭで示されているような平均化レベルを
検出する回路である。具体的には、レベル縮小回路２１
Ｂ１の出力データＲＸＤ２の増加方向のレベル平均値Ａ
ＶＨと、ＲＸＤ２の減少方向のレベル平均値ＡＶＬとか
ら、それらの平均値ＡＶＭを求める。特に制限されるも
のでないが、この実施例のレベル平均化回路２１Ｂ２
は、レベル縮小回路２１Ｂ１の出力データＲＸＤ２の増
加方向については、レベルが大きくなる方向に対して高
いゲインで平均化し、逆方向には低いゲインで平均化し
てレベル平均値ＡＶＨを得る。これによって、出力デー
タＲＸＤ２の増加方向のレベル平均値は、図１０の波形
ＡＶＨのように、出力データＲＸＤ２の波形の増加方向
には速やかに追従し減少方向には追従が遅れた波形とな
る。

【００２６】一方、レベル縮小回路２１Ｂ１の出力デー
タＲＸＤ２の減少方向については、レベルが小さくなる
方向に対して高いゲインで平均化し、逆方向には低いゲ
インで平均化してレベル平均値ＡＶＬを得るようにして
いる。これによって、ＲＸＤ２の減少方向のレベル平均
値は、図１０の波形ＡＶＬのように、出力データＲＸＤ
２の波形の減少方向には速やかに追従し増加方向には追
従が遅れた波形となる。そして、これらの波形ＡＶＨと
ＡＶＬとの平均をとることで、平均レベルの波形ＡＶＭ
が得られる。

【００２７】図９のレベル平均化回路２１Ｂ２は、レベ
ル縮小回路２１Ｂ１の出力データＲＸＤ２の増加方向の
レベル平均値ＡＶＨを保持するレジスタＲＥＧ１と、レ
ベル縮小回路２１Ｂ１の出力データＲＸＤ２の減少方向
のレベル平均値ＡＶＬを保持するレジスタＲＥＧ２と、
これらのレジスタＲＥＧ１，ＲＥＧ２に保持されている
それぞれの平均値とレベル縮小回路２１Ｂ１からのデー
タＲＸＤ２とを比較するコンパレータＣＭＰ１，ＣＭＰ
２とを備えている。レベル縮小回路２１Ｂ１からのデー
タＲＸＤ２は、コンパレータＣＭＰ１でレジスタＲＥＧ
１に保持されているそれまでの平均値ＡＶＨと大小関係
が判定され、ＲＸＤ２が大きいときはコンパレータＣＭ
Ｐ１の出力で制御されるセレクタＳＥＬ１によってＲＸ
Ｄ２が上記レジスタＲＥＧ１に取り込まれて保持され
る。

【００２８】一方、コンパレータＣＭＰ２では、現在の
入力データＲＸＤ２とレジスタＲＥＧ２に保持されてい
るそれまでの減少方向のレベル平均値ＡＶＬとの大小関
係が判定され、ＲＸＤ２が小さいときはコンパレータＣ
ＭＰ２の出力で制御されるセレクタＳＥＬ２によってＲ
ＸＤ２が上記レジスタＲＥＧ２に取り込まれて保持され
る。

【００２９】増加方向のレベル平均値の計算のため、乗
算器ＭＬＴ２１，ＭＬＴ２２と加算器ＡＤＤ１が設けら
れている。また、減少方向のレベル平均値の計算のた
め、乗算器ＭＬＴ２３と加算器ＡＤＤ２が設けられてい
る。このうち、乗算器ＭＬＴ２１は、増加方向と減少方
向のレベル平均値の計算で共用される。増加方向のレベ
ル平均値は、次式（ＲＸＤ２×Ｇｓｔ）＋ＡＶＨ−（ＡＶＨ×Ｇｓｔ）で与えられる。ここで、ＡＶＨはレジスタＲＥＧ１に保
持されている平均値、ＧｓｔはセレクタＳＥＬ３を介し
て供給されるゲイン設定値である。また、減少方向のレ
ベル平均値は、次式（ＲＸＤ２×Ｇｓｔ）＋ＡＶＬ−（ＡＶＬ×Ｇｓｔ）で与えられる。ここで、ＡＶＬはレジスタＲＥＧ２に保
持されている平均値である。

【００３０】上記コンパレータＣＭＰ１が、レジスタＲ
ＥＧ１に保持されている平均値ＡＶＨよりもＲＸＤ２の
方が小さいと判定したときは、セレクタＳＥＬ１によっ
て加算器ＡＤＤ１の加算結果がレジスタＲＥＧ１に取り
込まれて保持される。一方、上記コンパレータＣＭＰ２
が、レジスタＲＥＧ２に保持されている平均値ＡＶＬよ
りもＲＸＤ２の方が大きいと判定したときは、セレクタ
ＳＥＬ２によって加算器ＡＤＤ２の加算結果がレジスタ
ＲＥＧ１に取り込まれて保持される。そして、上記レジ
スタＲＥＧ１とＲＥＧ２に保持されている増加方向のレ
ベル平均値ＡＶＨと減少方向のレベル平均値ＡＶＬとが
加算器ＡＤＤ３で加算され、その加算値を除算器ＤＶＤ
１で１／２にした値（ＡＶＨ＋ＡＶＬ）／２が平均レベ
ルＡＶＭとして出力される。なお、上記セレクタＳＥＬ
３は、プリアンブルパターン検出前はゲインＧｓｔとし
て例えば１／６４のような比較的高いゲインを選択し、
プリアンブルパターン検出後はゲインＧｓｔとして例え
ば１／２５６のような比較的低いゲインを選択すること
で、平均化の感度を切り替えるように制御される。

【００３１】また、この実施例のレベル平均化回路２１
Ｂ２は、スタティック型の回路で構成されており、レジ
スタＲＥＧ１とＲＥＧ２が１３ＭＨｚのような基準クロ
ックＣＬＫによりセレクタＳＥＬ１とＳＥＬ２の出力を
それぞれ取り込むように動作することによって、１／１
３μｓ毎に上記平均化の計算結果ＡＶＭが変化するよう
にされる。

【００３２】図１１には、図５のレベル検出回路２１Ｂ
を構成する交点間隔検出回路２１Ｂ３のより詳細な構成
例を示す。この実施例の交点間隔検出回路２１Ｂ３は、
図１２に示すようなレベル縮小回路２１Ｂ１で縮小され
た受信データＲＸＤ２と上記レベル平均化回路２１Ｂ２
で算出された平均レベルＡＶＭとの各交点Ｓ１，Ｓ２，
……の間隔Ｔ１，Ｔ２，……を検出して、各間隔が連続
して許容範囲内に入っているか判定し、所定個数以上連
続したことを示す信号ＢＢＢと連続検出中を示す信号Ｃ
ＣＣとを出力するものである。そのため、交点間隔検出
回路２１Ｂ３は、上記受信データＲＸＤ２と平均レベル
ＡＶＭの大小を比較するコンパレータＣＭＰ１１と、該
コンパレータＣＭＰ１１の判定結果を保持するフリップ
フロップＦＦ２１と、コンパレータＣＭＰ１１の現在の
判定結果とフリップフロップＦＦ２１に保持されている
一つの前の判定結果との排他的論理和をとる論理回路Ｅ
ＯＲ１と、該論理回路ＥＯＲ１の出力信号によって切替
えが行なわれるセレクタＳＥＬ１１，ＳＥＬ１２などを
有する。

【００３３】上記コンパレータＣＭＰ１１は、受信デー
タＲＸＤ２の方が平均レベルＡＶＭよりも大きいときに
ハイレベルの信号を出力するものとすると、現在の判定
結果と一つの前の判定結果との排他的論理和をとる論理
回路ＥＯＲ１の出力がロウレベルからハイレベルに変化
したということは、現在の判定結果と一つの前の判定結
果が異なるつまり図１２において受信データＲＸＤ２を
示す線と平均レベルＡＶＭを示す線とが交差したことを
意味する。

【００３４】上記セレクタＳＥＬ１１の一方の入力端子
には“０”が入力され、他方の端子にはインクリメンタ
ＩＮＣ１の出力が入力されるとともに、セレクタＳＥＬ
１１の出力端子にはレジスタＲＥＧ１１が接続され、こ
のレジスタＲＥＧ１１の保持値は上記インクリメンタＩ
ＮＣ１に供給されてループをなし、カウンタＣＯＵＮＴ
１を構成している。セレクタＳＥＬ１１は、論理回路Ｅ
ＯＲ１の出力がロウレベルの期間はインクリメンタＩＮ
Ｃ１の出力を選択し、論理回路ＥＯＲ１の出力がハイレ
ベルのときは“０”を選択する。そのため、論理回路Ｅ
ＯＲ１が受信データＲＸＤ２と平均レベルＡＶＭの交点
Ｓｉ（ｉ＝１，２，……）を検出してその出力がロウレ
ベルからハイレベルに変化すると、セレクタＳＥＬ１１
によってレジスタＲＥＧ１１に“０”が供給されてその
保持値は“０”にされる。そして、論理回路ＥＯＲ１の
出力がロウレベルに変化すると、セレクタＳＥＬ１１は
レジスタＲＥＧ１１にインクリメンタＩＮＣ１の出力を
供給する状態となる。そして、レジスタＲＥＧ１１はク
ロックＣＬＫによって入力を取り込むように構成されて
いるため、クロックＣＬＫが入るたびにレジスタＲＥＧ
１１の保持値をインクリメンタＩＮＣ１で「１」だけ加
算した値がレジスタＲＥＧ１１に取り込まれ、レジスタ
ＲＥＧ１１はカウンタとして動作する。

【００３５】レジスタＲＥＧ１１の後段には、レジスタ
ＲＥＧ１１の保持値と許容範囲の最大値ＭＡＸとを比較
するコンパレータＣＭＰ１２と、レジスタＲＥＧ１１の
保持値と許容範囲の最小値ＭＩＮとを比較するコンパレ
ータＣＭＰ１３とが設けられている。このうちコンパレ
ータＣＭＰ１２はレジスタＲＥＧ１１の保持値が最大値
ＭＡＸよりも小さいときにハイレベルを出力し、コンパ
レータＣＭＰ１３はレジスタＲＥＧ１１の保持値が最小
値ＭＩＮよりも大きいときにハイレベルを出力する。コ
ンパレータＣＭＰ１２とＣＭＰ１３の後段にはそれらの
出力の論理積をとる論理積回路ＡＮＤ１が設けられてお
り、レジスタＲＥＧ１１の保持値である交点間隔Ｔｉが
許容範囲に入っているときに論理回路ＡＮＤ１の出力は
ハイレベルとなる。

【００３６】この論理回路ＡＮＤ１の出力は、セレクタ
ＳＥＬ１２の前段に設けられているセレクタＳＥＬ１３
の制御信号となる。このセレクタＳＥＬ１３の一方の入
力端子には“０”が入力され、他方の端子にはインクリ
メンタＩＮＣ２の出力が入力されるとともに、後段のセ
レクタＳＥＬ１２の出力端子にはレジスタＲＥＧ１２が
接続され、このレジスタＲＥＧ１２の保持値は上記イン
クリメンタＩＮＣ２に供給されてループをなし、カウン
タＣＯＵＮＴ２を構成している。セレクタＳＥＬ１３
は、論理回路ＡＮＤ１の出力がロウレベルの期間は
“０”を選択し、ハイレベルのときはインクリメンタＩ
ＮＣ２の出力を選択する。

【００３７】また、セレクタＳＥＬ１２は、論理回路Ｅ
ＯＲ１が受信データＲＸＤ２と平均レベルＡＶＭの交点
Ｓｉを検出していない期間中はその出力のロウレベルに
よってレジスタＲＥＧ１２の保持値をレジスタＲＥＧ１
２の入力に戻すように動作し、論理回路ＥＯＲ１が交点
Ｓｉを検出してその出力がハイレベルになるとセレクタ
ＳＥＬ１３の出力を選択する。そのため、セレクタＳＥ
Ｌ１３は、交点間隔Ｔｉが許容範囲から外れて論理回路
ＡＮＤ１の出力がロウレベルになっているとセレクタＳ
ＥＬ１２に“０”を供給し、論理回路ＥＯＲ１が交点Ｓ
ｉを検出してその出力がハイレベルになった時点でセレ
クタＳＥＬ１２が切り替わり、レジスタＲＥＧ１２にそ
の“０”が供給されてレジスタＲＥＧ１２の保持値は
“０”にリセットされる。

【００３８】一方、交点間隔Ｔｉが許容範囲に入ってい
ると論理回路ＡＮＤ１の出力がハイレベルになり、セレ
クタＳＥＬ１２（レジスタＲＥＧ１２）にインクリメン
タＩＮＣ２の出力を供給する状態となる。そして、論理
回路ＥＯＲ１が交点Ｓｉを検出してその出力がハイレベ
ルになった時点でセレクタＳＥＬ１２が切り替わり、レ
ジスタＲＥＧ１２にインクリメンタＩＮＣ２の出力が供
給されている。そのため、交点間隔Ｔｉが許容範囲に入
っている状態が連続していると、論理回路ＥＯＲ１が交
点Ｓｉを検出するたびにレジスタＲＥＧ１２の保持値を
インクリメンタＩＮＣ２で「１」だけ加算した値がレジ
スタＲＥＧ１２に取り込まれる。これによって、レジス
タＲＥＧ１２は、連続して交点間隔Ｔｉが許容範囲に入
っている回数を計数するカウンタとして動作する。

【００３９】レジスタＲＥＧ１２の後段には、レジスタ
ＲＥＧ１２の各ビットの論理和をとる論理回路ＯＲ１１
と、レジスタＲＥＧ１２の保持値と設定値“ｎ”とを比
較するコンパレータＣＭＰ１４とが設けられている。交
点間隔Ｔｉが許容範囲に入っている回数が連続するとレ
ジスタＲＥＧ１２のいずれかのビットは“１”になって
いるので、論理回路ＯＲ１１の出力は、交点間隔Ｔｉが
許容範囲に入っているものが連続していることを表わす
連続検出信号ＣＣＣとなる。一方、この実施例では、レ
ジスタＲＥＧ１２の保持値と設定値“ｎ”とを比較する
コンパレータＣＭＰ１４の比較設定値“ｎ”は「２」と
されており、これによりコンパレータＣＭＰ１４は交点
間隔Ｔｉが許容範囲に入っている回数が２回以上連続す
ると、その出力ＢＢＢがハイレベルに変化される。

【００４０】ここで、許容範囲内の交点間隔が連続して
いる受信データには、プリアンブルパターンや疑似プリ
アンブルパターンが含まれる。コンパレータＣＭＰ１４
の比較設定値“ｎ”を「２」としたのは、ブルートゥー
スの規格における正規のプリアンブルパターンが入力さ
れたときの許容範囲内の交点間隔が連続数は「４」であ
るためである。従って、ブルートゥース規格では、設定
値“ｎ”は「２」「３」「４」のいずれかとされる。設
定値が「１」では通常のデータもプリアンブルパターン
の一部として検出してしまうおそれがある。設定値を
「３」または「４」でなく「２」とすることにより、プ
リアンブルパターンか否かを早い段階で判定することが
できる。

【００４１】図１３は、図２のオフセットキャンセル回
路１２０を構成する交点平均化回路２２の構成例を示
す。この実施例の交点平均化回路２２は、許容範囲内の
交点間隔が連続している期間における受信データＲＸＤ
とそれを１シンボル期間遅延させたデータとの交点の検
出レベルが大きく変化するのを抑制するための回路であ
る。そのため、この実施例の交点平均化回路２２は、復
調回路１１８で復調された受信データＲＸＤを１シンボ
ル期間すなわち基準クロックＣＬＫの１３サイクル分だ
け遅延させる遅延回路ＤＬＹと、該遅延回路ＤＬＹで遅
延された１シンボル前のデータＲＸＤ１と現在の受信デ
ータＲＸＤとを比較するコンパレータＣＭＰ２１と、該
コンパレータＣＭＰ２１の判定結果を保持するフリップ
フロップＦＦ２２と、コンパレータＣＭＰ２１の現在の
判定結果とフリップフロップＦＦ２２に保持されている
一つの前の判定結果との排他的論理和をとる論理回路Ｅ
ＯＲ２と、該論理回路ＥＯＲ２の出力信号によって切替
えが行なわれるセレクタＳＥＬ２２などを有する。

【００４２】上記コンパレータＣＭＰ２１は現在の受信
データＲＸＤの方が１シンボル前のデータＲＸＤ１より
も大きいときにハイレベルの信号を出力するものとする
と、現在の判定結果と一つの前の判定結果との排他的論
理和をとる論理回路ＥＯＲ２の出力がロウレベルからハ
イレベルに変化したということは現在の判定結果と一つ
の前の判定結果が異なるつまり図４において受信データ
ＲＸＤを示す線と１シンボル前のデータＲＸＤ１を示す
線とが交差したことを意味する。

【００４３】上記セレクタＳＥＬ２２の一方の入力端子
には前段のセレクタＳＥＬ２１の出力が入力され、他方
の端子には後段のレジスタＲＥＧ２１の保持値が帰還入
力されるとともに、前段のセレクタＳＥＬ２１の一方の
入力端子には受信データＲＸＤが入力され、他方の入力
端子には受信データＲＸＤとレジスタＲＥＧ２１の保持
値とを加算器ＡＤＤ２で加算した値を除算器ＤＶＤ２で
１／２にした値が入力されている。そして、上記セレク
タＳＥＬ２１は、図１１の交点間隔検出回路２１Ｂ３か
らの許容範囲内の交点間隔が連続していることを示す連
続検出信号ＣＣＣがロウレベル（すなわち交点間隔非連
続）であるときは受信データＲＸＤを選択し、連続検出
信号ＣＣＣがハイレベルすなわち交点間隔が連続してい
るときは除算器ＤＶＤ２の出力を選択する。そのため、
論理回路ＥＯＲ２がＲＸＤとＲＸＤ１の交点Ｓを検出し
た時点で許容範囲内の交点間隔が連続していない場合
（“０”“１”交番パターン以外のデータが入力されて
いる場合）には、セレクタＳＥＬ２１，ＳＥＬ２２を介
して受信データＲＸＤがレジスタＲＥＧ２１に初期値と
して設定される。一方、論理回路ＥＯＲ２が交点Ｓを検
出した時点で許容範囲内の交点間隔が連続している場合
には、入力されている現在の受信データＲＸＤとレジス
タＲＥＧ２１に保持されている値とを加算して「２」で
割った値すなわち平均値が、セレクタＳＥＬ２１，ＳＥ
Ｌ２２を介してレジスタＲＥＧ２１に保持される。さら
に、論理回路ＥＯＲ２がＲＸＤとＲＸＤ１の交点Ｓを検
出していない場合には、セレクタＳＥＬ２２はレジスタ
ＲＥＧ２１の出力を選択するため、レジスタＲＥＧ２１
は前回算出した平均値をそのまま保持し続けるようにさ
れる。

【００４４】従って、連続検出信号ＣＣＣがハイレベル
の期間は、交点検出毎に交点平均値が出力され、ロウレ
ベルの期間は交点検出毎にその交点値が出力される。こ
の実施例の交点平均化回路２２は、上記論理回路ＥＯＲ
２の出力を交点検出信号ＥＥＥとして、またレジスタＲ
ＥＧ２１に保持されている値を交点平均値ＦＦＦとして
次段の判定レベル演算回路２３へ出力する。なお、フリ
ップフロップＦＦ２２は基準クロックＣＬＫによってラ
ッチ動作するため、交点検出信号ＥＥＥは、受信データ
ＲＸＤと１シンボル前のデータＲＸＤ１との交点を検出
した１クロック周期の間だけハイレベルとなる。

【００４５】図１４は、図２のオフセットキャンセル回
路１２０を構成する判定レベル演算回路２３の構成例を
示す。この実施例の判定レベル演算回路２３は、当該回
路から出力される判定レベルＤＴＬをフィードバックし
た値と入力受信データＲＸＤとを比較するコンパレータ
ＣＭＰ３１、“０”変調側平均レベルＡＶ０を保持する
レジスタＲＥＧ３１、“１” 変調側平均レベルＡＶ１
を保持するレジスタＲＥＧ３２、上記コンパレータＣＭ
Ｐ３１の出力に応じてレジスタＲＥＧ３１の保持値また
はレジスタＲＥＧ３２の保持値を選択して次段の平均化
回路ＡＶＥに供給するセレクタＳＥＬ３１、同じく上記
コンパレータＣＭＰ３１の出力に応じて平均化回路ＡＶ
ＥまたはレジスタＲＥＧ３１の保持値を選択するセレク
タＳＥＬ３２、平均化回路ＡＶＥの出力またはレジスタ
ＲＥＧ３２の保持値を選択するセレクタＳＥＬ３３など
を有する。平均化回路ＡＶＥは、現在の入力受信データ
ＲＸＤと“０”変調側平均レベルＡＶ０との平均値、ま
たはＲＸＤと“１”変調側平均レベルＡＶ１との平均値
を計算する回路であり、加算器と除算器とで構成するこ
とができる。

【００４６】この実施例の判定レベル演算回路２３は、
図１３の交点平均化回路２２から供給される交点平均値
ＦＦＦにそれぞれ“０”変調側オフセット＋Ｃstと
“１”変調側オフセット−Ｃstを与えるオフセット付与
回路ＯＳＡ１，ＯＳＡ２や、該オフセット付与回路ＯＳ
Ａ１，ＯＳＡ２の出力または上記セレクタＳＥＬ３２，
ＳＥＬ３３で選択された値を選択して上記レジスタＲＥ
Ｇ３１，ＲＥＧ３２に供給するセレクタＳＥＬ３４，Ｓ
ＥＬ３５、レジスタＲＥＧ３１の保持値とレジスタＲＥ
Ｇ３２の保持値を加算する加算器ＡＤＤ３１、加算結果
を１／２にする除算器ＤＶＤ３１も備える。オフセット
付与回路ＯＳＡ１，ＯＳＡ２は、レジスタＲＥＧ３１，
ＲＥＧ３２に最初の平均値を与えるのに使用される。

【００４７】上記のように、交点平均化回路２２で算出
された交点平均値ＦＦＦと入力受信データＲＸＤとの平
均値の計算を行なうようにしているのは、プリアンブル
パターンに基づいて判定レベルを決定した後でも送信側
の搬送波の周波数が次第にずれることがあるので、デー
タを受信している間においても変調レベルの変動に応じ
て判定レベルを修正するためである。また、オフセット
付与回路ＯＳＡ１，ＯＳＡ２でオフセットを与えた値を
最初にレジスタＲＥＧ３１，ＲＥＧ３２に設定するとと
もに、“０”変調側平均レベルＡＶ０と“１”変調側平
均レベルＡＶ１とに分けて入力受信データＲＸＤとの平
均値の計算を行なうようにしているのは、受信データＲ
ＸＤの変調レベルの平均値の収束を早くするためであ
る。

【００４８】なお、変調レベルのプラス側とマイナス側
の２系統でそれぞれ平均レベルを検出してさらにその平
均をとるようにした上記方式は、本発明にとって必須の
構成ではなく、一系統のみとすることもできる。その場
合、レジスタＲＥＧ３１（もしくはＲＥＧ３２）に最初
に設定する平均値（ＦＦＦ）にはオフセットＣstを与え
る必要はない。つまり、一系統とした場合には、オフセ
ット付与回路ＯＳＡ１，ＯＳＡ２は不用とされる。さら
に、図１４の判定レベル演算回路２３には、ＡＧＣ回路
１１５におけるゲインが収束する前に、交点平均化回路
２２による受信データＲＸＤとそれを１シンボル期間遅
延させたデータとの交点検出毎に交点平均化回路２２か
らの交点平均値ＦＦＦをレジスタＲＥＧ３１，ＲＥＧ３
２に取り込ませるために、論理積回路ＡＮＤ３１と論理
和回路ＯＲ３１とフリップフロップＦＦ３１と論理積回
路ＡＮＤ３２および論理和回路ＯＲ３２が設けられてい
る。

【００４９】これらのうち、論理積回路ＡＮＤ３１は、
プリアンブルパターン検出回路２１から供給されるプリ
アンブルパターン検出信号ＤＤＤと誤差検出回路１２１
から供給されるゲイン収束信号ＧＣＤとを入力とする。
また、論理和回路ＯＲ３１は論理積回路ＡＮＤ３１の出
力とフリップフロップＦＦ３１の出力を入力とする。さ
らに、論理積回路ＡＮＤ３２はフリップフロップＦＦ３
１の反転出力／Ｑと交点平均化回路２２からの交点検出
信号ＥＥＥを入力とする。そして、論理和回路ＯＲ３２
は論理積回路ＡＮＤ３２の出力とプリアンブルパターン
検出信号ＤＤＤとを入力とする。

【００５０】これによって、例えば図１５の期間Ｔａの
ようなプリアンブルパターン入力前であってゲイン収束
もしていない受信開始直後の状態においては、ゲイン収
束信号ＧＣＤがハイレベルにされることはないので、フ
リップフロップＦＦ３１はロウレベルを保持しその反転
出力／Ｑがハイレベルにされることで、論理積回路ＡＮ
Ｄ３２が開かれた状態とされる。そのため、交点平均化
回路２２から交点検出信号ＥＥＥが入力されるたびに、
論理和回路ＯＲ３２を介してセレクタＳＥＬ３４，ＳＥ
Ｌ３５をオフセット付与回路ＯＳＡ１，ＯＳＡ２側に切
り替える。その結果、交点検出毎に交点平均化回路２２
からの交点平均値ＦＦＦにオフセット＋Ｃst，−Ｃstを
付与した値がレジスタＲＥＧ３１，ＲＥＧ３２に取り込
まれ、さらにその後この値と入力受信データＲＸＤとの
平均をとった値がレジスタＲＥＧ３１，ＲＥＧ３２に取
り込まれ、それに基づいて判定レベルＤＴＬが形成され
る。

【００５１】次に、ＡＧＣ回路１１５におけるゲイン収
束が行なわれる図１５の期間Ｔｂにおいては、途中でゲ
イン収束信号ＧＣＤがハイレベルにアサートされる。た
だし、これによって図１４の判定レベル演算回路２３の
動作は変化しない。続いて、プリアンブルパターンが入
力される図１５の期間Ｔｃにおいては、途中でプリアン
ブルパターン検出信号ＤＤＤがハイレベルにアサートさ
れる。すると、論理積回路ＡＮＤ３１の出力がハイレベ
ルに変化し、フリップフロップＦＦ３１の状態が反転し
て反転出力／Ｑはロウレベルに変化し、論理積回路ＡＮ
Ｄ３２はその出力がロウレベルに固定され、交点平均化
回路２２からの交点検出信号ＥＥＥを遮断した状態にな
る。

【００５２】一方、プリアンブルパターン検出信号ＤＤ
Ｄがハイレベルにアサートされることにより、論理和回
路ＯＲ３２を介してセレクタＳＥＬ３４，ＳＥＬ３５は
オフセット付与回路ＯＳＡ１，ＯＳＡ２側に切り替えら
れる。これによって、プリアンブルパターン検出信号Ｄ
ＤＤがハイレベルの間、交点平均化回路２２から供給さ
れる交点平均値ＦＦＦにオフセット＋Ｃst，−Ｃstを付
与した値がレジスタＲＥＧ３１，ＲＥＧ３２に供給され
る。そして、プリアンブルパターン検出信号ＤＤＤがロ
ウレベルにネゲートされた後は、セレクタＳＥＬ３４，
ＳＥＬ３５がセレクタＳＥＬ３３，ＳＥＬ３４側に切り
替えられる。その結果、本来のデータが入力される図１
５の期間Ｔｄにおいては、レジスタＲＥＧ３１またはＲ
ＥＧ３２の値と入力受信データＲＸＤとの平均をとった
値がレジスタＲＥＧ３１またはＲＥＧ３２に取り込ま
れ、それに基づいて判定レベルＤＴＬが形成される。

【００５３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例においては、送信系回路と受信系回路とが１つ
の半導体チップ上に形成されたものについて説明した
が、受信系回路と送信系回路とがそれぞれ別個の半導体
チップ上に形成された半導体集積回路にも本発明を適用
することができる。

【００５４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるブルー
トゥース規格の無線通信システムに使用される通信用半
導体集積回路に適用した場合について説明したが、本発
明はそれに限定されるものでなく、データの先頭に
“０”“１”交番パターンを設けて通信を行なうＦＭ変
調方式の無線通信システムに用いられる半導体集積回路
の受信系回路一般に利用することができる。

【００５５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、ＦＭ変調方式の無線通信シ
ステムに使用する復調用半導体集積回路において、周波
数のオフセットをキャンセルする回路をデジタル回路で
構成することができるようになり、これによって精度の
高い受信データの判定を行なえるとともに、受信データ
に含まれる疑似パターンによる誤った周波数のオフセッ
トキャンセルを防止し、これによって精度の高い受信デ
ータの判定を行なえるようになる。

【図面の簡単な説明】

【図１】本発明に係る復調用半導体集積回路を利用して
好適な無線通信システムの構成例を示すブロック図であ
る。

【図２】受信系回路を構成するオフセットキャンセル回
路の一実施例を示す回路図である。

【図３】プリアンブルパターン検出回路を構成する上記
パターン認識回路のより詳細な構成例を示すブロック図
である。

【図４】復調データとそれを１シンボル期間遅延させた
データとの関係を示す波形図である。

【図５】プリアンブルパターン検出回路を構成するレベ
ル検出回路のより詳細な構成例を示すグラフである。

【図６】復調データの一例を示す波形図である。

【図７】図６の復調データを縮小処理した波形を示す波
形図である。

【図８】レベル検出回路を構成するレベル縮小回路のよ
り詳細な構成例を示すブロック図である。

【図９】レベル検出回路を構成するレベル平均化回路の
より詳細な構成例を示すブロック図である。

【図１０】レベル平均化回路の出力の波形を示す波形図
である。

【図１１】レベル検出回路を構成する交点間隔検出回路
のより詳細な構成例を示すブロック図である。

【図１２】交点間隔回路による交点間隔の検出の仕方を
示す波形図である。

【図１３】オフセットキャンセル回路を構成する交点平
均化回路のより詳細な構成例を示すブロック図である。

【図１４】オフセットキャンセル回路を構成する判定レ
ベル演算回路のより詳細な構成例を示すブロック図であ
る。

【図１５】実施例のオフセットキャンセル回路による判
定レベルの生成の仕方を示す波形図である。

【符号の説明】

ＡＴ送受信用アンテナＳＷ送受信切替え用のスイッチ１１０受信系回路１１１低雑音増幅回路（ＬＮＡ）１１３ミクサ（ＭＩＸ）１１４バンドパスフィルタ１１５プログラマブル・ゲイン・アンプ（ＡＧＣ）１１６ＡＤ変換回路１１７デジタルフィルタ１１８復調回路１１９ “０”“１”判定回路１２０オフセットキャンセル回路１２１誤差検出回路１２２ＤＡ変換回路１３０送信系回路２１プリアンブルパターン検出回路２２交点平均化回路２３判定レベル演算回路２１Ａパターン認識回路２１Ｂレベル検出回路２１Ｃ論理積回路２１Ｂ１レベル縮小回路２１Ｂ２レベル平均化回路２１Ｂ３交点間隔検出回路３００ベースバンド部１３１ガウスフィルタ１３２ＤＡ変換回路１３３ローパスフィルタ１３４周波数変換回路（ＶＣＯ）１３５パワーアンプ１３６カウンタ１３７位相比較回路

フロントページの続き (72)発明者志田雅昭東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者河合和彦東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内Ｆターム(参考） 5K004 AA04 EA10 EC00 EG11 5K022 EE04 EE31

Claims

【特許請求の範囲】

【請求項１】アナログ受信信号をデジタル信号に変換
するＡＤ変換回路と、変換されたデータを復調する復調
回路と、デジタル回路で構成され前記復調回路により復
調されたデータから所定のパターンを認識して周波数オ
フセットを検出してデータの判定レベルを生成するオフ
セットキャンセル回路と、該オフセットキャンセル回路
により生成された判定レベルに基づいて上記復調回路に
より復調されたデータの判定を行なうデータ判定回路と
を備え、データの先頭に所定のパターンを付加して送信
するように規定された通信方式に従った通信システムに
使用される通信用半導体集積回路。
【請求項２】上記オフセットキャンセル回路は、上記
所定のパターンを検出する第１回路と、受信したデータ
の中心レベルを検出する第２回路と、上記第１回路の検
出信号と上記第２回路で検出された中心レベルとから復
調されたデータの判定を行なうデータ判定回路で用いら
れる判定レベルを生成する第３回路を有することを特徴
とする請求項１に記載の通信用半導体集積回路。
【請求項３】上記第２回路は、上記復調回路により復
調されたデータと該データを１シンボル期間遅延させた
データとの交点のレベルを検出し、検出した交点レベル
の平均値を上記中心レベルとして出力するように構成さ
れていることを特徴とする請求項２に記載の通信用半導
体集積回路。
【請求項４】上記第１回路は、受信したデータに含ま
れる上記所定のパターンを認識するパターン認識回路
と、受信したデータの平均レベルを検出するレベル検出
回路とを有し、上記パターン認識回路の認識結果と上記
レベル検出回路の検出結果とから所定パターン検出信号
を生成することを特徴とする請求項２に記載の通信用半
導体集積回路。
【請求項５】上記レベル検出回路は、受信したデータ
のレベルを所定の比率で縮小するレベル縮小回路を備
え、該レベル縮小回路で縮小されたデータから受信デー
タの平均レベルを検出することを特徴とする請求項４に
記載の通信用半導体集積回路。
【請求項６】上記所定のパターンが交番パターンであ
り、上記レベル検出回路は、受信したデータの平均レベ
ルを検出するレベル平均化回路と、検出された平均レベ
ルと受信データとの交点の間隔を検出する交点間隔検出
回路とを備え、許容範囲内の交点間隔が所定数連続した
ときに上記所定パターン検出信号を出力するように構成
されていることを特徴とする請求項４に記載の通信用半
導体集積回路。
【請求項７】上記レベル平均化回路は、受信したデータの増加方向については、レベルが大きく
なる方向に対して高いゲインで平均化し、逆方向には低
いゲインで平均化して第１のレベル平均値を得、受信したデータの減少方向については、レベルが小さく
なる方向に対して高いゲインで平均化し、逆方向には低
いゲインで平均化して第２のレベル平均値を得、上記第１のレベル平均値と第２のレベル平均値との平均
をとって受信データの平均レベルとすることを特徴とす
る請求項６に記載の通信用半導体集積回路。
【請求項８】上記第３回路は、上記第２回路からの上
記中心レベルに所定値を加算した値を第１初期値とし、
上記中心レベルから所定値を減算した値を第２初期値と
し、受信したデータのレベル増加方向については上記第
１初期値と受信データとの平均をとり、また受信したデ
ータのレベル減少方向については上記第２初期値と受信
データとの平均をとり、これら２つの平均をさらに平均
したものを判定レベルとして出力するように構成されて
いることを特徴とする請求項２に記載の通信用半導体集
積回路。
【請求項９】受信したアナログ信号をデジタル信号に
変換するＡＤ変換回路と、変換されたデータを復調する
復調回路と、デジタル回路で構成され前記復調回路によ
り復調されたデータから所定のパターンを認識して周波
数オフセットを検出してデータの判定レベルを生成する
オフセットキャンセル回路と、該オフセットキャンセル
回路により生成された判定レベルに基づいて上記復調回
路により復調されたデータの判定を行なうデータ判定回
路と、搬送波を生成する発振回路と、デジタル送信デー
タをアナログ信号に変換するＤＡ変換回路と、変換され
たアナログ信号で上記搬送波を周波数変換して変調を行
なう変調回路とを備えた通信用半導体集積回路
【請求項１０】請求項１〜９に記載の通信用半導体集
積回路と、送受信用のアンテナと、該アンテナと上記通
信用半導体集積回路が有する復調回路を含む受信系回路
または変調回路を含む送信系回路との接続を切り替える
送受信切替え手段と、上記送信系回路に渡す送信データ
を生成するとともに上記受信系回路からから受け取った
受信データの処理を行なうベースバンド回路とを備えた
ことを特徴とする無線通信システム。