[go: up one dir, main page]

JP2003069181A - 電子機器装置及びその製造方法 - Google Patents

電子機器装置及びその製造方法

Info

Publication number
JP2003069181A
JP2003069181A JP2001257592A JP2001257592A JP2003069181A JP 2003069181 A JP2003069181 A JP 2003069181A JP 2001257592 A JP2001257592 A JP 2001257592A JP 2001257592 A JP2001257592 A JP 2001257592A JP 2003069181 A JP2003069181 A JP 2003069181A
Authority
JP
Japan
Prior art keywords
substrate
input
board
electronic device
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001257592A
Other languages
English (en)
Inventor
Masanori Iwaki
賢典 岩木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001257592A priority Critical patent/JP2003069181A/ja
Publication of JP2003069181A publication Critical patent/JP2003069181A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 電子部品を搭載した基板を複数積層して構成
する電子機器装置において、スルーホールなどの困難な
プロセスを用いず、小型化、軽量化、高密度化が可能で
歩留まりの良い積層型電子機器装置を得ることを目的と
する。 【解決手段】 各層間に再配線基板を配置し、再配線基
板が有する配線パターンによって、各層の入出力端子間
を接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品を搭載し
た基板を複数積層して構成される電子機器装置に関する
ものである。
【０００２】
【従来の技術】従来の技術について説明する。例えば、
特開２０００−６８４４３号公報には、ＬＳＩベアチッ
プを第一のインターポーザの面にフリップチップして搭
載を行いシングルモジュールを形成し、第一のインター
ポーザの両側部に設けられた外部端子によって第二のイ
ンターポーザの両面に接合し、第二のインターポーザは
当該第二のインターポーザの両側部に設けられた外部端
子によってマザーボードに搭載する積層型半導体装置の
積載構造が示されている。
【０００３】また、特開平８−２３６６９４号公報に
は、シングルモジュールを単数もしくは複数個積層した
構造の半導体パッケージであって、フリップチップして
半導体チップを搭載した複数のシングルモジュールを積
層する際、導体ピンまたはＣｕコアにはんだをコーティ
ングしたバンプによってシングルモジュールを支持しつ
つ、３次元的に接続を行う半導体パッケージが示されて
いる。
【０００４】以上のように構成された構造では、シング
ルモジュール間を接続する外部端子、またはスルーホー
ルは基板の辺縁部に設けられた構造であるため、Ｉ／Ｏ
数が多いロジック系のＬＳＩでは、ＬＳＩの入出力端子
数に対して基板の辺縁部に設けられた外部端子数が少な
い場合、ＬＳＩのチップ寸法よりも大きな面積を持った
基板を用いなければならず、小型化および軽量化ができ
なかった。
【０００５】また、外部端子がインターポーザの辺縁部
に集中しているため、積層数が多数におよぶ場合、隣接
していない離れたインターポーザ同士の間で入出力信号
の授受を行うなどの場合は、信号経路の選択が不自由で
あるため、遅延が生じるなどの問題点があった。
【０００６】また、積層した基板同士をスルーホールに
よって接続する場合には、スルーホールの加工や、スル
ーホールへの導体の充填もしくは鍍金加工などのプロセ
スが必要であり、工程数が多くなり、通常の表面実装設
備しかない場合は新規設備投資が必要で低コスト化が難
しかった。
【０００７】さらに、特開２０００−３０７０５５号公
報では、複数の半導体チップと、複数の半導体チップが
搭載されて屈曲して半導体チップを積み重ねて配置する
基板とを含み、基板は着脱可能な粘着剤によって半導体
チップが積み重ねられた屈曲状態が維持されている電子
機器が示されており、本従来例の効果として半導体チッ
プの交換が可能な点が上げられている。
【０００８】しかし、通常、半導体チップは異方性導伝
材料を使用して基板に接続されているため、異方性導伝
材料が硬化反応率が８０％以下でも、薬品で異方性導伝
材料を除去すると基板が溶けたり伸びたりしてチップの
交換は事実上不可能であった。また、はんだを使用して
基板に接続された場合でも、同様にはんだが除去しきれ
ずに残ってしまい、チップの交換は事実上不可能であっ
た。即ち、一つの基板を屈曲して用いるため部品を全て
搭載してからでないと検査を行うことができないが、一
度半導体チップを基板上に搭載してしまうと、基板を屈
曲前後であろうと、上記の通り半導体チップの交換は行
うことができない。そのため、複数の半導体の内の一つ
が不良だった場合でも全てを不良扱いするために歩留ま
りが悪く、低コスト化ができなかった。
【０００９】逆に、基板を分離して各基板ごとに機能ブ
ロックを構成し検査できるようにした場合には、歩留ま
りは向上するものの、スルーホールなどの困難なプロセ
スが必要となり、工程の複雑化の他、設備面からもコス
トを低くできないという問題があり、両立が難しかっ
た。
【００１０】
【発明が解決しようとする課題】本発明は、以上のよう
な問題点を解決するためになされたものであり、スルー
ホールなどの困難なプロセスを用いず、小型化、軽量
化、高密度化が可能な積層型電子機器装置を得ることを
目的とする。
【００１１】
【課題を解決するための手段】本発明に係わる電子機器
装置は、電子部品を搭載するとともに、入出力端子を設
けた基板を複数積載した電子機器装置であって、前記複
数の基板の間に配置され、配線パターンを有する再配線
基板を備え、この再配線基板の両側に位置する基板の入
出力端子を前記再配線基板の配線パターンを介して接続
したことものである。
【００１２】また、前記再配線基板は、前記再配線基板
に対向する前記基板面上の各入出力端子と対向する位置
に入出力端子を有するものである。
【００１３】また、前記再配線基板は、表面および内部
の少なくとも一つに配線パターンが形成されたＦＰＣフ
ィルムであるものである。
【００１４】また、電子部品を搭載するとともに、入出
力端子が設けられた屈曲可能な端部を有する基板を複数
積層した電子機器装置であって、前記基板が、当該基板
の屈曲可能な端部を屈曲し、当該端部の入出力端子によ
って他の基板と電気的に接続するものである。
【００１５】また、前記基板に搭載した回路的には不要
な電子部品からなるダミー部品によって各層間を支持す
るものである。
【００１６】また、前記基板上に塗布して、熱硬化させ
たエポキシ系樹脂によって各基板を支持するものであ
る。
【００１７】また、前記基板上に塗布して、熱硬化、ま
たは常温硬化させたシリコン系樹脂によって各基板を支
持するものである。
【００１８】また、前記入出力端子は、Ｓｎ−Ｐｂ系ク
リームはんだからなるものである。
【００１９】また、前記入出力端子は、導電性樹脂また
は異方性導電樹脂からなるものである。
【００２０】また、前記基板は、複数の電子部品を組み
合わせて一つの機能ブロックを形成したものである。
【００２１】また、本発明に係わる電子機器装置の製造
方法は、基板に電子部品を搭載するとともに、入出力端
子を設ける工程と、再配線基板に配線パターンを形成す
る工程と、前記基板の上に前記再配線基板を積層する工
程と、当該再配線基板が積層されたシングルモジュール
を複数個積層して接続する工程とを備えたものである。
【００２２】また、前記再配線基板は、表面または内部
の少なくとも１つに配線パターンが形成されたＦＰＣフ
ィルムであるものである。
【００２３】また、前記基板に電子部品を搭載するとと
もに、入出力端子を設ける工程において、さらにダミー
部品も搭載するものである。
【００２４】また、前記基板に電子部品を搭載するとと
もに、入出力端子を設ける工程の後、前記電子部品が搭
載された基板に電気試験、および特性試験を行い、良好
な基板を選別する工程を備えたものである。
【００２５】また、前記基板の上に再配線基板を積層す
る工程では、前記基板上にエポキシ系樹脂、またはシリ
コン系樹脂を塗布した後、再配線基板を積層するもので
ある。
【００２６】また、前記基板に電子部品を搭載するとと
もに、入出力端子を設ける工程では、前記基板にＳｎ−
Ｐｂ系クリームはんだからなる入出力端子を設けるもの
である。
【００２７】また、前記基板に電子部品を搭載するとと
もに、入出力端子を設ける工程では、前記基板には導電
性樹脂または異方性導伝樹脂からなる入出力端子を設け
るものである。
【００２８】
【発明の実施の形態】実施の形態１．本発明の実施の形
態１について説明する。図１は本発明の実施の形態１に
係わる電子機器装置の構成を表すブロック図である。１
はＬＳＩチップ、２はＬＳＩチップ以外の電子部品、３
ａ、３ｂ、３ｃはＬＳＩチップ１および電子部品２を搭
載する基板であり、プリント基板、セラミック多層基
板、ＦＰＣ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉ
ｒｃｕｉｔ）フィルムなどが用いられる。４ａ、４ｂは
基板３の間に配置された再配線基板でありＦＰＣフィル
ムが好適である。５は金ワイヤ、６はモールド樹脂、７
は金属ボール、８は入出力端子、９はスペーサーとして
用いるダミー部品、１０は熱硬化性樹脂、１２は配線パ
ッドである。
【００２９】本発明の実施の形態１は、図１のように基
板３ａおよび３ｂの間に再配線基板４ａを、基板３ｂと
３ｃの間に再配線基板４ｂを配置した構成となってい
る。以下、特に基板３ａ、３ｂと再配線基板４ａについ
て説明する。図２（ａ）、図２（ｂ）、図２（ｃ）はそ
れぞれ基板３ａ上面、再配線基板４ａ、基板３ｂ下面の
回路配置を表す図である。説明の便宜上、回路の要部の
み示す。また、図２（ｂ）の再配線基板４ａについては
上方から透視した下面の配線パットもあわせて示す。図
２（ａ）、図２（ｂ）、図２（ｃ）において図１と同じ
構成要素には同じ符号を付す。１１は再配線基板４の表
面もしくは内部に設けられた配線パターン、１２ａは基
板３ａ上面の配線パッド、１２ｂは基板３ａと対向する
再配線基板４ａ面上の配線パッド、１２ｃは基板３ｂと
対向する再配線基板４ｂ面上の配線パッド、１２ｄは基
板３ｂ下面の配線パッドである。
【００３０】図２（ａ）、図２（ｂ）に示したように、
基板３ａ、３ｂ上には電子部品が搭載される。１はＬＳ
Ｉチップ、２はコンデンサ、抵抗などの受動素子であ
る。ＬＳＩチップ１の搭載方法はワイヤーボンド実装、
またはフリップチップ実装いずれでもよい。その他、基
板３ａ、３ｂ上の配線パターン１１が疎な部分に配線パ
ッド１２ａ、１２ｄを配置する。このようにして、各入
出力端子８が基板３ａ、３ｂの辺縁部のみに偏らないよ
うにする。次に、図２（ｂ）に示したように、再配線基
板４ａの上下２つの面上の配線パターンは、基板３ａの
配線パッド１２ａと基板３ｂの配線パッド１２ｄとを接
続している。基板３ａ、３ｂ上の入出力端子同士を、再
配線基板４ａを介しないで直接接続する場合には、当然
向かい合ったプリント基板上の配線パターンが異なるた
めに、一方の配線パターンが疎な部分に入出力端子８を
配置しても、他方ではＬＳＩチップ１、電子部品２、配
線などが多数あって入出力端子８を配線できない。しか
し、再配線基板４ａを介して接続するようにすれば、基
板３ａ、３ｂ上の各入出力端子８をそれぞれの面上の配
線パターンの疎な部分に配置することができ、効率のい
い配置を行うことで基板３ａ、３ｂの面積も、辺縁部の
みに入出力端子８を配したときとくらべて小さく抑える
ことができる。
【００３１】次に、本発明の実施の形態１に係わる電子
機器装置の製造方法について説明する。図３（ａ）、図
３（ｂ）および図３（ｃ）は本発明の実施の形態１に係
わる電子機器装置の製造工程を表す図である。図２
（ａ）、（ｂ）、（ｃ）と同じ構成要素には同じ符号を
付す。まず、図３（ａ）に示したように、電子部品２
が、クリームはんだが印刷または塗布されたプリント基
板３ａの片面に表面実装される。同様に、ＬＳＩチップ
１も基板３ａにダイボンドされ、ワイヤーボンド実装、
またはフリップチップ実装にて実装搭載し、同時にＳｎ
−Ｐｂ系のはんだからなる入出力端子８も搭載し、リフ
ロー炉にて加熱して接着する。
【００３２】次いで、図３（ｂ）に示したように、基板
３ａのもう一方の面にも電子部品２およびＬＳＩチップ
１を図３（ａ）に示した場合と同様に搭載するととも
に、配線パッド１２ａと、さらに基板３ａと再配線基板
４ａ間の間隔を確保するためのスペーサとして用いるダ
ミー部品９も搭載する。当該ダミー部品９は、回路的に
は不要なものであり、配線パターンの無い部分に配置さ
れる。リフロー炉にてＬＳＩチップ１、電子部品２、ダ
ミー部品９、配線パッド１２ａを加熱して接着する。こ
こで、当該シングルモジュールの電気試験および特性試
験を行い、良品のみを次工程に流せば、次工程後の歩留
まりが向上する。
【００３３】このように両面を形成した基板３ａの表面
に熱硬化性樹脂１０を塗布した後、基板３ａの上に、あ
らかじめ配線パターン１１が表面または内部に形成さ
れ、かつ、配線パッド１２ｂ上に入出力端子８が設けら
れた再配線基板４ａを積層して熱硬化させることでシン
グルモジュールの両面を形成する。前記したシングルモ
ジュールの電気試験および特性試験はこの工程の後で行
ってもよい。
【００３４】熱硬化性樹脂１０に粘度の低いものを用い
れば、基板３ａ上の配線パッド上に塗布しても、積載す
る再配線基板４ａの自重で熱硬化性樹脂１０の膜を突き
破って入出力端子８が配線パッド１２ａと接触すること
ができるため、配線パッド１２上であってもディスペン
サー等の装置で自動的に塗布して問題ない。
【００３５】次に、図３（ｃ）に示したように、第一の
シングルモジュールの上部にある再配線基板４ａ上面
に、熱硬化性樹脂１０を塗布し、さらにその上に第二の
シングルモジュールを載せリフロー炉または熱硬化炉に
よって熱硬化させる。この工程を繰り返すことで、積層
構造を持った電子機器装置が形成される。
【００３６】基板３の上に再配線基板４を積層する場合
や、シングルモジュールの上にさらにシングルモジュー
ルを積層する場合には、通常の表面実装で用いるマウン
タなどの装置を適用すれば、積層の際の入出力端子の位
置合わせも容易で、新規設備を導入する必要がない。
【００３７】以上の例では、入出力端子としてＳｎ−Ｐ
ｂ系クリームはんだを用いたが、その他、Ｓｎ−Ｐｂ系
にＡｇを配合したはんだや、導電性樹脂、もしくは異方
性導伝樹脂を用いてもよい。
【００３８】また、基板間の支持に熱硬化性樹脂および
ダミー部品を用いたが、積層構造を維持する強度が保て
るならば、どちらか一方のみでもよく、また、代わりに
入出力端子にＣｕ、Ａｇ、Ｎｉ、Ｆｅなどの金属核をは
んだでコーティングしたボールを用いて支持してもよ
い。
【００３９】以上のように、本発明の実施の形態１に係
わる電子機器装置は、配線パターンを有する再配線基板
を備え、上下のプリント基板上の入出力端子を前記再配
線基板の配線パターンを介して接続することで、スルー
ホールなどの困難なプロセスを用いず、配線の自由度が
向上し、小型化、軽量化、高密度化が可能な電子機器装
置を得る。
【００４０】また、各基板上にシングルモジュールを形
成することで、当該シングルモジュールごとに電気試験
および特性試験を行い、良品のみを次工程に流すため歩
留まりを良くすることができる。
【００４１】実施の形態２．前記実施の形態１では、再
配線基板を用いたが、本実施の形態２では、基板に少な
くとも一端が屈曲可能な基板を用い、当該屈曲可能な一
端が他の基板と電気的に接続しているため、スルーホー
ルなどの困難なプロセスを用いず、接続が容易であり、
低コスト化が図れ、また基板ごとに機能ブロックを構成
し、検査を行うため歩留まりが良い電子機器装置を得る
ものである。
【００４２】図４は本発明の実施の形態２に係わる電子
機器装置の構成を表す断面図である。図１と同じ構成要
素には同じ符号を付す。１３は配線パターンを有し少な
くとも一端が屈曲可能な基板、１４は基板１３の配線パ
ターンを有する屈曲部、１５は導電性樹脂である。
【００４３】図のように、屈曲部１４を有する基板１３
を導電性樹脂１５を介して積層する構造とし、各基板１
３上には複数の電子部品を搭載して一つの機能ブロック
を形成する。入出力端子が基板端部に集中するため、基
板面積の小型化にはつながらないが、各基板１３上の機
能ブロックは積層する前に電気試験および特性試験を行
い、良品のみを用いて積層するため、従来例のような屈
曲可能な基板一枚を折り畳んで積層構造とした場合と比
べて歩留まりが良くなる。また、基板１３の屈曲部１４
を屈曲して他の基板１３と導電性樹脂１５で接着するだ
けで、電気的接続を行えるため、製造の際にスルーホー
ルなどの困難なプロセスを伴わず、基板同士の位置合わ
せも容易であり、通常の基板を積層した電子機器装置と
比べて低コスト化が図れる。
【００４４】基板１３は全てをＦＰＣフィルムで構成し
てもよいが、電子部品２の搭載部分には通常のプリント
基板、セラミック基板等を用い、屈曲部１４のみをＦＰ
Ｃフィルムとしてもよい。
【００４５】なお、図４で示したように、マザーボード
（図示せず）と入出力端子８で接続する最下段の基板３
には、基板のそりや変形によってマザーボードとの電気
的接続が行えなくならないように、プリント基板やセラ
ミック基板などの剛性の高い部材を用いるのが効果的で
ある。
【００４６】製造方法については、図５に示したように
実施の形態１に示したものと同様に各基板の両面を構成
する。そして、各基板１３の屈曲部１４を屈曲し、積層
面に熱硬化性樹脂１０を塗布し、また、他の基板の屈曲
部１４が接続する部分には導電性樹脂１５を塗布して順
次積層する。
【００４７】また、図４では隣接した基板３および基板
１３同士を接続したが、積層数が多数におよび、最上層
と最下層間の配線が長くなる場合には、図６に示したよ
うに、最下層の基板３と離れた基板１３、または、離れ
た基板１３間を屈曲部１４で接続する構成としてもよ
い。
【００４８】以上のように、本実施の形態では、屈曲可
能な基板を用いることで、スルーホールなどの困難なプ
ロセスを用いず、基板間の接続が容易であり、低コスト
化が図れる積層型電子機器装置を得る。
【００４９】また、基板ごとに機能ブロックを実現して
検査を行い、良品のみを次工程に流すため、歩留まりが
よくなる。
【００５０】
【発明の効果】以上のように、本発明に係わる電子機器
装置は、電子部品を搭載し、入出力端子を設けた基板を
複数積層して構成する電子機器装置であって、再配線基
板が有する配線パターンによって、各層の入出力端子間
を接続するため、スルーホールなどの困難なプロセスを
用いず、基板間の接続が容易であり、低コスト化が図
れ、また、基板間の入出力端子が基板の辺縁部に集中し
ないため、小型化、軽量化、高密度化が可能なものであ
る。
【００５１】また、再配線基板を用いる代わりに、前記
基板に入出力端子が設けられた屈曲可能な端部を有する
基板を用いて、当該屈曲可能な端部の入出力端子によっ
て他の基板と電気的に接続することで、スルーホールな
どの困難なプロセスを用いず、基板間の接続が容易であ
り、低コスト化が図れるものである。
【００５２】また、再配線基板にＦＰＣフィルムを用い
ることで、更に小型化、軽量化、高密度化を図るもので
ある。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係わる電子機器装置
の断面図である。
【図２】 本発明の実施の形態１に係わる電子機器装置
の基板上の配線の要部を表す図である。（ａ）基板３ｂ
下面の配線を表す図である。（ｂ）再配線基板４ａの配
線を表す図である。（ｃ）基板３ａ上面の配線を表す図
である。
【図３】 本発明の実施の形態１に係わる電子機器装置
の製造方法を表す図である。
【図４】 本発明の実施の形態２に係わる電子機器装置
の断面図である。
【図５】 本発明の実施の形態２に係わる電子機器装置
の製造方法を表す図である。
【図６】 本発明の実施の形態２に係わる電子機器装置
の断面図である。
【符号の説明】
１ ＬＳＩチップ、 ２ 電子部品、 ３ａ、３
ｂ、３ｃ 基板、４ａ、４ｂ 再配線基板、 ５ 金
ワイヤ、 ６ モールド樹脂、７ 金属ボール、
８ 入出力端子、 ９ ダミー部品、１０ 熱硬化性
樹脂、 １２ 配線パッド、１２ａ 基板３ａ上面の
配線パッド、１２ｂ 再配線基板４ａ下面の再配線パッ
ド、１２ｃ 再配線基板４ａ上面の再配線パッド、１２
ｄ 基板３ｂ下面の再配線パッド、１３ 一端が屈曲可
能な基板、 １４ 基板１３の屈曲部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/11 Ｈ０５Ｋ 1/18 Ｓ 25/18 3/36 Ａ Ｈ０５Ｋ 1/02 Ｂ 1/18 Ｈ０１Ｌ 25/14 Ｚ 3/36 Ｆターム(参考） 5E336 AA11 AA12 AA16 BB02 BB07 BC21 CC31 CC51 CC55 DD16 EE01 GG05 GG09 GG30 5E338 AA02 AA05 AA12 BB51 BB54 EE21 EE22 EE31 EE51 5E344 AA01 AA10 AA22 AA23 AA28 BB02 BB03 BB04 BB16 CC15 CC23 CD02 CD21 CD38 DD02 DD06 EE12 EE16 EE21 EE26

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 電子部品を搭載するとともに、入出力端
    子を設けた基板を複数積載した電子機器装置であって、 前記複数の基板の間に配置され、配線パターンを有する
    再配線基板を備え、 この再配線基板の両側に位置する基板の入出力端子を前
    記再配線基板の配線パターンを介して接続したことを特
    徴とする電子機器装置。
  2. 【請求項２】 前記再配線基板は、当該再配線基板に対
    向する前記基板面上の各入出力端子と対向する位置に入
    出力端子を有することを特徴とする請求項１記載の電子
    機器装置。
  3. 【請求項３】 前記再配線基板は、表面および内部の少
    なくとも一つに配線パターンが形成されたＦＰＣフィル
    ムであることを特徴とする請求項１または２記載の電子
    機器装置。
  4. 【請求項４】 電子部品を搭載するとともに、入出力端
    子が設けられた屈曲可能な端部を有する基板を複数積層
    した電子機器装置であって、 前記基板が、当該基板の屈曲可能な端部を屈曲し、当該
    端部の入出力端子によって他の基板と電気的に接続する
    ことを特徴とする電子機器装置。
  5. 【請求項５】 前記基板に搭載した回路的には不要な電
    子部品からなるダミー部品によって各層間の支持をする
    ことを特徴とする請求項１〜４のいずれか一項記載の電
    子機器装置。
  6. 【請求項６】 前記基板上に塗布し、熱硬化させたエポ
    キシ系樹脂によって各層間の支持をすることを特徴とす
    る請求項１〜５いずれか一項記載の電子機器装置。
  7. 【請求項７】 前記基板上に塗布し、熱硬化、または常
    温硬化させたシリコン系樹脂によって各層間の支持を支
    持することを特徴とする請求項１〜６いずれか一項記載
    の電子機器装置。
  8. 【請求項８】 前記入出力端子は、Ｓｎ−Ｐｂ系クリー
    ムはんだからなることを特徴とする請求項１〜７いずれ
    か一項記載の電子機器装置。
  9. 【請求項９】 前記入出力端子は、導電性樹脂または異
    方性導電樹脂からなることを特徴とする請求項１〜８い
    ずれか一項記載の電子機器装置。
  10. 【請求項１０】 前記基板は、複数の電子部品を組み合
    わせて一つの機能ブロックを形成したことを特徴とする
    請求項１〜９いずれか一項記載の電子機器装置。
  11. 【請求項１１】 基板に電子部品を搭載するとともに、
    入出力端子を設ける工程と、再配線基板に配線パターン
    を形成する工程と、前記基板の上に前記再配線基板を積
    層する工程と、当該再配線基板が積層されたシングルモ
    ジュールを複数個積層して接続する工程とを備えること
    を特徴とする電子機器装置の製造方法。
  12. 【請求項１２】 前記再配線基板は、表面および内部の
    少なくとも一つに配線パターンが形成されたＦＰＣフィ
    ルムであることを特徴とする請求項１１記載の電子機器
    装置の製造方法。
  13. 【請求項１３】 前記基板に電子部品を搭載するととも
    に、入出力端子を設ける工程において、さらにダミー部
    品も搭載することを特徴とする請求項１または１２記載
    の電子機器装置の製造方法。
  14. 【請求項１４】 前記基板に電子部品を搭載するととも
    に、入出力端子を設ける工程の後、前記電子部品が搭載
    された基板に電気試験、および特性試験を行い、良好な
    基板を選別する工程を備えたことを特徴とする請求項１
    １〜１３いずれか一項記載の電子機器装置の製造方法。
  15. 【請求項１５】 前記基板の上に再配線基板を積層する
    工程では、前記基板上にエポキシ系樹脂、またはシリコ
    ン系樹脂を塗布した後、再配線基板を積層することを特
    徴とする請求項１１〜１４いずれか一項記載の電子機器
    装置の製造方法。
  16. 【請求項１６】 前記基板に電子部品を搭載するととも
    に、入出力端子を設ける工程では、前記基板にＳｎ−Ｐ
    ｂ系クリームはんだからなる入出力端子を設けることを
    特徴とする請求項１１〜１５いずれか一項記載の電子機
    器装置の製造方法。
  17. 【請求項１７】 前記基板に電子部品を搭載するととも
    に、入出力端子を設ける工程では、前記基板には導電性
    樹脂または異方性導伝樹脂からなる入出力端子を設ける
    ことを特徴とする請求項１１〜１６いずれか一項記載の
    電子機器装置。
JP2001257592A 2001-08-28 2001-08-28 電子機器装置及びその製造方法 Pending JP2003069181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001257592A JP2003069181A (ja) 2001-08-28 2001-08-28 電子機器装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001257592A JP2003069181A (ja) 2001-08-28 2001-08-28 電子機器装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003069181A true JP2003069181A (ja) 2003-03-07

Family

ID=19085227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001257592A Pending JP2003069181A (ja) 2001-08-28 2001-08-28 電子機器装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003069181A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028098A1 (ja) * 2004-09-10 2006-03-16 Matsushita Electric Industrial Co., Ltd. 配線基板
WO2006085436A1 (ja) * 2005-02-09 2006-08-17 Matsushita Electric Industrial Co., Ltd. 部品内蔵基板および基板内蔵コンデンサ
JP2006245193A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd 基板間コネクタおよび基板間コネクタを用いた実装体
KR100854205B1 (ko) * 2005-03-09 2008-08-26 세이코 엡슨 가부시키가이샤 디바이스 장착 구조체, 디바이스 장착 방법, 액적 토출헤드, 커넥터 및 반도체 장치
JP2008288490A (ja) * 2007-05-21 2008-11-27 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP2011517842A (ja) * 2008-01-14 2011-06-16 ローズマウント インコーポレイテッド 本質安全に準拠した回路要素の離間
CN110571158A (zh) * 2016-05-11 2019-12-13 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
JP7286902B1 (ja) 2022-05-31 2023-06-06 眞一 前田 電子部品の配線構造、電子部品の接続方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028098A1 (ja) * 2004-09-10 2006-03-16 Matsushita Electric Industrial Co., Ltd. 配線基板
WO2006085436A1 (ja) * 2005-02-09 2006-08-17 Matsushita Electric Industrial Co., Ltd. 部品内蔵基板および基板内蔵コンデンサ
JP2006245193A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd 基板間コネクタおよび基板間コネクタを用いた実装体
JP4682646B2 (ja) * 2005-03-02 2011-05-11 パナソニック株式会社 実装体
KR100854205B1 (ko) * 2005-03-09 2008-08-26 세이코 엡슨 가부시키가이샤 디바이스 장착 구조체, 디바이스 장착 방법, 액적 토출헤드, 커넥터 및 반도체 장치
US7527356B2 (en) 2005-03-09 2009-05-05 Seiko Epson Corporation Device package structure, device packaging method, liquid drop ejection method, connector, and semiconductor device
JP2008288490A (ja) * 2007-05-21 2008-11-27 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP2011517842A (ja) * 2008-01-14 2011-06-16 ローズマウント インコーポレイテッド 本質安全に準拠した回路要素の離間
CN110571158A (zh) * 2016-05-11 2019-12-13 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
CN110571158B (zh) * 2016-05-11 2021-12-21 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
JP7286902B1 (ja) 2022-05-31 2023-06-06 眞一 前田 電子部品の配線構造、電子部品の接続方法
JP2023176651A (ja) * 2022-05-31 2023-12-13 眞一 前田 電子部品の配線構造、電子部品の接続方法

Similar Documents

Publication Publication Date Title
US11309304B2 (en) Stackable electronic package and method of fabricating same
US6815254B2 (en) Semiconductor package with multiple sides having package contacts
US8785245B2 (en) Method of manufacturing stack type semiconductor package
EP1612860B1 (en) Semiconductor device comprising an interposer and manufacturing method thereof
JP2944449B2 (ja) 半導体パッケージとその製造方法
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
JP2002237568A (ja) 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ
EP1579477A2 (en) Components, methods and assemblies for multi-chip packages
JP2013538012A (ja) 熱管理を伴う積層半導体チップデバイス
JP2008263197A (ja) 半導体チップを有する回路基板アセンブリ、これを利用する電気アセンブリ、及びこれを利用する情報処理システム
JP2007324354A (ja) 半導体装置
US20100190294A1 (en) Methods for controlling wafer and package warpage during assembly of very thin die
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
KR20190036266A (ko) 팬-아웃 반도체 패키지
TW579560B (en) Semiconductor device and its manufacturing method
JP2003069181A (ja) 電子機器装置及びその製造方法
JP2004363566A (ja) 電子部品実装体及びその製造方法
TWI750451B (zh) 封裝上的印刷電路板模組
JP2004247637A (ja) 電子部品の三次元実装構造および方法
JP2006344789A (ja) 電子回路モジュール及び半導体パッケージ
JPH04304693A (ja) チップ実装体と複合チップ実装体
JPS62122258A (ja) マルチチツプパツケ−ジ
JP2003249606A (ja) 半導体装置及びインターポーザー
JP2000299433A (ja) 積層型パッケージフレーム
JP2002076265A (ja) 半導体デバイスの実装方法、半導体デバイス及び半導体装置