JP2003031925A - 同一平面回路フィーチャを有する構造およびその製法 - Google Patents
同一平面回路フィーチャを有する構造およびその製法Info
- Publication number
- JP2003031925A JP2003031925A JP2002136832A JP2002136832A JP2003031925A JP 2003031925 A JP2003031925 A JP 2003031925A JP 2002136832 A JP2002136832 A JP 2002136832A JP 2002136832 A JP2002136832 A JP 2002136832A JP 2003031925 A JP2003031925 A JP 2003031925A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conductive
- layer
- metal
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000000034 method Methods 0.000 claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims abstract description 104
- 239000002184 metal Substances 0.000 claims abstract description 104
- 239000011888 foil Substances 0.000 claims abstract description 58
- 239000003989 dielectric material Substances 0.000 claims abstract description 53
- 238000007747 plating Methods 0.000 claims abstract description 23
- 239000011248 coating agent Substances 0.000 claims abstract description 12
- 238000000576 coating method Methods 0.000 claims abstract description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 34
- 229910052737 gold Inorganic materials 0.000 claims description 33
- 239000010931 gold Substances 0.000 claims description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 27
- 239000004020 conductor Substances 0.000 claims description 25
- 229920001721 polyimide Polymers 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 17
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 16
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 12
- 239000011651 chromium Substances 0.000 claims description 12
- 230000003014 reinforcing effect Effects 0.000 claims description 10
- 238000010899 nucleation Methods 0.000 claims description 9
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 239000009719 polyimide resin Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 229910000510 noble metal Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 188
- 238000010586 diagram Methods 0.000 description 38
- 239000010408 film Substances 0.000 description 18
- 230000000750 progressive effect Effects 0.000 description 18
- 239000004642 Polyimide Substances 0.000 description 16
- 238000000608 laser ablation Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 239000011889 copper foil Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000001465 metallisation Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 238000005553 drilling Methods 0.000 description 8
- 238000007772 electroless plating Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 210000001787 dendrite Anatomy 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- 238000010297 mechanical methods and process Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000001427 coherent effect Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- -1 hard or soft Chemical compound 0.000 description 4
- 239000004745 nonwoven fabric Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000002759 woven fabric Substances 0.000 description 4
- 238000004049 embossing Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001824 photoionisation detection Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003351 stiffener Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 235000010650 Hyssopus officinalis Nutrition 0.000 description 2
- 240000001812 Hyssopus officinalis Species 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 102100035248 Alpha-(1,3)-fucosyltransferase 4 Human genes 0.000 description 1
- 102100031573 Hematopoietic progenitor cell antigen CD34 Human genes 0.000 description 1
- 101001022185 Homo sapiens Alpha-(1,3)-fucosyltransferase 4 Proteins 0.000 description 1
- 101000777663 Homo sapiens Hematopoietic progenitor cell antigen CD34 Proteins 0.000 description 1
- 101001057504 Homo sapiens Interferon-stimulated gene 20 kDa protein Proteins 0.000 description 1
- 101001055144 Homo sapiens Interleukin-2 receptor subunit alpha Proteins 0.000 description 1
- 102100026878 Interleukin-2 receptor subunit alpha Human genes 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12361—All metal or with adjacent metals having aperture or cut
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12431—Foil or filament smaller than 6 mils
- Y10T428/12438—Composite
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
- Y10T428/12556—Organic component
- Y10T428/12569—Synthetic resin
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 高密度埋込み同一平面回路フィーチャを有す
る構造を提供する。 【解決手段】 支持体箔と、支持体箔の主要な表面の１
つにある電気伝導層と、電気伝導層の上に位置し回路フ
ィーチャを有する誘電体層と、回路フィーチャ内に位置
する金属導電性回路とを備え、金属導電性回路が誘電体
層と実質的に同一平面であり、かつ誘電体層で囲繞（su
rround）されている構造に関する。また、埋め込まれた
同一平面回路フィーチャは、電気伝導層を有する支持体
箔を設け、この電気伝導層を誘電体材料で被覆すること
で設けられる。回路フィーチャは誘電体材料に形成さ
れ、回路フィーチャを充填するように導電性金属がメッ
キされる。
る構造を提供する。 【解決手段】 支持体箔と、支持体箔の主要な表面の１
つにある電気伝導層と、電気伝導層の上に位置し回路フ
ィーチャを有する誘電体層と、回路フィーチャ内に位置
する金属導電性回路とを備え、金属導電性回路が誘電体
層と実質的に同一平面であり、かつ誘電体層で囲繞（su
rround）されている構造に関する。また、埋め込まれた
同一平面回路フィーチャは、電気伝導層を有する支持体
箔を設け、この電気伝導層を誘電体材料で被覆すること
で設けられる。回路フィーチャは誘電体材料に形成さ
れ、回路フィーチャを充填するように導電性金属がメッ
キされる。
Description
【０００１】
【発明の属する技術分野】本発明は、保護された高密度
回路構造および製造の方法を提供することに関する。
回路構造および製造の方法を提供することに関する。
【０００２】本発明は、平坦な保護された高密度回路パ
ターンをもたらす微細寸法平面回路構造および方法を提
供する。本発明は、プリント回路基板構造内で互いに近
接する埋込み接続レベルを製造するために特に有利であ
り、また、明確なスペーサおよび金線バンドの一層微細
なフィーチャを可能にするのにも有利である。
ターンをもたらす微細寸法平面回路構造および方法を提
供する。本発明は、プリント回路基板構造内で互いに近
接する埋込み接続レベルを製造するために特に有利であ
り、また、明確なスペーサおよび金線バンドの一層微細
なフィーチャを可能にするのにも有利である。
【０００３】
【従来の技術】着実に増加する様々な用途の高性能プリ
ント配線または回路基板に対する要求のために、プリン
ト回路基板は、エレクトロニクス業界で様々に使用され
ている。例えば、プリント基板についての複雑さ、コン
パクトさ、および電気的性能の要求はここ数年で相当に
増した。
ント配線または回路基板に対する要求のために、プリン
ト回路基板は、エレクトロニクス業界で様々に使用され
ている。例えば、プリント基板についての複雑さ、コン
パクトさ、および電気的性能の要求はここ数年で相当に
増した。
【０００４】プリント回路基板に対する要求では、高密
度実装、微細な相互接続、多層構成、および小さな面積
内に複数の相互接続を形成する必要性が欠かせない。
度実装、微細な相互接続、多層構成、および小さな面積
内に複数の相互接続を形成する必要性が欠かせない。
【０００５】現在、プリント回路基板の相互接続レベル
は、誘電体薄膜層の表面に作られている。回路フィーチ
ャは、フォトリソグラフィ技術およびエッチング技術を
使用して形成される。一般的な方法では、金属箔、特に
銅箔を基板に積層し、続いてフォトリソグラフィとエッ
チングを使用して回路を生成する。銅箔は、基板に対す
る機械的な付着性を生じさせるために、粗面または樹状
突起の裏面を含む。平坦な銅層は、補助接着剤なしでは
十分に接着しない。
は、誘電体薄膜層の表面に作られている。回路フィーチ
ャは、フォトリソグラフィ技術およびエッチング技術を
使用して形成される。一般的な方法では、金属箔、特に
銅箔を基板に積層し、続いてフォトリソグラフィとエッ
チングを使用して回路を生成する。銅箔は、基板に対す
る機械的な付着性を生じさせるために、粗面または樹状
突起の裏面を含む。平坦な銅層は、補助接着剤なしでは
十分に接着しない。
【０００６】特に小さなスペースを扱う場合に、樹状突
起を適度にエッチングすることは非常に困難である。さ
らに、樹状突起で生じる問題と共に、線路（例えば、幅
が約０．５ミル（１２．７ミクロン））の厚さ、フォト
リソグラフィの問題（例えば、薄いフォトレジスト膜で
の、１．１ミル（２７．９ミクロン）の間隔で０．７ミ
ル（１７．８ミクロン）の線という微細なフィーチャの
分解）、およびエッチングのアンダーカット／パッドの
丸みによって、現在所望の１．８ミル（４５．７ミクロ
ン）・ピッチのフィーチャのような小さな線路間隔をは
っきりと完全に分解することが逆に必要になる。さら
に、このエッチング法で、下にある誘電体障壁材料の面
の上に伸びる「摩天楼」と呼ばれる保護されない回路フ
ィーチャが生じる。
起を適度にエッチングすることは非常に困難である。さ
らに、樹状突起で生じる問題と共に、線路（例えば、幅
が約０．５ミル（１２．７ミクロン））の厚さ、フォト
リソグラフィの問題（例えば、薄いフォトレジスト膜で
の、１．１ミル（２７．９ミクロン）の間隔で０．７ミ
ル（１７．８ミクロン）の線という微細なフィーチャの
分解）、およびエッチングのアンダーカット／パッドの
丸みによって、現在所望の１．８ミル（４５．７ミクロ
ン）・ピッチのフィーチャのような小さな線路間隔をは
っきりと完全に分解することが逆に必要になる。さら
に、このエッチング法で、下にある誘電体障壁材料の面
の上に伸びる「摩天楼」と呼ばれる保護されない回路フ
ィーチャが生じる。
【０００７】多くの構造で、銅の回路に金またはニッケ
ル金のような別の金属をメッキすることが重要である。
「摩天楼」構造によって、特に接近した間隔の指状部が
存在する場所で、シードのために線路間のブリッジまた
は短絡の問題が起こる。
ル金のような別の金属をメッキすることが重要である。
「摩天楼」構造によって、特に接近した間隔の指状部が
存在する場所で、シードのために線路間のブリッジまた
は短絡の問題が起こる。
【０００８】
【発明が解決しようとする課題】本発明は、高密度埋込
み同一平面回路フィーチャを有する構造を得ることを可
能にする。本発明は、現在の方法を使用して製造される
ものよりも遥かに高密度に構成される回路フィーチャを
作ることを可能にする。これが可能であるのは、最終的
な構造が同一平面の誘電体領域と導電性のフィーチャを
有する回路フィーチャであるからである。
み同一平面回路フィーチャを有する構造を得ることを可
能にする。本発明は、現在の方法を使用して製造される
ものよりも遥かに高密度に構成される回路フィーチャを
作ることを可能にする。これが可能であるのは、最終的
な構造が同一平面の誘電体領域と導電性のフィーチャを
有する回路フィーチャであるからである。
【０００９】
【課題を解決するための手段】特に、本発明は、支持体
箔と、支持体箔の主要な表面の１つにある電気伝導層
と、電気伝導層の上に位置し回路フィーチャを有する誘
電体層と、回路フィーチャ内に位置する金属導電性回路
とを備え、金属導電性回路が誘電体層と実質的に同一平
面であり、かつ誘電体層で囲繞（surround）されている
構造に関する。
箔と、支持体箔の主要な表面の１つにある電気伝導層
と、電気伝導層の上に位置し回路フィーチャを有する誘
電体層と、回路フィーチャ内に位置する金属導電性回路
とを備え、金属導電性回路が誘電体層と実質的に同一平
面であり、かつ誘電体層で囲繞（surround）されている
構造に関する。
【００１０】本発明は、また、多層電子構造およびそれ
を通り抜ける電気相互接続にも関する。
を通り抜ける電気相互接続にも関する。
【００１１】本発明は、また、埋め込まれた同一平面回
路フィーチャを有する構造を製造する方法にも関する。
本方法は、上面側と下面側を有し、さらに下面側に電気
伝導層を有する支持体箔を設けるステップと、電気伝導
層を誘電体材料で被覆するステップと、誘電体材料に回
路フィーチャを形成するステップと、回路フィーチャを
埋めるように導電性金属をメッキするステップとを備え
る。
路フィーチャを有する構造を製造する方法にも関する。
本方法は、上面側と下面側を有し、さらに下面側に電気
伝導層を有する支持体箔を設けるステップと、電気伝導
層を誘電体材料で被覆するステップと、誘電体材料に回
路フィーチャを形成するステップと、回路フィーチャを
埋めるように導電性金属をメッキするステップとを備え
る。
【００１２】本発明は、また、上記のプロセスで得られ
る構造にも関する。
る構造にも関する。
【００１３】
【発明の実施の形態】本発明の理解を容易にするため
に、異なる図の同じ数字は同じ部材を参照する図につい
て言及する。
に、異なる図の同じ数字は同じ部材を参照する図につい
て言及する。
【００１４】図１は、一般に銅箔である支持体箔１を示
す。支持体箔１は、平坦な金属化上面および粗いまたは
樹状突起の下面を含むことができる。
す。支持体箔１は、平坦な金属化上面および粗いまたは
樹状突起の下面を含むことができる。
【００１５】箔は、一般に厚さが９から約７２ミクロン
であり、より一般的には約１２から１８ミクロンの厚さ
である。一般に、適当な銅箔は、０．５オンス箔（１
４．１グラム）および１オンス箔（２８．３グラム）を
含む。
であり、より一般的には約１２から１８ミクロンの厚さ
である。一般に、適当な銅箔は、０．５オンス箔（１
４．１グラム）および１オンス箔（２８．３グラム）を
含む。
【００１６】図２は、支持体箔１の平坦な金属化上面に
電気伝導層２を一面に被覆することを示す。適当な電気
伝導層２の実施例は、スパッタリングまたは蒸着で堆積
することができるクロムである。層２は、一般に約５０
０から約５０００オングストロームの厚さであり、より
一般的には約８００から約１５００オングストロームの
厚さである。
電気伝導層２を一面に被覆することを示す。適当な電気
伝導層２の実施例は、スパッタリングまたは蒸着で堆積
することができるクロムである。層２は、一般に約５０
０から約５０００オングストロームの厚さであり、より
一般的には約８００から約１５００オングストロームの
厚さである。
【００１７】図３は、電気伝導層２を誘電体材料３で被
覆することを示す。誘電体材料３は、二酸化珪素、室化
珪素および酸室化珪素（silicon oxynitride）のような
無機誘電体、または光像形成可能誘電体材料を含んだ重
合体誘電体材料であることができる。誘電体材料３は、
一般に約１２から約５５ミクロンの厚さであり、より一
般的には約１８から約３７ミクロンの厚さである。
覆することを示す。誘電体材料３は、二酸化珪素、室化
珪素および酸室化珪素（silicon oxynitride）のような
無機誘電体、または光像形成可能誘電体材料を含んだ重
合体誘電体材料であることができる。誘電体材料３は、
一般に約１２から約５５ミクロンの厚さであり、より一
般的には約１８から約３７ミクロンの厚さである。
【００１８】適当な光像形成可能誘電体材料の実施例は
ポリイミドである。
ポリイミドである。
【００１９】回路フィーチャ４が、次に、レーザ・アブ
レーション（laser ablation）などによって、誘電体材
料３に画定される。回路フィーチャは、誘電体３を通し
て導電層２まで形成されて、層２を露出させる。例え
ば、レーザ・アブレーションを行うための知られている
方法のどれでも使用することができる。例えば、ポリイ
ミドの場合は、膜は、波長３０８ナノメートルの紫外線
放射に供される。このための市販のソースは、キセノン
塩化物エキシマ・レーザである。
レーション（laser ablation）などによって、誘電体材
料３に画定される。回路フィーチャは、誘電体３を通し
て導電層２まで形成されて、層２を露出させる。例え
ば、レーザ・アブレーションを行うための知られている
方法のどれでも使用することができる。例えば、ポリイ
ミドの場合は、膜は、波長３０８ナノメートルの紫外線
放射に供される。このための市販のソースは、キセノン
塩化物エキシマ・レーザである。
【００２０】キセノン塩化物エキシマ・レーザは、よく
知られており、パルス動作するように設計され、一般
に、約３００／秒の繰返し速度で２００ｍＪパルス／ｃ
ｍ2が利用できる。このレーザは、適切なビーム整形均
質化光学装置に結合して、マスクを通して可干渉ビーム
を放出する装置を実現することができる。一般に、約６
０ｍＪ／ｃｍ2以上の強度がレーザ・アブレーションに
使用される。ポリイミドのレーザ・アブレーションにつ
いてのさらなる詳細は、例えば米国特許第４，５６８，
６３２号に見ることができる。これの開示を参照して本
明細書に組み込む。
知られており、パルス動作するように設計され、一般
に、約３００／秒の繰返し速度で２００ｍＪパルス／ｃ
ｍ2が利用できる。このレーザは、適切なビーム整形均
質化光学装置に結合して、マスクを通して可干渉ビーム
を放出する装置を実現することができる。一般に、約６
０ｍＪ／ｃｍ2以上の強度がレーザ・アブレーションに
使用される。ポリイミドのレーザ・アブレーションにつ
いてのさらなる詳細は、例えば米国特許第４，５６８，
６３２号に見ることができる。これの開示を参照して本
明細書に組み込む。
【００２１】回路フィーチャは、一般に、約０．５ミル
（１２．７ミクロン）から３．０ミル（７６．２ミクロ
ン）離れている。回路フィーチャの中には、１インチ長
さ（２５．４ミリメートル）×１インチ幅（２５．４ミ
リメートル）程度で、シリコン・チップのような電子部
品がその構造内に存在できるようにするものもある。そ
れから、導電性金属の比較的薄いシード層を堆積して、
上面および回路フィーチャに一面にシード添加を行うこ
とができる（図示せず）。一般的な金属は、銅およびク
ロムを含み、ここで銅がより好ましい。シード層は、一
般に約０．２から約２．５マイクログラム／平方センチ
メートルである。シード層は、無電解メッキで堆積する
ことができる。
（１２．７ミクロン）から３．０ミル（７６．２ミクロ
ン）離れている。回路フィーチャの中には、１インチ長
さ（２５．４ミリメートル）×１インチ幅（２５．４ミ
リメートル）程度で、シリコン・チップのような電子部
品がその構造内に存在できるようにするものもある。そ
れから、導電性金属の比較的薄いシード層を堆積して、
上面および回路フィーチャに一面にシード添加を行うこ
とができる（図示せず）。一般的な金属は、銅およびク
ロムを含み、ここで銅がより好ましい。シード層は、一
般に約０．２から約２．５マイクログラム／平方センチ
メートルである。シード層は、無電解メッキで堆積する
ことができる。
【００２２】それから、銅のような導電材料をシード層
に一面にメッキする（図４を参照されたい）。導電膜
は、当技術分野でよく知られている無電解メッキ法、電
解メッキ法、スパッタ・コーティング法または蒸着法で
堆積することができる。導電膜を堆積する好ましい方法
は、無電解メッキである。
に一面にメッキする（図４を参照されたい）。導電膜
は、当技術分野でよく知られている無電解メッキ法、電
解メッキ法、スパッタ・コーティング法または蒸着法で
堆積することができる。導電膜を堆積する好ましい方法
は、無電解メッキである。
【００２３】それから、メッキされた導電材料５は、化
学機械研磨を使用するなどして平坦化されて、第１の同
一平面平面回路表面８を有する交互になる金属／誘電体
の高密度回路構造９が達成される（図５を参照された
い）。
学機械研磨を使用するなどして平坦化されて、第１の同
一平面平面回路表面８を有する交互になる金属／誘電体
の高密度回路構造９が達成される（図５を参照された
い）。
【００２４】光像形成可能誘電体（ＰＩＤ）のような膜
または水溶性レジストの積層またはコーティングによっ
て、同一平面平面回路表面８をプレプレグ（prepreg）
のような補強誘電体層６に取り付けて、構造９を多層構
造のうちの単一の層に使用することができる。プレプレ
グは、一般に、ガラス繊維のような織布または不織布で
補強されたエポキシ化合物またはポリイミドなどの誘電
体高分子材料である。層６にＰＩＤを使用することで、
標準的な光化学法、レーザ法または穴あけのような機械
的方法のいずれかによって、その後の金属化層への相互
接続が可能になる。その上、層６にＰＩＤを使用するこ
とで、同一平面回路の次の層のフィーチャを含めること
は、レーザ法または光化学法で加工できるようになる。
層６は、次の処理に必要な機械的耐性も備える。多層構
造の実施例として図６を参照されたい。
または水溶性レジストの積層またはコーティングによっ
て、同一平面平面回路表面８をプレプレグ（prepreg）
のような補強誘電体層６に取り付けて、構造９を多層構
造のうちの単一の層に使用することができる。プレプレ
グは、一般に、ガラス繊維のような織布または不織布で
補強されたエポキシ化合物またはポリイミドなどの誘電
体高分子材料である。層６にＰＩＤを使用することで、
標準的な光化学法、レーザ法または穴あけのような機械
的方法のいずれかによって、その後の金属化層への相互
接続が可能になる。その上、層６にＰＩＤを使用するこ
とで、同一平面回路の次の層のフィーチャを含めること
は、レーザ法または光化学法で加工できるようになる。
層６は、次の処理に必要な機械的耐性も備える。多層構
造の実施例として図６を参照されたい。
【００２５】次に、支持体箔１は、適当なエッチング剤
でのエッチングなどで取り除くことができる（図７を参
照のこと）。クロムなどの層２は、エッチング・マスク
として作用して、支持体箔１の除去中、下にある導電材
料５を保護する。層２は箔１および導電材料５と異なる
材料である。
でのエッチングなどで取り除くことができる（図７を参
照のこと）。クロムなどの層２は、エッチング・マスク
として作用して、支持体箔１の除去中、下にある導電材
料５を保護する。層２は箔１および導電材料５と異なる
材料である。
【００２６】図８に示すように、導電層２は最早必要な
いので、除去することができる。それは、適当なエッチ
ング剤でのエッチングで除去することができる。
いので、除去することができる。それは、適当なエッチ
ング剤でのエッチングで除去することができる。
【００２７】今現れた２つの第２の同一平面平面回路表
面１３は、回路線およびフィーチャを後から金属化する
のに理想的なものである。例えば、回路が同一平面に埋
め込まれている平面表面のために、当技術分野でよく知
られている標準的な方法で、従来のブリッジの問題なし
にさらに微細なフィーチャおよび間隔まで、これらの回
路線およびフィーチャを金／ニッケル−金メッキをする
ことができるようになる。金堆積は、選択的に、かつハ
ードまたはソフトのような異なる種類の金で行うことが
でき、コネクタおよび金線ボンドの両方を最適化するこ
とができる。さらに、上記の処理に従って得られる多重
構造を互いに接合して多層回路基板を形成することがで
きる。
面１３は、回路線およびフィーチャを後から金属化する
のに理想的なものである。例えば、回路が同一平面に埋
め込まれている平面表面のために、当技術分野でよく知
られている標準的な方法で、従来のブリッジの問題なし
にさらに微細なフィーチャおよび間隔まで、これらの回
路線およびフィーチャを金／ニッケル−金メッキをする
ことができるようになる。金堆積は、選択的に、かつハ
ードまたはソフトのような異なる種類の金で行うことが
でき、コネクタおよび金線ボンドの両方を最適化するこ
とができる。さらに、上記の処理に従って得られる多重
構造を互いに接合して多層回路基板を形成することがで
きる。
【００２８】図９は、一般に銅箔である支持体箔１を示
す。支持体箔１は、平坦な金属化上面および粗いまたは
樹状突起の下面を含むことができる。箔は、一般に約９
から約１４０ミクロンの厚さであり、より一般的には約
１２から約１８ミクロンの厚さである。一般的に適して
いる銅箔は、一般的な電子回路について０．５オンス
（１４．１グラム）および１オンス（２８．３グラム）
である。この箔がチップ付着のためなどの補強材の目的
も果たす場合には、一般的な箔は約１０オンス（２８３
グラム）である。
す。支持体箔１は、平坦な金属化上面および粗いまたは
樹状突起の下面を含むことができる。箔は、一般に約９
から約１４０ミクロンの厚さであり、より一般的には約
１２から約１８ミクロンの厚さである。一般的に適して
いる銅箔は、一般的な電子回路について０．５オンス
（１４．１グラム）および１オンス（２８．３グラム）
である。この箔がチップ付着のためなどの補強材の目的
も果たす場合には、一般的な箔は約１０オンス（２８３
グラム）である。
【００２９】図１０は、支持体箔１の平坦な金属化上面
に電気伝導層２を一面に被覆することを示す。適当な電
気伝導層２の実施例はクロムであり、このクロムはスパ
ッタリングまたは蒸着で堆積することができる。この層
２は、一般に約５００から約５０００オングストローム
の厚さであり、より一般的には約８００から約１５００
オングストロームの厚さである。
に電気伝導層２を一面に被覆することを示す。適当な電
気伝導層２の実施例はクロムであり、このクロムはスパ
ッタリングまたは蒸着で堆積することができる。この層
２は、一般に約５００から約５０００オングストローム
の厚さであり、より一般的には約８００から約１５００
オングストロームの厚さである。
【００３０】図１１は、誘電体材料３で電気伝導層２を
被覆することを示す。誘電体材料３は、二酸化珪素、室
化珪素および酸室化珪素のような無機誘電体または光像
形成可能な誘電体材料を含んだ重合体誘電体材料である
ことができる。回路フィーチャ４がレーザで画定される
場合、誘電体材料３は、一般に約１２から約１０５ミク
ロンの厚さであり、より一般的には約１８から約５５ミ
クロンの厚さである。回路フィーチャ４がエンボスで形
成される場合、誘電体材料３は、一般に約２５０ミクロ
ンから約７５０ミクロンの厚さであり、より一般的には
約４００から６００ミクロンの厚さである。厚さがエン
ボスを支持するのに十分（最小で２５０ミクロン）であ
るならば、レーザとエンボスの両方の組合せで誘電体層
３にフィーチャを形成することもまた可能である。
被覆することを示す。誘電体材料３は、二酸化珪素、室
化珪素および酸室化珪素のような無機誘電体または光像
形成可能な誘電体材料を含んだ重合体誘電体材料である
ことができる。回路フィーチャ４がレーザで画定される
場合、誘電体材料３は、一般に約１２から約１０５ミク
ロンの厚さであり、より一般的には約１８から約５５ミ
クロンの厚さである。回路フィーチャ４がエンボスで形
成される場合、誘電体材料３は、一般に約２５０ミクロ
ンから約７５０ミクロンの厚さであり、より一般的には
約４００から６００ミクロンの厚さである。厚さがエン
ボスを支持するのに十分（最小で２５０ミクロン）であ
るならば、レーザとエンボスの両方の組合せで誘電体層
３にフィーチャを形成することもまた可能である。
【００３１】適している光像形成可能誘電体材料の実施
例は、ポリイミドである。そのとき、回路フィーチャ４
はレーザ・アブレーションまたはエンボスなどで誘電体
材料３に画定する。誘電体層３に形成される回路フィー
チャは層２を露出させるほど十分に深くない。例えば、
レーザ・アブレーションの知られている方法はどれでも
使用することができる。例えば、ポリイミドの場合、こ
の膜は波長３０８ナノメートルのＵＶ放射に供される。
そのような放射の市販のソースは、キセノン塩化物エキ
シマ・レーザである。
例は、ポリイミドである。そのとき、回路フィーチャ４
はレーザ・アブレーションまたはエンボスなどで誘電体
材料３に画定する。誘電体層３に形成される回路フィー
チャは層２を露出させるほど十分に深くない。例えば、
レーザ・アブレーションの知られている方法はどれでも
使用することができる。例えば、ポリイミドの場合、こ
の膜は波長３０８ナノメートルのＵＶ放射に供される。
そのような放射の市販のソースは、キセノン塩化物エキ
シマ・レーザである。
【００３２】キセノン塩化物エキシマ・レーザは、よく
知られており、パルス動作するように設計され、一般
に、約３０／秒の繰返し速度で２００ｍＪパルス／ｃｍ
2が得られる。このレーザは、適切なビーム整形均質化
光学系に結合されて、マスクを通して可干渉ビームを放
出する装置を実現することができる。一般に、約６０ｍ
Ｊ／ｃｍ2以上の強度がレーザ・アブレーションを行う
ために使用される。ポリイミドのレーザ・アブレーショ
ンについてのこれ以上の詳細は、例えば、米国特許第
４，５６８，６３２号に見ることができる。この開示を
参照して、本明細書に組み込む。
知られており、パルス動作するように設計され、一般
に、約３０／秒の繰返し速度で２００ｍＪパルス／ｃｍ
2が得られる。このレーザは、適切なビーム整形均質化
光学系に結合されて、マスクを通して可干渉ビームを放
出する装置を実現することができる。一般に、約６０ｍ
Ｊ／ｃｍ2以上の強度がレーザ・アブレーションを行う
ために使用される。ポリイミドのレーザ・アブレーショ
ンについてのこれ以上の詳細は、例えば、米国特許第
４，５６８，６３２号に見ることができる。この開示を
参照して、本明細書に組み込む。
【００３３】回路フィーチャは、一般に、約０．５ミル
（１２．７ミクロン）から３．０ミル（７６．２ミクロ
ン）離れている。回路フィーチャの中には、１インチ長
さ（２５．４ミリメートル）×１インチ幅（２５．４ミ
リメートル）ほどに大きくて、シリコン・チップのよう
な電子部品がその構造内に存在できるようにするものも
ある。
（１２．７ミクロン）から３．０ミル（７６．２ミクロ
ン）離れている。回路フィーチャの中には、１インチ長
さ（２５．４ミリメートル）×１インチ幅（２５．４ミ
リメートル）ほどに大きくて、シリコン・チップのよう
な電子部品がその構造内に存在できるようにするものも
ある。
【００３４】それから、導電性金属の比較的薄いシード
層を堆積して、上面および回路フィーチャにシードを添
加することができる（図示せず）。一般的な金属は、銅
およびクロムを含み、ここで銅が好ましい。シード層は
一般に、１平方センチメートル当り約０．２から約２．
５マイクログラムである。シード層は、無電解メッキで
堆積することができる。
層を堆積して、上面および回路フィーチャにシードを添
加することができる（図示せず）。一般的な金属は、銅
およびクロムを含み、ここで銅が好ましい。シード層は
一般に、１平方センチメートル当り約０．２から約２．
５マイクログラムである。シード層は、無電解メッキで
堆積することができる。
【００３５】それから、銅のような導電材料５を、シー
ド層の上に一面にメッキする（図１２を参照のこと）。
導電膜は、当技術分野でよく知られている無電解メッ
キ、電解メッキ、スパッタ被覆または蒸着の方法で堆積
することができる。導電膜を堆積する好ましい方法は、
無電解メッキである。
ド層の上に一面にメッキする（図１２を参照のこと）。
導電膜は、当技術分野でよく知られている無電解メッ
キ、電解メッキ、スパッタ被覆または蒸着の方法で堆積
することができる。導電膜を堆積する好ましい方法は、
無電解メッキである。
【００３６】それから、化学機械研磨などを使用して、
メッキされた導電材料５を平坦化して、同一平面平面回
路表面８を有する交互になる金属／誘電体の高密度回路
構造１０を達成する（図１３を参照のこと）。ＩＳＯＰ
が求める最終構造である場合は（図１３）、同一平面平
面表面８は、回路線およびフィーチャの後の金属化にと
って理想的である。例えば、回路が同一平面に埋め込ま
れている平面表面のために、当技術分野で知られている
ことはもちろんのこと標準的な方法で、従来のブリッジ
の問題なしにさらに微細なフィーチャおよび間隔まで、
これらの回路線およびフィーチャを金／ニッケル−金メ
ッキすることができるようになる。金堆積は、選択的
に、かつハードまたはソフトのような異なる種類の金で
行って、コネクタおよび金線ボンドの両方を最適化する
ことが可能になる可能性がある。
メッキされた導電材料５を平坦化して、同一平面平面回
路表面８を有する交互になる金属／誘電体の高密度回路
構造１０を達成する（図１３を参照のこと）。ＩＳＯＰ
が求める最終構造である場合は（図１３）、同一平面平
面表面８は、回路線およびフィーチャの後の金属化にと
って理想的である。例えば、回路が同一平面に埋め込ま
れている平面表面のために、当技術分野で知られている
ことはもちろんのこと標準的な方法で、従来のブリッジ
の問題なしにさらに微細なフィーチャおよび間隔まで、
これらの回路線およびフィーチャを金／ニッケル−金メ
ッキすることができるようになる。金堆積は、選択的
に、かつハードまたはソフトのような異なる種類の金で
行って、コネクタおよび金線ボンドの両方を最適化する
ことが可能になる可能性がある。
【００３７】構造１０は、単一の層または多層構造で使
用することができ、この多層構造では、同一平面平面回
路表面８は、光像形成可能誘電体（ＰＩＤ）のような膜
または水溶性レジストを積層またはコーティングして、
プレプレグのような補強誘電体層６に取り付けられる。
プレプレグは、一般に、ガラス繊維のような織布または
不織布で補強されたエポキシ化合物またはポリイミドな
どの誘電体高分子材料である。層６にＰＩＤを使用する
ことで、標準的な光化学方法、レーザ方法または穴あけ
のような機械的方法のいずれかによって、その後の金属
化層への相互接続が可能になる。さらに、層６にＰＩＤ
を使用することで、同一平面回路の次の層のフィーチャ
を含めることは、レーザまたは光化学の方法で加工する
ことができるようになる。層６もまた、次の処理に必要
な機械的耐性を備えている。多層構造の実施例の図１４
を参照されたい。
用することができ、この多層構造では、同一平面平面回
路表面８は、光像形成可能誘電体（ＰＩＤ）のような膜
または水溶性レジストを積層またはコーティングして、
プレプレグのような補強誘電体層６に取り付けられる。
プレプレグは、一般に、ガラス繊維のような織布または
不織布で補強されたエポキシ化合物またはポリイミドな
どの誘電体高分子材料である。層６にＰＩＤを使用する
ことで、標準的な光化学方法、レーザ方法または穴あけ
のような機械的方法のいずれかによって、その後の金属
化層への相互接続が可能になる。さらに、層６にＰＩＤ
を使用することで、同一平面回路の次の層のフィーチャ
を含めることは、レーザまたは光化学の方法で加工する
ことができるようになる。層６もまた、次の処理に必要
な機械的耐性を備えている。多層構造の実施例の図１４
を参照されたい。
【００３８】次に、支持体箔１は、適当なエッチング剤
でのエッチングなどで除去することができる（図１５を
参照のこと）。クロムのような層２は、支持体箔１の除
去中に下にある導電材料５を保護するエッチング・マス
クとして作用する。層２は、箔１および導電材料５と異
なる材料である。
でのエッチングなどで除去することができる（図１５を
参照のこと）。クロムのような層２は、支持体箔１の除
去中に下にある導電材料５を保護するエッチング・マス
クとして作用する。層２は、箔１および導電材料５と異
なる材料である。
【００３９】図１６に示すように、導電層２は最早不要
なので、取り除くことができる。それは、適したエッチ
ング剤でのエッチングで除去することができる。これに
よって、完全に誘電体で封じ込められた２層回路構造２
２が生じる。今や、標準的な光化学、レーザまたは機械
的穴あけによって、誘電体層３を通して導電回路フィー
チャ５に、電気的な相互接続を行うことができる。さら
に、誘電体層３は、導電回路の次の層を含める際に形成
されるフィーチャを有することができる。
なので、取り除くことができる。それは、適したエッチ
ング剤でのエッチングで除去することができる。これに
よって、完全に誘電体で封じ込められた２層回路構造２
２が生じる。今や、標準的な光化学、レーザまたは機械
的穴あけによって、誘電体層３を通して導電回路フィー
チャ５に、電気的な相互接続を行うことができる。さら
に、誘電体層３は、導電回路の次の層を含める際に形成
されるフィーチャを有することができる。
【００４０】さらに、上記の処理に従って得られた多重
構造を互いに接合して多層回路基板を形成することがで
きる。
構造を互いに接合して多層回路基板を形成することがで
きる。
【００４１】図２４は、支持体箔を示す。支持体箔１
は、平坦な金属化上面および粗いまたは樹状突起の下面
を含むことができる。この箔は、一般に９から約７２ミ
クロンの厚さであり、より一般的には約１２から約１８
ミクロンの厚さである。一般に、適している銅箔は０．
５オンス（１４．１グラム）および１オンス（２８．３
グラム）である。
は、平坦な金属化上面および粗いまたは樹状突起の下面
を含むことができる。この箔は、一般に９から約７２ミ
クロンの厚さであり、より一般的には約１２から約１８
ミクロンの厚さである。一般に、適している銅箔は０．
５オンス（１４．１グラム）および１オンス（２８．３
グラム）である。
【００４２】図２５は、支持体箔１の平坦な金属化上面
に電気伝導層２を被覆することを示す。適している電気
伝導層２の実施例はクロムであり、このクロムはスパッ
タリングまたは蒸着で堆積することができる。層２は一
般に約５００から約５０００オングストロームの厚さで
あり、より一般的には厚さ約８００から約１５００オン
グストロームである。
に電気伝導層２を被覆することを示す。適している電気
伝導層２の実施例はクロムであり、このクロムはスパッ
タリングまたは蒸着で堆積することができる。層２は一
般に約５００から約５０００オングストロームの厚さで
あり、より一般的には厚さ約８００から約１５００オン
グストロームである。
【００４３】図２６は、誘電体材料３で電気伝導層２を
被覆することを示す。誘電体材料３は、二酸化珪素、室
化珪素および酸室化珪素のような無機誘電体または光像
形成可能な誘電体材料を含んだ重合体誘電体材料である
ことができる。誘電体材料３は一般に約１２から約５５
ミクロンの厚さであり、より一般的には約１８から約３
７ミクロンの厚さである。適している光像形成可能誘電
体材料の実施例はポリイミドである。
被覆することを示す。誘電体材料３は、二酸化珪素、室
化珪素および酸室化珪素のような無機誘電体または光像
形成可能な誘電体材料を含んだ重合体誘電体材料である
ことができる。誘電体材料３は一般に約１２から約５５
ミクロンの厚さであり、より一般的には約１８から約３
７ミクロンの厚さである。適している光像形成可能誘電
体材料の実施例はポリイミドである。
【００４４】それから、回路フィーチャ４は、レーザ・
アブレーションなどで誘電体材料３に画定する。回路フ
ィーチャは、誘電体層３を通して導電層２まで形成さ
れ、層２を露出させる。例えば、レーザ・アブレーショ
ンの知られている方法はどれでも使用することができ
る。例えば、ポリイミドの場合、この膜は波長３０８ナ
ノメートルのＵＶ放射に供される。そのような放射の市
販のソースは、キセノン塩化物エキシマ・レーザであ
る。
アブレーションなどで誘電体材料３に画定する。回路フ
ィーチャは、誘電体層３を通して導電層２まで形成さ
れ、層２を露出させる。例えば、レーザ・アブレーショ
ンの知られている方法はどれでも使用することができ
る。例えば、ポリイミドの場合、この膜は波長３０８ナ
ノメートルのＵＶ放射に供される。そのような放射の市
販のソースは、キセノン塩化物エキシマ・レーザであ
る。
【００４５】キセノン塩化物エキシマ・レーザは、よく
知られており、パルス動作するように設計され、一般的
に、約３００／秒の繰返し速度で２００ｍＪパルス／ｃ
ｍ2が得られる。このレーザは、適切なビーム整形均質
化光学系に結合されて、マスクを通して可干渉ビームを
放出する装置を実現することができる。一般に、約６０
ｍＪ／ｃｍ2以上の強度がレーザ・アブレーションを行
うために使用される。ポリイミドのレーザ・アブレーシ
ョンについてのこれ以上の詳細は、例えば、米国特許第
４，５６８，６３２号に見ることができる。この開示を
参照して、本明細書に組み込む。
知られており、パルス動作するように設計され、一般的
に、約３００／秒の繰返し速度で２００ｍＪパルス／ｃ
ｍ2が得られる。このレーザは、適切なビーム整形均質
化光学系に結合されて、マスクを通して可干渉ビームを
放出する装置を実現することができる。一般に、約６０
ｍＪ／ｃｍ2以上の強度がレーザ・アブレーションを行
うために使用される。ポリイミドのレーザ・アブレーシ
ョンについてのこれ以上の詳細は、例えば、米国特許第
４，５６８，６３２号に見ることができる。この開示を
参照して、本明細書に組み込む。
【００４６】回路フィーチャは、一般に、約０．５ミル
（１２．７ミクロン）から３．０ミル（７６．２ミクロ
ン）離れている。回路フィーチャの中には、１インチ長
さ（２５．４ミリメートル）×１インチ幅（２５．４ミ
リメートル）ほどに大きくて、シリコン・チップのよう
な電子部品がその構造内に存在できるようにするものも
ある。
（１２．７ミクロン）から３．０ミル（７６．２ミクロ
ン）離れている。回路フィーチャの中には、１インチ長
さ（２５．４ミリメートル）×１インチ幅（２５．４ミ
リメートル）ほどに大きくて、シリコン・チップのよう
な電子部品がその構造内に存在できるようにするものも
ある。
【００４７】それから、誘電体層３のレーザ・アブレー
ションで誘電体層３に画定されたフィーチャ内の下の導
電材料２に、銅のような導電材料５が選択的にメッキさ
れる（図２７を参照のこと）。下の導電材料２はメッキ
のシードとして作用することができる。導電膜は、当技
術分野でよく知られている無電解メッキ、電解メッキ、
スパッタ被覆または蒸着の方法で堆積することができ
る。導電膜を堆積する好ましい方法は、電解メッキであ
る。
ションで誘電体層３に画定されたフィーチャ内の下の導
電材料２に、銅のような導電材料５が選択的にメッキさ
れる（図２７を参照のこと）。下の導電材料２はメッキ
のシードとして作用することができる。導電膜は、当技
術分野でよく知られている無電解メッキ、電解メッキ、
スパッタ被覆または蒸着の方法で堆積することができ
る。導電膜を堆積する好ましい方法は、電解メッキであ
る。
【００４８】それから、化学機械研磨などを使用して、
メッキされた導電材料５を平坦化して、第１の同一平面
平面回路表面８を有する交互になる金属／誘電体高密度
回路構造１１を達成する（図２８を参照のこと）。
メッキされた導電材料５を平坦化して、第１の同一平面
平面回路表面８を有する交互になる金属／誘電体高密度
回路構造１１を達成する（図２８を参照のこと）。
【００４９】構造１１は、単一の層で、または多層構造
で使用することができ、この多層構造では、光像形成可
能誘電体（ＰＩＤ）のような膜または水溶性レジストの
積層またはコーティングで同一平面平面回路表面８をプ
レプレグのような補強誘電体層６に取り付けている。プ
レプレグは、一般に、ガラス繊維のような織布および不
織布で補強されたエポキシ化合物またはポリイミドなど
の誘電体高分子材料である。層６にＰＩＤを使用するこ
とで、標準的な光化学法、レーザ法または穴あけのよう
な機械的方法のいずれかによって、後の金属化層への相
互接続が可能になる。さらに、層６にＰＩＤを使用する
ことで、同一平面回路の次の層のフィーチャを含めるこ
とは、レーザ法または光化学法で加工することができる
ようになる。層６は、次の処理に必要な機械的耐性も備
える。多層構造の実施例として図２９を参照されたい。
で使用することができ、この多層構造では、光像形成可
能誘電体（ＰＩＤ）のような膜または水溶性レジストの
積層またはコーティングで同一平面平面回路表面８をプ
レプレグのような補強誘電体層６に取り付けている。プ
レプレグは、一般に、ガラス繊維のような織布および不
織布で補強されたエポキシ化合物またはポリイミドなど
の誘電体高分子材料である。層６にＰＩＤを使用するこ
とで、標準的な光化学法、レーザ法または穴あけのよう
な機械的方法のいずれかによって、後の金属化層への相
互接続が可能になる。さらに、層６にＰＩＤを使用する
ことで、同一平面回路の次の層のフィーチャを含めるこ
とは、レーザ法または光化学法で加工することができる
ようになる。層６は、次の処理に必要な機械的耐性も備
える。多層構造の実施例として図２９を参照されたい。
【００５０】次に、支持体箔１は、適当なエッチング剤
でのエッチングなどで取り除くことができる（図３０を
参照のこと）。クロムなどの層２は、エッチング・マス
クとして作用して、支持体箔１の除去中、下にある導電
材料５を保護する。層２は箔１および導電材料５と異な
る材料である。
でのエッチングなどで取り除くことができる（図３０を
参照のこと）。クロムなどの層２は、エッチング・マス
クとして作用して、支持体箔１の除去中、下にある導電
材料５を保護する。層２は箔１および導電材料５と異な
る材料である。
【００５１】図３１に示すように、導電材料２は、最早
必要ないので、除去することができる。それは、適当な
エッチング剤でのエッチングで除去することができる。
今現れた２つの第２の同一平面平面回路表面１３は、回
路線およびフィーチャを後から金属化するのに理想的な
ものである。例えば、回路が同一平面に埋め込まれてい
る平面表面のために、当技術分野でよく知られている標
準的な方法で、従来のブリッジの問題なしにさらに微細
なフィーチャおよび間隔まで、これらの回路線およびフ
ィーチャを金／ニッケル−金メッキをすることができる
ようになる。金堆積は、選択的に、かつハードまたはソ
フトのような異なる種類の金で行うことができて、コネ
クタおよび金線ボンドの両方を最適化することができ
る。
必要ないので、除去することができる。それは、適当な
エッチング剤でのエッチングで除去することができる。
今現れた２つの第２の同一平面平面回路表面１３は、回
路線およびフィーチャを後から金属化するのに理想的な
ものである。例えば、回路が同一平面に埋め込まれてい
る平面表面のために、当技術分野でよく知られている標
準的な方法で、従来のブリッジの問題なしにさらに微細
なフィーチャおよび間隔まで、これらの回路線およびフ
ィーチャを金／ニッケル−金メッキをすることができる
ようになる。金堆積は、選択的に、かつハードまたはソ
フトのような異なる種類の金で行うことができて、コネ
クタおよび金線ボンドの両方を最適化することができ
る。
【００５２】さらに、上記の処理に従って得られる多重
構造を互いに接合して多層回路基板を形成することがで
きる。
構造を互いに接合して多層回路基板を形成することがで
きる。
【００５３】図３２は、一般に銅箔である支持体箔１を
示す。支持体箔１は、平坦な金属化上面および粗いまた
は樹状突起の下面を含むことができる。箔は、一般に約
９から約７２ミクロンの厚さであり、より一般的には約
１２から約１８ミクロンの厚さである。一般的に適して
いる銅箔は、０．５オンス（１４．１グラム）および１
オンス（２８．３グラム）である。
示す。支持体箔１は、平坦な金属化上面および粗いまた
は樹状突起の下面を含むことができる。箔は、一般に約
９から約７２ミクロンの厚さであり、より一般的には約
１２から約１８ミクロンの厚さである。一般的に適して
いる銅箔は、０．５オンス（１４．１グラム）および１
オンス（２８．３グラム）である。
【００５４】図３３は、支持体箔１の平坦な金属化上面
に電気伝導層２を一面に被覆することを示す。適当な電
気伝導層２の実施例はクロムであり、このクロムはスパ
ッタリングまたは蒸着で堆積することができる。この層
２は、一般に約５００から約５０００オングストローム
の厚さであり、より一般的には約８００から約１５００
オングストロームの厚さである。
に電気伝導層２を一面に被覆することを示す。適当な電
気伝導層２の実施例はクロムであり、このクロムはスパ
ッタリングまたは蒸着で堆積することができる。この層
２は、一般に約５００から約５０００オングストローム
の厚さであり、より一般的には約８００から約１５００
オングストロームの厚さである。
【００５５】図３４は、誘電体材料３で電気伝導層２を
被覆することを示す。誘電体材料３は、二酸化珪素、酸
室化珪素のような無機誘電体または光像形成可能な誘電
体材料を含んだ重合体誘電体材料であることができる。
誘電体材料３は、一般に約１２から約５５ミクロンの厚
さであり、より一般的には約１８から約３７ミクロンの
厚さである。適している光像形成可能誘電体材料の実施
例はポリイミドである。
被覆することを示す。誘電体材料３は、二酸化珪素、酸
室化珪素のような無機誘電体または光像形成可能な誘電
体材料を含んだ重合体誘電体材料であることができる。
誘電体材料３は、一般に約１２から約５５ミクロンの厚
さであり、より一般的には約１８から約３７ミクロンの
厚さである。適している光像形成可能誘電体材料の実施
例はポリイミドである。
【００５６】それから、回路フィーチャ４は、レーザ・
アブレーションなどで誘電体材料３に画定する。回路フ
ィーチャは、誘電体層３を通して導電層２まで形成さ
れ、層２を露出させる。例えば、レーザ・アブレーショ
ンの知られている方法はどれでも使用することができ
る。例えば、ポリイミドの場合、この膜は波長３０８ナ
ノメートルのＵＶ放射に供される。そのような放射の市
販のソースは、キセノン塩化物エキシマ・レーザであ
る。
アブレーションなどで誘電体材料３に画定する。回路フ
ィーチャは、誘電体層３を通して導電層２まで形成さ
れ、層２を露出させる。例えば、レーザ・アブレーショ
ンの知られている方法はどれでも使用することができ
る。例えば、ポリイミドの場合、この膜は波長３０８ナ
ノメートルのＵＶ放射に供される。そのような放射の市
販のソースは、キセノン塩化物エキシマ・レーザであ
る。
【００５７】キセノン塩化物エキシマ・レーザは、よく
知られており、パルス動作するように設計され、一般的
に、約３００／秒の繰返し速度で２００ｍＪパルス／ｃ
ｍ2が得られる。このレーザは、適切なビーム整形均質
化光学系に結合されて、マスクを通して可干渉ビームを
放出する装置を実現することができる。一般に、約６０
ｍＪ／ｃｍ2以上の強度がレーザ・アブレーションを行
うために使用される。ポリイミドのレーザ・アブレーシ
ョンについてのこれ以上の詳細は、例えば、米国特許第
４，５６８，６３２号に見ることができる。この開示を
参照して、本明細書に組み込む。
知られており、パルス動作するように設計され、一般的
に、約３００／秒の繰返し速度で２００ｍＪパルス／ｃ
ｍ2が得られる。このレーザは、適切なビーム整形均質
化光学系に結合されて、マスクを通して可干渉ビームを
放出する装置を実現することができる。一般に、約６０
ｍＪ／ｃｍ2以上の強度がレーザ・アブレーションを行
うために使用される。ポリイミドのレーザ・アブレーシ
ョンについてのこれ以上の詳細は、例えば、米国特許第
４，５６８，６３２号に見ることができる。この開示を
参照して、本明細書に組み込む。
【００５８】回路フィーチャは、一般に、約０．５ミル
（１２．７ミクロン）から３．０ミル（７６．２ミクロ
ン）離れている。回路フィーチャの中には、１インチ長
さ（２５．４ミリメートル）×１インチ幅（２５．４ミ
リメートル）ほどに大きくて、シリコン・チップのよう
な電子部品がその構造内に存在できるようにするものも
ある。
（１２．７ミクロン）から３．０ミル（７６．２ミクロ
ン）離れている。回路フィーチャの中には、１インチ長
さ（２５．４ミリメートル）×１インチ幅（２５．４ミ
リメートル）ほどに大きくて、シリコン・チップのよう
な電子部品がその構造内に存在できるようにするものも
ある。
【００５９】それから、銅のような導電材料５が、誘電
体層３のレーザ・アブレーションで誘電体層３に画定さ
れたフィーチャ内の下の導電材料２に選択的に誘電体層
３より厚くない厚さまでメッキされ、その結果、メッキ
されたフィーチャ間のブリッジがないので化学機械研磨
で表面を平坦化する必要はなくなる（図３５を参照のこ
と）。下の導電材料２はメッキのシードとして作用する
ことができる。導電膜は、当技術分野でよく知られてい
る無電解メッキ、電解メッキ、スパッタ被覆または蒸着
の方法で堆積することができる。導電膜を堆積する好ま
しい方法は、電解メッキである。
体層３のレーザ・アブレーションで誘電体層３に画定さ
れたフィーチャ内の下の導電材料２に選択的に誘電体層
３より厚くない厚さまでメッキされ、その結果、メッキ
されたフィーチャ間のブリッジがないので化学機械研磨
で表面を平坦化する必要はなくなる（図３５を参照のこ
と）。下の導電材料２はメッキのシードとして作用する
ことができる。導電膜は、当技術分野でよく知られてい
る無電解メッキ、電解メッキ、スパッタ被覆または蒸着
の方法で堆積することができる。導電膜を堆積する好ま
しい方法は、電解メッキである。
【００６０】次に、図３６に示すように、光像形成可能
誘電体（ＰＩＤ）のような膜または水溶性レジストの積
層またはコーティングによって、構造１２の下側表面２
１をプレプレグのような補強誘電体層６に取り付ける。
層６にＰＩＤを使用することで、標準的な光化学法、レ
ーザ法または穴あけのような機械的方法のいずれかによ
って、後の金属化層への相互接続が可能になる。その
上、層６にＰＩＤを使用することで、同一平面回路の次
の層のフィーチャを含めることは、レーザ法または光化
学法で加工することができるようになる。層６は、次の
処理に必要な機械的耐性も備える。図３７に示すよう
に、支持体箔１は、適当なエッチング剤でのエッチング
などで取り除くことができる。クロムなどの層２は、エ
ッチング・マスクとして作用して、支持体箔１の除去
中、下にある導電材料５を保護する。層２は箔１および
導電材料５と異なる材料である。
誘電体（ＰＩＤ）のような膜または水溶性レジストの積
層またはコーティングによって、構造１２の下側表面２
１をプレプレグのような補強誘電体層６に取り付ける。
層６にＰＩＤを使用することで、標準的な光化学法、レ
ーザ法または穴あけのような機械的方法のいずれかによ
って、後の金属化層への相互接続が可能になる。その
上、層６にＰＩＤを使用することで、同一平面回路の次
の層のフィーチャを含めることは、レーザ法または光化
学法で加工することができるようになる。層６は、次の
処理に必要な機械的耐性も備える。図３７に示すよう
に、支持体箔１は、適当なエッチング剤でのエッチング
などで取り除くことができる。クロムなどの層２は、エ
ッチング・マスクとして作用して、支持体箔１の除去
中、下にある導電材料５を保護する。層２は箔１および
導電材料５と異なる材料である。
【００６１】図３８に示すように、導電材料２は最早必
要ないので、除去することができる。それは、適当なエ
ッチング剤でのエッチングで除去することができる。
要ないので、除去することができる。それは、適当なエ
ッチング剤でのエッチングで除去することができる。
【００６２】このステップによって、同一平面平面回路
表面２０を有する交互になる金属／誘電体高密度回路構
造１２ａが現れる（図３８を参照のこと）。ＩＳＯＰが
求める最終構造である場合は（図３８）、同一平面平面
回路表面２０は、回路線およびフィーチャの後の金属化
にとって理想的である。例えば、回路が同一平面に埋め
込まれている平面表面のために、当技術分野でよく知ら
れているような標準的な方法で、従来のブリッジの問題
なしにさらに微細なフィーチャおよび間隔まで、これら
の回路線およびフィーチャを金／ニッケル−金メッキす
ることができるようになる。金堆積は、選択的に、かつ
ハードまたはソフトのような異なる種類の金で行って、
コネクタおよび金線ボンドの両方を最適化することがで
きるようになる可能性がある。
表面２０を有する交互になる金属／誘電体高密度回路構
造１２ａが現れる（図３８を参照のこと）。ＩＳＯＰが
求める最終構造である場合は（図３８）、同一平面平面
回路表面２０は、回路線およびフィーチャの後の金属化
にとって理想的である。例えば、回路が同一平面に埋め
込まれている平面表面のために、当技術分野でよく知ら
れているような標準的な方法で、従来のブリッジの問題
なしにさらに微細なフィーチャおよび間隔まで、これら
の回路線およびフィーチャを金／ニッケル−金メッキす
ることができるようになる。金堆積は、選択的に、かつ
ハードまたはソフトのような異なる種類の金で行って、
コネクタおよび金線ボンドの両方を最適化することがで
きるようになる可能性がある。
【００６３】本構造は、単一の層または多層構造で使用
することができ、この多層構造では、同一平面平面回路
表面２０は、光像形成可能誘電体（ＰＩＤ）のような膜
または水溶性レジストを積層またはコーティングして、
プレプレグのような補強誘電体層６に取り付けられる。
プレプレグは、一般に、ガラス繊維のような織布または
不織布で補強されたエポキシ化合物またはポリイミドな
どの誘電体高分子材料である。層６にＰＩＤを使用する
ことで、標準的な光化学方法、レーザ方法または穴あけ
のような機械的方法のいずれかによって、その後の金属
化層への相互接続が可能になる。さらに、層６にＰＩＤ
を使用することで、同一平面回路の次の層のフィーチャ
を含めることは、レーザ法または光化学法で加工するこ
とができるようになる。多層構造の実施例の図３９を参
照されたい。
することができ、この多層構造では、同一平面平面回路
表面２０は、光像形成可能誘電体（ＰＩＤ）のような膜
または水溶性レジストを積層またはコーティングして、
プレプレグのような補強誘電体層６に取り付けられる。
プレプレグは、一般に、ガラス繊維のような織布または
不織布で補強されたエポキシ化合物またはポリイミドな
どの誘電体高分子材料である。層６にＰＩＤを使用する
ことで、標準的な光化学方法、レーザ方法または穴あけ
のような機械的方法のいずれかによって、その後の金属
化層への相互接続が可能になる。さらに、層６にＰＩＤ
を使用することで、同一平面回路の次の層のフィーチャ
を含めることは、レーザ法または光化学法で加工するこ
とができるようになる。多層構造の実施例の図３９を参
照されたい。
【００６４】さらに、それから、上記の処理に従って得
られた多重構造を互いに接合して多層回路基板を形成す
ることができる。
られた多重構造を互いに接合して多層回路基板を形成す
ることができる。
【００６５】上記の方法のどれでも必要な回数だけ繰り
返して、高密度回路多層構造を形成することができる。
０．１ミクロンまでのクリティカルな位置合わせを達成
する際には、積層プロセスを使用することができること
を理解されたい。
返して、高密度回路多層構造を形成することができる。
０．１ミクロンまでのクリティカルな位置合わせを達成
する際には、積層プロセスを使用することができること
を理解されたい。
【００６６】図１７、１８および１９は、図示の様々な
相互接続レベルを有する４層電気回路構造をもたらす、
いくつかの可能な相互接続形成順序の一実施例を示す。
ベース構造として図１６から始まって、図１７は、レー
ザ、機械的な穴あけ、またはＰＩＤ層３の光による回路
化のようないくつかの既存の方法のどれかを用いた、ベ
ース構造を通るビア１４の形成を示す。
相互接続レベルを有する４層電気回路構造をもたらす、
いくつかの可能な相互接続形成順序の一実施例を示す。
ベース構造として図１６から始まって、図１７は、レー
ザ、機械的な穴あけ、またはＰＩＤ層３の光による回路
化のようないくつかの既存の方法のどれかを用いた、ベ
ース構造を通るビア１４の形成を示す。
【００６７】図１８は、ビアを含む構造の一面のシード
（図示せず）および導電金属板１５を示す。
（図示せず）および導電金属板１５を示す。
【００６８】図１９は、選択エッチングによる回路化プ
ロセスの結果を示し、メッキされた相互接続を示す。
ロセスの結果を示し、メッキされた相互接続を示す。
【００６９】図２０、２１、２２および２３は、図示の
様々な相互接続レベルを有する４層電気回路構造をもた
らす、可能な相互接続形成順序の他の実施例を示す。こ
の実施例はまた、完成された外部表面が同一平面平面回
路であることを示す。
様々な相互接続レベルを有する４層電気回路構造をもた
らす、可能な相互接続形成順序の他の実施例を示す。こ
の実施例はまた、完成された外部表面が同一平面平面回
路であることを示す。
【００７０】ベース構造として図１６に示すような構造
２２から始まって、図２０は、追加のＰＩＤ層１６の付
加で構造２４を形成することを示す。
２２から始まって、図２０は、追加のＰＩＤ層１６の付
加で構造２４を形成することを示す。
【００７１】図２１は、レーザ、機械的な穴あけ、また
はＰＩＤ層１６の光による回路化のようないくつかの既
存の方法のどれかで、ベース構造２４を通したビア１４
の形成を示す。図２１は、また、前に図１から４に示し
た方法を使用して誘電体層１６にビア間相互接続のフィ
ーチャ２３を形成することを示す。
はＰＩＤ層１６の光による回路化のようないくつかの既
存の方法のどれかで、ベース構造２４を通したビア１４
の形成を示す。図２１は、また、前に図１から４に示し
た方法を使用して誘電体層１６にビア間相互接続のフィ
ーチャ２３を形成することを示す。
【００７２】図２２は、一面のシード（図示せず）およ
び金属板に続いて、メッキされたビアの筒に半田マスク
またはさらに導電性銅ペーストのようなペースト１８を
充填した結果を示す。穴充填は、さらに多くの回路層を
続けて追加しようとする場合に必要なだけである。
び金属板に続いて、メッキされたビアの筒に半田マスク
またはさらに導電性銅ペーストのようなペースト１８を
充填した結果を示す。穴充填は、さらに多くの回路層を
続けて追加しようとする場合に必要なだけである。
【００７３】図２３は、化学機械研磨による平坦化の結
果を示し、この研磨によって同一平面平面回路の外部表
面１９が作られる。表面１９は、回路線およびフィーチ
ャのその後の金属化にとって理想的である。例えば、回
路が同一平面で埋め込まれている平面表面のために、当
技術分野でよく知られているような標準的な方法で、従
来のブリッジの問題なしにさらに微細なフィーチャおよ
び間隔まで、これらの回路線およびフィーチャを金／ニ
ッケル−金メッキすることができるようになる。
果を示し、この研磨によって同一平面平面回路の外部表
面１９が作られる。表面１９は、回路線およびフィーチ
ャのその後の金属化にとって理想的である。例えば、回
路が同一平面で埋め込まれている平面表面のために、当
技術分野でよく知られているような標準的な方法で、従
来のブリッジの問題なしにさらに微細なフィーチャおよ
び間隔まで、これらの回路線およびフィーチャを金／ニ
ッケル−金メッキすることができるようになる。
【００７４】図４０は、シリコン・チップ２５のような
電気部品取付けおよび金線ボンド２６を示す構造を図示
し、この金線ボンドは、電気部品を同一平面平面表面回
路１３に接続し、この同一平面平面表面回路１３はニッ
ケル／金仕上げ層２７で被覆されている。この構造２８
で、この電気部品は、銀添加エポキシのような熱および
電気伝導性接着剤２９で下の金属１に取り付けられてい
る。ここで、この熱および電気伝導性接着剤２９は、部
品から下の金属１に熱を伝えるだけでなく、部品を適所
に貼り付ける働きをする。下の金属１は補強剤としても
働き、一般に１０オンス銅箔などで厚さが約４５０ミク
ロンである。
電気部品取付けおよび金線ボンド２６を示す構造を図示
し、この金線ボンドは、電気部品を同一平面平面表面回
路１３に接続し、この同一平面平面表面回路１３はニッ
ケル／金仕上げ層２７で被覆されている。この構造２８
で、この電気部品は、銀添加エポキシのような熱および
電気伝導性接着剤２９で下の金属１に取り付けられてい
る。ここで、この熱および電気伝導性接着剤２９は、部
品から下の金属１に熱を伝えるだけでなく、部品を適所
に貼り付ける働きをする。下の金属１は補強剤としても
働き、一般に１０オンス銅箔などで厚さが約４５０ミク
ロンである。
【００７５】本発明についての前記の説明は、本発明を
例証し説明している。さらに、開示は本発明の好ましい
実施形態だけを示し説明しているが、上で言及したよう
に、本発明は、様々な他の組合せ、修正および環境で使
用可能であり、さらに、上記の教示および／または関連
技術についての技術または知識に対応して、ここで述べ
たような本発明の概念の範囲内で変更または修正が可能
であることは理解すべきことである。上記の実施形態
は、本発明実施の知られている最良の形態を説明し、そ
のようなまたは他の実施形態で、さらに発明の特定の応
用または使用で必要な様々な修正とともに、当業者が本
発明を使用することができるようにする意図である。し
たがって、説明は、ここで開示された形態に本発明を限
定する意図ではない。また、添付の特許請求の範囲は他
の実施形態を含むように解釈されることを意図してい
る。
例証し説明している。さらに、開示は本発明の好ましい
実施形態だけを示し説明しているが、上で言及したよう
に、本発明は、様々な他の組合せ、修正および環境で使
用可能であり、さらに、上記の教示および／または関連
技術についての技術または知識に対応して、ここで述べ
たような本発明の概念の範囲内で変更または修正が可能
であることは理解すべきことである。上記の実施形態
は、本発明実施の知られている最良の形態を説明し、そ
のようなまたは他の実施形態で、さらに発明の特定の応
用または使用で必要な様々な修正とともに、当業者が本
発明を使用することができるようにする意図である。し
たがって、説明は、ここで開示された形態に本発明を限
定する意図ではない。また、添付の特許請求の範囲は他
の実施形態を含むように解釈されることを意図してい
る。
【００７６】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００７７】（１）支持体箔と、前記支持体箔の１つの
主要な表面の電気伝導層と、前記電気伝導層の上に位置
し回路フィーチャを有する誘電体層と、前記回路フィー
チャ内に位置する金属導電性回路とを備え、前記金属導
電性回路が前記誘電体層と実質的に同一平面／共面であ
り、かつ前記誘電体層で囲繞（surround）されている構
造。 （２）前記誘電体層の前記回路フィーチャが、前記誘電
体層を完全に通って前記導電層まで形成されている、上
記（１）に記載の構造。 （３）前記誘電体層の前記回路フィーチャが、前記導電
層を短絡して形成される、上記（１）に記載の構造。 （４）前記導電回路が、約０．５ミル（１２．７ミクロ
ン）から約１ミル（２５．４ミクロン）の幅で約０．５
ミルから約３ミル（７６．２ミクロン）の間隔をあけた
線を含む、上記（１）に記載の構造。 （５）前記金属導電回路が銅を含む、上記（１）に記載
の構造。 （６）前記誘電体層がエポキシ樹脂またはポリイミド樹
脂を含む、上記（１）に記載の構造。 （７）前記支持体箔が銅を含む、上記（１）に記載の構
造。 （８）前記電気伝導層がクロムを含む、上記（１）に記
載の構造。 （９）前記同一平面金属導電回路が金またはニッケル−
金で覆われる、上記（１）に記載の構造。 （１０）前記同一平面金属導電回路が金またはニッケル
−金で選択的に覆われる、上記（１）に記載の構造。 （１１）金で被覆された回路と、前記構造に取り付けら
れた他の部品または回路フィーチャとの間に、金線ボン
ド取付けが存在する、上記（１０）に記載の構造。 （１２）前記誘電体層を通って前記電気伝導層まで空洞
が存在し、前記空洞内に電子部品がある、上記（１）に
記載の構造。 （１３）前記構造が補強誘電体層に取り付けられてい
る、上記（１）に記載の構造。 （１４）誘電体層で互いに付けられている上記（１）に
記載の構造の繰返し層を備える構造。 （１５）導電金属回路のいずれかの層から導電金属回路
の他のいずれかの層への相互接続を備える、上記（１
４）に記載の構造。 （１６）前記構造内のいずれかのビアから前記構造内の
他のいずれかのビアへの同一平面金属導電回路相互接続
を備える、上記（１）に記載の構造。 （１７）誘電体ベース層と、前記ベース誘電体層の上に
位置する回路フィーチャを含む第２の誘電体層と、前記
回路フィーチャ内に位置する金属導電回路とを備え、前
記金属導電回路が前記第２の誘電体層と実質的に同一平
面／共面であり、かつ前記誘電体層で囲繞されている構
造。 （１８）上記（１７）に記載の構造の繰返し層を備え、
前記導電回路が約０．５ミル（１２．７ミクロン）から
約１ミル（２５．４ミクロン）の幅で約０．５ミルから
約３ミル（７６．２ミクロン）の間隔をあけた線を含
み、さらに前記誘電体ベース層が補強するものであり、
前記層が誘電体層で互いに付けられている構造。 （１９）前記金属導電回路が銅を含む、上記（１７）に
記載の構造。 （２０）前記回路含有誘電体層がエポキシ樹脂、ポリイ
ミド樹脂または光像形成可能誘電体を含む、上記（１
７）に記載の構造。 （２１）前記誘電体ベース層がエポキシ樹脂、ポリイミ
ド樹脂または光像形成可能誘電体を含む、上記（１７）
に記載の構造。 （２２）前記同一平面金属導電回路が金またはニッケル
−金で覆われている、上記（１７）に記載の構造。 （２３）金で被覆された回路と、前記構造に取り付けら
れた他の部品または回路フィーチャとの間に、金線ボン
ド取付けが存在する、上記（２２）に記載の構造。 （２４）前記誘電体層を通って前記金属導電層まで、空
洞が存在し、前記空洞内に電子部品がある、上記（１
７）に記載の構造。 （２５）前記構造が補強誘電体層に取り付けられてい
る、上記（１７）に記載の構造。 （２６）誘電体層で互いに付けられている上記（１７）
に記載の構造の繰返し層を備える構造。 （２７）導電金属回路のいずれかの層から導電金属回路
の他のいずれかの層への相互接続を備える、上記（２
６）に記載の構造。 （２８）前記構造内のいずれかのビアから前記構造内の
他のいずれかのビアへの同一平面金属導電回路相互接続
を備える、上記（２６）に記載の構造。 （２９）誘電体ベース層と、前記ベース誘電体層の上に
位置する回路フィーチャを含む第２の誘電体層と、前記
回路フィーチャ内に位置する金属導電性回路とを備え、
前記金属導電性回路が前記第２の誘電体層と実質的に同
一平面／共面であり、かつ前記誘電体層で囲繞されてい
る構造であって、前記導電回路が約０．５ミル（１２．
７ミクロン）から約１ミル（２５．４ミクロン）の幅で
約０．５ミルから約３ミル（７６．２ミクロン）の間隔
をあけた線、および電子部品が前記構造内に位置するこ
とができるようにするのに十分な大きさの回路フィーチ
ャを含む構造。 （３０）前記電子部品が集積回路チップであり、空洞が
前記誘電体層を通って前記金属導電層まで存在し、さら
に前記集積回路チップが前記空洞内にある、上記（２
９）に記載の構造。 （３１）前記同一平面金属導電回路が金またはニッケル
−金で覆われ、さらに、金で被覆された回路と前記集積
回路チップとの間に金線ボンド取付けが存在する、上記
（３０）に記載の構造。 （３２）埋め込まれた実質的に同一平面／共面回路フィ
ーチャを有する構造を製造する方法であって、上面側と
下面側を有し、さらに前記上面側に一面の電気伝導層を
有する支持体箔を設けるステップと、前記電気伝導層を
誘電体材料で被覆するステップと、前記誘電体材料に回
路フィーチャを形成するステップと、前記回路フィーチ
ャを埋めるように導電性金属をメッキするステップとを
含む方法。 （３３）前記構造の前記導電性金属を含む側を平坦化し
て、誘電体材料で囲繞された導電性金属のフィーチャを
有する平面表面を設けるステップをさらに含む、上記
（３２）に記載の方法。 （３４）前記平面表面に導電性仕上げ金属層をメッキす
るステップをさらに含む、上記（３３）に記載の方法。 （３５）前記導電性金属をメッキする前に、前記上面お
よび前記誘電体材料内の回路フィーチャに一面のシード
添加を行うことをさらに含む、上記（３４）に記載の方
法。 （３６）前記導電性金属が前記シード層に一面にメッキ
された後で、前記導電性金属を平坦化して、誘電体材料
で囲繞された導電性金属のフィーチャを有する平面表面
を設ける、上記（３５）に記載の方法。 （３７）前記回路フィーチャが、前記誘電体層を通して
前記導電層まで形成されて前記導電層を露出する、上記
（３２）に記載の方法。 （３８）前記回路フィーチャが、前記誘電体層に、前記
導電層に短絡して形成される、上記（３２）に記載の方
法。 （３９）導電性金属のメッキが、前記回路フィーチャ内
にだけ行われる、上記（３３）に記載の方法。 （４０）前記平坦化の後の前記構造を基板または誘電体
に取り付けることをさらに含む、上記（３９）に記載の
方法。 （４１）前記導電層が前記導電性金属を除去されないよ
うに保護している間に前記支持体箔を除去し、それから
前記導電層を除去することをさらに含む、上記（３９）
に記載の方法。 （４２）前記導電層が前記導電性金属を除去されないよ
うに保護している間に前記支持体箔を除去し、それから
前記導電層を除去して、一方の側に平坦表面配線、およ
び他方の側に粗い表面を形成することを含む、上記（３
２）に記載の方法。 （４３）前記平坦表面配線に金、ニッケル金、または他
の貴金属のような導電性仕上げ層をメッキするステップ
をさらに含む、上記（４２）に記載の方法。 （４４）前記粗い表面を誘電体材料に取り付けることを
さらに含む、上記（４２）に記載の方法。 （４５）基板に取り付けることをさらに含む、上記（４
４）に記載の方法。 （４６）前記埋め込まれた同一平面回路フィーチャを有
する少なくとも２つの構造を互いに接合することを含
む、上記（３６）に記載の方法。 （４７）前記導電性金属をメッキする前に、上面および
前記誘電体材料内の回路フィーチャに一面にシード添加
を行うステップと、前記構造の前記導電性金属を含む側
を平坦化して、誘電体材料で囲繞された導電性金属のフ
ィーチャを有する平面表面を設けるステップと、前記埋
め込まれた同一平面回路フィーチャを有する少なくとも
２つの構造を互いに随意選択的に接合するステップと、
前記導電層が前記導電性金属を除去されないように保護
している間に前記支持体箔を除去し、それから、前記導
電層を除去して一方の側に平坦表面配線を、他方の側に
粗い表面を形成するステップとをさらに含む、上記（３
２）に記載の方法。 （４８）前記回路フィーチャが、前記誘電体層を通して
前記導電層まで形成されて前記導電層を露出する、上記
（４７）に記載の方法。 （４９）前記回路フィーチャが前記誘電体層に、前記導
電層に短絡して形成される、上記（４７）に記載の方
法。 （５０）ビアを形成する光像形成可能誘電体層を付ける
こと、一面にシード添加を行うこと、および導電性金属
を一面にメッキすること、および前記一面のメッキを選
択的にエッチングして導電性相互接続を形成することを
含む、上記（４９）に記載の方法。 （５１）光像形成可能誘電体層を付けること、ビアを形
成すること、ビア間に相互接続を形成すること、一面の
シード添加を行い、導電性金属を一面にメッキするこ
と、および平坦化することを含む、上記（４９）に記載
の方法。 （５２）前記回路フィーチャが、前記誘電体層を通して
前記導電層まで形成されて前記導電層を露出し、さら
に、前記下の導電層に選択的に導電性材料をメッキする
こと、前記構造の金属を含む側を平坦化して、誘電体材
料で囲繞された導電性金属のフィーチャを有する平面表
面を設けること、前記埋め込まれた同一平面回路フィー
チャを有する少なくとも２つの構造を互いに随意選択的
に接合すること、および前記導電層が前記導電性金属を
除去されないように保護している間に、前記支持体箔を
除去し、それから、前記導電層を除去して、一方の側に
平坦表面配線を、他方の側に粗い表面を形成することを
含む、上記（３２）に記載の方法。 （５３）前記回路フィーチャが前記誘電体層を通して、
前記導電層が露出するまで形成され、さらに、前記下の
導電層に選択的に導電性材料をメッキすること、前記構
造を補強材に取り付けること、および前記導電層が前記
導電性金属を除去されないように保護している間に、前
記支持体箔を除去し、それから、前記導電層を除去し
て、一方の側に平坦表面配線を、他方の側に粗い表面を
形成することを含む、上記（３２）に記載の方法。 （５４）上記（３２）に記載のプロセスで得られる構
造。
主要な表面の電気伝導層と、前記電気伝導層の上に位置
し回路フィーチャを有する誘電体層と、前記回路フィー
チャ内に位置する金属導電性回路とを備え、前記金属導
電性回路が前記誘電体層と実質的に同一平面／共面であ
り、かつ前記誘電体層で囲繞（surround）されている構
造。 （２）前記誘電体層の前記回路フィーチャが、前記誘電
体層を完全に通って前記導電層まで形成されている、上
記（１）に記載の構造。 （３）前記誘電体層の前記回路フィーチャが、前記導電
層を短絡して形成される、上記（１）に記載の構造。 （４）前記導電回路が、約０．５ミル（１２．７ミクロ
ン）から約１ミル（２５．４ミクロン）の幅で約０．５
ミルから約３ミル（７６．２ミクロン）の間隔をあけた
線を含む、上記（１）に記載の構造。 （５）前記金属導電回路が銅を含む、上記（１）に記載
の構造。 （６）前記誘電体層がエポキシ樹脂またはポリイミド樹
脂を含む、上記（１）に記載の構造。 （７）前記支持体箔が銅を含む、上記（１）に記載の構
造。 （８）前記電気伝導層がクロムを含む、上記（１）に記
載の構造。 （９）前記同一平面金属導電回路が金またはニッケル−
金で覆われる、上記（１）に記載の構造。 （１０）前記同一平面金属導電回路が金またはニッケル
−金で選択的に覆われる、上記（１）に記載の構造。 （１１）金で被覆された回路と、前記構造に取り付けら
れた他の部品または回路フィーチャとの間に、金線ボン
ド取付けが存在する、上記（１０）に記載の構造。 （１２）前記誘電体層を通って前記電気伝導層まで空洞
が存在し、前記空洞内に電子部品がある、上記（１）に
記載の構造。 （１３）前記構造が補強誘電体層に取り付けられてい
る、上記（１）に記載の構造。 （１４）誘電体層で互いに付けられている上記（１）に
記載の構造の繰返し層を備える構造。 （１５）導電金属回路のいずれかの層から導電金属回路
の他のいずれかの層への相互接続を備える、上記（１
４）に記載の構造。 （１６）前記構造内のいずれかのビアから前記構造内の
他のいずれかのビアへの同一平面金属導電回路相互接続
を備える、上記（１）に記載の構造。 （１７）誘電体ベース層と、前記ベース誘電体層の上に
位置する回路フィーチャを含む第２の誘電体層と、前記
回路フィーチャ内に位置する金属導電回路とを備え、前
記金属導電回路が前記第２の誘電体層と実質的に同一平
面／共面であり、かつ前記誘電体層で囲繞されている構
造。 （１８）上記（１７）に記載の構造の繰返し層を備え、
前記導電回路が約０．５ミル（１２．７ミクロン）から
約１ミル（２５．４ミクロン）の幅で約０．５ミルから
約３ミル（７６．２ミクロン）の間隔をあけた線を含
み、さらに前記誘電体ベース層が補強するものであり、
前記層が誘電体層で互いに付けられている構造。 （１９）前記金属導電回路が銅を含む、上記（１７）に
記載の構造。 （２０）前記回路含有誘電体層がエポキシ樹脂、ポリイ
ミド樹脂または光像形成可能誘電体を含む、上記（１
７）に記載の構造。 （２１）前記誘電体ベース層がエポキシ樹脂、ポリイミ
ド樹脂または光像形成可能誘電体を含む、上記（１７）
に記載の構造。 （２２）前記同一平面金属導電回路が金またはニッケル
−金で覆われている、上記（１７）に記載の構造。 （２３）金で被覆された回路と、前記構造に取り付けら
れた他の部品または回路フィーチャとの間に、金線ボン
ド取付けが存在する、上記（２２）に記載の構造。 （２４）前記誘電体層を通って前記金属導電層まで、空
洞が存在し、前記空洞内に電子部品がある、上記（１
７）に記載の構造。 （２５）前記構造が補強誘電体層に取り付けられてい
る、上記（１７）に記載の構造。 （２６）誘電体層で互いに付けられている上記（１７）
に記載の構造の繰返し層を備える構造。 （２７）導電金属回路のいずれかの層から導電金属回路
の他のいずれかの層への相互接続を備える、上記（２
６）に記載の構造。 （２８）前記構造内のいずれかのビアから前記構造内の
他のいずれかのビアへの同一平面金属導電回路相互接続
を備える、上記（２６）に記載の構造。 （２９）誘電体ベース層と、前記ベース誘電体層の上に
位置する回路フィーチャを含む第２の誘電体層と、前記
回路フィーチャ内に位置する金属導電性回路とを備え、
前記金属導電性回路が前記第２の誘電体層と実質的に同
一平面／共面であり、かつ前記誘電体層で囲繞されてい
る構造であって、前記導電回路が約０．５ミル（１２．
７ミクロン）から約１ミル（２５．４ミクロン）の幅で
約０．５ミルから約３ミル（７６．２ミクロン）の間隔
をあけた線、および電子部品が前記構造内に位置するこ
とができるようにするのに十分な大きさの回路フィーチ
ャを含む構造。 （３０）前記電子部品が集積回路チップであり、空洞が
前記誘電体層を通って前記金属導電層まで存在し、さら
に前記集積回路チップが前記空洞内にある、上記（２
９）に記載の構造。 （３１）前記同一平面金属導電回路が金またはニッケル
−金で覆われ、さらに、金で被覆された回路と前記集積
回路チップとの間に金線ボンド取付けが存在する、上記
（３０）に記載の構造。 （３２）埋め込まれた実質的に同一平面／共面回路フィ
ーチャを有する構造を製造する方法であって、上面側と
下面側を有し、さらに前記上面側に一面の電気伝導層を
有する支持体箔を設けるステップと、前記電気伝導層を
誘電体材料で被覆するステップと、前記誘電体材料に回
路フィーチャを形成するステップと、前記回路フィーチ
ャを埋めるように導電性金属をメッキするステップとを
含む方法。 （３３）前記構造の前記導電性金属を含む側を平坦化し
て、誘電体材料で囲繞された導電性金属のフィーチャを
有する平面表面を設けるステップをさらに含む、上記
（３２）に記載の方法。 （３４）前記平面表面に導電性仕上げ金属層をメッキす
るステップをさらに含む、上記（３３）に記載の方法。 （３５）前記導電性金属をメッキする前に、前記上面お
よび前記誘電体材料内の回路フィーチャに一面のシード
添加を行うことをさらに含む、上記（３４）に記載の方
法。 （３６）前記導電性金属が前記シード層に一面にメッキ
された後で、前記導電性金属を平坦化して、誘電体材料
で囲繞された導電性金属のフィーチャを有する平面表面
を設ける、上記（３５）に記載の方法。 （３７）前記回路フィーチャが、前記誘電体層を通して
前記導電層まで形成されて前記導電層を露出する、上記
（３２）に記載の方法。 （３８）前記回路フィーチャが、前記誘電体層に、前記
導電層に短絡して形成される、上記（３２）に記載の方
法。 （３９）導電性金属のメッキが、前記回路フィーチャ内
にだけ行われる、上記（３３）に記載の方法。 （４０）前記平坦化の後の前記構造を基板または誘電体
に取り付けることをさらに含む、上記（３９）に記載の
方法。 （４１）前記導電層が前記導電性金属を除去されないよ
うに保護している間に前記支持体箔を除去し、それから
前記導電層を除去することをさらに含む、上記（３９）
に記載の方法。 （４２）前記導電層が前記導電性金属を除去されないよ
うに保護している間に前記支持体箔を除去し、それから
前記導電層を除去して、一方の側に平坦表面配線、およ
び他方の側に粗い表面を形成することを含む、上記（３
２）に記載の方法。 （４３）前記平坦表面配線に金、ニッケル金、または他
の貴金属のような導電性仕上げ層をメッキするステップ
をさらに含む、上記（４２）に記載の方法。 （４４）前記粗い表面を誘電体材料に取り付けることを
さらに含む、上記（４２）に記載の方法。 （４５）基板に取り付けることをさらに含む、上記（４
４）に記載の方法。 （４６）前記埋め込まれた同一平面回路フィーチャを有
する少なくとも２つの構造を互いに接合することを含
む、上記（３６）に記載の方法。 （４７）前記導電性金属をメッキする前に、上面および
前記誘電体材料内の回路フィーチャに一面にシード添加
を行うステップと、前記構造の前記導電性金属を含む側
を平坦化して、誘電体材料で囲繞された導電性金属のフ
ィーチャを有する平面表面を設けるステップと、前記埋
め込まれた同一平面回路フィーチャを有する少なくとも
２つの構造を互いに随意選択的に接合するステップと、
前記導電層が前記導電性金属を除去されないように保護
している間に前記支持体箔を除去し、それから、前記導
電層を除去して一方の側に平坦表面配線を、他方の側に
粗い表面を形成するステップとをさらに含む、上記（３
２）に記載の方法。 （４８）前記回路フィーチャが、前記誘電体層を通して
前記導電層まで形成されて前記導電層を露出する、上記
（４７）に記載の方法。 （４９）前記回路フィーチャが前記誘電体層に、前記導
電層に短絡して形成される、上記（４７）に記載の方
法。 （５０）ビアを形成する光像形成可能誘電体層を付ける
こと、一面にシード添加を行うこと、および導電性金属
を一面にメッキすること、および前記一面のメッキを選
択的にエッチングして導電性相互接続を形成することを
含む、上記（４９）に記載の方法。 （５１）光像形成可能誘電体層を付けること、ビアを形
成すること、ビア間に相互接続を形成すること、一面の
シード添加を行い、導電性金属を一面にメッキするこ
と、および平坦化することを含む、上記（４９）に記載
の方法。 （５２）前記回路フィーチャが、前記誘電体層を通して
前記導電層まで形成されて前記導電層を露出し、さら
に、前記下の導電層に選択的に導電性材料をメッキする
こと、前記構造の金属を含む側を平坦化して、誘電体材
料で囲繞された導電性金属のフィーチャを有する平面表
面を設けること、前記埋め込まれた同一平面回路フィー
チャを有する少なくとも２つの構造を互いに随意選択的
に接合すること、および前記導電層が前記導電性金属を
除去されないように保護している間に、前記支持体箔を
除去し、それから、前記導電層を除去して、一方の側に
平坦表面配線を、他方の側に粗い表面を形成することを
含む、上記（３２）に記載の方法。 （５３）前記回路フィーチャが前記誘電体層を通して、
前記導電層が露出するまで形成され、さらに、前記下の
導電層に選択的に導電性材料をメッキすること、前記構
造を補強材に取り付けること、および前記導電層が前記
導電性金属を除去されないように保護している間に、前
記支持体箔を除去し、それから、前記導電層を除去し
て、一方の側に平坦表面配線を、他方の側に粗い表面を
形成することを含む、上記（３２）に記載の方法。 （５４）上記（３２）に記載のプロセスで得られる構
造。
【図１】本発明の方法に従った製造の進行段階での構造
の模式図である。
の模式図である。
【図２】本発明の方法に従った製造の進行段階での構造
の模式図である。
の模式図である。
【図３】本発明の方法に従った製造の進行段階での構造
の模式図である。
の模式図である。
【図４】本発明の方法に従った製造の進行段階での構造
の模式図である。
の模式図である。
【図５】本発明の方法に従った製造の進行段階での構造
の模式図である。
の模式図である。
【図６】本発明の方法に従った製造の進行段階での構造
の模式図である。
の模式図である。
【図７】本発明の方法に従った製造の進行段階での構造
の模式図である。
の模式図である。
【図８】本発明の方法に従った製造の進行段階での構造
の模式図である。
の模式図である。
【図９】本発明の他の方法に従った製造の進行段階での
構造の模式図である。
構造の模式図である。
【図１０】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図１１】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図１２】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図１３】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図１４】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図１５】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図１６】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図１７】層間相互接続およびビア間相互接続の進行段
階の模式図である。
階の模式図である。
【図１８】層間相互接続およびビア間相互接続の進行段
階の模式図である。
階の模式図である。
【図１９】層間相互接続およびビア間相互接続の進行段
階の模式図である。
階の模式図である。
【図２０】層間相互接続およびビア間相互接続の進行段
階の模式図である。
階の模式図である。
【図２１】層間相互接続およびビア間相互接続の進行段
階の模式図である。
階の模式図である。
【図２２】層間相互接続およびビア間相互接続の進行段
階の模式図である。
階の模式図である。
【図２３】層間相互接続およびビア間相互接続の進行段
階の模式図である。
階の模式図である。
【図２４】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図２５】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図２６】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図２７】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図２８】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図２９】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図３０】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図３１】本発明の他の方法に従った製造の進行段階で
の構造の模式図である。
の構造の模式図である。
【図３２】本発明のさらに他の方法に従った製造の進行
段階での構造の模式図である。
段階での構造の模式図である。
【図３３】本発明のさらに他の方法に従った製造の進行
段階での構造の模式図である。
段階での構造の模式図である。
【図３４】本発明のさらに他の方法に従った製造の進行
段階での構造の模式図である。
段階での構造の模式図である。
【図３５】本発明のさらに他の方法に従った製造の進行
段階での構造の模式図である。
段階での構造の模式図である。
【図３６】本発明のさらに他の方法に従った製造の進行
段階での構造の模式図である。
段階での構造の模式図である。
【図３７】本発明のさらに他の方法に従った製造の進行
段階での構造の模式図である。
段階での構造の模式図である。
【図３８】本発明のさらに他の方法に従った製造の進行
段階での構造の模式図である。
段階での構造の模式図である。
【図３９】本発明のさらに他の方法に従った製造の進行
段階での構造の模式図である。
段階での構造の模式図である。
【図４０】一般的なチップ取付け、およびチップからニ
ッケル金メッキされた同一平面平面表面回路への金線ボ
ンドを示す完成された構造の模式図である。
ッケル金メッキされた同一平面平面表面回路への金線ボ
ンドを示す完成された構造の模式図である。
１ 支持体箔
２ 電気伝導層
３ 誘電体材料
４ 回路フィーチャ
５ 導電材料
６ 補強誘電体層
８ 同一平面平面回路表面
９ 高密度回路構造
１０ 高密度回路構造
１１ 金属／誘電体高密度回路構造
１３ 同一平面平面表面回路
１４ ビア
１５ 導電金属板
１６ 光像形成可能誘電体（ＰＩＤ）層
１８ 導電性ペースト
２２ ２層回路構造
２３ ビア相互接続のフィーチャ
２６ 金線ボンド
２７ ニッケル／金仕上げ層
２９ 電気伝導性接着剤
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/18 Ｈ０５Ｋ 3/18 Ｇ
3/20 3/20 Ｂ
3/46 3/46 Ｎ
Ｑ
Ｓ
Ｔ
Ｚ
(72)発明者 ロナルド・クロージア
アメリカ合衆国13850 ニューヨーク州ベ
スタル スカイライン・ドライブ 520
(72)発明者 ジェフリー・アラン・ナイト
アメリカ合衆国13760 ニューヨーク州エ
ンドウェル ストラブル・ロード 3694
(72)発明者 ロバート・デビッド・セベスタ
アメリカ合衆国13760 ニューヨーク州エ
ンディコット カール・ストリート 607
Ｆターム(参考） 5E317 AA24 BB02 BB03 BB12 BB13
BB15 CC33 CC44 CC52 CD15
CD25 CD34 GG14
5E336 AA08 AA09 AA13 BB03 BB15
BC26 CC32 CC58 DD01 EE05
GG14
5E338 AA02 AA03 AA16 BB03 BB13
BB19 BB25 BB63 BB75 CC01
CD01 CD12 EE23
5E343 AA02 AA17 AA18 AA36 AA39
BB02 BB13 BB17 BB23 BB24
BB44 BB71 CC62 CC67 DD43
DD56 DD63 DD76 ER21 ER26
ER49 ER53 GG08
5E346 AA01 AA12 AA15 AA32 AA38
AA43 BB01 BB15 CC09 CC10
CC32 CC37 CC38 CC52 CC60
DD01 DD24 DD33 DD47 EE31
FF04 FF45 GG15 GG17 GG22
GG27 GG28 HH11 HH25 HH26
Claims (54)
- 【請求項１】支持体箔と、前記支持体箔の１つの主要な
表面の電気伝導層と、前記電気伝導層の上に位置し回路
フィーチャを有する誘電体層と、前記回路フィーチャ内
に位置する金属導電性回路とを備え、前記金属導電性回
路が前記誘電体層と実質的に同一平面／共面であり、か
つ前記誘電体層で囲繞（surround）されている構造。 - 【請求項２】前記誘電体層の前記回路フィーチャが、前
記誘電体層を完全に通って前記導電層まで形成されてい
る、請求項１に記載の構造。 - 【請求項３】前記誘電体層の前記回路フィーチャが、前
記導電層を短絡して形成される、請求項１に記載の構
造。 - 【請求項４】前記導電回路が、約０．５ミル（１２．７
ミクロン）から約１ミル（２５．４ミクロン）の幅で約
０．５ミルから約３ミル（７６．２ミクロン）の間隔を
あけた線を含む、請求項１に記載の構造。 - 【請求項５】前記金属導電回路が銅を含む、請求項１に
記載の構造。 - 【請求項６】前記誘電体層がエポキシ樹脂またはポリイ
ミド樹脂を含む、請求項１に記載の構造。 - 【請求項７】前記支持体箔が銅を含む、請求項１に記載
の構造。 - 【請求項８】前記電気伝導層がクロムを含む、請求項１
に記載の構造。 - 【請求項９】前記同一平面金属導電回路が金またはニッ
ケル−金で覆われる、請求項１に記載の構造。 - 【請求項１０】前記同一平面金属導電回路が金またはニ
ッケル−金で選択的に覆われる、請求項１に記載の構
造。 - 【請求項１１】金で被覆された回路と、前記構造に取り
付けられた他の部品または回路フィーチャとの間に、金
線ボンド取付けが存在する、請求項１０に記載の構造。 - 【請求項１２】前記誘電体層を通って前記電気伝導層ま
で空洞が存在し、前記空洞内に電子部品がある、請求項
１に記載の構造。 - 【請求項１３】前記構造が補強誘電体層に取り付けられ
ている、請求項１に記載の構造。 - 【請求項１４】誘電体層で互いに付けられている請求項
１に記載の構造の繰返し層を備える構造。 - 【請求項１５】導電金属回路のいずれかの層から導電金
属回路の他のいずれかの層への相互接続を備える、請求
項１４に記載の構造。 - 【請求項１６】前記構造内のいずれかのビアから前記構
造内の他のいずれかのビアへの同一平面金属導電回路相
互接続を備える、請求項１に記載の構造。 - 【請求項１７】誘電体ベース層と、前記ベース誘電体層
の上に位置する回路フィーチャを含む第２の誘電体層
と、前記回路フィーチャ内に位置する金属導電回路とを
備え、前記金属導電回路が前記第２の誘電体層と実質的
に同一平面／共面であり、かつ前記誘電体層で囲繞され
ている構造。 - 【請求項１８】請求項１７に記載の構造の繰返し層を備
え、前記導電回路が約０．５ミル（１２．７ミクロン）
から約１ミル（２５．４ミクロン）の幅で約０．５ミル
から約３ミル（７６．２ミクロン）の間隔をあけた線を
含み、さらに前記誘電体ベース層が補強するものであ
り、前記層が誘電体層で互いに付けられている構造。 - 【請求項１９】前記金属導電回路が銅を含む、請求項１
７に記載の構造。 - 【請求項２０】前記回路含有誘電体層がエポキシ樹脂、
ポリイミド樹脂または光像形成可能誘電体を含む、請求
項１７に記載の構造。 - 【請求項２１】前記誘電体ベース層がエポキシ樹脂、ポ
リイミド樹脂または光像形成可能誘電体を含む、請求項
１７に記載の構造。 - 【請求項２２】前記同一平面金属導電回路が金またはニ
ッケル−金で覆われている、請求項１７に記載の構造。 - 【請求項２３】金で被覆された回路と、前記構造に取り
付けられた他の部品または回路フィーチャとの間に、金
線ボンド取付けが存在する、請求項２２に記載の構造。 - 【請求項２４】前記誘電体層を通って前記金属導電層ま
で、空洞が存在し、前記空洞内に電子部品がある、請求
項１７に記載の構造。 - 【請求項２５】前記構造が補強誘電体層に取り付けられ
ている、請求項１７に記載の構造。 - 【請求項２６】誘電体層で互いに付けられている請求項
１７に記載の構造の繰返し層を備える構造。 - 【請求項２７】導電金属回路のいずれかの層から導電金
属回路の他のいずれかの層への相互接続を備える、請求
項２６に記載の構造。 - 【請求項２８】前記構造内のいずれかのビアから前記構
造内の他のいずれかのビアへの同一平面金属導電回路相
互接続を備える、請求項２６に記載の構造。 - 【請求項２９】誘電体ベース層と、前記ベース誘電体層
の上に位置する回路フィーチャを含む第２の誘電体層
と、前記回路フィーチャ内に位置する金属導電性回路と
を備え、前記金属導電性回路が前記第２の誘電体層と実
質的に同一平面／共面であり、かつ前記誘電体層で囲繞
されている構造であって、前記導電回路が約０．５ミル
（１２．７ミクロン）から約１ミル（２５．４ミクロ
ン）の幅で約０．５ミルから約３ミル（７６．２ミクロ
ン）の間隔をあけた線、および電子部品が前記構造内に
位置することができるようにするのに十分な大きさの回
路フィーチャを含む構造。 - 【請求項３０】前記電子部品が集積回路チップであり、
空洞が前記誘電体層を通って前記金属導電層まで存在
し、さらに前記集積回路チップが前記空洞内にある、請
求項２９に記載の構造。 - 【請求項３１】前記同一平面金属導電回路が金またはニ
ッケル−金で覆われ、さらに、 金で被覆された回路と前記集積回路チップとの間に金線
ボンド取付けが存在する、請求項３０に記載の構造。 - 【請求項３２】埋め込まれた実質的に同一平面／共面回
路フィーチャを有する構造を製造する方法であって、 上面側と下面側を有し、さらに前記上面側に一面の電気
伝導層を有する支持体箔を設けるステップと、 前記電気伝導層を誘電体材料で被覆するステップと、 前記誘電体材料に回路フィーチャを形成するステップ
と、 前記回路フィーチャを埋めるように導電性金属をメッキ
するステップとを含む方法。 - 【請求項３３】前記構造の前記導電性金属を含む側を平
坦化して、誘電体材料で囲繞された導電性金属のフィー
チャを有する平面表面を設けるステップをさらに含む、
請求項３２に記載の方法。 - 【請求項３４】前記平面表面に導電性仕上げ金属層をメ
ッキするステップをさらに含む、請求項３３に記載の方
法。 - 【請求項３５】前記導電性金属をメッキする前に、前記
上面および前記誘電体材料内の回路フィーチャに一面の
シード添加を行うことをさらに含む、請求項３４に記載
の方法。 - 【請求項３６】前記導電性金属が前記シード層に一面に
メッキされた後で、前記導電性金属を平坦化して、誘電
体材料で囲繞された導電性金属のフィーチャを有する平
面表面を設ける、請求項３５に記載の方法。 - 【請求項３７】前記回路フィーチャが、前記誘電体層を
通して前記導電層まで形成されて前記導電層を露出す
る、請求項３２に記載の方法。 - 【請求項３８】前記回路フィーチャが、前記誘電体層
に、前記導電層に短絡して形成される、請求項３２に記
載の方法。 - 【請求項３９】導電性金属のメッキが、前記回路フィー
チャ内にだけ行われる、請求項３３に記載の方法。 - 【請求項４０】前記平坦化の後の前記構造を基板または
誘電体に取り付けることをさらに含む、請求項３９に記
載の方法。 - 【請求項４１】前記導電層が前記導電性金属を除去され
ないように保護している間に前記支持体箔を除去し、そ
れから前記導電層を除去することをさらに含む、請求項
３９に記載の方法。 - 【請求項４２】前記導電層が前記導電性金属を除去され
ないように保護している間に前記支持体箔を除去し、そ
れから前記導電層を除去して、一方の側に平坦表面配
線、および他方の側に粗い表面を形成することを含む、
請求項３２に記載の方法。 - 【請求項４３】前記平坦表面配線に金、ニッケル金、ま
たは他の貴金属のような導電性仕上げ層をメッキするス
テップをさらに含む、請求項４２に記載の方法。 - 【請求項４４】前記粗い表面を誘電体材料に取り付ける
ことをさらに含む、請求項４２に記載の方法。 - 【請求項４５】基板に取り付けることをさらに含む、請
求項４４に記載の方法。 - 【請求項４６】前記埋め込まれた同一平面回路フィーチ
ャを有する少なくとも２つの構造を互いに接合すること
を含む、請求項３６に記載の方法。 - 【請求項４７】前記導電性金属をメッキする前に、上面
および前記誘電体材料内の回路フィーチャに一面にシー
ド添加を行うステップと、 前記構造の前記導電性金属を含む側を平坦化して、誘電
体材料で囲繞された導電性金属のフィーチャを有する平
面表面を設けるステップと、 前記埋め込まれた同一平面回路フィーチャを有する少な
くとも２つの構造を互いに随意選択的に接合するステッ
プと、 前記導電層が前記導電性金属を除去されないように保護
している間に前記支持体箔を除去し、それから、前記導
電層を除去して一方の側に平坦表面配線を、他方の側に
粗い表面を形成するステップとをさらに含む、請求項３
２に記載の方法。 - 【請求項４８】前記回路フィーチャが、前記誘電体層を
通して前記導電層まで形成されて前記導電層を露出す
る、請求項４７に記載の方法。 - 【請求項４９】前記回路フィーチャが前記誘電体層に、
前記導電層に短絡して形成される、請求項４７に記載の
方法。 - 【請求項５０】ビアを形成する光像形成可能誘電体層を
付けること、一面にシード添加を行うこと、および導電
性金属を一面にメッキすること、および前記一面のメッ
キを選択的にエッチングして導電性相互接続を形成する
ことを含む、請求項４９に記載の方法。 - 【請求項５１】光像形成可能誘電体層を付けること、 ビアを形成すること、 ビア間に相互接続を形成すること、 一面のシード添加を行い、導電性金属を一面にメッキす
ること、および平坦化することを含む、請求項４９に記
載の方法。 - 【請求項５２】前記回路フィーチャが、前記誘電体層を
通して前記導電層まで形成されて前記導電層を露出し、
さらに、 前記下の導電層に選択的に導電性材料をメッキするこ
と、 前記構造の金属を含む側を平坦化して、誘電体材料で囲
繞された導電性金属のフィーチャを有する平面表面を設
けること、 前記埋め込まれた同一平面回路フィーチャを有する少な
くとも２つの構造を互いに随意選択的に接合すること、
および前記導電層が前記導電性金属を除去されないよう
に保護している間に、前記支持体箔を除去し、それか
ら、前記導電層を除去して、一方の側に平坦表面配線
を、他方の側に粗い表面を形成することを含む、請求項
３２に記載の方法。 - 【請求項５３】前記回路フィーチャが前記誘電体層を通
して、前記導電層が露出するまで形成され、さらに、 前記下の導電層に選択的に導電性材料をメッキするこ
と、 前記構造を補強材に取り付けること、および前記導電層
が前記導電性金属を除去されないように保護している間
に、前記支持体箔を除去し、それから、前記導電層を除
去して、一方の側に平坦表面配線を、他方の側に粗い表
面を形成することを含む、請求項３２に記載の方法。 - 【請求項５４】請求項３２に記載のプロセスで得られる
構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/863,978 US6815709B2 (en) | 2001-05-23 | 2001-05-23 | Structure having flush circuitry features and method of making |
| US09/863978 | 2001-05-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031925A true JP2003031925A (ja) | 2003-01-31 |
| JP3771867B2 JP3771867B2 (ja) | 2006-04-26 |
Family
ID=25342248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002136832A Expired - Fee Related JP3771867B2 (ja) | 2001-05-23 | 2002-05-13 | 同一平面回路フィーチャを有する構造およびその製法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6815709B2 (ja) |
| JP (1) | JP3771867B2 (ja) |
| TW (1) | TW546992B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010141164A (ja) * | 2008-12-12 | 2010-06-24 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
| JP2013507763A (ja) * | 2009-10-08 | 2013-03-04 | エルジー イノテック カンパニー リミテッド | プリント回路基板及びその製造方法 |
| JPWO2015107618A1 (ja) * | 2014-01-14 | 2017-03-23 | 株式会社メイコー | プリント配線板の製造方法 |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7334326B1 (en) | 2001-06-19 | 2008-02-26 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having embedded passive components |
| US6930256B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
| US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
| US7399661B2 (en) | 2002-05-01 | 2008-07-15 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having embedded back-side access conductors and vias |
| US6930257B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laminated laser-embedded circuit layers |
| US7028400B1 (en) | 2002-05-01 | 2006-04-18 | Amkor Technology, Inc. | Integrated circuit substrate having laser-exposed terminals |
| US7670962B2 (en) | 2002-05-01 | 2010-03-02 | Amkor Technology, Inc. | Substrate having stiffener fabrication method |
| US7633765B1 (en) | 2004-03-23 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package including a top-surface metal layer for implementing circuit features |
| US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
| US7637008B2 (en) * | 2002-12-18 | 2009-12-29 | Intel Corporation | Methods for manufacturing imprinted substrates |
| US7371975B2 (en) * | 2002-12-18 | 2008-05-13 | Intel Corporation | Electronic packages and components thereof formed by substrate-imprinting |
| US20040126547A1 (en) * | 2002-12-31 | 2004-07-01 | Coomer Boyd L. | Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom |
| US7364985B2 (en) * | 2003-09-29 | 2008-04-29 | Micron Technology, Inc. | Method for creating electrical pathways for semiconductor device structures using laser machining processes |
| DE102004005300A1 (de) * | 2004-01-29 | 2005-09-08 | Atotech Deutschland Gmbh | Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens |
| US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
| US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
| US7145238B1 (en) | 2004-05-05 | 2006-12-05 | Amkor Technology, Inc. | Semiconductor package and substrate having multi-level vias |
| EP1622435A1 (en) * | 2004-07-28 | 2006-02-01 | ATOTECH Deutschland GmbH | Method of manufacturing an electronic circuit assembly using direct write techniques |
| JP4608297B2 (ja) * | 2004-12-06 | 2011-01-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 積層配線基板の製造方法 |
| US20080248596A1 (en) * | 2007-04-04 | 2008-10-09 | Endicott Interconnect Technologies, Inc. | Method of making a circuitized substrate having at least one capacitor therein |
| US8826531B1 (en) | 2005-04-05 | 2014-09-09 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers |
| US7892412B2 (en) * | 2005-08-05 | 2011-02-22 | Mutual-Tek Industries Co., Ltd. | Manufacturing process of embedded type flexible or rigid printed circuit board |
| US7297285B2 (en) * | 2005-08-05 | 2007-11-20 | Roger Chang | Manufacturing process of emboss type flexible or rigid printed circuit board |
| JP2007317881A (ja) * | 2006-05-25 | 2007-12-06 | Nec Saitama Ltd | 多層プリント基板 |
| US7589398B1 (en) | 2006-10-04 | 2009-09-15 | Amkor Technology, Inc. | Embedded metal features structure |
| KR100782407B1 (ko) * | 2006-10-30 | 2007-12-05 | 삼성전기주식회사 | 회로기판 제조방법 |
| US7550857B1 (en) | 2006-11-16 | 2009-06-23 | Amkor Technology, Inc. | Stacked redistribution layer (RDL) die assembly package |
| US7750250B1 (en) | 2006-12-22 | 2010-07-06 | Amkor Technology, Inc. | Blind via capture pad structure |
| US7752752B1 (en) | 2007-01-09 | 2010-07-13 | Amkor Technology, Inc. | Method of fabricating an embedded circuit pattern |
| KR100872131B1 (ko) * | 2007-07-10 | 2008-12-08 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| US8323771B1 (en) | 2007-08-15 | 2012-12-04 | Amkor Technology, Inc. | Straight conductor blind via capture pad structure and fabrication method |
| JP5113544B2 (ja) * | 2008-01-30 | 2013-01-09 | 新光電気工業株式会社 | 配線基板の製造方法 |
| US7909977B2 (en) * | 2008-03-27 | 2011-03-22 | Intel Corporation | Method of manufacturing a substrate for a microelectronic device, and substrate formed thereby |
| US8872329B1 (en) | 2009-01-09 | 2014-10-28 | Amkor Technology, Inc. | Extended landing pad substrate package structure and method |
| US7960827B1 (en) | 2009-04-09 | 2011-06-14 | Amkor Technology, Inc. | Thermal via heat spreader package and method |
| US8623753B1 (en) | 2009-05-28 | 2014-01-07 | Amkor Technology, Inc. | Stackable protruding via package and method |
| US8222538B1 (en) | 2009-06-12 | 2012-07-17 | Amkor Technology, Inc. | Stackable via package and method |
| US8471154B1 (en) | 2009-08-06 | 2013-06-25 | Amkor Technology, Inc. | Stackable variable height via package and method |
| US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
| US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
| US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US8536462B1 (en) | 2010-01-22 | 2013-09-17 | Amkor Technology, Inc. | Flex circuit package and method |
| US8300423B1 (en) | 2010-05-25 | 2012-10-30 | Amkor Technology, Inc. | Stackable treated via package and method |
| US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
| US8338229B1 (en) | 2010-07-30 | 2012-12-25 | Amkor Technology, Inc. | Stackable plasma cleaned via package and method |
| US8717775B1 (en) | 2010-08-02 | 2014-05-06 | Amkor Technology, Inc. | Fingerprint sensor package and method |
| US8337657B1 (en) | 2010-10-27 | 2012-12-25 | Amkor Technology, Inc. | Mechanical tape separation package and method |
| US8482134B1 (en) | 2010-11-01 | 2013-07-09 | Amkor Technology, Inc. | Stackable package and method |
| US9748154B1 (en) | 2010-11-04 | 2017-08-29 | Amkor Technology, Inc. | Wafer level fan out semiconductor device and manufacturing method thereof |
| US8525318B1 (en) | 2010-11-10 | 2013-09-03 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
| US8557629B1 (en) | 2010-12-03 | 2013-10-15 | Amkor Technology, Inc. | Semiconductor device having overlapped via apertures |
| US8535961B1 (en) | 2010-12-09 | 2013-09-17 | Amkor Technology, Inc. | Light emitting diode (LED) package and method |
| US9721872B1 (en) | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
| US9013011B1 (en) | 2011-03-11 | 2015-04-21 | Amkor Technology, Inc. | Stacked and staggered die MEMS package and method |
| KR101140113B1 (ko) | 2011-04-26 | 2012-04-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 |
| US8653674B1 (en) | 2011-09-15 | 2014-02-18 | Amkor Technology, Inc. | Electronic component package fabrication method and structure |
| US8633598B1 (en) | 2011-09-20 | 2014-01-21 | Amkor Technology, Inc. | Underfill contacting stacking balls package fabrication method and structure |
| US9029962B1 (en) | 2011-10-12 | 2015-05-12 | Amkor Technology, Inc. | Molded cavity substrate MEMS package fabrication method and structure |
| CN103179806B (zh) * | 2011-12-21 | 2019-05-28 | 奥特斯有限公司 | 组合的通孔镀覆和孔填充的方法 |
| TWI449152B (zh) | 2011-12-21 | 2014-08-11 | Ind Tech Res Inst | 半導體元件堆疊結構 |
| US20130168132A1 (en) * | 2011-12-29 | 2013-07-04 | Sumsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
| US9338898B2 (en) * | 2012-03-09 | 2016-05-10 | Mitsui Mining & Smelting Co., Ltd. | Method of producing a printed wiring board |
| US9799592B2 (en) | 2013-11-19 | 2017-10-24 | Amkor Technology, Inc. | Semicondutor device with through-silicon via-less deep wells |
| KR101366461B1 (ko) | 2012-11-20 | 2014-02-26 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| KR101488590B1 (ko) | 2013-03-29 | 2015-01-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| KR101607981B1 (ko) | 2013-11-04 | 2016-03-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 |
| WO2016129705A1 (ja) | 2015-02-13 | 2016-08-18 | パイクリスタル株式会社 | 積層回路基板の形成方法及びこれにより形成された積層回路基板 |
| US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63141392A (ja) | 1986-12-03 | 1988-06-13 | キヤノン株式会社 | 印刷配線板の製造法 |
| JPH01159789A (ja) | 1987-12-16 | 1989-06-22 | Nippon T M I:Kk | 自動レンタル機等の物品取出装置 |
| US5231751A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Process for thin film interconnect |
| TW230290B (ja) * | 1991-11-15 | 1994-09-11 | Nikko Guruder Foreer Kk | |
| EP0545328B1 (en) * | 1991-11-29 | 1997-03-19 | Hitachi Chemical Co., Ltd. | Printed circuit board manufacturing process |
| CA2109687A1 (en) * | 1993-01-26 | 1995-05-23 | Walter Schmidt | Method for the through plating of conductor foils |
| JPH06268381A (ja) * | 1993-03-11 | 1994-09-22 | Hitachi Ltd | 多層配線構造体及びその製造方法 |
| JP3177064B2 (ja) | 1993-06-23 | 2001-06-18 | 株式会社東芝 | インターコネクターおよび配線板 |
| US5600103A (en) * | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
| JP3587884B2 (ja) | 1994-07-21 | 2004-11-10 | 富士通株式会社 | 多層回路基板の製造方法 |
| US5647966A (en) | 1994-10-04 | 1997-07-15 | Matsushita Electric Industrial Co., Ltd. | Method for producing a conductive pattern and method for producing a greensheet lamination body including the same |
| KR970707444A (ko) * | 1994-10-28 | 1997-12-01 | 야마모토 히데키 | 프로브 구조(probe structure) |
| JP3168389B2 (ja) * | 1995-01-26 | 2001-05-21 | 矢崎総業株式会社 | 回路基板の製造方法 |
| JP3112059B2 (ja) * | 1995-07-05 | 2000-11-27 | 株式会社日立製作所 | 薄膜多層配線基板及びその製法 |
| US5891513A (en) * | 1996-01-16 | 1999-04-06 | Cornell Research Foundation | Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications |
| JP3324437B2 (ja) * | 1997-04-04 | 2002-09-17 | 松下電器産業株式会社 | 多層プリント配線板の製造方法 |
| US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
| TW469228B (en) | 1998-01-14 | 2001-12-21 | Mitsui Mining & Smelting Co | Method for producing multi-layer printed wiring boards having blind vias |
| US6270889B1 (en) * | 1998-01-19 | 2001-08-07 | Mitsui Mining & Smelting Co., Ltd. | Making and using an ultra-thin copper foil |
| EP0948247B1 (en) * | 1998-04-01 | 2005-08-31 | Mitsui Mining & Smelting Co., Ltd. | Method For Making A Multi-Layer Printed Wiring Board |
| KR20000071383A (ko) * | 1999-02-26 | 2000-11-25 | 마쯔노고오지 | 배선층 전사용 복합재와 그 제조방법 및 장치 |
| JP3619395B2 (ja) * | 1999-07-30 | 2005-02-09 | 京セラ株式会社 | 半導体素子内蔵配線基板およびその製造方法 |
-
2001
- 2001-05-23 US US09/863,978 patent/US6815709B2/en not_active Expired - Fee Related
-
2002
- 2002-05-13 JP JP2002136832A patent/JP3771867B2/ja not_active Expired - Fee Related
- 2002-05-17 TW TW091110460A patent/TW546992B/zh not_active IP Right Cessation
-
2004
- 2004-08-20 US US10/921,839 patent/US7098136B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010141164A (ja) * | 2008-12-12 | 2010-06-24 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
| JP2013507763A (ja) * | 2009-10-08 | 2013-03-04 | エルジー イノテック カンパニー リミテッド | プリント回路基板及びその製造方法 |
| JPWO2015107618A1 (ja) * | 2014-01-14 | 2017-03-23 | 株式会社メイコー | プリント配線板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3771867B2 (ja) | 2006-04-26 |
| US20020177006A1 (en) | 2002-11-28 |
| US6815709B2 (en) | 2004-11-09 |
| US20050020079A1 (en) | 2005-01-27 |
| US7098136B2 (en) | 2006-08-29 |
| TW546992B (en) | 2003-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003031925A (ja) | 同一平面回路フィーチャを有する構造およびその製法 | |
| TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| US6662443B2 (en) | Method of fabricating a substrate with a via connection | |
| US20060191709A1 (en) | Printed circuit board, flip chip ball grid array board and method of fabricating the same | |
| US20010050183A1 (en) | Fine pitch circuitization with filled plated through holes | |
| JPH03506102A (ja) | 相互連結装置およびその製造方法 | |
| CN103416110B (zh) | 印刷电路板及其制造方法 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| US6841877B2 (en) | Semiconductor device, metal laminated plate for fabricating circuit on semiconductor, and method of fabricating circuit | |
| JP2004311849A (ja) | 配線基板およびその製造方法 | |
| US7169313B2 (en) | Plating method for circuitized substrates | |
| US7363706B2 (en) | Method of manufacturing a multilayer printed wiring board | |
| CN104115569B (zh) | 印刷电路板及其制造方法 | |
| JP3592129B2 (ja) | 多層配線基板の製造方法 | |
| JP2002033584A (ja) | 多層プリント配線板の製造方法 | |
| JP2010141164A (ja) | 多層配線基板の製造方法 | |
| JP2003124637A (ja) | 多層配線板 | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| JP2000323841A (ja) | 多層回路基板とその製造方法 | |
| JP2007013048A (ja) | 多層配線基板の製造方法 | |
| JP2003264368A (ja) | 多層電気配線回路基板及びその製造方法 | |
| KR100477258B1 (ko) | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 | |
| JP2000307217A (ja) | 配線パターンの形成方法及び半導体装置 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JP2003526205A (ja) | 電子部品を受け取る基体の開口又はキャビティを作る方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050704 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |