[go: up one dir, main page]

JP2003031760A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003031760A
JP2003031760A JP2001210536A JP2001210536A JP2003031760A JP 2003031760 A JP2003031760 A JP 2003031760A JP 2001210536 A JP2001210536 A JP 2001210536A JP 2001210536 A JP2001210536 A JP 2001210536A JP 2003031760 A JP2003031760 A JP 2003031760A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
substrate
conductive pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001210536A
Other languages
English (en)
Other versions
JP4633971B2 (ja
Inventor
Naoto Kimura
直人 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP2001210536A priority Critical patent/JP4633971B2/ja
Priority to US10/190,655 priority patent/US6744141B2/en
Priority to TW091115194A priority patent/TW571424B/zh
Priority to KR1020020039964A priority patent/KR20030007098A/ko
Priority to CN02140589A priority patent/CN1396657A/zh
Publication of JP2003031760A publication Critical patent/JP2003031760A/ja
Application granted granted Critical
Publication of JP4633971B2 publication Critical patent/JP4633971B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体チップが積層される基板を小型化する
ことができる半導体装置を提供する。 【解決手段】 ガラスエポキシ基板４上に最も小さい半
導体チップ３が搭載されている。また、半導体チップ３
上に次に小さい半導体チップ２が搭載され、半導体チッ
プ２上に最も大きい半導体チップ１が搭載されている。
このような構成においては、半導体チップ３用の導電パ
ッドの位置は、半導体チップ３の形状により決定され
る。半導体チップ２用の導電パッドの位置は、半導体チ
ップ３用の導電パッド及びボンディングワイヤの位置に
よる制約はほとんど受けず、半導体チップ１用の導電パ
ッドの位置は、半導体チップ２又は３用の導電パッド及
びボンディングワイヤの位置による制約はほとんど受け
ない。従って、基板４において最も外側に位置する半導
体チップ１用の導電パッドの位置は、平面視において半
導体チップ１の外縁から若干外側にずれた位置にするこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は基板上に積層された
複数個の半導体チップが設けられた半導体装置に関し、
特に、寸法の縮小を図った半導体装置に関する。
【０００２】
【従来の技術】近時、携帯電話等の実装用ケースの小型
化に伴って、半導体装置の小型化が要求され、半導体チ
ップのサイズとほぼ同程度の大きさのパッケージが開発
されている。このようなパッケージは、ＣＳＰ（Chip S
ize Package）とよばれている。また、１つのパッケー
ジにおけるメモリの記憶容量を大きくしたり、１つのパ
ッケージに多数の回路機能を具備させたりするために、
複数個の半導体チップが１つのパッケージ内に積層され
たスタックドパッケージ構造の半導体装置も提案されて
いる。
【０００３】図６は従来のスタックドパッケージ構造の
半導体装置を示す断面図である。従来の半導体装置にお
いては、例えば大きさが相違する３個の半導体チップ１
１、１２及び１３が積層される場合、基板１４上に最も
大きい半導体チップ１１が搭載され、その上に次に大き
い半導体チップ１２が搭載され、その上に最も小さい半
導体チップ１３が搭載されている。基板１４の裏面には
はんだボール１５が搭載され、各半導体チップ１１乃至
１３に設けられた電極パッド（図示せず）は、基板１４
の表面に設けられた導電パッド（図示せず）にボンディ
ングワイヤ１６を介して接続されている。なお、導電パ
ッドは、基板１４の内部配線を介してはんだボール１５
に接続されている。更に、半導体チップ１１乃至１３
は、樹脂材１７により封止されている。
【０００４】
【発明が解決しようとする課題】しかしながら、半導体
チップ１１乃至１３を基板１４上に積層した構造でワイ
ヤボンディングを行うためには、基板１４の導電パッド
を接続される半導体チップ毎に一定の間隔を開けて設け
ておく必要がある。つまり、このような一定の間隔を開
けておかなければ、ボンディングワイヤ同士が接触して
誤動作等が発生してしまう。このため、基板の小型化に
は限度があり、半導体装置の更なる小型化に対処するこ
とができないという問題点がある。
【０００５】本発明はかかる問題点に鑑みてなされたも
のであって、半導体チップが積層される基板を小型化す
ることができる半導体装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
は、基板上に積層された複数個の半導体チップを有する
半導体装置において、一の半導体チップと前記基板との
間に前記一の半導体チップよりも寸法が小さい他の半導
体チップが配置されていることを特徴とする。
【０００７】本発明においては、前記一の半導体チップ
の外縁は、平面視で前記他の半導体チップの外縁よりも
外側に位置するため、寸法が小さい前記他の半導体チッ
プ用のボンディングワイヤ及び導電パッドを寸法が大き
い前記一の半導体チップ用のボンディングワイヤ及び導
電パッドの内側に位置させることが可能である。このた
め、前記一の半導体チップと基板とを接続するボンディ
ングワイヤ及びそのための基板の導電パッドの位置と、
前記他の半導体チップと基板とを接続するボンディング
ワイヤ及びそのための導電パッドの位置とは、互いの制
限をほとんど受けないので、基板を小型化して半導体装
置全体の寸法を縮小することが可能である。
【０００８】なお、平面視において前記一の半導体チッ
プの前記他の半導体チップからはみ出す領域の裏面側に
設けられた補強材を設けることにより、ワイヤボンディ
ング時の前記一の半導体チップの振動等を抑制すること
が可能となる。このとき、前記一の半導体チップは、そ
の直下に位置する半導体チップに接着剤で固定され、前
記補強材は、前記接着剤と同じ材料から構成されていて
もよい。また、前記補強材の厚さを、前記接着剤の半導
体チップ同士を接着する部分の厚さよりも厚くすること
が可能である。例えば、前記補強材の厚さは１００乃至
４００μｍであり、前記接着剤の半導体チップ同士を接
着する部分の厚さは１００乃至２００μｍである。
【０００９】また、前記複数個の半導体チップを、前記
基板側から順に寸法が大きくなるように配置することに
より、互いのボンディングワイヤ及び導電パッドの位置
の制限を最小限に抑えることが可能である。
【００１０】
【発明の実施の形態】以下、本発明の実施例に係る半導
体装置について、添付の図面を参照して具体的に説明す
る。図１は本発明の第１の実施例に係る半導体装置を示
す断面図である。
【００１１】第１の実施例においては、３個の大きさが
相違する半導体チップ１、２及び３が基板４上に積層さ
れている。より具体的には、ガラスエポキシ基板４上に
最も小さい半導体チップ３が搭載されている。また、半
導体チップ３上に次に小さい半導体チップ２が熱可塑性
接着剤８により接着されて搭載され、更に、半導体チッ
プ２上に最も大きい半導体チップ１が熱可塑性接着剤９
により接着されて搭載されている。
【００１２】また、半導体チップ１乃至３の各表面に設
けられた電極パッド（図示せず）は、基板４の表面に設
けられた導電パッド（図示せず）にボンディングワイヤ
６を介して接続されている。基板４の裏面には、はんだ
ボール５が搭載されており、導電パッドは基板４の内部
配線を介してはんだボール５に接続されている。更に、
半導体チップ１乃至３は、例えばエポキシ樹脂からなる
樹脂材７により封止されている。
【００１３】図２は半導体チップ１と熱可塑性接着剤９
との関係を示す斜視図である。熱可塑性接着剤９は半導
体チップ１の裏面に塗布されている。熱可塑性接着剤９
の厚さは、半導体チップ１の中央部で半導体チップ２と
実際に接着する部分９ａにおいて１００乃至２００μｍ
であり、平面視で半導体チップ１が半導体チップ２の外
縁から突出する部分９ｂにおいて１００乃至４００μｍ
である。また、これらの間の部分であって半導体チップ
２の電極パッドに接続されたボンディングワイヤが通る
部分における熱可塑性接着剤９の厚さは極めて薄い。な
お、この半導体チップ２の電極パッドに接続されたボン
ディングワイヤが通る部分においては、熱可塑性接着剤
９が塗布されていなくてもよい。このような関係は、半
導体チップ２と熱可塑性接着剤８との間でも同様であ
る。
【００１４】次に、上述のような構成の第１の実施例に
係る半導体装置を製造する方法について説明する。
【００１５】先ず、裏面全体に接着剤を塗布した半導体
チップ３をガラスエポキシ基板４上に搭載する。次い
で、半導体チップ３の表面に設けられた電極パッド（図
示せず）と基板４の表面に設けられた半導体チップ３用
の導電パッド（図示せず）とのワイヤボンディングを行
う。
【００１６】次に、裏面に図２に示す熱可塑性接着剤９
と同様の熱可塑性接着剤８を塗布した半導体チップ２を
半導体チップ３の表面上に搭載し、熱可塑性接着剤８を
加熱して半導体チップ２を半導体チップ３に接合する。
続いて、半導体チップ２の表面に設けられた電極パッド
（図示せず）と基板４の表面に設けられた半導体チップ
２用の導電パッド（図示せず）とのワイヤボンディング
を行う。
【００１７】その後、裏面に図２に示す熱可塑性接着剤
９を塗布した半導体チップ３を半導体チップ２の表面上
に搭載し、熱可塑性接着剤９を加熱して半導体チップ１
を半導体チップ２に接合する。そして、半導体チップ１
の表面に設けられた電極パッド（図示せず）と基板４の
表面に設けられた半導体チップ１用の導電パッド（図示
せず）とのワイヤボンディングを行う。
【００１８】次に、例えばエポキシ樹脂からなる樹脂材
７で全体を封止し、基板４にはんだボール５を搭載す
る。
【００１９】このような第１の実施例によれば、半導体
チップ３用の導電パッドの位置は、半導体チップ３の形
状により決定される。また、半導体チップ２用の導電パ
ッドの位置は、主に半導体チップ２の形状により決定さ
れ、半導体チップ３用の導電パッド及びボンディングワ
イヤの位置による制約はほとんど受けない。同様に、半
導体チップ１用の導電パッドの位置は、主に半導体チッ
プ１の形状により決定され、半導体チップ２又は３用の
導電パッド及びボンディングワイヤの位置による制約は
ほとんど受けない。従って、基板４において最も外側に
位置する半導体チップ１用の導電パッドの位置は、平面
視において半導体チップ１の外縁から若干外側にずれた
位置にすることができる。
【００２０】図３は第１の実施例及び従来の半導体装置
の寸法の相違を示す断面図である。図６に示す従来の半
導体装置においては、半導体チップ１１用の導電パッド
の位置は、半導体チップ１１の形状により決定される。
また、半導体チップ１２用の導電パッドの位置は、半導
体チップ１２の形状だけでなく、半導体チップ１１用の
導電パッド及びボンディングワイヤの位置により決定さ
れ、少なくとも半導体チップ１１用の導電パッドより外
側にあることが必要である。同様に、半導体チップ１３
用の導電パッドの位置は、半導体チップ１３の形状だけ
でなく、半導体チップ１２用の導電パッド及びボンディ
ングワイヤの位置により決定され、少なくとも半導体チ
ップ１２用の導電パッドより外側にあることが必要であ
る。
【００２１】従って、図３に示すように、最も大きい半
導体チップ１及び１１用の導電パッドの位置は、第１の
実施例と従来の半導体装置とでほとんど変わらないが、
従来の半導体装置では、半導体チップ１２又は１３用の
導電パッドが半導体チップ１１用の導電パッドの外側に
位置するのに対し、第１の実施例では、半導体チップ２
又は３用の導電パッドが半導体チップ１用の導電パッド
よりも内側に位置する。つまり、第１の実施例によれ
ば、１側部当たりこの寸法Ｓの分だけ基板４の寸法を基
板１４の寸法よりも小さくすることができる。また、ボ
ンディングワイヤ、例えばＡｕワイヤを短くすることが
できるので、製造コストを低減することができる。
【００２２】また、平面視において大きい半導体チップ
がその下に位置する半導体チップからはみ出している
が、この領域には、比較的厚い熱可塑性接着剤が塗布さ
れているため、高い剛性が得られる。このような接着剤
を塗布しない場合には、ワイヤボンディングの際に作用
する荷重によって半導体チップが変形したり、振動が発
生したりして、ボンディングが困難になることがある。
しかし、上述のような熱可塑性接着剤の塗布により高い
剛性が得られれば、ボンディング時の変形及び振動が抑
制され、ボンディング作業は特別困難なものにはならな
い。つまり、熱可塑性接着剤９の部分９ｂが補強材とし
て作用する。
【００２３】次に、本発明の第２及び第３の実施例につ
いて説明する。図４及び図５は、夫々本発明の第２、第
３の実施例に係る半導体装置を示す断面図である。
【００２４】第２の実施例においては、図４に示すよう
に、ガラスエポキシ基板４上に、２番目に大きい半導体
チップ２、最も小さい半導体チップ３及び最も大きい半
導体チップ１がこの順で積層されている。
【００２５】一方、第３の実施例においては、図５に示
すように、ガラスエポキシ基板４上に、最も小さい半導
体チップ３、最も大きい半導体チップ１及び２番目に大
きい半導体チップ２がこの順で積層されている。
【００２６】なお、第２及び第３の実施例においては、
半導体チップ１の裏面に塗布された熱可塑性接着剤は、
中央部分９ａ及び周縁部分９ｂだけであり、それらの間
には接着剤が塗布されておらず、半導体チップ１の裏面
が露出されている。
【００２７】このような第２の実施例によれば、半導体
チップ１用の導電パッドの位置が半導体チップ３用の導
電パッドの位置による制約を若干受けるため、第１の実
施例と比較すると若干基板４の寸法が大きくなるが、従
来のものと比較するとその寸法を小さくすることが可能
である。
【００２８】また、第３の実施例によれば、半導体チッ
プ２用の導電パッドの位置が半導体チップ１用の導電パ
ッドの位置による制約を受けるため、第１の実施例と比
較すると若干基板４の寸法が大きくなるが、従来のもの
と比較するとその寸法を小さくすることが可能である。
【００２９】
【発明の効果】以上詳述したように、本発明によれば、
寸法が小さい半導体チップ用のボンディングワイヤ及び
導電パッドを寸法が大きい半導体チップ用のボンディン
グワイヤ及び導電パッドの内側に位置させることができ
る。このため、大きい半導体チップと基板とを接続する
ボンディングワイヤ及びそのための基板の導電パッドの
位置と、小さい半導体チップと基板とを接続するボンデ
ィングワイヤ及びそのための導電パッドの位置との互い
の制限をほとんどなくすことができる。従って、基板を
小型化して半導体装置全体の寸法を縮小することができ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体装置を示す
断面図である。
【図２】半導体チップ１と熱可塑性接着剤９との関係を
示す斜視図である。
【図３】第１の実施例及び従来の半導体装置の寸法の相
違を示す断面図である。
【図４】本発明の第２の実施例に係る半導体装置を示す
断面図である。
【図５】本発明の第３の実施例に係る半導体装置を示す
断面図である。
【図６】従来のスタックドパッケージ構造の半導体装置
を示す断面図である。
【符号の説明】
１、２、３；半導体チップ ４；基板 ５；はんだボール ６；ボンディングワイヤ ７；樹脂材 ８、９；熱可塑性接着剤

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板上に積層された複数個の半導体チッ
    プを有する半導体装置において、一の半導体チップと前
    記基板との間に前記一の半導体チップよりも寸法が小さ
    い他の半導体チップが配置されていることを特徴とする
    半導体装置。
  2. 【請求項２】 平面視において前記一の半導体チップの
    前記他の半導体チップからはみ出す領域の裏面側に設け
    られた補強材を有することを特徴とする請求項１に記載
    の半導体装置。
  3. 【請求項３】 前記一の半導体チップは、その直下に位
    置する半導体チップに接着剤で固定されており、前記補
    強材は、前記接着剤と同じ材料から構成されていること
    を特徴とする請求項２に記載の半導体装置。
  4. 【請求項４】 前記補強材の厚さは、前記接着剤の半導
    体チップ同士を接着する部分の厚さよりも厚いことを特
    徴とする請求項３に記載の半導体装置。
  5. 【請求項５】 前記補強材の厚さは１００乃至４００μ
    ｍであり、前記接着剤の半導体チップ同士を接着する部
    分の厚さは１００乃至２００μｍであることを特徴とす
    る請求項３に記載の半導体装置。
  6. 【請求項６】 前記複数個の半導体チップは、前記基板
    側から順に寸法が大きくなるように配置されていること
    を特徴とする請求項１乃至５のいずれか１項に記載の半
    導体装置。
JP2001210536A 2001-07-11 2001-07-11 半導体装置 Expired - Fee Related JP4633971B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001210536A JP4633971B2 (ja) 2001-07-11 2001-07-11 半導体装置
US10/190,655 US6744141B2 (en) 2001-07-11 2002-07-08 Stacked chip-size package type semiconductor device capable of being decreased in size
TW091115194A TW571424B (en) 2001-07-11 2002-07-09 Stacked chip-size package type semiconductor device capable of being decreased in size
KR1020020039964A KR20030007098A (ko) 2001-07-11 2002-07-10 치수를 감소시킬 수 있는 적층형 칩-사이즈 패키지 반도체장치
CN02140589A CN1396657A (zh) 2001-07-11 2002-07-10 减小尺寸的堆叠式芯片大小的组件型半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001210536A JP4633971B2 (ja) 2001-07-11 2001-07-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2003031760A true JP2003031760A (ja) 2003-01-31
JP4633971B2 JP4633971B2 (ja) 2011-02-16

Family

ID=19045994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001210536A Expired - Fee Related JP4633971B2 (ja) 2001-07-11 2001-07-11 半導体装置

Country Status (5)

Country Link
US (1) US6744141B2 (ja)
JP (1) JP4633971B2 (ja)
KR (1) KR20030007098A (ja)
CN (1) CN1396657A (ja)
TW (1) TW571424B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081127A (ja) * 2005-09-14 2007-03-29 Sharp Corp 半導体装置及び半導体装置の製造方法
US7723836B2 (en) 2005-10-28 2010-05-25 Samsung Electronics Co., Ltd. Chip stack structure having shielding capability and system-in-package module using the same
JP2011082586A (ja) * 2005-04-27 2011-04-21 Spansion Llc マルチチップモジュールの製造方法
JP7635383B2 (ja) 2020-11-30 2025-02-25 華為技術有限公司 パッケージングモジュールおよび電子デバイス

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696320B2 (en) * 2001-09-30 2004-02-24 Intel Corporation Low profile stacked multi-chip package and method of forming same
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
AU2003279044A1 (en) * 2003-09-30 2005-05-11 International Business Machines Corporation Flexible assembly of stacked chips
US6930378B1 (en) 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
JP2007066922A (ja) * 2003-11-28 2007-03-15 Renesas Technology Corp 半導体集積回路装置
TWI278947B (en) 2004-01-13 2007-04-11 Samsung Electronics Co Ltd A multi-chip package, a semiconductor device used therein and manufacturing method thereof
TWI244144B (en) * 2004-01-29 2005-11-21 Stack Devices Corp Stacked semiconductor device
CN100370611C (zh) * 2004-02-03 2008-02-20 旺宏电子股份有限公司 电子组件堆叠结构
JP4406300B2 (ja) * 2004-02-13 2010-01-27 株式会社東芝 半導体装置及びその製造方法
US7242101B2 (en) * 2004-07-19 2007-07-10 St Assembly Test Services Ltd. Integrated circuit die with pedestal
US7205656B2 (en) * 2005-02-22 2007-04-17 Micron Technology, Inc. Stacked device package for peripheral and center device pad layout device
KR100726794B1 (ko) * 2005-07-26 2007-06-11 인티그런트 테크놀로지즈(주) 이중 주파수 대역 수신 경로를 동일물질 상에 구현한원-칩화된 수신칩.
JP5559452B2 (ja) * 2006-12-20 2014-07-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20090008796A1 (en) * 2006-12-29 2009-01-08 United Test And Assembly Center Ltd. Copper on organic solderability preservative (osp) interconnect
KR20090022433A (ko) * 2007-08-30 2009-03-04 삼성전자주식회사 반도체 패키지
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US7718471B1 (en) * 2008-11-12 2010-05-18 White Electronic Designs Corporation Method and apparatus for stacked die package with insulated wire bonds
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8743561B2 (en) * 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
US8552546B2 (en) * 2009-10-06 2013-10-08 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor package structure including the semiconductor package, and mobile phone including the semiconductor package structure
KR101843184B1 (ko) * 2011-06-16 2018-03-29 삼성전기주식회사 적층형 칩 소자 및 그 제조방법
US9698124B2 (en) 2015-03-03 2017-07-04 Microsemi Semiconductor Limited Embedded circuit package
US11329027B2 (en) 2016-04-26 2022-05-10 Intel Corporation Microelectronic packages having a die stack and a device within the footprint of the die stack
TWI642150B (zh) * 2017-08-15 2018-11-21 勝麗國際股份有限公司 堆疊式感測器封裝結構
JP2019161007A (ja) * 2018-03-13 2019-09-19 株式会社東芝 半導体装置及びその製造方法
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288455A (ja) * 1995-04-11 1996-11-01 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH1084076A (ja) * 1996-09-05 1998-03-31 Hitachi Ltd 半導体装置およびその製造方法
JP2000269407A (ja) * 1999-03-15 2000-09-29 Sony Corp 電子モジュール及び電子機器
JP2000277559A (ja) * 1999-03-26 2000-10-06 Nec Corp 半導体パッケージ及びその製造方法
JP2001060657A (ja) * 1999-08-23 2001-03-06 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2002093992A (ja) * 2000-09-13 2002-03-29 Seiko Epson Corp 半導体装置及びその製造方法
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2002353272A (ja) * 2001-05-25 2002-12-06 Fujitsu Ltd はんだバンプの形成方法および半導体装置
JP2002373966A (ja) * 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd 半導体チップの実装構造体及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953899B2 (ja) * 1993-02-17 1999-09-27 松下電器産業株式会社 半導体装置
JP3662461B2 (ja) 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
KR20000061035A (ko) * 1999-03-23 2000-10-16 최완균 반도체 칩과 그의 제조 방법과 그 반도체 칩을 이용한 적층 칩패키지 및 그 적층 칩 패키지의 제조 방법
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
KR20010025874A (ko) * 1999-09-01 2001-04-06 윤종용 멀티 칩 반도체 패키지
WO2001018864A1 (en) * 1999-09-03 2001-03-15 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6337226B1 (en) * 2000-02-16 2002-01-08 Advanced Micro Devices, Inc. Semiconductor package with supported overhanging upper die
US6448659B1 (en) * 2000-04-26 2002-09-10 Advanced Micro Devices, Inc. Stacked die design with supporting O-ring
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6437449B1 (en) * 2001-04-06 2002-08-20 Amkor Technology, Inc. Making semiconductor devices having stacked dies with biased back surfaces
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288455A (ja) * 1995-04-11 1996-11-01 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH1084076A (ja) * 1996-09-05 1998-03-31 Hitachi Ltd 半導体装置およびその製造方法
JP2000269407A (ja) * 1999-03-15 2000-09-29 Sony Corp 電子モジュール及び電子機器
JP2000277559A (ja) * 1999-03-26 2000-10-06 Nec Corp 半導体パッケージ及びその製造方法
JP2001060657A (ja) * 1999-08-23 2001-03-06 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2002093992A (ja) * 2000-09-13 2002-03-29 Seiko Epson Corp 半導体装置及びその製造方法
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2002353272A (ja) * 2001-05-25 2002-12-06 Fujitsu Ltd はんだバンプの形成方法および半導体装置
JP2002373966A (ja) * 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd 半導体チップの実装構造体及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082586A (ja) * 2005-04-27 2011-04-21 Spansion Llc マルチチップモジュールの製造方法
JP2007081127A (ja) * 2005-09-14 2007-03-29 Sharp Corp 半導体装置及び半導体装置の製造方法
US7723836B2 (en) 2005-10-28 2010-05-25 Samsung Electronics Co., Ltd. Chip stack structure having shielding capability and system-in-package module using the same
JP7635383B2 (ja) 2020-11-30 2025-02-25 華為技術有限公司 パッケージングモジュールおよび電子デバイス

Also Published As

Publication number Publication date
KR20030007098A (ko) 2003-01-23
CN1396657A (zh) 2003-02-12
TW571424B (en) 2004-01-11
US20030011067A1 (en) 2003-01-16
US6744141B2 (en) 2004-06-01
JP4633971B2 (ja) 2011-02-16

Similar Documents

Publication Publication Date Title
JP4633971B2 (ja) 半導体装置
US6982488B2 (en) Semiconductor package and method for fabricating the same
JP3680839B2 (ja) 半導体装置および半導体装置の製造方法
JP4416760B2 (ja) スタックドパッケージモジュール
KR100477020B1 (ko) 멀티 칩 패키지
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
JP2003124433A (ja) マルチチップパッケージ
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JP2011101044A (ja) スタックパッケージ及びその製造方法
KR100593703B1 (ko) 돌출부 와이어 본딩 구조 보강용 더미 칩을 포함하는반도체 칩 적층 패키지
JP2000101016A (ja) 半導体集積回路装置
JP4069771B2 (ja) 半導体装置、電子機器および半導体装置の製造方法
JP4175138B2 (ja) 半導体装置
JP2004281919A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
US20060284298A1 (en) Chip stack package having same length bonding leads
US6787393B2 (en) Semiconductor package including a double-faced semiconductor chip having integrated circuitry on both sides thereof and a method of fabricating the semiconductor package
JPH07263620A (ja) 半導体装置
JP3670625B2 (ja) 半導体装置およびその製造方法
US7659620B2 (en) Integrated circuit package employing a flexible substrate
WO2001026146A1 (en) Semiconductor device and method of manufacture thereof
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
JP2003347504A (ja) 半導体装置及びその製造方法
KR20030046794A (ko) 다중 적층 칩 패키지
JPH08181165A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050511

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees