JP2002368038A - フリップチップ実装方法 - Google Patents
フリップチップ実装方法Info
- Publication number
- JP2002368038A JP2002368038A JP2001171986A JP2001171986A JP2002368038A JP 2002368038 A JP2002368038 A JP 2002368038A JP 2001171986 A JP2001171986 A JP 2001171986A JP 2001171986 A JP2001171986 A JP 2001171986A JP 2002368038 A JP2002368038 A JP 2002368038A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gold
- chip
- electrode
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】高い信頼性のプリント配線板ユニットが製造で
き、且つその製造コストが安いフリップチップ実装方法
を提供する。 【解決手段】回路基板の電極、例えばプリント配線板１
の銅電極11上に錫めっき層６を形成し、ＩＣチップ２の
不図示の電極上に形成した金バンプ21と錫めっき層６と
を錫の融点以下の加熱状態で加圧して、固相反応によっ
て金−錫合金層７を生成させ、プリント配線板１上にＩ
Ｃチップ２をフリップチップ実装する。錫めっき層６を
銅を含んだ錫めっき層とすることもできる。
き、且つその製造コストが安いフリップチップ実装方法
を提供する。 【解決手段】回路基板の電極、例えばプリント配線板１
の銅電極11上に錫めっき層６を形成し、ＩＣチップ２の
不図示の電極上に形成した金バンプ21と錫めっき層６と
を錫の融点以下の加熱状態で加圧して、固相反応によっ
て金−錫合金層７を生成させ、プリント配線板１上にＩ
Ｃチップ２をフリップチップ実装する。錫めっき層６を
銅を含んだ錫めっき層とすることもできる。
Description
【０００１】
【発明の属する技術分野】この発明は、発展を続けてい
る電子機器の中核と位置づけられるプリント配線板ユニ
ットの製造に際して、プリント配線板等の回路基板上に
ベアＩＣチップを実装するフリップチップ実装方法に関
する。
る電子機器の中核と位置づけられるプリント配線板ユニ
ットの製造に際して、プリント配線板等の回路基板上に
ベアＩＣチップを実装するフリップチップ実装方法に関
する。
【０００２】
【従来の技術】プリント配線板ユニットを製造する際
に、ベアＩＣチップを回路基板上に直接に実装するため
の接合工法（フリップチップ実装方法）としては多くの
工法があるが、代表的な工法としては、図２に示すよう
なクリームはんだを用いる工法や、図３に示すようなは
んだめっき層上にフラックスを塗布してはんだ接合する
工法がある。
に、ベアＩＣチップを回路基板上に直接に実装するため
の接合工法（フリップチップ実装方法）としては多くの
工法があるが、代表的な工法としては、図２に示すよう
なクリームはんだを用いる工法や、図３に示すようなは
んだめっき層上にフラックスを塗布してはんだ接合する
工法がある。
【０００３】図２にしたがって、クリームはんだを用い
る工法を説明する。回路基板であるプリント配線板１の
銅電極（図２ではCu電極）11上にフラックスを含有する
クリームはんだ層３が、スクリーン印刷法等で供給され
〔図２（ｂ）〕、不図示の電極上に予め金バンプ（図２
ではAuバンプ）21を形成されたＩＣチップ２が、その上
に位置合わせされて搭載され〔図２（ｃ）〕、この状態
で両者間に適当な荷重がかけられて両者が加熱され、銅
電極11と金バンプ21とがはんだ層31ではんだ接合されて
〔図２（ｄ）〕、接合状態となる。
る工法を説明する。回路基板であるプリント配線板１の
銅電極（図２ではCu電極）11上にフラックスを含有する
クリームはんだ層３が、スクリーン印刷法等で供給され
〔図２（ｂ）〕、不図示の電極上に予め金バンプ（図２
ではAuバンプ）21を形成されたＩＣチップ２が、その上
に位置合わせされて搭載され〔図２（ｃ）〕、この状態
で両者間に適当な荷重がかけられて両者が加熱され、銅
電極11と金バンプ21とがはんだ層31ではんだ接合されて
〔図２（ｄ）〕、接合状態となる。
【０００４】次に、図３にしたがって、はんだめっき層
上にフラックスを塗布してはんだ接合する工法を説明す
る。銅電極（図３ではCu電極）11上に予めはんだめっき
層４を形成されたプリント配線板１〔図３（ｂ）〕に、
はんだ接合のためのフラックス５が塗布され〔図３
（ｃ）〕、不図示の電極上に予め金バンプ（図３ではAu
バンプ）21を形成されたＩＣチップ２がその上に位置合
わせされて搭載され〔図３（ｄ）〕、この状態で両者間
に適当な荷重がかけられて両者が加熱され、銅電極11と
金バンプ21とがはんだ層41ではんだ接合されて〔図３
（ｅ）〕、接合状態となる。この場合には、フラックス
５がプリント配線板１とＩＣチップ２との間の空間を埋
めている。
上にフラックスを塗布してはんだ接合する工法を説明す
る。銅電極（図３ではCu電極）11上に予めはんだめっき
層４を形成されたプリント配線板１〔図３（ｂ）〕に、
はんだ接合のためのフラックス５が塗布され〔図３
（ｃ）〕、不図示の電極上に予め金バンプ（図３ではAu
バンプ）21を形成されたＩＣチップ２がその上に位置合
わせされて搭載され〔図３（ｄ）〕、この状態で両者間
に適当な荷重がかけられて両者が加熱され、銅電極11と
金バンプ21とがはんだ層41ではんだ接合されて〔図３
（ｅ）〕、接合状態となる。この場合には、フラックス
５がプリント配線板１とＩＣチップ２との間の空間を埋
めている。
【０００５】いずれの接合工法においても、かけられる
荷重は、はんだのはみ出しをできる限り少なくするよう
に制御されている。
荷重は、はんだのはみ出しをできる限り少なくするよう
に制御されている。
【０００６】
【発明が解決しようとする課題】従来技術による上記の
２つの接合工法の場合には、はんだを溶融させて接合す
るため、フラックスの使用が不可欠である。ＩＣチップ
２の電極ピッチは 100μm 程度のものが多く、通常の電
子部品に比べて電極間の絶縁距離が短く、その距離は例
えば40μm である。そのため、フラックスを使用した場
合には、接合後に残留したフラックスの残渣によって電
極間の絶縁信頼性が低下するという問題があり、フラッ
クスの洗浄が不可欠であり、このための清浄工程を必要
とする。また、図３に示した接合工法による場合には、
接合に必要な厚さ20μm 程度のはんだめっき層４を形成
するためのめっき工程にコストがかかるという問題があ
る。また、はんだ層の厚さが厚いと、接合時の荷重によ
って溶融したはんだがはみ出して実効的な絶縁距離を短
くして信頼性を低下させる等の問題もある。
２つの接合工法の場合には、はんだを溶融させて接合す
るため、フラックスの使用が不可欠である。ＩＣチップ
２の電極ピッチは 100μm 程度のものが多く、通常の電
子部品に比べて電極間の絶縁距離が短く、その距離は例
えば40μm である。そのため、フラックスを使用した場
合には、接合後に残留したフラックスの残渣によって電
極間の絶縁信頼性が低下するという問題があり、フラッ
クスの洗浄が不可欠であり、このための清浄工程を必要
とする。また、図３に示した接合工法による場合には、
接合に必要な厚さ20μm 程度のはんだめっき層４を形成
するためのめっき工程にコストがかかるという問題があ
る。また、はんだ層の厚さが厚いと、接合時の荷重によ
って溶融したはんだがはみ出して実効的な絶縁距離を短
くして信頼性を低下させる等の問題もある。
【０００７】この発明の課題は、上記のような問題点を
解消して、高い信頼性のプリント配線板ユニットが製造
でき、且つその製造コストが安いフリップチップ実装方
法を提供することである。
解消して、高い信頼性のプリント配線板ユニットが製造
でき、且つその製造コストが安いフリップチップ実装方
法を提供することである。
【０００８】
【課題を解決するための手段】請求項１の発明は、回路
基板の電極上に錫を主成分とする薄膜層を形成し、ＩＣ
チップの電極上に金バンプを形成して、前記薄膜層と金
バンプとが直接接触するようにプリント配線板とＩＣチ
ップとを位置合わせし、前記薄膜層及び金バンプを加熱
状態で相互に加圧することによって、前記薄膜層を融解
させてその中に金バンプの金を溶解させ、前記薄膜層を
合金化させることによって、生成された合金層で回路基
板の電極と金バンプとを接合させる。
基板の電極上に錫を主成分とする薄膜層を形成し、ＩＣ
チップの電極上に金バンプを形成して、前記薄膜層と金
バンプとが直接接触するようにプリント配線板とＩＣチ
ップとを位置合わせし、前記薄膜層及び金バンプを加熱
状態で相互に加圧することによって、前記薄膜層を融解
させてその中に金バンプの金を溶解させ、前記薄膜層を
合金化させることによって、生成された合金層で回路基
板の電極と金バンプとを接合させる。
【０００９】融解した薄膜層に金バンプの金が溶解して
生成される金−錫合金層が、回路基板の電極と金バンプ
とを電気的にも機械的にも望ましい状態で接合させる。
しかも、接合が融解した薄い薄膜層への固体の金バンプ
の金の溶解に伴う合金化によるので、従来技術における
はんだのはみだしのような問題が発生することがない。
更に、この実装方法は鉛を使用しないので鉛フリーの接
合となる。
生成される金−錫合金層が、回路基板の電極と金バンプ
とを電気的にも機械的にも望ましい状態で接合させる。
しかも、接合が融解した薄い薄膜層への固体の金バンプ
の金の溶解に伴う合金化によるので、従来技術における
はんだのはみだしのような問題が発生することがない。
更に、この実装方法は鉛を使用しないので鉛フリーの接
合となる。
【００１０】請求項２の発明は、請求項１の発明におい
て、回路基板が銅電極を備えたプリント配線板であり、
前記薄膜層が錫または銅を含んだ錫のめっき層である。
プリント配線板ユニットに使用される回路基板の内の大
部分は銅電極を備えたプリント配線板である。そのた
め、請求項１の発明がプリント配線板に適用されること
が最も有効である。また、前記薄膜層の錫に銅を含ませ
ることは、プリント配線板の銅電極の溶解を抑制するの
で有効である。また、めっきは、薄膜層の厚さを容易に
制御でき且つ製造コストの最も安価な薄膜層の形成技術
である。
て、回路基板が銅電極を備えたプリント配線板であり、
前記薄膜層が錫または銅を含んだ錫のめっき層である。
プリント配線板ユニットに使用される回路基板の内の大
部分は銅電極を備えたプリント配線板である。そのた
め、請求項１の発明がプリント配線板に適用されること
が最も有効である。また、前記薄膜層の錫に銅を含ませ
ることは、プリント配線板の銅電極の溶解を抑制するの
で有効である。また、めっきは、薄膜層の厚さを容易に
制御でき且つ製造コストの最も安価な薄膜層の形成技術
である。
【００１１】請求項３の発明は、請求項１の発明におい
て、前記薄膜層の厚さが 0.3〜1.2μm である。前記薄
膜層の厚さが0.3 μm 未満になると、望ましい接合状態
が得られず、 1.2μm を越えると、不必要な厚さとなる
ため薄膜形成にコストがかかるし、溶融層のはみだしに
伴う問題も発生する。
て、前記薄膜層の厚さが 0.3〜1.2μm である。前記薄
膜層の厚さが0.3 μm 未満になると、望ましい接合状態
が得られず、 1.2μm を越えると、不必要な厚さとなる
ため薄膜形成にコストがかかるし、溶融層のはみだしに
伴う問題も発生する。
【００１２】
【発明の実施の形態】この発明によるフリップチップ実
装方法の実施の形態について実施例を用いて説明する。
なお、従来技術と同じ機能の部分には同じ符号を付け
る。図１は、この発明によるフリップチップ実装方法の
実施例を示す工程毎の断面図である。
装方法の実施の形態について実施例を用いて説明する。
なお、従来技術と同じ機能の部分には同じ符号を付け
る。図１は、この発明によるフリップチップ実装方法の
実施例を示す工程毎の断面図である。
【００１３】回路基板であるプリント配線板１の銅電極
（図１ではCu電極）11上に厚さ 0.6μm の錫のめっき層
（図１ではSnめっき層）６が形成され〔図１（ｂ）〕、
不図示の電極上に予め金バンプ（図１ではAuバンプ）21
を形成されたＩＣチップ２が、プリント配線板１上に位
置合わせされて搭載され〔図１（ｃ）〕、この状態でバ
ンプ（60×100 μm2）当たり60ｇの荷重がかけられ 280
℃に加熱され、めっき層６の錫と金バンプ21の金とが合
金化して両者の接触部に金−錫合金層（図１ではAuSn合
金層）７を生成し、両者が接合状態となる〔図２
（ｄ）〕。
（図１ではCu電極）11上に厚さ 0.6μm の錫のめっき層
（図１ではSnめっき層）６が形成され〔図１（ｂ）〕、
不図示の電極上に予め金バンプ（図１ではAuバンプ）21
を形成されたＩＣチップ２が、プリント配線板１上に位
置合わせされて搭載され〔図１（ｃ）〕、この状態でバ
ンプ（60×100 μm2）当たり60ｇの荷重がかけられ 280
℃に加熱され、めっき層６の錫と金バンプ21の金とが合
金化して両者の接触部に金−錫合金層（図１ではAuSn合
金層）７を生成し、両者が接合状態となる〔図２
（ｄ）〕。
【００１４】なお、以上の工程は空気中で実施する。接
合時の 280℃加熱は、プリント配線板１側を 150℃に予
備加熱しておき、ＩＣチップ２側を280 ℃以上に加熱す
るという方法によっている。プリント配線板１側の予備
加熱を 150℃に限定しているのは、錫めっき層６の酸化
を抑制するためである。この 280℃という温度は、でき
るだけ薄い錫めっき層６を用いて十分な接合状態を得る
ために決定された温度であって、錫めっき層６を厚くす
ると下げることができるが、その場合には錫めっき層６
の形成コストが高くなり、厚さによっては融解した錫め
っき層６のはみ出しに伴う問題を発生する心配もある。
逆に、加熱温度を高くすると錫めっき層６を薄くするこ
とができるが、ＩＣチップ２の耐熱性能等で上限が抑え
られる。
合時の 280℃加熱は、プリント配線板１側を 150℃に予
備加熱しておき、ＩＣチップ２側を280 ℃以上に加熱す
るという方法によっている。プリント配線板１側の予備
加熱を 150℃に限定しているのは、錫めっき層６の酸化
を抑制するためである。この 280℃という温度は、でき
るだけ薄い錫めっき層６を用いて十分な接合状態を得る
ために決定された温度であって、錫めっき層６を厚くす
ると下げることができるが、その場合には錫めっき層６
の形成コストが高くなり、厚さによっては融解した錫め
っき層６のはみ出しに伴う問題を発生する心配もある。
逆に、加熱温度を高くすると錫めっき層６を薄くするこ
とができるが、ＩＣチップ２の耐熱性能等で上限が抑え
られる。
【００１５】一方、接合時の加圧の上限は、ＩＣチップ
２に損傷を与えないという条件から決められ、例えば上
記の60×100 μm2のバンプの場合には、80ｇである。下
限値は望ましい接合状態が得られるという条件から決め
られ、上記バンプの場合には40ｇである。また、上記の
実施例においては、錫のめっき層の厚さを 0.6μm とし
たが、この厚さは 0.3〜1.2 μm の範囲内が最適であ
る。 0.3μm 未満になると、十分な接合強度をもつ接合
が得られなくなり、 1.2μm を越えると、錫めっき層の
形成コストが高くなり、融解した錫めっき層のはみ出し
の心配も生じる。
２に損傷を与えないという条件から決められ、例えば上
記の60×100 μm2のバンプの場合には、80ｇである。下
限値は望ましい接合状態が得られるという条件から決め
られ、上記バンプの場合には40ｇである。また、上記の
実施例においては、錫のめっき層の厚さを 0.6μm とし
たが、この厚さは 0.3〜1.2 μm の範囲内が最適であ
る。 0.3μm 未満になると、十分な接合強度をもつ接合
が得られなくなり、 1.2μm を越えると、錫めっき層の
形成コストが高くなり、融解した錫めっき層のはみ出し
の心配も生じる。
【００１６】この接合方法によれば、１μm 程度の薄い
錫めっき層６と金バンプ21とが金−錫合金層を形成する
ことによって接合されるので、従来技術におけるはんだ
接合のような材料のはみ出しの心配がない。また、１μ
m 程度の薄い錫めっき層６で済むので、膜形成の製造コ
ストも安い。更に、鉛を使用しない接合方法であるの
で、環境規制に対応した鉛フリーの接合が可能である。
錫めっき層６と金バンプ21とが金−錫合金層を形成する
ことによって接合されるので、従来技術におけるはんだ
接合のような材料のはみ出しの心配がない。また、１μ
m 程度の薄い錫めっき層６で済むので、膜形成の製造コ
ストも安い。更に、鉛を使用しない接合方法であるの
で、環境規制に対応した鉛フリーの接合が可能である。
【００１７】なお、上記の実施例においては、錫めっき
層６を使用しているが、プリント配線板１の銅電極11の
溶解を抑制するために、これを１wt％弱の銅を含んだ錫
のめっき層に置き換えることもできる。また、上記の実
施例はプリント配線板へのフリップチップ実装である
が、他の回路基板、例えばセラミック基板等へのフリッ
プチップ実装にも同様の方法が採用可能である。
層６を使用しているが、プリント配線板１の銅電極11の
溶解を抑制するために、これを１wt％弱の銅を含んだ錫
のめっき層に置き換えることもできる。また、上記の実
施例はプリント配線板へのフリップチップ実装である
が、他の回路基板、例えばセラミック基板等へのフリッ
プチップ実装にも同様の方法が採用可能である。
【００１８】
【発明の効果】請求項１の発明によれば、融解した薄膜
層に金バンプの金が溶解して生成される金−錫合金層
が、回路基板の電極と金バンプとを電気的にも機械的に
も望ましい状態で接合させる。しかも、接合が融解した
薄い薄膜層への固体の金バンプの金の溶解に伴う合金化
によるので、従来技術におけるはんだのはみだしのよう
な問題が発生することがない。更に、この実装方法は鉛
を使用しないので鉛フリーの接合となる。したがって、
この発明によれば、信頼性が高く、且つ製造コストが安
いフリップチップ実装方法を提供することができ、環境
規制に対応した鉛フリーの接合が可能となる。
層に金バンプの金が溶解して生成される金−錫合金層
が、回路基板の電極と金バンプとを電気的にも機械的に
も望ましい状態で接合させる。しかも、接合が融解した
薄い薄膜層への固体の金バンプの金の溶解に伴う合金化
によるので、従来技術におけるはんだのはみだしのよう
な問題が発生することがない。更に、この実装方法は鉛
を使用しないので鉛フリーの接合となる。したがって、
この発明によれば、信頼性が高く、且つ製造コストが安
いフリップチップ実装方法を提供することができ、環境
規制に対応した鉛フリーの接合が可能となる。
【００１９】請求項２の発明によれば、請求項１の発明
において、回路基板が銅電極を備えたプリント配線板で
あり、前記薄膜層が錫または銅を含んだ錫のめっき層で
ある。プリント配線板ユニットに使用される回路基板の
内の大部分は銅電極を備えたプリント配線板であるた
め、請求項１の発明がプリント配線板に適用されること
が最も有効である。また、前記薄膜層の錫に銅を含ませ
ることは、プリント配線板の銅電極の溶解を抑制するの
で有効である。しかも、めっきは、薄膜層の厚さを容易
に制御でき且つ製造コストの最も安価な薄膜層の形成技
術である。したがって、この発明によれば、プリント配
線板ユニットを安価に製造することができる。
において、回路基板が銅電極を備えたプリント配線板で
あり、前記薄膜層が錫または銅を含んだ錫のめっき層で
ある。プリント配線板ユニットに使用される回路基板の
内の大部分は銅電極を備えたプリント配線板であるた
め、請求項１の発明がプリント配線板に適用されること
が最も有効である。また、前記薄膜層の錫に銅を含ませ
ることは、プリント配線板の銅電極の溶解を抑制するの
で有効である。しかも、めっきは、薄膜層の厚さを容易
に制御でき且つ製造コストの最も安価な薄膜層の形成技
術である。したがって、この発明によれば、プリント配
線板ユニットを安価に製造することができる。
【００２０】請求項３の発明によれば、請求項１の発明
において、前記薄膜層の厚さが 0.3〜1.2 μm である。
前記薄膜層の厚さが0.3 μm 未満になると、望ましい接
合状態が得られず、 1.2μm を越えると、不必要な厚さ
となるため薄膜形成にコストがかかるし、溶融層のはみ
だしに伴う問題も発生する。したがって、この発明によ
れば、不必要に厚くてコストが高くなったり信頼性を低
下させたりする薄膜層を用いることがなく、且つ必要な
性能を得ることができる。
において、前記薄膜層の厚さが 0.3〜1.2 μm である。
前記薄膜層の厚さが0.3 μm 未満になると、望ましい接
合状態が得られず、 1.2μm を越えると、不必要な厚さ
となるため薄膜形成にコストがかかるし、溶融層のはみ
だしに伴う問題も発生する。したがって、この発明によ
れば、不必要に厚くてコストが高くなったり信頼性を低
下させたりする薄膜層を用いることがなく、且つ必要な
性能を得ることができる。
【図１】この発明によるフリップチップ実装方法の実施
例を示す工程毎の断面図
例を示す工程毎の断面図
【図２】従来技術によるフリップチップ実装方法の一例
を示す工程毎の断面図
を示す工程毎の断面図
【図３】従来技術によるフリップチップ実装方法の他例
を示す工程毎の断面図
を示す工程毎の断面図
１ プリント配線板 11 銅電極 ２ ＩＣチップ 21 金バンプ ３ クリームはんだ層 31 はんだ層 ４ はんだめっき層 41 はんだ層 ５ フラックス ６ 錫めっき層 ７ 金−錫合金層
Claims (3)
- 【請求項１】回路基板の電極上に錫を主成分とする薄膜
層を形成し、ＩＣチップの電極上に金バンプを形成し
て、前記薄膜層と金バンプとが直接接触するようにプリ
ント配線板とＩＣチップとを位置合わせし、前記薄膜層
及び金バンプを加熱状態で相互に加圧することによっ
て、前記薄膜層を融解させてその中に金バンプの金を溶
解させ、前記薄膜層を合金化させることによって、生成
された合金層で回路基板の電極と金バンプとを接合させ
る、ことを特徴とするフリップチップ実装方法。 - 【請求項２】回路基板が銅電極を備えたプリント配線板
であり、前記薄膜層が錫または銅を含んだ錫のめっき層
である、ことを特徴とする請求項１に記載のフリップチ
ップ実装方法。 - 【請求項３】前記薄膜層の厚さが 0.3〜1.2 μm である
ことを特徴とする請求項１に記載のフリップチップ実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171986A JP2002368038A (ja) | 2001-06-07 | 2001-06-07 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171986A JP2002368038A (ja) | 2001-06-07 | 2001-06-07 | フリップチップ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368038A true JP2002368038A (ja) | 2002-12-20 |
Family
ID=19013675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001171986A Withdrawn JP2002368038A (ja) | 2001-06-07 | 2001-06-07 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368038A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006016650A1 (ja) * | 2004-08-12 | 2006-02-16 | Ricoh Company, Ltd. | 電極基板 |
| JP2007103618A (ja) * | 2005-10-04 | 2007-04-19 | Seiko Instruments Inc | 電子装置の製造方法及び製造装置 |
| KR100749592B1 (ko) | 2005-06-09 | 2007-08-14 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
-
2001
- 2001-06-07 JP JP2001171986A patent/JP2002368038A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006016650A1 (ja) * | 2004-08-12 | 2006-02-16 | Ricoh Company, Ltd. | 電極基板 |
| US7732935B2 (en) | 2004-08-12 | 2010-06-08 | Ricoh Company, Ltd. | Wiring board, electronic circuit board, electronic apparatus and manufacturing method of electronic circuit board |
| KR100749592B1 (ko) | 2005-06-09 | 2007-08-14 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| JP2007103618A (ja) * | 2005-10-04 | 2007-04-19 | Seiko Instruments Inc | 電子装置の製造方法及び製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| JP5160450B2 (ja) | 回路基板上への半導体部品の搭載方法 | |
| US6259159B1 (en) | Reflowed solder ball with low melting point metal cap | |
| JPH0831835A (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
| JP4356581B2 (ja) | 電子部品実装方法 | |
| JP2001298051A (ja) | はんだ接続部 | |
| JP5035134B2 (ja) | 電子部品実装装置及びその製造方法 | |
| KR100715410B1 (ko) | 혼성 집적 회로 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH0529363A (ja) | 配線基板 | |
| JPH08316641A (ja) | 一括接続法による多層配線基板 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JP2004221567A (ja) | 半田接合部および多層配線板 | |
| US5537739A (en) | Method for electoconductively connecting contacts | |
| JP2894172B2 (ja) | 半導体装置 | |
| US20240312856A1 (en) | Electronic component package, circuit module and method for producing electronic component package | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH11168171A (ja) | 混成集積回路装置及びその製造方法 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JP2008071792A (ja) | 半導体装置の製造方法 | |
| JPH0637438A (ja) | 混成集積回路 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080929 |