JP2002313842A - フェイスダウン実装構造及びインクジェット記録ヘッド - Google Patents
フェイスダウン実装構造及びインクジェット記録ヘッドInfo
- Publication number
- JP2002313842A JP2002313842A JP2001111556A JP2001111556A JP2002313842A JP 2002313842 A JP2002313842 A JP 2002313842A JP 2001111556 A JP2001111556 A JP 2001111556A JP 2001111556 A JP2001111556 A JP 2001111556A JP 2002313842 A JP2002313842 A JP 2002313842A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- face
- mounting structure
- down mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 パシベーションクラックを防止する。
【解決手段】 基板１３上に形成された配線及び端子に
対し、ＩＣ５側の端子上に金属層及び金属層上に金属突
起１を設け、導電性接着剤或いは導電性接着フィルム
で、基板の配線及び端子を設けた面とＩＣの金属突起を
設けた面とを接着し同時に端子間の電気的接続をとるフ
ェイスダウン実装構造に於いて、ＩＣ５の素子面側の金
属突起部を除く保護膜上を金属膜１１で覆い、更に金属
膜上を含む金属突起を除く素子面側を有機樹脂１２で覆
った。
対し、ＩＣ５側の端子上に金属層及び金属層上に金属突
起１を設け、導電性接着剤或いは導電性接着フィルム
で、基板の配線及び端子を設けた面とＩＣの金属突起を
設けた面とを接着し同時に端子間の電気的接続をとるフ
ェイスダウン実装構造に於いて、ＩＣ５の素子面側の金
属突起部を除く保護膜上を金属膜１１で覆い、更に金属
膜上を含む金属突起を除く素子面側を有機樹脂１２で覆
った。
Description
【０００１】
【発明の属する技術分野】本発明はフェイスダウン実装
構造及びインクジェット記録ヘッドに係わり、異方性導
電接着フィルム、或いは異方性導電接着剤を用いたフェ
イスダウン実装であるフリップチップ実装方式に用いら
れるＩＣの構造に好適に適応される。
構造及びインクジェット記録ヘッドに係わり、異方性導
電接着フィルム、或いは異方性導電接着剤を用いたフェ
イスダウン実装であるフリップチップ実装方式に用いら
れるＩＣの構造に好適に適応される。
【０００２】特に、ＩＣのＳｉと線膨張係数差の大きい
基板上に実装することが必要な長尺のインクジェット記
録ヘッドに好適に適応されるものである。
基板上に実装することが必要な長尺のインクジェット記
録ヘッドに好適に適応されるものである。
【０００３】
【従来の技術】半導体の実装技術としてフェイスダウン
実装方式であるフリップチップが知られている。従来、
前記方式は大型コンピュータの半導体実装方式として開
発されたが近年電子デバイスの駆動ＩＣの多ピン化、及
び小型化の要求のため上記実装方式が導入されている。
実装方式であるフリップチップが知られている。従来、
前記方式は大型コンピュータの半導体実装方式として開
発されたが近年電子デバイスの駆動ＩＣの多ピン化、及
び小型化の要求のため上記実装方式が導入されている。
【０００４】例えば、サーマルプリントヘッドに於いて
はヒーターを駆動するためのドライバーＩＣを３０００
〜４０００ｂｉｔ分搭載する必要があり、各ｂｉｔ毎に
ヒーターと接続する必要があり、一括で接続できること
から半田バンプによるフリップチップ方式が用いられて
いる。
はヒーターを駆動するためのドライバーＩＣを３０００
〜４０００ｂｉｔ分搭載する必要があり、各ｂｉｔ毎に
ヒーターと接続する必要があり、一括で接続できること
から半田バンプによるフリップチップ方式が用いられて
いる。
【０００５】近年、液晶表示装置のドライバ実装に於い
て表示装置の小型化の必要性から、パネル周辺の硝子基
板上に異方性導電フィルム（以下ＡＣＦと称する）を用
いてＩＣ上に金属突起（以下バンプと称する）を形成し
たドライバーＩＣを搭載するフリップチップ実装方式が
用いられ上記フラックスの問題が無くなりフリップチッ
プ実装方式が用いられるようになってきている。
て表示装置の小型化の必要性から、パネル周辺の硝子基
板上に異方性導電フィルム（以下ＡＣＦと称する）を用
いてＩＣ上に金属突起（以下バンプと称する）を形成し
たドライバーＩＣを搭載するフリップチップ実装方式が
用いられ上記フラックスの問題が無くなりフリップチッ
プ実装方式が用いられるようになってきている。
【０００６】液晶表示装置の場合は、基板材料が無アル
カリ硝子である朋珪酸硝子であるため線膨張係数は、
４．３〜４．６×１０-6／℃とシリコンの２．６×１０
-6／℃とでは線膨張係数差が小さくＡＣＦでドライバー
ＩＣを接着しても何ら問題がなかった。
カリ硝子である朋珪酸硝子であるため線膨張係数は、
４．３〜４．６×１０-6／℃とシリコンの２．６×１０
-6／℃とでは線膨張係数差が小さくＡＣＦでドライバー
ＩＣを接着しても何ら問題がなかった。
【０００７】しかしながら、フリップチップ実装方式の
場合、ＩＣのＳｉの線膨張係数と基板材料の線膨張係数
とが違う場合、例えば以下の様な線膨張係数の基板を用
いる場合、 朋珪酸硝子（コーニング社製 ＃７０５９）： ４．５×１０-6／℃ バリウム朋珪酸（日本電気硝子製 ＢＬＣ）： ５．１×１０-6／℃ 青板硝子基板 ： ８．８×１０-6／℃ Ａｌ基板 ： ２３．１×１０-6／℃ Ｃｕ基板 ： １６．５×１０-6／℃ ガラスエポキシ基板（ＦＲ−４） ： １５×１０-6／℃ で例えば図４のようにＡｌ板或いはＣｕ板上に、実際に
は、Ａｌ基板上に配線及び抵抗体を形成した長尺用イン
クジェット記録ヘッドの基板を用いインク吐出用ノズル
を形成した後ＩＣをフリップチップ実装を行う形態で検
討を行った結果、半導体チップであるＳｉチップの組み
合わせでチップサイズ２ｍｍ×１０ｍｍでバンプサイズ
７０μｍ□で数が３３０の場合、ＡＣＦで接合する条件
としては、ツール温度３５０℃、圧力１５ｋｇｆ 時間
６０ｓｅｃで接合した場合ＩＣの最上層であるパシベー
ション膜にクラックが入り、信頼性試験の一つである温
度サイクル試験を行ったところクラックが進行し配線切
れを起こすことが解った。
場合、ＩＣのＳｉの線膨張係数と基板材料の線膨張係数
とが違う場合、例えば以下の様な線膨張係数の基板を用
いる場合、 朋珪酸硝子（コーニング社製 ＃７０５９）： ４．５×１０-6／℃ バリウム朋珪酸（日本電気硝子製 ＢＬＣ）： ５．１×１０-6／℃ 青板硝子基板 ： ８．８×１０-6／℃ Ａｌ基板 ： ２３．１×１０-6／℃ Ｃｕ基板 ： １６．５×１０-6／℃ ガラスエポキシ基板（ＦＲ−４） ： １５×１０-6／℃ で例えば図４のようにＡｌ板或いはＣｕ板上に、実際に
は、Ａｌ基板上に配線及び抵抗体を形成した長尺用イン
クジェット記録ヘッドの基板を用いインク吐出用ノズル
を形成した後ＩＣをフリップチップ実装を行う形態で検
討を行った結果、半導体チップであるＳｉチップの組み
合わせでチップサイズ２ｍｍ×１０ｍｍでバンプサイズ
７０μｍ□で数が３３０の場合、ＡＣＦで接合する条件
としては、ツール温度３５０℃、圧力１５ｋｇｆ 時間
６０ｓｅｃで接合した場合ＩＣの最上層であるパシベー
ション膜にクラックが入り、信頼性試験の一つである温
度サイクル試験を行ったところクラックが進行し配線切
れを起こすことが解った。
【０００８】クラックが入る箇所としては図４中の１０
のＡｌ配線の段差部或いは１１のバンプ下のＡｌパッド
の端部でバンプを形成する場合にバンプと端子のＡｌパ
ッド間に必要な金属膜（以下バリアメタルと称する）で
覆われていないパシベーション段差部である。
のＡｌ配線の段差部或いは１１のバンプ下のＡｌパッド
の端部でバンプを形成する場合にバンプと端子のＡｌパ
ッド間に必要な金属膜（以下バリアメタルと称する）で
覆われていないパシベーション段差部である。
【０００９】また、Ｃｕ基材の基板の場合もＡｌ基板と
比較して程度は軽いが加工条件、チップサイズによって
は同様のことが発生した。
比較して程度は軽いが加工条件、チップサイズによって
は同様のことが発生した。
【００１０】しかし無アルカリ硝子基板、白板硝子基板
の場合はクラックが発生しなかった。青板硝子の場合
は、チップの大きさ、接合条件、或いは、試験条件によ
っては発生することが有り、加工時のクラックは線膨張
係数差による高温から常温に戻る場合、信頼性試験によ
るクラックは常温から低温にさらされた場合に、バンプ
或いは配線の段差部に線膨張係数差による伸び縮みによ
る応力の集中が起こり、バンプ周囲及び配線の段差部の
パシベーション膜にクラックが入ることが解った。
の場合はクラックが発生しなかった。青板硝子の場合
は、チップの大きさ、接合条件、或いは、試験条件によ
っては発生することが有り、加工時のクラックは線膨張
係数差による高温から常温に戻る場合、信頼性試験によ
るクラックは常温から低温にさらされた場合に、バンプ
或いは配線の段差部に線膨張係数差による伸び縮みによ
る応力の集中が起こり、バンプ周囲及び配線の段差部の
パシベーション膜にクラックが入ることが解った。
【００１１】また、硝子エポキシ基板の場合は他の基板
材料と比較してヤング率が低いため温度変化に対応し線
膨張係数差で発生する応力を基板の変形で吸収するため
問題にならない。
材料と比較してヤング率が低いため温度変化に対応し線
膨張係数差で発生する応力を基板の変形で吸収するため
問題にならない。
【００１２】上記従来例によれば、特にＩＣ側のクラッ
クはバンプ周囲のＡｌ端子の端部、或いはＡｌ配線の段
差部或いは、多層配線の交差部を覆ったパシベーション
の段差から入りやすく、加工時に加わる熱、温度サイク
ル試験等による熱応力で進行し、ついにはＡｌ配線、或
いは多結晶シリコン配線のオープンを起こすに至った。
クはバンプ周囲のＡｌ端子の端部、或いはＡｌ配線の段
差部或いは、多層配線の交差部を覆ったパシベーション
の段差から入りやすく、加工時に加わる熱、温度サイク
ル試験等による熱応力で進行し、ついにはＡｌ配線、或
いは多結晶シリコン配線のオープンを起こすに至った。
【００１３】検討の結果、所定膜厚以上の高ヤング率金
属膜でバンプ周囲のＡｌ端子の端部、或いはＡｌ配線の
段差部或いは、多層配線の交差部を覆ったパシベーショ
ンの段差を覆うことにより、前記金属膜で前記段差部を
覆い、バンプ周囲をバリアメタルを延在させ前記バリア
メタルで配線部の段差を覆い、半導体のＳｉと線膨張係
数の異なる基板を用いる場合に線膨張係数差によって発
生する配線パターン端部及びバンプ下の端子の金属膜端
部に形成される保護膜の段差部の応力集中で発生するパ
シベーションクラックを防止することが可能になる提案
がなされている。
属膜でバンプ周囲のＡｌ端子の端部、或いはＡｌ配線の
段差部或いは、多層配線の交差部を覆ったパシベーショ
ンの段差を覆うことにより、前記金属膜で前記段差部を
覆い、バンプ周囲をバリアメタルを延在させ前記バリア
メタルで配線部の段差を覆い、半導体のＳｉと線膨張係
数の異なる基板を用いる場合に線膨張係数差によって発
生する配線パターン端部及びバンプ下の端子の金属膜端
部に形成される保護膜の段差部の応力集中で発生するパ
シベーションクラックを防止することが可能になる提案
がなされている。
【００１４】
【発明が解決しようとする課題】しかしながら、上記提
案に於いて線膨張係数差の大きめ、例えばＡｌ基板上に
大きめＩＣをフリップチップ実装を行う場合、加工条件
等によっては、２層配線の段差部を覆っている金属膜の
カバー部に応力が集中しカバー部が広げられ下のパシベ
ーション膜の段差部に微細なクラックが入ることがある
ことが解ったため更なるパシベーション膜に加わる応力
低減が必要なことが解った。
案に於いて線膨張係数差の大きめ、例えばＡｌ基板上に
大きめＩＣをフリップチップ実装を行う場合、加工条件
等によっては、２層配線の段差部を覆っている金属膜の
カバー部に応力が集中しカバー部が広げられ下のパシベ
ーション膜の段差部に微細なクラックが入ることがある
ことが解ったため更なるパシベーション膜に加わる応力
低減が必要なことが解った。
【００１５】
【課題を解決するための手段および作用】以上の問題を
解決する手段としてバンプ下のバリアメタルとは別の高
ヤング率金属膜で前記段差部を覆い、更にその上をポリ
イミド等の有機膜で覆い、バンプ周囲にバリアメタルを
延在させ前記バリアメタルと該金属膜で前記有機膜を挟
み込む構成をとり、段差部の金属膜に異方性導電接着剤
から直接応力が加わらないようにすることにより半導体
のＳｉと線膨張係数の異なる基板を用いる場合に線膨張
係数差によって発生する配線パターン端部及びバンプ下
の端子の金属膜端部に形成される保護膜の段差部の応力
集中で発生するパシベーションクラックを防止しより信
頼性の高い製品を提供することが可能になる。
解決する手段としてバンプ下のバリアメタルとは別の高
ヤング率金属膜で前記段差部を覆い、更にその上をポリ
イミド等の有機膜で覆い、バンプ周囲にバリアメタルを
延在させ前記バリアメタルと該金属膜で前記有機膜を挟
み込む構成をとり、段差部の金属膜に異方性導電接着剤
から直接応力が加わらないようにすることにより半導体
のＳｉと線膨張係数の異なる基板を用いる場合に線膨張
係数差によって発生する配線パターン端部及びバンプ下
の端子の金属膜端部に形成される保護膜の段差部の応力
集中で発生するパシベーションクラックを防止しより信
頼性の高い製品を提供することが可能になる。
【００１６】
【実施例】（実施例１）図１は本発明に於ける実施例の
ＩＣの接続部分の周辺の断面図、図２は本発明の構成の
ＩＣを実装した図である。
ＩＣの接続部分の周辺の断面図、図２は本発明の構成の
ＩＣを実装した図である。
【００１７】図１に於いて、１はバンプ、２はバリアメ
タルのＴｉ＋Ｐｄでポリイミド膜の上に延在されてい
る。また、５はＳｉ、６ａは２層Ａｌ配線の下配線、６
ｂは２層Ａｌ配線の上配線、７は２層Ａｌ配線のコンタ
クトホールで段差が大きく従来この上のパシベーション
膜にクラックが入りやすかった部分である。８はバンプ
下のＡｌパッド、１０はパシベーション膜、１１は保護
膜上に設けられた金属膜で本実施例に於いてはＴａ、１
１ａは前記Ｔａ膜で保護されたパシベーション段差部で
ある。更に１２は有機樹脂膜で本実施例に於いてはポリ
イミド膜を用いている。前記金属層の形成の場合は、パ
シベーション膜、金属膜の順で形成し、金属膜パター
ン、パシベーション膜のパッド開口部の順でパターン加
工を行う。
タルのＴｉ＋Ｐｄでポリイミド膜の上に延在されてい
る。また、５はＳｉ、６ａは２層Ａｌ配線の下配線、６
ｂは２層Ａｌ配線の上配線、７は２層Ａｌ配線のコンタ
クトホールで段差が大きく従来この上のパシベーション
膜にクラックが入りやすかった部分である。８はバンプ
下のＡｌパッド、１０はパシベーション膜、１１は保護
膜上に設けられた金属膜で本実施例に於いてはＴａ、１
１ａは前記Ｔａ膜で保護されたパシベーション段差部で
ある。更に１２は有機樹脂膜で本実施例に於いてはポリ
イミド膜を用いている。前記金属層の形成の場合は、パ
シベーション膜、金属膜の順で形成し、金属膜パター
ン、パシベーション膜のパッド開口部の順でパターン加
工を行う。
【００１８】図２に於いて、３は異方性導電フィルム
（ＡＣＦ）、４は異方性導電フィルム内に分散されてい
る導電粒子、５はＳｉ、１３はＡｌの配線基板である。
（ＡＣＦ）、４は異方性導電フィルム内に分散されてい
る導電粒子、５はＳｉ、１３はＡｌの配線基板である。
【００１９】バンプ形成については、半導体のプロセス
を終了したウエハーを洗浄し、次にスパッタリングでバ
リアメタル膜、本実施例に於いてはＴｉで４０００Åあ
る。このほかにはＷ、或いはＴｉＷを用いることが知ら
れている。
を終了したウエハーを洗浄し、次にスパッタリングでバ
リアメタル膜、本実施例に於いてはＴｉで４０００Åあ
る。このほかにはＷ、或いはＴｉＷを用いることが知ら
れている。
【００２０】更に、バンプをめっきで付けるためバリア
メタルとの密着層例えばＡｕ或いはＰｄ、Ｃｕを３００
０Å形成する。
メタルとの密着層例えばＡｕ或いはＰｄ、Ｃｕを３００
０Å形成する。
【００２１】次に、密着層を先にパターン加工し、バリ
アメタルを残す部分に密着層を残す。
アメタルを残す部分に密着層を残す。
【００２２】更にバンプを設けたい部分だけにめっきを
行うためのレジスト塗布し、バンプを形成したい部分を
開口し、バリアメタルを共通電極としてＡｕのバンプを
電解めっきで形成する。レジストを剥離した後密着層を
除いた部分のバリアメタルを密着層をマスクとしてエッ
チングし熱処理を行いめっき部の密着を上げてバンプが
形成される。本実施例は、更なる応力緩和及び前記保護
メタルを形成することによりバンプ周囲の保護メタル上
に有機膜であるポリイミド層を設け、バンプ根本、或い
は近傍の保護メタルはバンプのバリアメタルで覆った構
成である。
行うためのレジスト塗布し、バンプを形成したい部分を
開口し、バリアメタルを共通電極としてＡｕのバンプを
電解めっきで形成する。レジストを剥離した後密着層を
除いた部分のバリアメタルを密着層をマスクとしてエッ
チングし熱処理を行いめっき部の密着を上げてバンプが
形成される。本実施例は、更なる応力緩和及び前記保護
メタルを形成することによりバンプ周囲の保護メタル上
に有機膜であるポリイミド層を設け、バンプ根本、或い
は近傍の保護メタルはバンプのバリアメタルで覆った構
成である。
【００２３】バンプ下のパッドの開口部分は、外側か
ら、金属層部分の開口部、パシベーションの開口部、有
機樹脂層部分の開口部の順に配されてある。
ら、金属層部分の開口部、パシベーションの開口部、有
機樹脂層部分の開口部の順に配されてある。
【００２４】半導体プロセスでパシベーションであるＳ
ｉＮ膜上に高ヤング率金属であるＴａ膜をスパッタリン
グでつけ、所望の位置に残すようにパターン加工を行
う。本実施例の場合、チップ端部付近のＡｌ配線の段差
部分にＴａ膜を４０００〜８０００Å形成している。こ
の場合、金属膜としては、Ｔｉ、Ｗ或いは前記金属の合
金膜でも同様の効果は得られる。
ｉＮ膜上に高ヤング率金属であるＴａ膜をスパッタリン
グでつけ、所望の位置に残すようにパターン加工を行
う。本実施例の場合、チップ端部付近のＡｌ配線の段差
部分にＴａ膜を４０００〜８０００Å形成している。こ
の場合、金属膜としては、Ｔｉ、Ｗ或いは前記金属の合
金膜でも同様の効果は得られる。
【００２５】更にその上にポリイミド膜を２〜３μｍ形
成し、半硬化状態でバンプ形成箇所のボリイミド膜をエ
ッチングしバンプ形成を行う端子部に開口部を設け、そ
の後ポリイミド膜のポストベークを行い、更に第１の実
施例と同様にバンプ周囲にバンプ下に設けられているバ
リアメタル４０００Åをポリイミド膜上に延在させるこ
とにより前記Ｔａ膜で層間絶縁膜としてポリイミド膜を
挟み込む構成となる。
成し、半硬化状態でバンプ形成箇所のボリイミド膜をエ
ッチングしバンプ形成を行う端子部に開口部を設け、そ
の後ポリイミド膜のポストベークを行い、更に第１の実
施例と同様にバンプ周囲にバンプ下に設けられているバ
リアメタル４０００Åをポリイミド膜上に延在させるこ
とにより前記Ｔａ膜で層間絶縁膜としてポリイミド膜を
挟み込む構成となる。
【００２６】上記ポリイミド材料としては、非感光性材
料、或いは感光性材料が用いられるが非感光性ポリイミ
ド材料の場合アルカリ性エッチング液を用いるのでＡｌ
が若干エッチングされるため感光性ポリイミドを用いる
のが望ましい。
料、或いは感光性材料が用いられるが非感光性ポリイミ
ド材料の場合アルカリ性エッチング液を用いるのでＡｌ
が若干エッチングされるため感光性ポリイミドを用いる
のが望ましい。
【００２７】本実施例によれば配線段差部に対する応力
緩和がはかられ信頼性が向上するものである。 （実施例２）図３は本発明に於ける第２の実施例であ
る。
緩和がはかられ信頼性が向上するものである。 （実施例２）図３は本発明に於ける第２の実施例であ
る。
【００２８】第２の実施例に於いて、バンプ下のパッド
の開口部分は、外側から、金属層部分の開口部、パシベ
ーションの開口部、有機樹脂層部分の開口部の順に配さ
れてある場合、パッド部のＡｌ部分と周囲の段差がポリ
イミド膜（２〜３μｍ）の分だけ大きくなりバンプを形
成した場合に、バンプ形状が中凹になりフリップチップ
実装を行った場合に電気的接続不良がわずかだが発生す
る。第２の実施例は前記接続不良を解消するため、バン
プの中凹を解消するバンプ下の膜構成である。バンプ下
のパッドの開口部分は、外側から、Ｔａ層部分の開口
部、有機樹脂層部分の開口部、パシベーションの開口
部、の順に配されてある。
の開口部分は、外側から、金属層部分の開口部、パシベ
ーションの開口部、有機樹脂層部分の開口部の順に配さ
れてある場合、パッド部のＡｌ部分と周囲の段差がポリ
イミド膜（２〜３μｍ）の分だけ大きくなりバンプを形
成した場合に、バンプ形状が中凹になりフリップチップ
実装を行った場合に電気的接続不良がわずかだが発生す
る。第２の実施例は前記接続不良を解消するため、バン
プの中凹を解消するバンプ下の膜構成である。バンプ下
のパッドの開口部分は、外側から、Ｔａ層部分の開口
部、有機樹脂層部分の開口部、パシベーションの開口
部、の順に配されてある。
【００２９】本実施例は、応力緩和及び前記保護メタル
を形成することによりバンプ周囲の保護メタル上に有機
膜であるポリイミド層を設け、バンプ根本、或いは近傍
の保護メタルはバンプのバリアメタルで覆った構成であ
る。
を形成することによりバンプ周囲の保護メタル上に有機
膜であるポリイミド層を設け、バンプ根本、或いは近傍
の保護メタルはバンプのバリアメタルで覆った構成であ
る。
【００３０】本実施例によれば、バンプの下の開口部に
ポリイミドの開口部を配さないため開口部とＡｌ配線部
の段差が小さくなった結果、バンプの中凹が小さくなり
接続の安定性がより向上するものである。 （本発明の実装構造を用いた長尺インクジェット記録ヘ
ッド）図５は本発明の実装構造を用いた長尺のインクジ
ェット記録ヘッドの模式図でありヘッドのノズル及びＩ
Ｃの実装部分の図である。
ポリイミドの開口部を配さないため開口部とＡｌ配線部
の段差が小さくなった結果、バンプの中凹が小さくなり
接続の安定性がより向上するものである。 （本発明の実装構造を用いた長尺インクジェット記録ヘ
ッド）図５は本発明の実装構造を用いた長尺のインクジ
ェット記録ヘッドの模式図でありヘッドのノズル及びＩ
Ｃの実装部分の図である。
【００３１】Ａｌ基板４０上に、ヒーター（図中不指
示）及びインク流路４１及びノズルを形成し前記流路の
後方に前記ヒーターを駆動する本発明の保護膜構成のド
ライバーＩＣ４２をＡＣＦを用いたフリップチップ方式
で実装する。
示）及びインク流路４１及びノズルを形成し前記流路の
後方に前記ヒーターを駆動する本発明の保護膜構成のド
ライバーＩＣ４２をＡＣＦを用いたフリップチップ方式
で実装する。
【００３２】更に、Ａｌのベース板上４５にプリント配
線板４３と前記記録ヘッドを並べワイヤーボンディング
４４で各端子間を接続している。
線板４３と前記記録ヘッドを並べワイヤーボンディング
４４で各端子間を接続している。
【００３３】本実施例に示すようなＩＣ構造を実施する
ことにより実装時のパシベーションクラックを防止する
ことが可能になり温度サイクル等の信頼性試験に耐える
ことが可能になるものである。
ことにより実装時のパシベーションクラックを防止する
ことが可能になり温度サイクル等の信頼性試験に耐える
ことが可能になるものである。
【００３４】
【発明の効果】本発明によれば、所定膜厚以上の高ヤン
グ率金属膜でバンプ周囲のＡｌ端子の端部、或いはＡｌ
配線の段差部或いは、多層配線の交差部を覆ったパシベ
ーションの段差を覆うことにより、高ヤング率金属の膜
を保護層として設け、前記金属上をポリイミド等の有機
膜で覆い、バンプ周囲にバンプ下に配されたバリアメタ
ルを延在させ前記バリアメタルと該高ヤング率金属で前
記有機膜を挟み込む構成をとることにより半導体のＳｉ
と線膨張係数の異なる基板を用い、高温で接合される場
合に線膨張係数差により発生する応力の集中で配線パタ
ーン端部及びバンプ下の端子の金属膜端部に形成される
保護膜の段差部にできるパシベーションクラックを防止
しより信頼性の高い製品を提供することが可能になる。
グ率金属膜でバンプ周囲のＡｌ端子の端部、或いはＡｌ
配線の段差部或いは、多層配線の交差部を覆ったパシベ
ーションの段差を覆うことにより、高ヤング率金属の膜
を保護層として設け、前記金属上をポリイミド等の有機
膜で覆い、バンプ周囲にバンプ下に配されたバリアメタ
ルを延在させ前記バリアメタルと該高ヤング率金属で前
記有機膜を挟み込む構成をとることにより半導体のＳｉ
と線膨張係数の異なる基板を用い、高温で接合される場
合に線膨張係数差により発生する応力の集中で配線パタ
ーン端部及びバンプ下の端子の金属膜端部に形成される
保護膜の段差部にできるパシベーションクラックを防止
しより信頼性の高い製品を提供することが可能になる。
【図１】バンプ下のパッドの開口部分は、外側から、金
属層部分の開口部、パシベーションの開口部、有機樹脂
層部分の開口部の順に配された図。
属層部分の開口部、パシベーションの開口部、有機樹脂
層部分の開口部の順に配された図。
【図２】実装構造の図。
【図３】バンプ下のパッドの開口部分は、外側から、金
属層部分の開口部、パシベーションの開口部、有機樹脂
層部分の開口部の順に配された図。
属層部分の開口部、パシベーションの開口部、有機樹脂
層部分の開口部の順に配された図。
【図４】従来の構成でクラックが生じる図。
【図５】長尺インクジェット記録ヘッドの図。
１ バンプ ２ バリアメタル ３ 異方性導電フィルム ４ 導電粒子 ５ Ｓｉ ５ａ 接合部の基板上配線 ６ａ 上層のＡｌ配線 ６ｂ 下層のＡｌ配線 ７ 配線基板 ８ Ａｌパッド ９ａ コンタクトホール １０ パシベーション膜 １０ａ 層間絶縁膜 １１ Ｔａ膜 １１ａ Ｔａ膜での保護部 １２ ポリイミド膜 １３ パシベーションクラック ４０ Ａｌ基板 ４１ インク流路 ４２ ドライバーＩＣ ４３ プリント配線板 ４４ ボンディングワイヤー ４５ Ａｌのベース板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C057 AF65 AG12 AG46 AG85 AG89 AN05 4M109 AA02 BA07 EC03 ED03 5F044 LL09 RR18
Claims (12)
- 【請求項１】 基板上に形成された配線及び端子に対
し、ＩＣ側の端子上に金属層及び前記金属層上に金属突
起を設け、導電性接着剤或いは導電性接着フィルムで、
前記基板の配線及び端子を設けた面と前記ＩＣの金属突
起を設けた面とを接着し同時に端子間の電気的接続をと
るフェイスダウン実装構造に於いて、 前記ＩＣの素子面側の金属突起部を除く保護膜上を金属
膜で覆い、更に前記金属膜上を含む金属突起を除く素子
面側を有機樹脂で覆ったことを特徴とするフェイスダウ
ン実装構造。 - 【請求項２】 前記ＩＣの金属突起下の開口部が外側か
ら、金属層部分の開口部、有機樹脂層部分の開口部、パ
シベーションの開口部の順であることを特徴とする請求
項１記載のフェイスダウン実装構造。 - 【請求項３】 前記ＩＣの金属突起下の開口部が外側か
ら、金属層部分の開口部、パシベーションの開口部、有
機樹脂層部分の開口部の順であることを特徴とする請求
項１記載のフェイスダウン実装構造。 - 【請求項４】 前記ＩＣの素子面側の金属突起部を除く
部分に配された金属膜と、前記有機樹脂層の上に前記金
属突起下に配された金属層を延在させ、該金属膜と該金
属突起下に配された金属層とが該有機樹脂層を挟んで金
属突起周囲で重なる部分を有することを特徴とする請求
項１、２又は３記載のフェイスダウン実装構造。 - 【請求項５】 前記ＩＣの素子面側の保護膜上に形成し
た金属膜がＴａ或いはＴｉ、Ｗ或いは前記金属の合金で
あることを特徴とする請求項１、２、３又は４記載のフ
ェイスダウン実装構造。 - 【請求項６】 前記金属膜厚は３０００Å以上であるこ
とを特徴とする請求項１、２、３、４又は５記載のフェ
イスダウン実装構造。 - 【請求項７】 前記有機樹脂がポリイミド或いはポリア
ミド、エポキシ系の樹脂であることを特徴とする請求項
１、２、３又は４記載のフェイスダウン実装構造。 - 【請求項８】 前記基板の線膨張係数が前記ＩＣのＳｉ
の線膨張係数に対して３倍以上であることを特徴とする
請求項１記載のフェイスダウン実装構造。 - 【請求項９】 前記基板材料がＣｕ、Ａｌ、Ｍｏ、Ｆ
ｅ、Ｎｉ、或いは前記金属の合金であることを特徴とす
る請求項１又は８記載のフェイスダウン実装構造。 - 【請求項１０】 前記金属膜及び前記有機樹脂膜で覆う
部分は配線パターン端部及びバンプ下の端子の金属膜端
部に形成される保護膜の段差部であることを特徴とする
請求項１、２、３、４、５、６又は７記載のフェイスダ
ウン実装構造。 - 【請求項１１】 前記金属膜及び前記有機樹脂膜で覆う
部分の段差部が多層配線の交差部及び重なる部分の配線
パターン端部に形成される保護膜の段差部であることを
特徴とする請求項１、２、３、４、５、６又は７記載の
フェイスダウン実装構造。 - 【請求項１２】 前記請求項１、２、３、４、５、６、
７、８、９、１０又は１１記載のフェイスダウン実装構
造を用いたインクジェット記録ヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111556A JP2002313842A (ja) | 2001-04-10 | 2001-04-10 | フェイスダウン実装構造及びインクジェット記録ヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111556A JP2002313842A (ja) | 2001-04-10 | 2001-04-10 | フェイスダウン実装構造及びインクジェット記録ヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002313842A true JP2002313842A (ja) | 2002-10-25 |
Family
ID=18963136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111556A Pending JP2002313842A (ja) | 2001-04-10 | 2001-04-10 | フェイスダウン実装構造及びインクジェット記録ヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002313842A (ja) |
-
2001
- 2001-04-10 JP JP2001111556A patent/JP2002313842A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
| KR100290193B1 (ko) | 반도체장치및그제조방법 | |
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| JP3506393B2 (ja) | 液晶表示装置とその製造方法、プリンタとその製造方法 | |
| JP3967263B2 (ja) | 半導体装置及び表示装置 | |
| JP4115832B2 (ja) | 半導体素子及び液晶表示パネル | |
| JP4651367B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7508073B2 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
| KR100375809B1 (ko) | 액정 표시 장치에 반도체 장치를 실장하기 위한 구조 및그 반도체 장치 | |
| JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
| JP7497576B2 (ja) | 配線基板及び配線基板の製造方法 | |
| KR100225398B1 (ko) | 반도체 범프의 본딩구조 및 방법 | |
| JP3710292B2 (ja) | フェイスダウン実装構造 | |
| JP2002313842A (ja) | フェイスダウン実装構造及びインクジェット記録ヘッド | |
| JP3339472B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000315855A (ja) | フェイスダウン実装基板及びフェイスダウン実装方法 | |
| JP2008109024A (ja) | 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法 | |
| JP3279225B2 (ja) | バンプを有する電子部品及びその実装構造 | |
| JPH0817886A (ja) | 半導体装置 | |
| JP3283947B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008171942A (ja) | 電子デバイス及びその製造方法 | |
| JP4110421B2 (ja) | 半導体装置の製造方法 | |
| JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04242721A (ja) | 液晶表示装置 |