JP2002299196A

JP2002299196A - 半導体製造用基板

Info

Publication number: JP2002299196A
Application number: JP2001098210A
Authority: JP
Inventors: Masanori Fuda; 正則附田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2002-10-11

Abstract

(57)【要約】【課題】高性能な半導体素子を安価で、短時間に製造
する半導体製造用基板を提供する。【解決手段】中央の半導体基板薄型部１は、低損失化
を図るためにエッチングや研磨などで薄く構成されてお
り、周辺の半導体基板厚型部２は、機械的強度を保つた
めに中央部よりは厚く設計されている。これを用い、従
来基板と同様のプロセスで加工しダイシングによりチッ
プに分けることで、低損失化に必要な薄型素子を作製途
中で割ることなく作る事ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体製造用基板
に関する。

【０００２】

【従来の技術】縦型半導体素子では、基本的に基板が薄
くなるほど低損失化されるので、耐圧上必要な最小限の
厚さの基板を用いることが望ましい。しかし、薄い基板
（３００μｍ以下）を使用するには、機械的強度が弱く
なりプロセス中に割れてしまう、装置の使用可能範囲か
らはずれる、という２点の問題があった。特に、問題に
なるのが、作業者のウエハのハンドリング時と、装置の
搬送系と露光装置の焦点合わせである。

【０００３】従来は、性能を犠牲にして厚い基板を用い
るか、作業毎に専用の冶具に取り替えることで対応して
きたが、これらのやり方では高性能な半導体素子が出来
ず、取り替えに必要な時間と経費が大きな負担となると
いう問題点があった。

【０００４】

【発明が解決しようとする課題】上記の如く、従来のや
り方では高性能な半導体素子の製造が難しい、または時
間と経費がかかるという問題点があった。

【０００５】上記の目的を達成するために、本発明では
凹凸のある半導体基板、半導体基板貼り付け技術、台と
なる冶具それぞれを用い、高性能な半導体素子を安価
で、短時間に製造する半導体製造用基板を提供する。

【０００６】

【課題を解決するための手段】この発明による半導体製
造用基板は、一方の面は平らであり、他方の面は厚い部
分と薄い部分があることを特徴としている。そして、前
記厚い部分は、外周部に設けられていることを、あるい
は、酸化膜を介して他の半導体基板を貼り付ける事によ
り形成されることを特徴としている。

【０００７】また、この発明による半導体製造用基板
は、２枚の半導体基板が、酸化膜を介して部分的に接着
されていることを特徴としている。そして、前記半導体
基板の一方は、接着されていない部分の一部または全部
の領域に溝が形成されていることを、また、前記一方の
半導体基板上に、複数の半導体基板が接着されているこ
とを特徴としている。

【０００８】また、この発明による半導体製造用基板
は、半導体基板状の型が形成されたこと、半導体を固定
する機構が付いていること、半導体基板を固定するため
に、装置下部からの真空を通す穴が付いていること、セ
ラミックスまたは石英または半導体基板を材料として製
造されていることを特徴としている。

【０００９】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態について説明する。

【００１０】図１は、第１の実施の形態である凹凸を持
った半導体製造用基板の平面図である。中央の半導体基
板薄型部１は、低損失化を図るためにエッチングや研磨
などで薄く構成されており、周辺の半導体基板厚型部２
は、機械的強度を保つために中央部よりは厚く設計され
ている。これを用い、従来基板と同様のプロセスで加工
しダイシングによりチップに分けることで、低損失化に
必要な薄型素子を作製途中で割ることなく作る事ができ
る。

【００１１】図２は、図１におけるａ−ａ´線に沿った
断面図である。これは、半導体基板の中央をエッチング
する、または、研磨することでこのような形状が得られ
る。

【００１２】図３は、図２に示した形状とは別の、図１
におけるａ−ａ´線に沿った断面図である。この構成で
は、補強用の厚い部分は酸化膜３を用いた貼り付け技術
で他の基板（半導体基板厚型部２）を薄型半導体基板１
に貼り付けている。この方法によると、研磨やエッチン
グが必要無く、従来の技術で製造可能である。このよう
に、第１の実施の形態のような形状を作る方法は多々あ
る。

【００１３】図４は、図１の半導体製造用基板を使って
素子を作った場合にチップとなる半導体素子形成部４を
表わした、第１の実施の形態である半導体製造用基板の
平面図である。このチップの大きさは、使用用途によっ
て変わり、形も正方形だけではなく長方形、円形もあ
る。

【００１４】図５は、図４におけるｂ−ｂ´線に沿った
断面図である。このように、半導体基板薄型部１に素子
が形成される。

【００１５】図６は、第２の実施の形態であり、図１に
おける基板に半導体基板薄型部１を複数設けたものであ
る。この基板の形状は、研磨のヘッド形状を変えるか、
エッチングのマスク形状を変えることで得られる。図６
は、図１よりも半導体基板厚型部２の領域が大きいので
機械的に強い。形成後は、従来通りダイシングにより容
易に分離することが出来る。

【００１６】図７は、第３の実施の形態である。これ
は、図６において半導体基板薄型部１が丸い形状であっ
たものを四角い形状にしたものである。この実施の形態
においても、薄型素子を今までと同一プロセスで加工で
きるという効果は同じである。四角い形状は、エッチン
グにより得るか、角を少し丸くしていいのであれば研磨
によっても得られる。四角い素子を形成する場合は、こ
の実施の形態の方が多くのチップを作る事が出来、チッ
プの数が同じであればチップを大きく作る事が出来る。
形成後は、従来通りダイシングにより容易に分けること
が出来る。このように薄い部分の形は変形してもよい。

【００１７】図８は、第４の実施の形態であり、１チッ
プを１つの半導体基板薄型部１で作るように構成したも
のである。この形状を持つ基板もエッチングか研磨によ
り作製できる。この構成は、半導体基板厚型部２が最も
多く取れる構成でなので、最も機械的強度が強くなる。
しかしながら、反面、パターン形成工程で合わせずれが
起こった時に、素子のパターンが半導体基板厚型部２に
かかり歩留まりが著しく悪くなるという問題点がある。
チップへの分離方法は、図１と同様である。

【００１８】図９は、第５の実施の形態であり、図７の
構造から機械的強度を保ちながら周辺部分まで半導体基
板薄型部１を広げたものである。半導体基板薄型部１の
領域を広げた事で、多くの素子が取れる。チップ状への
分離方法は、図１と同様である。

【００１９】図１０は、第６の実施の形態であり、薄型
半導体基板５と台用半導体基板６とを酸化膜３を介して
貼り合わせたものである。この実施の形態によると、裏
面の電極工程は、薄型半導体基板５を台用半導体基板６
から酸化膜エッチングで剥がした後に行う。その時の形
状は、ウエハかチップのどちらかになる。この時、台用
半導体基板６を傷つけずに剥離すれば、台用半導体基板
６は再利用する事も出来る。この裏面電極の形成方法と
再利用については、以下の図１１から図１６までの実施
の形態においても同じである。この実施の形態では、従
来からある酸化膜貼りつけ技術が使用できるので容易に
基板を形成できる。なお、その酸化膜の膜質は素子の一
部として使うわけではないので、貼りつけられる程度の
膜質であればよい。

【００２０】図１１は、図１０におけるｃ−ｃ´線に沿
った断面図である。薄型半導体基板５と台用半導体基板
６の間の酸化膜３で貼りつけてある。

【００２１】図１２は、第７の実施の形態である。この
構造は、図１１の構造に対し、酸化膜エッチング時間の
短縮と高温プロセスの熱応力を緩和するためにあらかじ
め酸化膜３をエッチングにより部分的に削り貼りつけて
いる。酸化膜３を残す領域は、貼りつけてある２枚の基
板（薄型半導体基板５、台用半導体基板６）が剥がれな
い程度である。酸化膜３のある領域を減らしたほうが、
基板を分離する時に時間が短縮できる。この実施の形態
でも、ダイシングにより容易にチップ状に分けることが
できる。

【００２２】図１３は、第８の実施の形態である。図１
２の台用半導体基板６の接着用酸化膜３と関係ない部分
の基板を、エッチングかダイシングの機械などで台用半
導体基板溝７を入れたあと、薄型半導体基板５を貼りつ
けている。このことにより、エッチング液が台用半導体
基板溝７を通り奥まで浸透するので、基板奥に届き易く
なり、容易に薄型半導体基板５と台用半導体基板６を分
離できる。加工後は、従来通りダイシングによりチップ
状に分ける。

【００２３】図１４は、第９の実施の形態である。これ
は、図１０にある接着基板の素子を作る方の薄型半導体
基板５を分離したものである。この構成にするために
は、２枚の基板（薄型半導体基板５、台用半導体基板
６）を貼り合わせた後に、ダイシングの機械などで分離
するか、始めからチップ状になっている薄型半導体基板
５を貼り合わせる。この薄型半導体基板５の形状や大き
さは、素子の用途により変えることが出来る。台用半導
体基板６との分離は、図１０と同じように、基板の状態
でエッチング液により酸化膜を溶かすか、チップの状態
に切り分けた後で酸化膜を溶かすことで行う。この構成
により、高温プロセス時に基板厚の差による応力緩和と
エッチング時間の短縮が同時に出来る。

【００２４】図１５は、図１４におけるｄ−ｄ´線に沿
った断面図である。この図で部分的にある酸化膜３は、
台用半導体基板６全面にあってもよい。

【００２５】図１６は、第１０の実施の形態であり、図
１５の接着面以外にあらかじめエッチングか機械加工に
より台用半導体基板溝７を入れた後貼り合わせた基板で
ある。この効果は、図１５に比べて高温プロセス時の応
力緩和とエッチング時間短縮の効果がある。

【００２６】なお、図１０から図１６までは酸化膜のあ
る場所は薄型半導体基板５と台用半導体基板６が剥がれ
ない程度の領域があれば大きさと場所は構わない。

【００２７】図１７は、第１１の実施の形態である。こ
のように、半導体基板台９を用い素子形成プロセスの全
部または一部を行うことも出来る。この実施の形態で
は、薄型半導体基板５自体に加工の必要が無いので、基
板を手に入れるのは容易である。半導体基板台９の材質
については、高温プロセスもこれで行うのであればセラ
ミックスか半導体基板か石英である。高温プロセスに用
いないのであれば、この３つにプラスチックなども含ま
れる。なお、縁の１段高くなっている部分は薄型半導体
基板５の固定に用い、ほぼ同じ大きさ形の溝であればず
れる事が無い。外す時の方法はいろいろあるが、半導体
基板台９の裏面に穴を設けておき押し出して取るなどの
方法がある。加工後は、ダイシングによりチップ状に分
ける。

【００２８】図１８は、図１７におけるｅ−ｅ´線に沿
った断面図である。図１９は、図１７の半導体製造用基
板の固定機構別法を表わした平面図いる。ここでは、爪
状の薄型半導体基板押さえ１０を用いる。この実施の形
態では、図１７と比べて着脱が容易に行える。

【００２９】図２０は、図１８に示した形状とは別の、
図１７におけるｅ−ｅ´線に沿った断面図である。これ
は、半導体基板台９の真空溝１１の内部を真空にして固
定する方法である。穴の内部を真空にする方法は、真空
チャンバー内で基板を冶具に取りつけ蓋をすることで容
易に固定する事が出来、剥がす時も真空チャンバーの中
で行えば簡単に出来る。この方法では、固定機構が表面
に現れていないので、固定機構に触れて基板がずれる心
配も無い。

【００３０】図２１は、図１８に示した形状とは別の、
図１７におけるｅ−ｅ´線に沿った断面図である。これ
は、真空穴１２を通して搬送系やステージの真空を薄型
半導体基板５の底部にまで固定させる方法である。露光
装置など工程の一部で使用出来る。この他、固定方法に
はいろいろある。

【００３１】その他、本発明の要旨を逸脱しない範囲で
全ての半導体製造用基板に種々変形して実施できる。

【００３２】

【発明の効果】以上詳述したように、薄い半導体基板を
部分的に厚く形成した半導体基板や半導体基板台と組み
合わせて用いるので、割れる事がなく通常の厚さの半導
体基板と同一のプロセスで作業出来る。また、薄い素子
を従来通りのやり方で作ることが出来る。

【図面の簡単な説明】

【図１】第１の実施の形態である半導体製造用基板の平
面図。

【図２】図１におけるａ−ａ´線に沿った断面図。

【図３】図１におけるａ−ａ´線に沿った断面図。

【図４】第１の実施の形態である半導体製造用基板の平
面図。

【図５】図４におけるｂ−ｂ´線に沿った断面図。

【図６】第２の実施の形態である半導体製造用基板の平
面図。

【図７】第３の実施の形態である半導体製造用基板の平
面図。

【図８】第４の実施の形態である半導体製造用基板の平
面図。

【図９】第５の実施の形態である半導体製造用基板の平
面図。

【図１０】第６の実施の形態である半導体製造用基板の
平面図。

【図１１】図１０におけるｃ−ｃ´線に沿った断面図。

【図１２】第７の実施の形態である半導体製造用基板の
平面図。

【図１３】第８の実施の形態である半導体製造用基板の
平面図。

【図１４】第９の実施の形態である半導体製造用基板の
平面図。

【図１５】図１４におけるｄ−ｄ´線に沿った断面図。

【図１６】第１０の実施の形態である半導体製造用基板
の平面図。

【図１７】第１１の実施の形態である半導体製造用基板
の平面図。

【図１８】図１７におけるｅ−ｅ´線に沿った断面図。

【図１９】図１７の半導体製造用基板の固定機構別法を
表わした平面図。

【図２０】図１７におけるｅ−ｅ´線に沿った断面図。

【図２１】図１７におけるｅ−ｅ´線に沿った断面図。

【符号の説明】

１…半導体基板薄型部２…半導体基板厚型部３…酸化膜４…半導体素子形成部５…薄型半導体基板６…台用半導体基板７…台用半導体基板溝８…半導体基板台薄型部９…半導体基板台１０…薄型半導体基板押さえ１１…真空溝１２…真空穴

Claims

【特許請求の範囲】

【請求項１】一方の面は平らであり、他方の面は厚い部
分と薄い部分があることを特徴とする半導体製造用基
板。
【請求項２】前記厚い部分は、外周部に設けられている
ことを特徴とする請求項１記載の半導体製造用基板。
【請求項３】前記厚い部分は、酸化膜を介して他の半導
体基板を貼り付ける事により形成されることを特徴とす
る請求項１記載の半導体製造用基板。
【請求項４】２枚の半導体基板が、酸化膜を介して部分
的に接着されていることを特徴とする半導体製造用基
板。
【請求項５】前記半導体基板の一方は、接着されていな
い部分の一部または全部の領域に溝が形成されているこ
とを特徴とする請求項４記載の半導体製造用基板。
【請求項６】前記一方の半導体基板上に、複数の半導体
基板が接着されていることを特徴とする請求項４または
５記載の半導体製造用基板。
【請求項７】半導体基板状の型が形成されたことを特徴
とする半導体製造用基板。
【請求項８】半導体を固定する機構が付いていることを
特徴とする半導体製造用基板。
【請求項９】半導体基板を固定するために、装置下部か
らの真空を通す穴が付いていることを特徴とする半導体
製造用基板。
【請求項１０】セラミックスまたは石英または半導体基
板を材料として製造されていることを特徴とする請求項
７乃至９記載の半導体製造用基板。