[go: up one dir, main page]

JP2002261104A - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器

Info

Publication number
JP2002261104A
JP2002261104A JP2001056121A JP2001056121A JP2002261104A JP 2002261104 A JP2002261104 A JP 2002261104A JP 2001056121 A JP2001056121 A JP 2001056121A JP 2001056121 A JP2001056121 A JP 2001056121A JP 2002261104 A JP2002261104 A JP 2002261104A
Authority
JP
Japan
Prior art keywords
mass
lead
less
solder
free material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001056121A
Other languages
English (en)
Inventor
Hideyoshi Shimokawa
英恵 下川
Tasao Soga
太佐男 曽我
Toshiharu Ishida
寿治 石田
Masahide Okamoto
正英 岡本
Tetsuya Nakatsuka
哲也 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001056121A priority Critical patent/JP2002261104A/ja
Publication of JP2002261104A publication Critical patent/JP2002261104A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0135—Quinary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明の目的は、高信頼な鉛フリーはんだによ
る温度階層接続を可能とすることにある。特に、上記の
Sn-Ag系、Sn-Ag-Cu系、Sn-Cu系、Sn-Zn系、及びこれにB
iやInを添加した鉛フリーはんだを用いたときの温度階
層接続を可能とすることにある。 【解決手段】本発明は、上記目的を達成するために、半
導体チップが20mass%以下のAl、30mass%以下のIn、残り
がZnにより構成されるZn-Al-In系の鉛フリー材料を用い
て接続され、該半導体チップの有する電極と外部との接
続部分となるリードとがワイヤボンデングにより電気的
に接続されたものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、半導
体モジュール、電子機器などを製造するための高温鉛フ
リーはんだによる接続技術に係り、特に温度階層を用い
て鉛フリーはんだ接続する技術に関する。
【０００２】
【従来の技術】チップをダイボンドするタイプの半導体
装置や、チップをフリップチップ接続するタイプの半導
体装置、例えばＢＧＡ（Ball Grid Array）、ＣＳＰ(Ch
ip Scale Package)などにおいては、その接続をはんだ
により行う場合、その半導体装置内部で使用するはんだ
と、半導体装置自身を基板に接続するはんだ（ＢＧＡや
ＣＳＰの場合、そのはんだバンプ）との温度階層接続が
必要となる。すなわち、半導体装置自身を基板に接続す
る際に、半導体装置内部で使用したはんだが溶融しない
ような材料を使用することが必要となる。
【０００３】従来の温度階層接続における高温系はんだ
としては、一般に高鉛はんだと呼ばれるPbリッチの95ma
ss%Pb-5mass%Sn（融点：310〜314℃）（以下、Pb-5Snの
ように、元素の割合をmass%を除いて示し、組成比の記
述のない元素は残りとする）、Pb-10Sn（融点：275〜30
2℃）等が使用されていた。これらは330℃近傍の温度で
はんだ付けが可能であり、その後の低温系はんだである
Sn-37Pb共晶（融点：183℃）による温度階層接続が可能
であった。
【０００４】また、この高鉛はんだは、一般に軟質であ
り、機械的ストレス等が発生する箇所において、応力緩
和できる特性をもつ。このため、高電流が流れ、かつ、
パワートランジスタ等の大きなシリコンチップをCu母材
等に接続するためにも使われてきた。
【０００５】
【発明が解決しようとする課題】現在、はんだ中から鉛
を排除した鉛フリーはんだ材料やそのはんだ付け方法の
開発が進められている。主な鉛フリーはんだ材料は、Sn
-Ag系、Sn-Ag-Cu系、Sn-Cu系、Sn-Zn系、及び、これら
にBiや、Inを添加して低融点化を図ったはんだ材料であ
り、表面実装におけるはんだ付け温度は最大約235℃〜2
50℃である。
【０００６】しかし、これらのはんだと組み合わせて使
用できる高温側の温度階層接続用のはんだ材料は、現在
見当たらない。最も、可能性のあるはんだ材料としては
Sn-5Sb（融点：232〜240℃）があるが、リフロー炉内で
の基板上の温度ばらつき等を考慮すると、このSn-5Sbに
よる接続部を溶かさないで、両はんだによる接続部の信
頼性を確保することは難しかった。他方、高温系はんだ
としてAu-20Sn（融点：280℃）が知られているが、この
材料は硬く、コストも高いため、用途が限定される。特
に、熱膨張係数の異なる材料間の接続、例えば、大型の
Siチップの接続や、半導体モジュールやＢＧＡなどにお
けるSiチップ裏面と基板との接続では、はんだが硬く、
応力緩和の可能性が低いため、Siチップを破壊させる恐
れがある。
【０００７】本発明の目的は、高信頼な鉛フリーはんだ
による温度階層接続を可能とすることにある。特に、上
記のSn-Ag系、Sn-Ag-Cu系、Sn-Cu系、Sn-Zn系、及びこ
れにBiやInを添加した鉛フリーはんだを用いたときの温
度階層接続を可能とすることにある。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体チップが20mass%以下のAl、30mas
s%以下のIn、残りがZnにより構成されるZn-Al-In系の鉛
フリー材料を用いて接続されたものである。また、前記
鉛フリー材料にCuまたはNiまたはAgのいずれか１種以上
を10mass%以下添加したものである。また、前記鉛フリ
ー材料にGe、Mg、Gaのうち１種以上を5mass%以下添加し
たものである。また、半導体チップもしくは半導体装置
と、該半導体チップもしくは半導体装置が20mass%以下
のAl、30mass%以下のIn、残りがZnにより構成されるZn-
Al-In系の鉛フリー材料を用いて接続された基板と、該
半導体チップもしくは半導体装置と該基板に形成された
配線を介して電気的に接続された該鉛フリー材料よりも
融点の低いはんだとを備えたものである。また、前記鉛
フリー材料にCuまたはNiまたはAgのいずれか１種以上を
10mass%以下添加したものである。また、前記鉛フリー
材料にGe、Mg、Gaのうち１種以上を5mass%以下添加した
鉛フリーはんだ材料である。また、20mass%以下のAl、3
0mass%以下のIn、残りがZnにより構成されるものであ
る。また、20mass%以下のAl、30mass%以下のIn、残りが
Znにより構成される Zn-Al-In系の鉛フリー材料に、Cu
またはNiまたはAgのいずれか１種以上を10mass%以下添
加したものである。また、さらにGe、Mg、Gaのうち１種
以上を5mass%以下添加したものである。また、20mass%
以下のAl、残りがZnにより構成されるZn-Al系合金、或
いはこれに、CuまたはNiまたはAgのいずれか１種以上を
10mass%以下添加した合金の表面に、In層を施したもの
である。また、20mass%以下のAl、30mass%以下のIn、残
りがZnにより構成されるZn-Al-In系の合金、或いはこれ
に、CuまたはNiまたはAgのいずれか１種以上を10mass%
以下添加した合金の表面に、AuまたはAg層を施したもの
である。また、前記合金に、Ge、Mg、Gaのうち１種以上
を5mass%以下添加したものである。また、前記鉛フリー
材料を用いて接続した半導体装置もしくは半導体モジュ
ールを、Sn系、Sn-Ag系、Sn-Ag-Cu系、Sn-Cu系、Sn-Zn
系、Sn-Zn-Bi系、Sn-Ag-Bi系、Sn-Sb系、Au-Sn系鉛フリ
ーはんだで温度階層接続したものである。
【０００９】ここで、上記組成のZn-Al-In系合金を用い
た理由を説明する。Zn-Al系合金は、共晶点で融点が382
℃であり、温度階層接続における実用上の問題はない。
しかし、Zn-Al系合金は、比較的硬いはんだであり、Zn-
Al合金の強度、硬さを低減し、接続部の応力緩和を図る
ことが半導体装置などの製品に適用する上で極めて重要
となってくる。特に、半導体チップの裏面をはんだ接続
するような場合において接続部の応力緩和を図ることは
重要であり、応力が十分に緩和されなければチップの破
壊にもつながってしまう。その他の接続部分においても
同様であり、接続部分が硬く、応力が十分に緩和できな
いのであれば、接続界面に応力が集中することで界面剥
離などを生ずる結果となってしまう。そこで、本発明で
は、Zn-Al系合金にInを添加することとした。図７はZn-
Al系合金にInを少量添加したときの硬度を示すが、In添
加により、Zn-Al系はんだの硬さを低減でき、接続部の
応力緩和に効果があるといえる。約４mass%までのＩｎ
添加が応力を緩和する上では効果的であり、コストの面
からも好ましい。
【００１０】一方、組成に関しては、Alを20mass%以下
としたのは、20mass%を超えると、融点が上昇するため
であり、最終製品の耐熱性を考慮したものである。ま
た、Inが30mass%以下であるのは、In量が30mass%を越え
ると、Inによる150℃程度の低温相が多く析出して、信
頼性に悪影響を及ぼしてしまうためである。
【００１１】また、Cu、Ag、Niを添加するのはInによる
上記の低温相の析出を防止するためであるが、10mass%
を越すと、融点がかえって上昇してしまう。従って10ma
ss%以下とした。また、Ge、Mg、Gaを添加するのは、固
相線温度を低くできるからであるが、5mass%以上では固
相線温度が下がりすぎてしまう。
【００１２】これらの組成のはんだ合金は、融点が250
℃以上であるので、上記はんだで接続した半導体装置や
半導体モジュールや電子機器などを、Sn系、Sn-Ag系、S
n-Ag-Cu系、Sn-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-Ag-Bi
系、及びこれにIn等を添加した鉛フリーはんだを用いて
温度階層接続したとしても、再溶融による接続信頼性へ
の影響はない。また、場合によってはSn-Sb合金、Au-Sn
合金との温度階層接続も可能である。
【００１３】
【発明の実施の形態】本発明を図面を用いて説明する。 （実施の形態１）図１は、Zn-4Al-3Inによるはんだ１を
用いて、Siチップ２と42アロイリート゛フレーム３を接続した例で
ある。これは、まずZn-4Al-3Inの箔を形成し、42アロイリート
゛フレーム３上に搭載する。更に、Siチップ２を搭載し加熱
させ、Siチップ２と42アロイリート゛フレーム３を接続させる。Zn-
4Al-3Inの溶融特性は、ＤＳＣ（Differential Scannin
gCalorimetry）による測定によると、280℃で吸熱のピ
ークが出現し、はんだ中の一部が溶けているが、大部分
は、330℃〜380℃間で溶融する。また、145℃でも吸熱
のピークが出現するが、ごく微量であり、実使用上は問
題のないレヘ゛ルである。従って、加熱温度は390〜400℃近
傍で行った。更に、これを通常のワイヤホ゛ンテ゛ィンク゛４を行っ
た後、樹脂モールト゛５を行い、外部リード６の表面処理を
行って半導体装置７を作成する。このZn-4Al-3In１を用
いたSiチップ２と42アロイリート゛フレーム３加熱方法は、バッチ
式でも良いし、リフローはんだ付け装置等を用いて連続
的に加熱しても良い。不活性雰囲気下で、こすりペレッ
ト接合でも可能である。
【００１４】図２は、はんだ１にZn-4Al-1Inを用いて、
Siチップ２とCu系リート゛フレーム８を接続した例であり、これ
を用いて半導体装置９を形成した例である。このZn-4Al
-1Inはんだの溶融特性は279℃で一部溶融し、大部分が3
51℃〜389℃で溶融するが、上記のような145℃での吸熱
ピークはみられず、接続部のより高温での信頼性の重要
な製品に有効である。
【００１５】これらの図１、図２に示した構成の半導体
装置は、その後、回路基板にSn、Sn-Ag系はんだ（例え
ばSn-3Ag）、Sn-Ag-Cu系（例えばSn-3Ag-0.5Cu）、Sn-C
u系（例えばSn-0.7Cu）、Sn-Zn系（例えばSn-9Zn）、Sn
-Zn-Bi系（例えばSn-9Zn-3Bi）、Sn-Ag-Bi系（例えば、
Sn-3Ag-1Bi-0.5Cu）、Sn-Sb系（例えばSn-5Sb）、Au-Sn
系（例えばAu-20Sn）を用いて接続することができる。
従って、本構成を用いれば、温度階層接続が可能とな
る。また、半導体チップ２の裏面とのはんだ接続部の応
力緩和も十分に図かれており、半導体チップ２の破壊を
抑制することもできる。 （実施の形態２）図３は、本発明の鉛フリーはんだ材料
の他の適用例を示す。図３では薄板１０の構造を示し、
内側の層１１と、外側の層１２から成る。材料の構成は
表１に示した。
【００１６】
【表１】 この表のＡ〜Ｄまでは、内側の層１１がZn-Al系、Zn-Al
-Ag系、Zn-Al-Ni系、Zn-Al-Ag-Ni系であり、外側の層１
２にInを有する。このＡ〜Ｄの例では、加熱すると、ま
ず外側の層１２がInの融点である156℃で溶融し始め、3
00℃付近に上昇すると内側の層11の材料が溶け出して最
終的に高融点の鉛フリーはんだが形成されることをねら
ったものである。このInによる表面層は、融点が低いた
め加熱時にまず始めに溶けること、またZn-Al系の内側
の層１１の酸化が防止できることから、ぬれ性の向上に
効果がある。加熱されるリート゛フレームやSiチップ等の耐熱性
に余裕があれば、さらに、内側の層１１が完全に溶融す
るまで温度を上昇させても良い。Inによる表面コートの
方法は、めっき、蒸着、ディップ、ローラー等で行う。
【００１７】また、表１中のＥ、Ｆは、Zn-Al-In合金に
それぞれAg、Auをコートして濡れ性を向上させたもので
ある。これらのAu、Agも、同様に内側の層１１の酸化を
防止する。この場合の表面の層は、特に表１中のＦに示
したAuの場合は薄く、Zn-Al-Inの融点に影響を与えるこ
とはない。Au、Agによる表面コートの方法は、めっき、
蒸着、等で行う。また、Au、Ag層の下に少量のNi層があ
っても良い。同様に表１中のＧ、ＨはZn-Al-In-Cu合
金、表１中のＩ、ＪはZn-Al-In-Ag合金、表１中のＫ、
ＬはZn-Al-In-Ni合金、表１中のＭ、ＮはZn-Al-In-Ag-N
i合金に、Ag、Auをコートして濡れ性を向上させたもの
である。
【００１８】以上のような鉛フリー材料で構成される図
３の薄板１０を接続部間に供給して加熱することによ
り、高融点の接続部を得ることができる。なお、表１の
Ａ〜Ｎの内側の層に、Ge、Mg、Gaのうち一種以上を5mas
s%以下添加しても良い。
【００１９】表１に示した構成のはんだの薄板１０を用
いた接続例を図４に示す。Siチップ１３裏面にNiめっき
１４、更にAuめっき１５を施したSiチップ１３と、Niめ
っき１６、更にAuめっき１７を施したMo板１８の間に上
記薄板１０を供給し、窒素中、もしくは水素中で加熱し
た。これによって上記Siチップ１３とMo板１８が接続さ
れる。この場合、Siチップ１３裏面にNiめっき１４、更
にAuめっき１５を施した理由、及び、Mo板１８にNiめっ
き１６、更にAuめっき１７を施した理由は、フラックス
を使用しなくてもぬれ性が確保できるためである。この
接続構造体１９は、次にCu基板２０に接続され、その
後、ワイヤホ゛ンテ゛ィンク゛等の工程を経て、パワーモジュールと
して使用することができる。
【００２０】尚、本実施例では、図３のように内側の層
の両側に外側の層を設けた３層構造の例を示したが、内
側の層の材料と外側の層の材料を順に積み重ねた多層の
構造としても良い。 （実施の形態３）はんだボールを用いた階層接続の高温
側のはんだとして本発明を用いた例を図５に示す。まず
Siチップ３０の電極３１にZn-5Al-1In-2Agはんだボール
３２を供給し窒素中で加熱して接続する。これを中間基
板３３の電極３４に位置あわせして加熱して接続させ
る。この中間基板３３は、プリント基板、セラミック基
板、或いは、Fe-NiやCu合金のようなリート゛フレームでも良
い。このようにして接続した構造体３５に、Ni／Auめっ
きを施したAlキャッフ゜３６等を、Au-20Sn合金（融点280
℃）３７を用いて中間基板３３に接続し、更にこれらを
Sn-Ag-Cu系はんだ３８、例えば、Sn-3Ag-0.5Cuを用いて
プリント基板のような回路基板３９に接続させる。従っ
て、このような構成を取ることにより、鉛を用いない材
料による階層接続が可能になる。電極３１、３４には、
Zn-Al-In系はんだとの反応、濡れ性などを考慮すると、
Au、Ag、Pdめっきを施した電極が適する。また、Sn系の
はんだめっきを施しても良い。これらのAu、Ag、Pdめっ
き、Sn系はんだめっきの下地にとしてはNi、Ni-W、Cu等
を用いる。また、上記電極３１、３４は、Cu配線、Al配
線であっても、配線、はんだ表面の状況、雰囲気、温
度、時間等の接続フ゜ロセスを最適化すれば接続可能であ
る。
【００２１】この実施例では、はんだボール３２にZn-5
Al-1In-2Agを用いたが、Zn-Al-In-Cu系、Zn-Al-In-Ni
系、Zn-Al-In-Ni-Ag等でも良い。また、Siチップ３０と
中間基板３３間の隙間に樹脂等を封入すれば、低コスト
実装で、更に熱疲労特性、耐環境性等の信頼性を向上さ
せることができる。また、これ以外でも、Alキャッフ゜３６
等を外して、樹脂でモールト゛して表面をカバーしてもよ
い。 （実施の形態４）表１の構成は、薄板の形状のみででな
く、はんだボールの形状として用いることもできる。す
なわち、図６に示したように、表１の内側の層をコア５
０とし、外側の層を表面層５１としてはんだボール５２
を形成する。このはんだボールは、図５に示した、はん
だボール３２として用いることができる。また、粒径を
細かく作成すれば、フラックス成分と混練りさせて、は
んだペーストとして使用することもできる。はんだボー
ルにこの構造を適用したのは、ぬれ性が向上することに
より、はんだ付けが容易になること、また、接続後のは
んだボール内部に発生するボイド等が低減できるためで
ある。
【００２２】
【発明の効果】本発明によれば、高信頼な温度階層接続
を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明に関わるはんだ材料を用いて、42アロイリート
゛フレームを使用した半導体に適用した形態を示す図であ
る。
【図２】本発明に関わるはんだ材料を用いて、Cu系リート゛
フレームを使用した半導体に適用した形態を示す図である。
【図３】本発明に関わる、Ｐｂフリー材料の薄板の構成
を示す図である。
【図４】本発明に関わるはんだ材料を用いて、Siチップ
とMo板、及びCu基板を有するハ゜ワーモシ゛ュールの接続に適用し
た例を示す図である。
【図５】本発明に関わるはんだ材料を用いて、Siチップ
と回路基板を２種類の鉛フリーはんだを用いて適用した
例を示す図である。
【図６】本発明に関わる、はんだ材料のはんだボールの
構成を示す図である。
【図７】In添加による硬度の変化を示す図である。
【符号の説明】
１…はんだ、２…Siチップ、３…42アロイリート゛フレーム、４…ワ
イヤホ゛ンテ゛ィンク゛、５…樹脂モールト゛、６…外部リート゛、７…42アロ
イリート゛フレームを用いた半導体装置、８…Cu系リート゛フレーム、９
…Cu系リート゛フレームを用いた半導体装置、１０…本発明の薄
板、１１…内側の層、１２…外側の層、１３…Siチッ
プ、１４…Niめっき 、１５…Auめっき、１６…Niめっ
き、１７…Auめっき、１８…Mo板、１９…接続構造体、
２０…Cu基板、２１…ハ゜ワーモシ゛ュール、３０…Siチップ、３
１…Siチップ電極、３２…Zn-5Al-1In-2Agはんだボー
ル、３３…中間基板、３４…中間基板電極、３５…接続
構造体、３６…アルミキャップ、３７…Au-20Snはん
だ、３８…Sn-3Ag-0.5Cu、３９…回路基板、５０…コ
ア、５１…表面層、５２…はんだボール。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/60 ３１１ Ｈ０１Ｌ 21/60 ３１１Ｓ Ｈ０５Ｋ 3/34 ５１２Ｃ Ｈ０５Ｋ 3/34 ５１２ Ｈ０１Ｌ 21/92 ６０３Ｂ (72)発明者 石田 寿治 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 岡本 正英 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中塚 哲也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5E319 AA03 AB05 BB01 BB04 BB05 BB10 GG11 GG20 5F044 KK08 LL01 QQ03 5F047 BA05 BA14 BA15 BA17 BA19

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】半導体チップが20mass%以下のAl、30mass%
    以下のIn、残りがZnにより構成されるZn-Al-In系の鉛フ
    リー材料を用いて接続されたことを特徴とする半導体装
    置。
  2. 【請求項２】前記鉛フリー材料にCuまたはNiまたはAgの
    いずれか１種以上を10mass%以下添加したこと特徴とす
    る請求項１記載の半導体装置。
  3. 【請求項３】前記鉛フリー材料にGe、Mg、Gaのうち１種
    以上を5mass%以下添加したことを特徴とする請求項１ま
    たは２記載の半導体装置。
  4. 【請求項４】半導体チップもしくは半導体装置と、該半
    導体チップもしくは半導体装置が20mass%以下のAl、30m
    ass%以下のIn、残りがZnにより構成されるZn-Al-In系の
    鉛フリー材料を用いて接続された基板と、該半導体チッ
    プもしくは半導体装置と該基板に形成された配線を介し
    て電気的に接続された該鉛フリー材料よりも融点の低い
    はんだとを備えたことを特徴とする半導体モジュール。
  5. 【請求項５】前記鉛フリー材料にCuまたはNiまたはAgの
    いずれか１種以上を10mass%以下添加したこと特徴とす
    る請求項４記載の半導体モジュール。
  6. 【請求項６】前記鉛フリー材料にGe、Mg、Gaのうち１種
    以上を5mass%以下添加したことを特徴とする請求項４ま
    たは５記載の半導体モジュール。
  7. 【請求項７】20mass%以下のAl、30mass%以下のIn、残り
    がZnにより構成されるZn-Al-In系の鉛フリー材料。
  8. 【請求項８】20mass%以下のAl、30mass%以下のIn、残り
    がZnにより構成される Zn-Al-In系の鉛フリー材料に、C
    uまたはNiまたはAgのいずれか１種以上を10mass%以下添
    加したことを特徴とする鉛フリー材料。
  9. 【請求項９】さらにGe、Mg、Gaのうち１種以上を5mass%
    以下添加したことを特徴とする請求項７または８記載の
    鉛フリー材料。
  10. 【請求項１０】20mass%以下のAl、残りがZnにより構成
    されるZn-Al系合金、或いはこれに、CuまたはNiまたはA
    gのいずれか１種以上を10mass%以下添加した合金の表面
    に、In層を施した鉛フリー材料。
  11. 【請求項１１】20mass%以下のAl、30mass%以下のIn、残
    りがZnにより構成されるZn-Al-In系の合金、或いはこれ
    に、CuまたはNiまたはAgのいずれか１種以上を10mass%
    以下添加した合金の表面に、AuまたはAg層を施した鉛フ
    リー材料
  12. 【請求項１２】前記合金に、Ge、Mg、Gaのうち１種以上
    を5mass%以下添加したことを特徴とする請求項１０また
    は１１記載の鉛フリー材料。
  13. 【請求項１３】請求項７〜１２に示した鉛フリー材料を
    用いて接続した半導体装置もしくは半導体モジュール
    を、Sn系、Sn-Ag系、Sn-Ag-Cu系、Sn-Cu系、Sn-Zn系、S
    n-Zn-Bi系、Sn-Ag-Bi系、Sn-Sb系、Au-Sn系鉛フリーは
    んだで温度階層接続したことを特徴とする電子機器。
JP2001056121A 2001-03-01 2001-03-01 半導体装置および電子機器 Pending JP2002261104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001056121A JP2002261104A (ja) 2001-03-01 2001-03-01 半導体装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001056121A JP2002261104A (ja) 2001-03-01 2001-03-01 半導体装置および電子機器

Publications (1)

Publication Number Publication Date
JP2002261104A true JP2002261104A (ja) 2002-09-13

Family

ID=18916193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001056121A Pending JP2002261104A (ja) 2001-03-01 2001-03-01 半導体装置および電子機器

Country Status (1)

Country Link
JP (1) JP2002261104A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005004564A1 (ja) * 2003-07-01 2005-01-13 Hitachi, Ltd. Ｐｂフリーはんだ合金を用いたリフローはんだ付け方法および混載実装方法並びに混載実装構造体
JP2007013064A (ja) * 2005-07-04 2007-01-18 Toyota Central Res & Dev Lab Inc 半導体モジュ−ル
JP2007109834A (ja) * 2005-10-13 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007251053A (ja) * 2006-03-17 2007-09-27 Fujitsu Ltd 半導体装置の実装構造及びその実装構造の製造方法
JP2009016468A (ja) * 2007-07-03 2009-01-22 Sony Corp はんだ接合構造およびはんだバンプ形成方法
JP2009129983A (ja) * 2007-11-20 2009-06-11 Toyota Central R&D Labs Inc 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
WO2011081213A1 (ja) * 2009-12-28 2011-07-07 千住金属工業株式会社 面実装部品のはんだ付け方法および面実装部品
JP2011228405A (ja) * 2010-04-16 2011-11-10 Hitachi Cable Ltd リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法
JP2011235342A (ja) * 2010-05-13 2011-11-24 Sumitomo Metal Mining Co Ltd コーティング膜付きＰｂフリーＺｎ系はんだ合金及びその製造方法
JP2012209402A (ja) * 2011-03-29 2012-10-25 Hitachi Cable Ltd リード部品及びその製造方法、並びに半導体パッケージ
US8356742B2 (en) 2006-11-21 2013-01-22 Hitachi, Ltd. Method for manufacturing a semiconductor device using an Al-Zn connecting material
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2014151364A (ja) * 2013-02-13 2014-08-25 Toyota Industries Corp はんだ及びダイボンド構造
EP2903022A2 (en) * 2008-03-05 2015-08-05 Senju Metal Industry Co., Ltd. Use of a Sn-Ni-(Cu)-(P) solder alloy for flip chip bonding and a corresponding solder ball
US20170108390A1 (en) * 2014-01-30 2017-04-20 Hitachi Automotive Systems, Ltd. Mechanical Quantity Measuring Device and Sensor Unit
CN112338316A (zh) * 2020-10-27 2021-02-09 国网河南省电力公司电力科学研究院 一种高强韧铜铝接头的钎焊工艺
CN112605519A (zh) * 2020-12-18 2021-04-06 湖北科技学院 一种基于铝和水反应的爆炸焊接方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005004564A1 (ja) * 2003-07-01 2005-01-13 Hitachi, Ltd. Ｐｂフリーはんだ合金を用いたリフローはんだ付け方法および混載実装方法並びに混載実装構造体
JP2007013064A (ja) * 2005-07-04 2007-01-18 Toyota Central Res & Dev Lab Inc 半導体モジュ−ル
JP2007109834A (ja) * 2005-10-13 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007251053A (ja) * 2006-03-17 2007-09-27 Fujitsu Ltd 半導体装置の実装構造及びその実装構造の製造方法
US8356742B2 (en) 2006-11-21 2013-01-22 Hitachi, Ltd. Method for manufacturing a semiconductor device using an Al-Zn connecting material
JP2009016468A (ja) * 2007-07-03 2009-01-22 Sony Corp はんだ接合構造およびはんだバンプ形成方法
JP2009129983A (ja) * 2007-11-20 2009-06-11 Toyota Central R&D Labs Inc 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
EP2903022A2 (en) * 2008-03-05 2015-08-05 Senju Metal Industry Co., Ltd. Use of a Sn-Ni-(Cu)-(P) solder alloy for flip chip bonding and a corresponding solder ball
WO2011081213A1 (ja) * 2009-12-28 2011-07-07 千住金属工業株式会社 面実装部品のはんだ付け方法および面実装部品
JP2011138968A (ja) * 2009-12-28 2011-07-14 Senju Metal Ind Co Ltd 面実装部品のはんだ付け方法および面実装部品
CN102714921A (zh) * 2009-12-28 2012-10-03 千住金属工业株式会社 面安装部件的软钎焊方法以及面安装部件
US10354944B2 (en) 2009-12-28 2019-07-16 Senju Metal Industry Co., Ltd. Method for soldering surface-mount component and surface-mount component
US10297539B2 (en) 2009-12-28 2019-05-21 Senju Metal Industry Co., Ltd. Electronic device including soldered surface-mount component
JP2011228405A (ja) * 2010-04-16 2011-11-10 Hitachi Cable Ltd リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法
JP2011235342A (ja) * 2010-05-13 2011-11-24 Sumitomo Metal Mining Co Ltd コーティング膜付きＰｂフリーＺｎ系はんだ合金及びその製造方法
US8669652B2 (en) 2011-03-29 2014-03-11 Hitachi Cable, Ltd. Lead component and method for manufacturing the same, and semiconductor package
JP2012209402A (ja) * 2011-03-29 2012-10-25 Hitachi Cable Ltd リード部品及びその製造方法、並びに半導体パッケージ
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2014151364A (ja) * 2013-02-13 2014-08-25 Toyota Industries Corp はんだ及びダイボンド構造
US20170108390A1 (en) * 2014-01-30 2017-04-20 Hitachi Automotive Systems, Ltd. Mechanical Quantity Measuring Device and Sensor Unit
US10481023B2 (en) * 2014-01-30 2019-11-19 Hitachi Automotive Systems, Ltd. Mechanical quantity measuring device and sensor unit
CN112338316A (zh) * 2020-10-27 2021-02-09 国网河南省电力公司电力科学研究院 一种高强韧铜铝接头的钎焊工艺
CN112605519A (zh) * 2020-12-18 2021-04-06 湖北科技学院 一种基于铝和水反应的爆炸焊接方法
CN112605519B (zh) * 2020-12-18 2024-03-05 湖北科技学院 一种基于铝和水反应的爆炸焊接方法

Similar Documents

Publication Publication Date Title
KR100548114B1 (ko) 땜납 박 및 반도체 장치 및 전자 장치
TWI233684B (en) Electronic device
JP3736452B2 (ja) はんだ箔
JP3558063B2 (ja) はんだ
KR100999331B1 (ko) 납프리 땜납 합금
JP3800977B2 (ja) Ｚｎ−Ａｌ系はんだを用いた製品
JP4152596B2 (ja) ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
CN100484686C (zh) 无铅焊料分层结构的产生方法
JP2002261104A (ja) 半導体装置および電子機器
JP2004261863A (ja) 鉛フリーはんだ
KR101345940B1 (ko) 땜납, 납땜 방법 및 반도체 장치
WO1997047426A1 (en) Lead-free, high tin ternary solder alloy of tin, silver, and indium
JPH10118783A (ja) 半田材料及びそれを用いた電子部品
US20020155024A1 (en) Lead-free solder compositions
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
US20040241039A1 (en) High temperature lead-free solder compositions
JP2008238233A (ja) 非鉛系の合金接合材、接合方法および接合体
JP4432541B2 (ja) 電子機器
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP5630060B2 (ja) はんだ接合方法、半導体装置及びその製造方法
JP4339723B2 (ja) 半導体装置およびその製造方法、電子装置ならびに実装構造体
JP2002076605A (ja) 半導体モジュール及び半導体装置を接続した回路基板
JPH0985484A (ja) 鉛フリーはんだとそれを用いた実装方法及び実装品
JP2001244622A (ja) 電子回路装置
JP4639607B2 (ja) 鉛フリー半田材料およびＰｂフリー半田材料の製造方法