JP2002208969A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】シミュレーション時間を短縮し、またプリント
基板が作製され、部品が実装された後にも、出力ドライ
バの出力値を調整することが可能となる半導体装置を提
供する。 【解決手段】チップ製造後に、出力ドライバの選択を行
う。出力ドライバの選択は、複数のバッファ（Ｍ１）１
１−１〜バッファ（ＭＮ）１１−Ｎから所望のバッファ
およびその組み合わせを選択することで行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置に関
し、特に、一般的にＡＳＩＣ（Application Specific I
ntegrated Circuit）と呼ばれている集積回路と、該集
積回路から外部へ信号を出力する出力ドライバを含めた
回路を構成する半導体装置に関する。

【０００２】

【従来の技術】コンピュータ等に内蔵されるプロセッサ
やメモリなど集積回路の信号処理速度は年を追って高速
化されてきており、またこれらを搭載するボードの速度
も同様に高速化の一途をたどっている。

【０００３】集積回路は一般的に、集積回路内で処理さ
れた情報を外部に伝送する必要があり、多くの場合、伝
送に必要な出力ドライバが用意されている。

【０００４】ところで、近年の信号処理はＴＴＬレベル
等においても１００ＭＨｚを超える高速化が期待されて
いるが、出力ドライバから伝送線路によって伝送される
距離が長くなることによる電磁雑音、放射ノイズ等が信
号に与える影響をますます無視することができなくなっ
てきている。

【０００５】従って、信号によってこれらの原因に伴う
精度のばらつきを含んだ負荷をドライブするためには非
常に高精度な見積もりが必要であるが、実際にこれらの
値を見積もることは非常に困難を要する。これらの値を
大よその見積もりで済ませてしまうと、負荷をドライブ
する際に、信号にリンギング等の影響が表れ、誤動作を
招く状況を作り出す可能性が有る。

【０００６】このため、これらの問題を克服するための
様々な試みがなされている。例えば、特開平６−３３４
１３１号公報記載の半導体集積回路装置では、図１０に
示すように、回路の接地電位側の出力信号を形成するエ
ンハンスメント型出力ＭＯＳＦＥＴ（Ｑ２）と出力端子
との間に、ゲートとドレインが接続されたディプレッシ
ョン型ＭＯＳＦＥＴ（Ｑ３）を設けることにより、アン
ダーシュートを低滅しつつ、高速動作を実現している。

【０００７】また特開平１１−２８４１２６号公報記載
の電子装置では、図１１に示すように、基板１０１上の
チップ間の信号を高速伝送するために電源配線１０１と
接地配線１０２、また信号配線１０３と信号配線１０４
のペアをそれぞれカップリング係数を大きくした等長配
線として、電磁界がほぼ閉じた伝送線路を形成するよう
にしている。

【０００８】また一方、Viewlogic社の伝送線路シミュ
レーションツールであるXTKやApsim社の伝送繰路モデリ
ングツールであるApsimSPICEを用いて、伝送繰路に接続
されるデバイスのIO(Input-Output）データをIBIS(Inpu
t-Output Buffer InfomationSpecification)データで読
みこみ、擬似的に伝送線路をシミュレートして、高速駆
動される波形を観察することにより、遅延、オーバーシ
ュート、アンダーシュートなどが、仕様の範囲内に収ま
るようにダンピング抵抗や終端抵抗を挿入するなど固定
的な処理を施している。

【０００９】

【発明が解決しようとする課題】しかしながら、以上説
明した、集積回路内部で処理された信号を、例えばＴＴ
Ｌにおいて１００ＭＨｚ以上の高速で出力ドライバから
伝送線路を介して伝送する回路に関する従来例では、下
記のような問題がある。

【００１０】すなわち、伝送線路をドライブする能力、
出力ドライバの回路構成、伝送線路を介して接続される
レシーバの数および入力回路状態、基板プロセスのぱら
つき等によって線路上の信号に重畳されるオーバーシュ
ート、アンダーシュートが変化する。この調整を行うた
めにIBISモデルを用いたシミュレーションを行ったとし
ても、実際に作製された基板上では、ばらつきが表れて
しまい、このばらつきを押さえるための調整が行えな
ず、結果として所望の動作が得られない場合がある。

【００１１】また、ダンピング抵抗等の値を決定するな
ど、回路上のパラメータを決定するためのシミュレーシ
ョン自体に時間がかかってしまう。

【００１２】そこで、この発明は、シミュレーション時
間を短縮し、またプリント基板が作製され、部品が実装
された後にも、出力ドライバの出力値を調整することが
可能となる半導体装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】上述した目的を達成する
ため、請求項１の発明は、入力された信号を処理し、該
処理した信号を出力することで所望の機能を提供する集
積論理回路と、該集積論理回路の出力部に形成される複
数の出力ドライバとを具備する半導体装置において、前
記複数の出力ドライバから使用する１以上の出力ドライ
バを選択する選択手段を具備し、前記複数の出力ドライ
バの出力電流値を各々異ならせ、前記選択手段により所
望の出力電流値を選択することを特徴とする。

【００１４】また、請求項２の発明は、請求項１の発明
において、前記複数の出力ドライバの各出力電流値は、
該複数の出力ドライバのうち最小の電流を出力する出力
ドライバの出力電流値を順次２倍した値となることを特
徴とする。

【００１５】例えば、最小の出力電流値をｋ（ｋは自然
数）とした場合、各出力ドライバの出力電流値は、ｋ、
２ｋ、４ｋ、８ｋ・・・となる。

【００１６】また、請求項３の発明は、請求項１の発明
において、前記集積論理回路は、前記複数の出力ドライ
バのうち、前記選択手段により選択された全ての出力ド
ライバの出力電流値の総和で信号を出力することを特徴
とする。

【００１７】

【発明の実施の形態】以下、この発明に係る半導体装置
の一実施の形態について、添付図面を参照して詳細に説
明する。

【００１８】図１は、この発明を適用した集積回路の構
成例を示した図である。同図に示す回路では、出力ドラ
イバとしてＮ個（Ｎは正の整数）のバッファ（Ｍ１）１
１−１、バッファ（Ｍ２）１１−２、バッファ（Ｍ３）
１１−３、．．．．．、バッファ（ＭＮ）１１−Ｎが具
備されている。

【００１９】バッファ（Ｍｎ）１１−ｎ（ｎは１以上Ｎ
未満の整数）の出力電流値は、バッファ（Ｍ１）１１−
１の出力電流値Ｉ１を最小出力値に設定した場合、ｎ番
目のバッファの出力電流値をＩｎとすると、Ｉｎ＝（Ｉ
１×２^ｎ−１）となるように設定する。

【００２０】そして、出力ドライバを制御するバッファ
制御部１２により、バッファ（Ｍ１）１１−１〜バッフ
ァ（ＭＮ）１１−Ｎのうちドライブされるバッファが選
択される。ここに、選択されるバッファ１１は、複数選
択が可能である。

【００２１】選択されたバッファ１１−１〜１１−Ｎに
応じて、出力ドライブ電流値が決定され、（Ａ）より出
力ドライバヘ入力されてきた信号は、この電流値に基づ
いてドライブされ、チップ境界１３を越えて外部の伝送
線路１４を介して接続先へ伝送される。

【００２２】このとき、バッファ制御部１２でドライブ
を制御し、選択されるバッファ（Ｍ１）１１−１〜バッ
ファ（ＭＮ）１１−Ｎの組み合わせにより、図２に示す
ような２^Ｎ通り（出力ドライバが選択されない場合を含
む）の出力電流値を得ることが出来る。

【００２３】したがって、図３に示すような信号が出力
ドライバヘ入力されると、バッファ制御部１２の設定に
従って、選択されているバッファ１１を通して伝送線路
へと出力されるが、このとき、得られる外部出力信号は
図４に示すように、使用されるバッファのドライブ能力
によって波形に差が出てくるため、波形が所望の仕様を
満たすように、バッファ制御部１２によリドライブする
バッファ１１の種類や数を変更する。

【００２４】

【実施例】図５は、この発明の具体的な実施構成例を示
したものである。バッファ（Ｍ１）２１−１、バッファ
（Ｍ２）２１−２、バッファ（Ｍ３）２１−３は、それ
ぞれ集積回路内部（Ａ）から入力される信号をドライブ
する。この３つのバッファ２１のうち、いずれのバッフ
ァ２１が選択されるかは、バッファ制御部２２によって
決定される。なお、バッファ制御部２２のコントロール
は外部（図示しない）から行われる。また、以下の説明
では、バッファ（Ｍ１）２１−１、バッファ（Ｍ２）２
１−２、バッファ（Ｍ３）２１−３を適宜、Ｍ１、Ｍ
２、Ｍ３で表記する。

【００２５】バッファ（Ｍ１）２１−１、バッファ（Ｍ
２）２１−２、バッファ（Ｍ３）２１−３の出力電流値
は順に、１ｍＡ、２ｍＡ、４ｍＡであり、信号をドライ
ブする電流値は、選択された各バッファ２１がドライブ
能力として保持する出力電流値の合計で決定される。

【００２６】したがって、図５に示す構成では、出力電
流値は、１ｍＡ、２ｍＡ、３ｍＡ、４ｍＡ、５ｍＡ、６
ｍＡ、７ｍＡおよび０の８通りの値をとる。図６は、選
択ドライバ（バッファ）と出力電流値の関係を示した図
である。ちなみに、この発明のバッファ制御による複数
の出力ドライバを選択する構造が用いられない場合に
は、図４に示すように出力ドライバの出力電流値は、１
ｍＡ、２ｍＡ、４ｍＡまたは０の中のいずれかの値を取
ることになる。

【００２７】図７は、（Ａ）からドライバヘ入力される
信号の例を示した図である。同図に示す信号は、時間ｔ
で立ち上がり、Ｌｏｗ状態（Ｖ_Ｌ）から閾値電圧Ｖ _ｔｈ
をこえてＨｉｇｈ状態（Ｖ_Ｈ）となり、時間２ｔで立ち
下がり、Ｈｉｇｈ状態（Ｖ_Ｈ）から閾値電圧Ｖ_ｔｈをき
ってＬｏｗ状態（Ｖ_Ｌ）となる。

【００２８】この図７に示した信号は、出力バッファを
介して伝送線路２４へ出力される。このとき、出力され
た信号は、バッファ２１のドライブ能力、すなわち出力
電流値によって図８に示すように波形が変化する。同図
では、Ｍ１、Ｍ２、Ｍ３のすべてのバッファ２１を選択
した場合には、Ｈｉｇｈ状態における値がＶ_Ｈより大き
い状態が続き、ドライブ能力が過剰となっている。

【００２９】一方、選択したドライバが、Ｍ１、Ｍ２、
Ｍ３、Ｍ１＋Ｍ２、Ｍ１＋Ｍ３の場合には、ドライブ能
力不足により、Ｈｉｇｈ状態における信号電圧値がＶ_Ｈ
に満たないため、正確な信号が伝送されない可能性が有
る。従ってここでは、バッファ（Ｍ２）２１−２および
バッファ（Ｍ３）２１−３を選択することにより、
（Ａ）から出力バッファに入力される図７に示した信号
を最も正確に伝送することが可能となり、従来では、チ
ップ製造後に伝送波形の修正を行う場合にも、ダンピン
グ抵抗や終端抵抗などによるおおまかな調整方法のみで
あったものが、正確な信号をチップ外部へ伝送すること
が可能となる。これを、図４に示した出力電流値で信号
をドライブした場合には、出力伝送波形は図９に示す３
種類の液形を得ることになり、正確な信号の伝送が行わ
れない可能性がでてくる。

【００３０】なお、この実施例では、出力ドライバの出
力波形を図８に示すように記載したが、これは出力ドラ
イバヘ入力される波形の種類、チップ内部構造、伝送液
形を受信するレシーバの入力回路構造等により異なって
くることはいうまでもない。また、この実施例では、３
つの出力ドライバは夫々、１ｍＡ、２ｍＡ、４ｍＡの各
値で設定してあるが、これはドライブする信号、回路構
造等に鑑みて設定可能であることはいうまでもない。ま
たこの実施例では、正確な信号伝送波形として、バッフ
ァ（Ｍ２）２１−２及びバッファ（Ｍ３）２１−３が選
択された場合としたが、選択に際しては、所望の伝送波
形に信号遅延の状態を反映させるものであることはいう
までもない。

【００３１】

【発明の効果】以上説明したように、この発明によれ
ば、チップ製造後に出力ドライバの選択を行うことによ
り、伝送波形の精度のよい修正が可能となり、正確な信
号情報を伝送することが可能となる。

【００３２】また、従来行われていた伝送線路シミュレ
ーションを簡易化、場合によっては実施することなく、
高速伝送線路を設計することが可能となる。

【図面の簡単な説明】

【図１】この発明を適用した集積回路の構成例を示した
図である。

【図２】選択されるバッファ（Ｍ１）１１−１〜バッフ
ァ（ＭＮ）１１−Ｎの組み合わせによる出力電流値を示
した図である。

【図３】出力ドライバへの入力信号例を示した図であ
る。

【図４】図３に示した入力信号に対する出力信号を示し
た図である。

【図５】この発明の具体的な実施構成例を示したもので
ある。

【図６】選択ドライバ（バッファ）と出力電流値の関係
を示した図である。

【図７】（Ａ）からドライバヘ入力される信号の例を示
した図である。

【図８】出力電流値によって変化する波形の例を示した
図である。

【図９】図４に示した出力電流値で信号をドライブした
場合の出力伝送波形を示した図である。

【図１０】従来例の構成を示した図（１）である。

【図１１】従来例の構成を示した図（２）である。

【符号の説明】

１１−１ バッファ（Ｍ１） １１−２ バッファ（Ｍ２） １１−３ バッファ（Ｍ３） １１−Ｎ バッファ（ＭＮ） １２ バッファ制御部 １３ チップ境界 １４ 伝送線路 ２１−１ バッファ（Ｍ１） ２１−２ バッファ（Ｍ２） ２１−３ バッファ（Ｍ３） ２２ バッファ制御部 ２３ チップ境界 ２４ 伝送線路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力された信号を処理し、該処理した信
   号を出力することで所望の機能を提供する集積論理回路
   と、該集積論理回路の出力部に形成される複数の出力ド
   ライバとを具備する半導体装置において、 前記複数の出力ドライバから使用する１以上の出力ドラ
   イバを選択する選択手段を具備し、 前記複数の出力ドライバの出力電流値を各々異ならせ、
   前記選択手段により所望の出力電流値を選択することを
   特徴とする半導体装置。
2. 【請求項２】 前記複数の出力ドライバの各出力電流値
   は、 該複数の出力ドライバのうち最小の電流を出力する出力
   ドライバの出力電流値を順次２倍した値となることを特
   徴とする請求項１記載の半導体装置。
3. 【請求項３】 前記集積論理回路は、 前記複数の出力ドライバのうち、前記選択手段により選
   択された全ての出力ドライバの出力電流値の総和で信号
   を出力することを特徴とする請求項１記載の半導体装
   置。