JP2002204572A - スイッチング電源及びその制御方法 - Google Patents
スイッチング電源及びその制御方法Info
- Publication number
- JP2002204572A JP2002204572A JP2001351747A JP2001351747A JP2002204572A JP 2002204572 A JP2002204572 A JP 2002204572A JP 2001351747 A JP2001351747 A JP 2001351747A JP 2001351747 A JP2001351747 A JP 2001351747A JP 2002204572 A JP2002204572 A JP 2002204572A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- power supply
- control
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
- H02M3/3381—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement using a single commutation path
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 自励発振型コンバータと電源とその方法を提
供する。 【解決手段】 本発明は、公知のRCC構造の変圧器とス
イッチ素子と正帰還回路と調整 制御回路とに加えて、
本発明は変圧器の帰還巻線で反対の極性の端子により部
分的に電源が供給される制御回路を提供する。本発明で
開示される制御回路の回路設計により、電圧低下保護
（UVP）、過電圧保護（OVP）及び過負荷保護も安定した
出力電圧と共に全て達成される。
供する。 【解決手段】 本発明は、公知のRCC構造の変圧器とス
イッチ素子と正帰還回路と調整 制御回路とに加えて、
本発明は変圧器の帰還巻線で反対の極性の端子により部
分的に電源が供給される制御回路を提供する。本発明で
開示される制御回路の回路設計により、電圧低下保護
（UVP）、過電圧保護（OVP）及び過負荷保護も安定した
出力電圧と共に全て達成される。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
に関するものであって、特に自励発振型コンバータ（ri
nging choke converter，RCC)システムを用いたスイ
ッチング電源である。
に関するものであって、特に自励発振型コンバータ（ri
nging choke converter，RCC)システムを用いたスイ
ッチング電源である。
【０００２】
【従来の技術】ビデオカセットレコード（VCR）やファ
ックスなどの家電は安定且つ効果的で比較的簡単な構造
である為、RCCシステムを用いたスイッチング電源は家
電に幅広く応用されており、家電のAC電源を家電回路に
要求されるDC電源に変換する。
ックスなどの家電は安定且つ効果的で比較的簡単な構造
である為、RCCシステムを用いたスイッチング電源は家
電に幅広く応用されており、家電のAC電源を家電回路に
要求されるDC電源に変換する。
【０００３】RCCシステム又はRCC構造は、米国特許NO．
6081433（Switching power supply apparatus，Nish
ida，et al，June27．2000）や、同じく米国特許NO．6
101103（Self−oscillation type switching power
supply，Miyazaki，et al，AUGUST8．2000）や、米
国特許NO．6072702（Ringing choke converter，Naka
o，et al，June6，2000）等多く開示されている。
6081433（Switching power supply apparatus，Nish
ida，et al，June27．2000）や、同じく米国特許NO．6
101103（Self−oscillation type switching power
supply，Miyazaki，et al，AUGUST8．2000）や、米
国特許NO．6072702（Ringing choke converter，Naka
o，et al，June6，2000）等多く開示されている。
【０００４】図１は公知のRCC構造の簡略図である。AC
は外部のAC電源を表す。ダイオードブリッジDB及びフィ
ルタコンデンサC１を通過した後、ACはノード１におい
て高電圧DC電源に変換され、RCC構造の主要電流とな
る。
は外部のAC電源を表す。ダイオードブリッジDB及びフィ
ルタコンデンサC１を通過した後、ACはノード１におい
て高電圧DC電源に変換され、RCC構造の主要電流とな
る。
【０００５】RCC構造は、変圧器Tと、スイッチ素子FET
Q１と、起動抵抗RSと、正帰還回路４０と、制御回路
４６と、出力整流器４２と、からなる。変圧器Tは、一
次巻線N１と、一次巻線N１とは反対の極性の二次巻線N
２と、一次巻線N１と同極性の帰還巻線Nbの少なくとも
３つの巻線を備える。起動抵抗RSは一次巻線N１の端子
１とスイッチ素子FET Q１のゲートとの間に接続され
る。制御回路４６は帰還巻線Nbの端子３とスイッチ素子
FET Q１のゲートとの間に接続される。出力整流器４２
は直列接続されたダイオードCR５１と並列接続されたコ
ンデンサC５１とを備える。ダイオードCR５１のアノー
ドは二次巻線N２の端子５に接続される。
Q１と、起動抵抗RSと、正帰還回路４０と、制御回路
４６と、出力整流器４２と、からなる。変圧器Tは、一
次巻線N１と、一次巻線N１とは反対の極性の二次巻線N
２と、一次巻線N１と同極性の帰還巻線Nbの少なくとも
３つの巻線を備える。起動抵抗RSは一次巻線N１の端子
１とスイッチ素子FET Q１のゲートとの間に接続され
る。制御回路４６は帰還巻線Nbの端子３とスイッチ素子
FET Q１のゲートとの間に接続される。出力整流器４２
は直列接続されたダイオードCR５１と並列接続されたコ
ンデンサC５１とを備える。ダイオードCR５１のアノー
ドは二次巻線N２の端子５に接続される。
【０００６】一次巻線N１の端子１で高電圧が発生した
時、RSを通過する電流は次第にFETQ１のゲートを充電す
る。FET Q１のゲートとFET Q１のソースとの電圧差異
がFET Q１のスレショルド電圧Vtに達した時、FET Q１
は起動し、電流を一次巻線N１の端子１及び端子２に通
じさせる。端子１及び端子２間の電流変化は帰還巻線Nb
の端子４及び端子３間に誘導電圧を形成する。正帰還回
路４０の結合により、誘導電圧はFET Q１のゲート電圧
を上昇させ、その結果、端子１と端子２との間の電流値
は上昇し、一次巻線N１において充分な電流エネルギー
を保存する。
時、RSを通過する電流は次第にFETQ１のゲートを充電す
る。FET Q１のゲートとFET Q１のソースとの電圧差異
がFET Q１のスレショルド電圧Vtに達した時、FET Q１
は起動し、電流を一次巻線N１の端子１及び端子２に通
じさせる。端子１及び端子２間の電流変化は帰還巻線Nb
の端子４及び端子３間に誘導電圧を形成する。正帰還回
路４０の結合により、誘導電圧はFET Q１のゲート電圧
を上昇させ、その結果、端子１と端子２との間の電流値
は上昇し、一次巻線N１において充分な電流エネルギー
を保存する。
【０００７】制御回路４６の抵抗R５とコンデンサC５は
RC遅延回路からなる。コンデンサC５が一定のレベルま
で充電される時、変圧器Q３は起動され、FET Q１のゲ
ート電圧を下降させ、FET Q１を停止させる。この時、
一次巻線N１に保存された電流エネルギーは二次巻線N２
と帰還巻線Nbに転送される。二次巻線N２の誘導電流は
コンデンサC５１を充電し、端子Voにより外部回路に電
源を提供する。帰還巻線Nb、抵抗R４、コンデンサC３は
LC発振器を構成する。端子３で電圧が発振し、負から正
の所定値に変換される時、コンデンサC３の結合によりF
ET Q１は再起動され、一次巻線N１に電流エネルギーを
保存する。反復段階により、一次巻線N１は電流エネル
ギーを二次巻線N２に転送し続ける。
RC遅延回路からなる。コンデンサC５が一定のレベルま
で充電される時、変圧器Q３は起動され、FET Q１のゲ
ート電圧を下降させ、FET Q１を停止させる。この時、
一次巻線N１に保存された電流エネルギーは二次巻線N２
と帰還巻線Nbに転送される。二次巻線N２の誘導電流は
コンデンサC５１を充電し、端子Voにより外部回路に電
源を提供する。帰還巻線Nb、抵抗R４、コンデンサC３は
LC発振器を構成する。端子３で電圧が発振し、負から正
の所定値に変換される時、コンデンサC３の結合によりF
ET Q１は再起動され、一次巻線N１に電流エネルギーを
保存する。反復段階により、一次巻線N１は電流エネル
ギーを二次巻線N２に転送し続ける。
【０００８】上述のRCC構造により振動するが、VoとGND
との間の電圧差異を一定に維持することは保証できな
い。二次巻線N２がC５１を続けて充電した場合、VoとGN
Dとの間の電圧差異は高くなり、VoとGNDとの間に接続さ
れた回路にダメージを与える。
との間の電圧差異を一定に維持することは保証できな
い。二次巻線N２がC５１を続けて充電した場合、VoとGN
Dとの間の電圧差異は高くなり、VoとGNDとの間に接続さ
れた回路にダメージを与える。
【０００９】多くのRCC構造は、図１で示されるよう
に、コンデンサC５１の２つの端子間に接続された発光
ダイオードPDとツェナーダイオードZDとを備える検出回
路４８を更に備える。コンデンサC５１の電圧差異がツ
ェナーダイオードZDの破壊電圧より高い場合、発光ダイ
オードPDは光を放つ。制御回路４６のフォトトランジス
タPTは発光ダイオードPDからの光を受光することにより
起動される。この段階はコンデンサC５を充電するのに
必要な時間を減少させる。本段階は一次巻線に保存され
た電流の過負荷を回避し、VoとGNDとの間の許容電圧値
を維持する。
に、コンデンサC５１の２つの端子間に接続された発光
ダイオードPDとツェナーダイオードZDとを備える検出回
路４８を更に備える。コンデンサC５１の電圧差異がツ
ェナーダイオードZDの破壊電圧より高い場合、発光ダイ
オードPDは光を放つ。制御回路４６のフォトトランジス
タPTは発光ダイオードPDからの光を受光することにより
起動される。この段階はコンデンサC５を充電するのに
必要な時間を減少させる。本段階は一次巻線に保存され
た電流の過負荷を回避し、VoとGNDとの間の許容電圧値
を維持する。
【００１０】しかし、AC電圧は電圧不足の場合、即ち、
RCC構造の主要電源電圧が低下した場合、帰還巻線Nbの
端子３に形成された誘導電圧も低下する。制御回路４６
はQ３を起動する充分な電圧が無く、FET Q１を停止で
きない。これにより、FET Q１は継続的に起動し、電力
を消耗してしまう。
RCC構造の主要電源電圧が低下した場合、帰還巻線Nbの
端子３に形成された誘導電圧も低下する。制御回路４６
はQ３を起動する充分な電圧が無く、FET Q１を停止で
きない。これにより、FET Q１は継続的に起動し、電力
を消耗してしまう。
【００１１】
【発明が解決しようとする課題】以上により、本発明は
RCCシステムを用いたスイッチング電源を提供し、AC電
圧の供給に限界がある時、電力消耗を防止することを主
な目的とする。
RCCシステムを用いたスイッチング電源を提供し、AC電
圧の供給に限界がある時、電力消耗を防止することを主
な目的とする。
【００１２】本発明は出力負荷が過大な時、不要な電力
の出力を回避することを更なる目的とする。
の出力を回避することを更なる目的とする。
【００１３】本発明は過電圧出力を効果的に防ぐことを
更なる目的とする。
更なる目的とする。
【００１４】本発明は出力負荷が無い時、スイッチング
電源の消費電力を効果的に減少させ、環境保全に考慮す
ることを更なる目的とする。
電源の消費電力を効果的に減少させ、環境保全に考慮す
ることを更なる目的とする。
【００１５】
【課題を解決するための手段】上述の目的により、本発
明は、変圧器と、スイッチ素子と、整流回路と、正帰還
回路と、制御回路と、調整制御回路と、からなるスイッ
チング電源を提供する。変圧器は少なくとも一次巻線と
二次巻線と、帰還巻線を含む。スイッチ素子は主制御端
子を備え、一次巻線に直列接続されている。整流回路は
二次巻線に接続され、DC電圧を出力するのに用いられ
る。正帰還回路は帰還巻線の第１端子と主要制御端子と
の間に接続されている。スイッチ素子がONになった時、
正帰還回路は主要制御端子に正帰還電圧を提供する。制
御回路は第１制御素子と遅延回路とを備え、帰還巻線と
主要制御素子との間に連接されている。第１制御素子は
制御端子と第１接地との間に接続されて、第１制御端子
を備えている。遅延回路は第１端子と第１制御端子との
間に接続されている。スイッチ素子がONになった時、帰
還巻線は第１電圧を受け取って第１制御素子をONにし
て、スイッチ素子をOFFにする。調整 制御回路は帰還
巻線の第２端子と第１制御端子との間に接続される。DC
電圧が第１所定電圧値に達した時、調整 制御回路は第
２電圧を提供して第１制御素子をONにし、スイッチ素子
をOFFにする。
明は、変圧器と、スイッチ素子と、整流回路と、正帰還
回路と、制御回路と、調整制御回路と、からなるスイッ
チング電源を提供する。変圧器は少なくとも一次巻線と
二次巻線と、帰還巻線を含む。スイッチ素子は主制御端
子を備え、一次巻線に直列接続されている。整流回路は
二次巻線に接続され、DC電圧を出力するのに用いられ
る。正帰還回路は帰還巻線の第１端子と主要制御端子と
の間に接続されている。スイッチ素子がONになった時、
正帰還回路は主要制御端子に正帰還電圧を提供する。制
御回路は第１制御素子と遅延回路とを備え、帰還巻線と
主要制御素子との間に連接されている。第１制御素子は
制御端子と第１接地との間に接続されて、第１制御端子
を備えている。遅延回路は第１端子と第１制御端子との
間に接続されている。スイッチ素子がONになった時、帰
還巻線は第１電圧を受け取って第１制御素子をONにし
て、スイッチ素子をOFFにする。調整 制御回路は帰還
巻線の第２端子と第１制御端子との間に接続される。DC
電圧が第１所定電圧値に達した時、調整 制御回路は第
２電圧を提供して第１制御素子をONにし、スイッチ素子
をOFFにする。
【００１６】本発明は更にスイッチング電源を制御する
方法を提供する。スイッチング電源は変圧器と、スイッ
チ素子及び整流回路と、からなる。本方法は、（１）ス
イッチ素子がONになる時、正帰還回路からスイッチ素子
の主要制御端子に正帰還電圧が提供される段階と、
（２）スイッチ素子がONになった所定時間後、第１端子
から第１制御素子に第１電圧が提供され、スイッチ素子
をOFFにする段階と、（３）DC電圧が第１所定電圧値に
達した時、帰還巻線の第２端子から第１制御素子に第２
電圧を提供され、スイッチ素子をOFFにする段階と、か
らなる。
方法を提供する。スイッチング電源は変圧器と、スイッ
チ素子及び整流回路と、からなる。本方法は、（１）ス
イッチ素子がONになる時、正帰還回路からスイッチ素子
の主要制御端子に正帰還電圧が提供される段階と、
（２）スイッチ素子がONになった所定時間後、第１端子
から第１制御素子に第１電圧が提供され、スイッチ素子
をOFFにする段階と、（３）DC電圧が第１所定電圧値に
達した時、帰還巻線の第２端子から第１制御素子に第２
電圧を提供され、スイッチ素子をOFFにする段階と、か
らなる。
【００１７】本発明の長所は、電圧低下保護（under v
oltage protection，UVP）、過電圧保護（over volta
ge protection，OVP）及び過負荷保護の効果的な装置
及び方法を提供することである。更に本発明はRCC構造
はロードされない時、RCC構造の電力消耗を効果的に減
少させる特徴を有する。
oltage protection，UVP）、過電圧保護（over volta
ge protection，OVP）及び過負荷保護の効果的な装置
及び方法を提供することである。更に本発明はRCC構造
はロードされない時、RCC構造の電力消耗を効果的に減
少させる特徴を有する。
【００１８】
【発明の実施の形態】上述した本発明の目的、特徴、及
び長所をより一層明瞭にするため、以下に本発明の好ま
しい実施の形態を挙げ、図を参照にしながらさらに詳し
く説明する。
び長所をより一層明瞭にするため、以下に本発明の好ま
しい実施の形態を挙げ、図を参照にしながらさらに詳し
く説明する。
【００１９】図２は本発明によるFETをスイッチ素子と
して用いたスイッチング電源の回路を示す図である。
して用いたスイッチング電源の回路を示す図である。
【００２０】本発明のスイッチング電源１０はAC−DCの
整流器１２と、起動回路１７と、変圧器１４と、出力整
流器１６と、スイッチトランジスタFET Q１と、正帰還
回路１３と、過電流保護回路２２と、制御回路２０と、
検出回路１８と、からなる。
整流器１２と、起動回路１７と、変圧器１４と、出力整
流器１６と、スイッチトランジスタFET Q１と、正帰還
回路１３と、過電流保護回路２２と、制御回路２０と、
検出回路１８と、からなる。
【００２１】AC−DCの整流器１２は、ダイオードブリッ
ジBD１と、平滑コンデンサC１と、からなり、RCC構造の
作業のDC電源を提供する。
ジBD１と、平滑コンデンサC１と、からなり、RCC構造の
作業のDC電源を提供する。
【００２２】変圧器１４は一次巻線N１と、一次巻線N１
とは反対の極性の二次巻線N２と、一次巻線N１と同極性
の帰還巻線Nbの少なくとも３つの巻線を備える。図２で
示されるように、一次巻線N１の２つの端子はそれぞ
れ、端子１、端子２と呼ばれる。帰還巻線Nbの２つの端
子は端子３、端子４と呼ばれる。二次巻線N２の２つの
端子は、端子５、端子６と呼ばれる。
とは反対の極性の二次巻線N２と、一次巻線N１と同極性
の帰還巻線Nbの少なくとも３つの巻線を備える。図２で
示されるように、一次巻線N１の２つの端子はそれぞ
れ、端子１、端子２と呼ばれる。帰還巻線Nbの２つの端
子は端子３、端子４と呼ばれる。二次巻線N２の２つの
端子は、端子５、端子６と呼ばれる。
【００２３】起動回路１７は抵抗R１と抵抗R２２とから
なり、一次巻線N１の端子１とスイッチ素子FET Q１の
ゲートとの間に直列接続され、RCCシステムが起動する
時に必要な起動電流を提供する。スイッチトランジスタ
FET Q１は一次巻線N１の端子２に直列接続され、一次
巻線N１の電流の流れを制御する。過電流保護回路２２
は抵抗R１２と、抵抗R１０と、コンデンサC６と、から
なり、スイッチトランジスタFET Q１を通過する電流量
を検出する。正帰還回路１３は抵抗R４と、コンデンサC
３と、からなり、帰還巻線Nbの端子３とスイッチトラン
ジスタFET Q１のゲートとの間に直列接続される。
なり、一次巻線N１の端子１とスイッチ素子FET Q１の
ゲートとの間に直列接続され、RCCシステムが起動する
時に必要な起動電流を提供する。スイッチトランジスタ
FET Q１は一次巻線N１の端子２に直列接続され、一次
巻線N１の電流の流れを制御する。過電流保護回路２２
は抵抗R１２と、抵抗R１０と、コンデンサC６と、から
なり、スイッチトランジスタFET Q１を通過する電流量
を検出する。正帰還回路１３は抵抗R４と、コンデンサC
３と、からなり、帰還巻線Nbの端子３とスイッチトラン
ジスタFET Q１のゲートとの間に直列接続される。
【００２４】制御回路２０は帰還巻線Nbの端子３とスイ
ッチ素子FET Q１のゲートとの間に接続される。制御回
路２０は接合バイポーラトランジスタQ３と、RC遅延回
路２６と、調整制御回路２４と、検知回路２８と、から
なる。
ッチ素子FET Q１のゲートとの間に接続される。制御回
路２０は接合バイポーラトランジスタQ３と、RC遅延回
路２６と、調整制御回路２４と、検知回路２８と、から
なる。
【００２５】RC遅延回路２６は抵抗R６と、コンデンサC
５と、からなる。抵抗R６は帰還巻線Nbの端子３と接合
バイポーラトランジスタQ３のベースとの間に接続され
る。コンデンサC５は第１接地と接合バイポーラトラン
ジスタQ３のベースとの間に接続される。
５と、からなる。抵抗R６は帰還巻線Nbの端子３と接合
バイポーラトランジスタQ３のベースとの間に接続され
る。コンデンサC５は第１接地と接合バイポーラトラン
ジスタQ３のベースとの間に接続される。
【００２６】調整制御回路２４はダイオードD１と、抵
抗R１４と、コンデンサC４と、フォトトランジスタPT
と、からなる。抵抗R１４とコンデンサC１４は帰還巻線
Nbの端子４と第１接地との間に並列接続される。ダイオ
ードD１は第１接地と帰還巻線Nbの端子３との間に接続
される。フォトトランジスタPTは帰還巻線Nbの端子４と
接合バイポーラトランジスタQ３のベースとの間に接続
される。
抗R１４と、コンデンサC４と、フォトトランジスタPT
と、からなる。抵抗R１４とコンデンサC１４は帰還巻線
Nbの端子４と第１接地との間に並列接続される。ダイオ
ードD１は第１接地と帰還巻線Nbの端子３との間に接続
される。フォトトランジスタPTは帰還巻線Nbの端子４と
接合バイポーラトランジスタQ３のベースとの間に接続
される。
【００２７】検知回路２８はツェナーダイオードZD４
と、接合バイポーラトランジスタQ４と、からなる。接
合バイポーラトランジスタQ４は、接合バイポーラトラ
ンジスタQ３のベースと抵抗R１及び抵抗R２２との間の
接続地点との間に接続される。ツェナーダイオードZD４
は接合バイポーラトランジスタQ４のベースと帰還巻線N
bの端子４との間に接続される。
と、接合バイポーラトランジスタQ４と、からなる。接
合バイポーラトランジスタQ４は、接合バイポーラトラ
ンジスタQ３のベースと抵抗R１及び抵抗R２２との間の
接続地点との間に接続される。ツェナーダイオードZD４
は接合バイポーラトランジスタQ４のベースと帰還巻線N
bの端子４との間に接続される。
【００２８】出力整流器１６は、二次巻線N２に接続さ
れ、整流ダイオードCR５１と、ツェナーダイオードZD５
１と、平滑コンデンサC５１と、からなる。整流ダイオ
ードCR５１のアノードは二次巻線N２の端子５に接続さ
れる。ツェナーダイオードZD５１のカソードと平滑コン
デンサC５１の正端子は、DC電圧の正端子として機能す
る点に接続される。ツェナーダイオードZD５１のアノー
ド、平滑コンデンサC５１の負端子及び二次巻線N２の端
子６は、第２接地に接続され、出力DC電圧の接地端子に
なる。
れ、整流ダイオードCR５１と、ツェナーダイオードZD５
１と、平滑コンデンサC５１と、からなる。整流ダイオ
ードCR５１のアノードは二次巻線N２の端子５に接続さ
れる。ツェナーダイオードZD５１のカソードと平滑コン
デンサC５１の正端子は、DC電圧の正端子として機能す
る点に接続される。ツェナーダイオードZD５１のアノー
ド、平滑コンデンサC５１の負端子及び二次巻線N２の端
子６は、第２接地に接続され、出力DC電圧の接地端子に
なる。
【００２９】検出回路１８はDC電圧の正出力端子と第２
接地との間に接続され、抵抗R５２と発光ダイオードPD
と、抵抗R５３と、ツェナーダイオードZD５２と、から
なる。
接地との間に接続され、抵抗R５２と発光ダイオードPD
と、抵抗R５３と、ツェナーダイオードZD５２と、から
なる。
【００３０】スイッチング電源１０の動作段階は更に以
下の段階を含む。
下の段階を含む。
【００３１】AC電源が接続されない時、FET Q１はOFF
である。AC電源が接続される時、起動電流は抵抗R１及
びR２２により、FET Q１のゲートを充電する。FET Q
１のゲートとFET Q１のソースとの間の電圧差異がFET
Q１のスレショルド電圧Vtより高い場合、FET Q１は
起動され、電流は端子１から一次巻線N１の端子２へと
流れる。
である。AC電源が接続される時、起動電流は抵抗R１及
びR２２により、FET Q１のゲートを充電する。FET Q
１のゲートとFET Q１のソースとの間の電圧差異がFET
Q１のスレショルド電圧Vtより高い場合、FET Q１は
起動され、電流は端子１から一次巻線N１の端子２へと
流れる。
【００３２】FET Q１は起動され、端子１から端子２へ
流れる電流が増加し、帰還巻線Nbの電磁誘導による誘導
電流は端子４から端子３へ流れる。端子３で形成された
誘導電圧は、抵抗R４とコンデンサC３で生じる結合効果
により、FET Q１のゲートで電圧を増加させる。誘導電
圧も端子１から端子２への電流を増加させる。正帰還が
定着し、端子１と端子２との間の電流が増加し続ける。
流れる電流が増加し、帰還巻線Nbの電磁誘導による誘導
電流は端子４から端子３へ流れる。端子３で形成された
誘導電圧は、抵抗R４とコンデンサC３で生じる結合効果
により、FET Q１のゲートで電圧を増加させる。誘導電
圧も端子１から端子２への電流を増加させる。正帰還が
定着し、端子１と端子２との間の電流が増加し続ける。
【００３３】FET Q１を停止させる方法が少なくとも２
つある。一つ目の方法は、RC遅延回路２６を通過するも
のである。端子３の電圧が増加した時、抵抗R６と抵抗C
５が生じさせるRC遅延時間、接合バイポーラトランジス
タQ３のベースの電圧も増加する。接合バイポーラトラ
ンジスタQ３のベースとコレクタとの間の電圧差異が接
合バイポーラトランジスタQ３のターンオン電圧に達し
た場合、接合バイポーラトランジスタQ３は起動され
る。FET Q１のゲート電圧はほぼ０にまで引き下がり、
FET Q１は停止される。２つ目の方法は、過電流保護回
路２２を通過する方法である。過電流保護回路２２の抵
抗R１２をまたぐ電圧値は端子１と端子２を通過する電
流値に比例する。抵抗R１２をまたぐ電圧が一定のレベ
ルに達する時、抵抗R１０とコンデンサC６との結合によ
り、接合バイポーラトランジスタQ３のベース電圧も増
加して接合バイポーラトランジスタQ３を起動させ、FET
Q１を停止する。
つある。一つ目の方法は、RC遅延回路２６を通過するも
のである。端子３の電圧が増加した時、抵抗R６と抵抗C
５が生じさせるRC遅延時間、接合バイポーラトランジス
タQ３のベースの電圧も増加する。接合バイポーラトラ
ンジスタQ３のベースとコレクタとの間の電圧差異が接
合バイポーラトランジスタQ３のターンオン電圧に達し
た場合、接合バイポーラトランジスタQ３は起動され
る。FET Q１のゲート電圧はほぼ０にまで引き下がり、
FET Q１は停止される。２つ目の方法は、過電流保護回
路２２を通過する方法である。過電流保護回路２２の抵
抗R１２をまたぐ電圧値は端子１と端子２を通過する電
流値に比例する。抵抗R１２をまたぐ電圧が一定のレベ
ルに達する時、抵抗R１０とコンデンサC６との結合によ
り、接合バイポーラトランジスタQ３のベース電圧も増
加して接合バイポーラトランジスタQ３を起動させ、FET
Q１を停止する。
【００３４】FET Q１が停止した時、端子１から端子２
を流れる電流値は０になる。これにより、一次巻線N１
に保存された電流エネルギーは二次巻線N２と帰還巻線N
bに転送される。二次巻線N２で形成された電流は端子６
及び端子５を通過して、整流ダイオードCR５１によりコ
ンデンサC５１を充電し、コンデンサC５１の正端子の電
圧を増加させる。帰還巻線Nbで形成された電流は、端子
３及び端子４を通過してコンデンサC４を充電すると同
時に端子３の電圧値を低下させる。ダイオードD１のク
ランプ効果により、端子３の最低電圧は０になる。
を流れる電流値は０になる。これにより、一次巻線N１
に保存された電流エネルギーは二次巻線N２と帰還巻線N
bに転送される。二次巻線N２で形成された電流は端子６
及び端子５を通過して、整流ダイオードCR５１によりコ
ンデンサC５１を充電し、コンデンサC５１の正端子の電
圧を増加させる。帰還巻線Nbで形成された電流は、端子
３及び端子４を通過してコンデンサC４を充電すると同
時に端子３の電圧値を低下させる。ダイオードD１のク
ランプ効果により、端子３の最低電圧は０になる。
【００３５】二次巻線N２で電流エネルギーが放出後、
帰還巻線Nbの端子３の電圧は０から正の値に増加し始め
る。端子３から端子４を流れる電流は振動と共に方向を
転換する。コンデンサC３と抵抗R４の結合により、FET
Q１のゲートの電圧は増加する。FET Q１のゲートとF
ET Q１のソースの電圧との間の電圧差異がスレショル
ド電圧Vtより高い場合、FET Q１は起動され、一次巻線
N１の電流が形成される。FET Q１の起動と同時に上述
の正帰還が開始され、端子１から端子２への電流は増加
し続ける。
帰還巻線Nbの端子３の電圧は０から正の値に増加し始め
る。端子３から端子４を流れる電流は振動と共に方向を
転換する。コンデンサC３と抵抗R４の結合により、FET
Q１のゲートの電圧は増加する。FET Q１のゲートとF
ET Q１のソースの電圧との間の電圧差異がスレショル
ド電圧Vtより高い場合、FET Q１は起動され、一次巻線
N１の電流が形成される。FET Q１の起動と同時に上述
の正帰還が開始され、端子１から端子２への電流は増加
し続ける。
【００３６】以上の分析で分かるように、FET Q１は起
動と停止を繰り返し、エネルギーを二次巻線N２に転送
する。このように、本段階はDC電源を形成することが出
来る。
動と停止を繰り返し、エネルギーを二次巻線N２に転送
する。このように、本段階はDC電源を形成することが出
来る。
【００３７】FET Q１の起動と停止の数回の繰り返しの
後、ダイオードD１、コンデンサC４及び抵抗R１４の結
合により、帰還巻線Nbの端子４は第１接地より高い電圧
を形成する。
後、ダイオードD１、コンデンサC４及び抵抗R１４の結
合により、帰還巻線Nbの端子４は第１接地より高い電圧
を形成する。
【００３８】検出回路１８と調整制御回路２４は出力す
るDC電源の電圧を制御する。Voの電圧が所定値より高い
時、ツェナーダイオードZD５２はブレークダウンする。
その結果、発光ダイオードPDはONになり発光する。光の
明るさに基づいて、フォトレジスタPTは帰還巻線Nbの端
子４と接合バイポーラトランジスタQ３のベースとの間
の接続レベルを決定する。帰還巻線Nbの端子４は接合バ
イポーラトランジスタQ３の電圧源となることが出来
る。Voの電圧が所定値より高い時、接合バイポーラトラ
ンジスタQ３のベースの電圧は接合バイポーラトランジ
スタQ３を起動状態に維持する。FET Q１は停止状態を
維持する時、起動／停止周期を中断し、VoとGNDとの間
の電圧は一定のレベルで維持される。
るDC電源の電圧を制御する。Voの電圧が所定値より高い
時、ツェナーダイオードZD５２はブレークダウンする。
その結果、発光ダイオードPDはONになり発光する。光の
明るさに基づいて、フォトレジスタPTは帰還巻線Nbの端
子４と接合バイポーラトランジスタQ３のベースとの間
の接続レベルを決定する。帰還巻線Nbの端子４は接合バ
イポーラトランジスタQ３の電圧源となることが出来
る。Voの電圧が所定値より高い時、接合バイポーラトラ
ンジスタQ３のベースの電圧は接合バイポーラトランジ
スタQ３を起動状態に維持する。FET Q１は停止状態を
維持する時、起動／停止周期を中断し、VoとGNDとの間
の電圧は一定のレベルで維持される。
【００３９】帰還巻線Nbの端子４は他の所定値より高
く、ツェナーダイオードZD４はブレークダウンし、接合
バイポーラトランジスタQ４をONにする。その結果、接
合バイポーラトランジスタQ３は起動されFET Q１を停
止する。
く、ツェナーダイオードZD４はブレークダウンし、接合
バイポーラトランジスタQ４をONにする。その結果、接
合バイポーラトランジスタQ３は起動されFET Q１を停
止する。
【００４０】本発明の主な特徴は帰還巻線Nbの端子４は
フォトレジスタPTと検知回路２８の電圧を形成すること
である。
フォトレジスタPTと検知回路２８の電圧を形成すること
である。
【００４１】本発明のスイッチング電源１０は以下のよ
うな長所がある。
うな長所がある。
【００４２】１.本発明は、入力電圧低下の保護を提供
する。 入力AC電圧低下が生じた時、帰還巻線Nbの端子３の電圧
は減少する。従って、抵抗R６とコンデンサC５は接合バ
イポーラトランジスタQ３を起動させる充分な電圧を供
給することが出来ず、FET Q１は停止する。このような
条件下で、FET Q１の起動と停止は過電流保護回路２２
により繰り返され、Voの電圧値は増加し続ける。二次巻
線N２の端子５と帰還巻線Nbの端子４は同じ極性を備え
るため、帰還巻線Nbの端子４の電圧は二次巻線N２の端
子５の電圧にほぼ比例する。これにより、帰還巻線Nbの
端子４の電圧は接合バイポーラトランジスタQ３のベー
スの電圧源となることが出来る。更に、接合バイポーラ
トランジスタQ３も発光ダイオードPDと結合されたフォ
トトランジスタPTの作用により起動され、これにより、
FET Q１は停止されてVoの電圧値が増加するのを防ぐ。
する。 入力AC電圧低下が生じた時、帰還巻線Nbの端子３の電圧
は減少する。従って、抵抗R６とコンデンサC５は接合バ
イポーラトランジスタQ３を起動させる充分な電圧を供
給することが出来ず、FET Q１は停止する。このような
条件下で、FET Q１の起動と停止は過電流保護回路２２
により繰り返され、Voの電圧値は増加し続ける。二次巻
線N２の端子５と帰還巻線Nbの端子４は同じ極性を備え
るため、帰還巻線Nbの端子４の電圧は二次巻線N２の端
子５の電圧にほぼ比例する。これにより、帰還巻線Nbの
端子４の電圧は接合バイポーラトランジスタQ３のベー
スの電圧源となることが出来る。更に、接合バイポーラ
トランジスタQ３も発光ダイオードPDと結合されたフォ
トトランジスタPTの作用により起動され、これにより、
FET Q１は停止されてVoの電圧値が増加するのを防ぐ。
【００４３】２．本発明は過出力電圧保護を提供する。 検出回路が何かの要素で失効した場合、失効が発光ダイ
オードPDとフォトトランジスタPTにまで及ぶ。上記１の
分析から分かるように、Voの電圧値は増加し、帰還巻線
Nbの端子４の電圧も同時に増加する。帰還巻線Nbの端子
４の電圧が所定レベルより高い時、ツェナーダイオード
ZD４のブレークダウンと接合バイポーラトランジスタQ
４の起動により、接合バイポーラトランジスタQ３のベ
ースは抵抗R１及び抵抗R２２の接続地点から電圧を受け
取る。受け取った電圧は接合バイポーラトランジスタQ
３を起動させFET Q１を停止し、FET Q１の停止と起動
の周期は中断される。しかし、FET Q１の停止と起動の
周期はVoの電圧値が一定のレベルまで減少し、帰還巻線
Nbの端子４の電圧が抵抗R１４又は他の回路により漏電
して、一定のレベルに低下するまで再開することが出来
ない。
オードPDとフォトトランジスタPTにまで及ぶ。上記１の
分析から分かるように、Voの電圧値は増加し、帰還巻線
Nbの端子４の電圧も同時に増加する。帰還巻線Nbの端子
４の電圧が所定レベルより高い時、ツェナーダイオード
ZD４のブレークダウンと接合バイポーラトランジスタQ
４の起動により、接合バイポーラトランジスタQ３のベ
ースは抵抗R１及び抵抗R２２の接続地点から電圧を受け
取る。受け取った電圧は接合バイポーラトランジスタQ
３を起動させFET Q１を停止し、FET Q１の停止と起動
の周期は中断される。しかし、FET Q１の停止と起動の
周期はVoの電圧値が一定のレベルまで減少し、帰還巻線
Nbの端子４の電圧が抵抗R１４又は他の回路により漏電
して、一定のレベルに低下するまで再開することが出来
ない。
【００４４】３．本発明は過負荷の保護を提供する。 出力過負荷が生じた時、つまり、低等価抵抗負荷がVoと
GNDとの間に加えられた時、過電流保護回路２２の抵抗R
１２をまたぐ電圧は端子１及び端子２を通過する電流値
に比例する。抵抗R１２をまたぐ電圧が一定のレベルに
達した時、抵抗R１０とコンデンサC６の結合により、接
合バイポーラトランジスタQ３のベース電圧も増加し
て、接合バイポーラトランジスタQ３を起動させFET Q
１を停止させる。帰還巻線Nbの端子４の電圧値はVoの出
力電圧の低下に伴って低下しない。一方で、帰還巻線Nb
の端子４の電圧値は残留し、ツェナーダイオードZD４を
通過した逆電流を提供する。加えて、接合バイポーラト
ランジスタQ４は接合バイポーラトランジスタQ４の効果
により、抵抗R１を通過する電流を分割する。その結
果、FET Q１のゲートを充電する電流は減少し、FET Q
１の起動のタイミングを遅らせる。 FET Q１の停止と
起動の周期はVoの電圧値が一定のレベルまで減少し、帰
還巻線Nbの端子４の電圧が抵抗R１４又は他の回路によ
り漏電して、一定のレベルに低下するまで再開すること
が出来ない。よって、FET Q１の起動の時間が延期され
る為、消耗電力は減少する。
GNDとの間に加えられた時、過電流保護回路２２の抵抗R
１２をまたぐ電圧は端子１及び端子２を通過する電流値
に比例する。抵抗R１２をまたぐ電圧が一定のレベルに
達した時、抵抗R１０とコンデンサC６の結合により、接
合バイポーラトランジスタQ３のベース電圧も増加し
て、接合バイポーラトランジスタQ３を起動させFET Q
１を停止させる。帰還巻線Nbの端子４の電圧値はVoの出
力電圧の低下に伴って低下しない。一方で、帰還巻線Nb
の端子４の電圧値は残留し、ツェナーダイオードZD４を
通過した逆電流を提供する。加えて、接合バイポーラト
ランジスタQ４は接合バイポーラトランジスタQ４の効果
により、抵抗R１を通過する電流を分割する。その結
果、FET Q１のゲートを充電する電流は減少し、FET Q
１の起動のタイミングを遅らせる。 FET Q１の停止と
起動の周期はVoの電圧値が一定のレベルまで減少し、帰
還巻線Nbの端子４の電圧が抵抗R１４又は他の回路によ
り漏電して、一定のレベルに低下するまで再開すること
が出来ない。よって、FET Q１の起動の時間が延期され
る為、消耗電力は減少する。
【００４５】４．本発明はスイッチング電源がロードさ
れない時、スイッチング電源の電力消耗を減少させる。
VoとGNDとの間の出力点はロードされない時、帰還巻線N
bの端子４の漏電はFET Q１の起動のタイミングを決定
する。FET Q１の起動のタイミングを決定する他の要素
は起動回路１７がFET Q１のゲートに充電した電流の大
きさである。上記３の通り、接合バイポーラトランジス
タQ４は抵抗R１を通過する電流を分割する。その結果、
FET Q１のゲートを充電する電流は減少し、FET Q１の
起動のタイミングは遅れる。つまり、スイッチング電源
がロードされない時、FET Q１の起動とFETの起動停止
周期を遅らせる。要するに、スイッチング電源の消耗電
力の平均は減少する。
れない時、スイッチング電源の電力消耗を減少させる。
VoとGNDとの間の出力点はロードされない時、帰還巻線N
bの端子４の漏電はFET Q１の起動のタイミングを決定
する。FET Q１の起動のタイミングを決定する他の要素
は起動回路１７がFET Q１のゲートに充電した電流の大
きさである。上記３の通り、接合バイポーラトランジス
タQ４は抵抗R１を通過する電流を分割する。その結果、
FET Q１のゲートを充電する電流は減少し、FET Q１の
起動のタイミングは遅れる。つまり、スイッチング電源
がロードされない時、FET Q１の起動とFETの起動停止
周期を遅らせる。要するに、スイッチング電源の消耗電
力の平均は減少する。
【００４６】本発明のRCCシステムを用いたスイッチン
グ電源において、FET Q１も図３で示されるように、高
電力の接合バイポーラトランジスタに置き換えることが
出来る。正帰還の間、充分なバイアス電流を接合バイポ
ーラトランジスタQ１に提供するために、図３で示され
るようにダイオードD４が正帰還回路１３に付け加えら
れなければならない。
グ電源において、FET Q１も図３で示されるように、高
電力の接合バイポーラトランジスタに置き換えることが
出来る。正帰還の間、充分なバイアス電流を接合バイポ
ーラトランジスタQ１に提供するために、図３で示され
るようにダイオードD４が正帰還回路１３に付け加えら
れなければならない。
【００４７】公知のRCCを用いたスイッチング電源から
明らかなように、本発明のスイッチング電源は帰還巻線
Nbの端子４で電圧源を形成する。電圧源はフォトレジス
タPT及び検知回路２８の電源として用いられる。その結
果、本発明は入力電圧低下、出力過電圧又は過負荷によ
って生じる問題を解決する。更に、本発明のスイッチン
グ電源はスイッチング電源がロードされない時、消耗電
力を減少させる。
明らかなように、本発明のスイッチング電源は帰還巻線
Nbの端子４で電圧源を形成する。電圧源はフォトレジス
タPT及び検知回路２８の電源として用いられる。その結
果、本発明は入力電圧低下、出力過電圧又は過負荷によ
って生じる問題を解決する。更に、本発明のスイッチン
グ電源はスイッチング電源がロードされない時、消耗電
力を減少させる。
【００４８】本発明では好ましい実施例を前述の通り開
示したが、これらは決して本発明に限定するものではな
く、当該技術を熟知する者なら誰でも、本発明の精神と
領域を脱しない範囲内で各種の変形や潤色を加えること
ができ、従って本発明の保護範囲は、特許請求の範囲で
指定した内容を基準とする。
示したが、これらは決して本発明に限定するものではな
く、当該技術を熟知する者なら誰でも、本発明の精神と
領域を脱しない範囲内で各種の変形や潤色を加えること
ができ、従って本発明の保護範囲は、特許請求の範囲で
指定した内容を基準とする。
【図１】公知のRCC回路を示す図である。
【図２】本発明によるFETをスイッチ素子として用いた
スイッチング電源の回路を示す図である。
スイッチング電源の回路を示す図である。
【図３】本発明による接合バイポーラトランジスタをス
イッチ素子として用いたスイッチング電源の回路を示す
図である。
イッチ素子として用いたスイッチング電源の回路を示す
図である。
１０ スイッチング電源 １２ 整流器 １３、４０ 正帰還回路 １４ 変圧器 １６、４２ 出力整流器 １７ 起動回路 １８、４８ 検出回路 ２０、４６ 制御回路 ２２ 過電流保護回路、 ２４ 調整制御回路 ２６ RC遅延回路 ２８ 検知回路
Claims (13)
- 【請求項１】 少なくとも一次巻線と二次巻線と帰還巻
線とからなる変圧器と、 前記一次巻線に直列接続され、主要制御端子を備えるス
イッチ素子と、 前記二次巻線に接続され、DC電圧を出力する整流回路
と、 前記帰還巻線の第１端子と前記主要制御端子との間に接
続され、前記スイッチ素子がONになる時、前記主要制御
端子に正帰還電圧を提供する正帰還回路と、 前記帰還巻線と前記主要制御端子との間に接続され、 前記制御端子と第１接地との間に接続され、第１制御端
子を備える第１制御素子と、 前記第１端子と前記第１制御端子との間に接続され、前
記スイッチ素子がONになって所定時間後、前記帰還巻線
から第１電圧を受け取って前記第１制御素子をONに切り
換え、その後前記スイッチ素子をOFFにする遅延回路
と、 前記帰還巻線の第２端子と前記第１制御端子との間に接
続され、前記DC電圧が第１所定電圧値に達する時、第２
電圧を提供して前記第１制御素子をONにし、前記スイッ
チ素子をOFFにする調整制御回路とからなる制御回路
と、からなることを特徴とするスイッチング電源。 - 【請求項２】 前記調整制御回路は、前記第２端子と前
記第１接地との間に並列接続された抵抗及びコンデンサ
と、前記第１接地を前記第１端子に接続するのに用いら
れるダイオードとを有することを特徴とする請求項１に
記載のスイッチング電源。 - 【請求項３】 前記調整制御回路は、 前記整流回路に接続され、前記DC電圧を検出するのに用
いられ、前記DC電圧が前記第１所定電圧値に達する時、
結合信号を発信する検出装置と、 前記結合信号を受信した時、前記第２端子と前記第１制
御端子とを接続する結合制御装置と、からなることを特
徴とする請求項１に記載のスイッチング電源。 - 【請求項４】 前記検出装置は前記整流回路と第２接地
との間に接続され、直列接続された電流限界抵抗と、そ
の前方に直列接続された発光ダイオードと、その後方に
直列接続されたツェナーダイオードと、からなり、前記
結合制御装置はフォトトランジスタを備え、前記発光ダ
イオードからの光を受信して前記第２端子と前記第１制
御端子とを接続することを特徴とする請求項３に記載の
スイッチング電源。 - 【請求項５】 前記スイッチング電源は、前記第２端子
と前記第１制御端子との間に接続された検知装置を更に
備え、前記第２端子で検知された電圧値が第２所定電圧
値より大きい時、前記第１制御端子に第３電圧を提供し
て前記第１制御素子をONにし、前記スイッチ素子をOFF
に切り換えることを特徴とする請求項１に記載のスイッ
チング電源。 - 【請求項６】 前記スイッチング電源は、前記一次巻線
と前記スイッチ素子の前記主要制御端子との間に接続さ
れた起動装置を更に備え、前記スイッチング電源が起動
電源の時、前記スイッチ素子にスレショルド電圧を提供
することを特徴とする請求項５に記載のスイッチング電
源。 - 【請求項７】 前記検知装置は前記接続点と前記第１制
御端子との間に接続された第２制御素子を備え、前記第
２制御素子は第２制御端子と前記第２端子と前記第２制
御端子との間に接続されたツェナーダイオードとを備え
ることを特徴とする請求項５に記載のスイッチング電
源。 - 【請求項８】 前記スイッチング電源は過電流保護回路
装置を更に備え、前記スイッチ素子の駆動電流が所定電
流値に達する時、前記第１制御端子に第４電圧を提供し
て前記制御素子をONにし、前記スイッチ素子をOFFにす
ることを特徴とする請求項１に記載のスイッチング電
源。 - 【請求項９】 前記スイッチング電源は、 少なくとも一次巻線と二次巻線と帰還巻線とからなる変
圧器と、 前記一次巻線に直列接続され、主要制御端子を備えるス
イッチ素子と、 前記二次巻線に接続され、DC電圧を出力する整流回路
と、からなり、 前記スイッチ素子がONになった時、前記帰還巻線の第１
端子から前記主要制御端子に正帰還電圧を提供する段階
と、 前記スイッチ素子がONになって所定時間後、前記第１端
子から前記第１制御素子に第１電圧を提供し、前記スイ
ッチ素子をOFFにする段階と、 前記DC電圧が第１所定電圧値に達した時、前記帰還巻線
の第２端子から前記第１制御素子に第２電圧を提供し、
前記スイッチ素子をOFFにする段階と、からなることを
特徴とするスイッチング電源制御方法。 - 【請求項１０】 前記制御方法は、前記第２端子の電圧
値が第２所定電圧値に達した時、前記第１制御端子に第
３電圧を提供して前記第１制御素子をONにし、前記スイ
ッチ素子をOFFにする段階を更に含むことを特徴とする
請求項９に記載の制御方法。 - 【請求項１１】 前記制御方法は、主要電源が前記スイ
ッチング電源に電源を供給し始めた時、前記主要制御端
子に起動装置からスレショルド電圧を提供して前記スイ
ッチ素子をONにする段階を更に含むことを特徴とする請
求項９に記載の制御方法。 - 【請求項１２】 前記起動装置は分圧点からなる分圧回
路であって、前記第３電圧を形成するのに用いられるこ
とを特徴とする請求項１１に記載の制御方法。 - 【請求項１３】 前記スイッチ素子の駆動電流が所定電
流値に達した時、前記第１制御素子に第４電圧を提供し
て前記第１制御素子をONにし、前記スイッチ素子をOFF
にする段階を更に含むことを特徴とする請求項９に記載
の制御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW089127246A TW583819B (en) | 2000-12-19 | 2000-12-19 | Apparatus and method of detecting circuit abnormality and protection for power converter |
| TW089127246 | 2000-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002204572A true JP2002204572A (ja) | 2002-07-19 |
| JP3504647B2 JP3504647B2 (ja) | 2004-03-08 |
Family
ID=21662406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001351747A Expired - Lifetime JP3504647B2 (ja) | 2000-12-19 | 2001-11-16 | スイッチング電源及びその制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6525948B2 (ja) |
| JP (1) | JP3504647B2 (ja) |
| TW (1) | TW583819B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3094731U (ja) * | 2002-12-17 | 2003-07-04 | 船井電機株式会社 | Ｒｃｃ方式スイッチング電源およびｒｃｃ方式スイッチング電源を有するビデオカセットレコーダ |
| JP3733440B2 (ja) * | 2003-03-25 | 2006-01-11 | オリオン電機株式会社 | スイッチング電源 |
| US7106602B2 (en) * | 2003-07-29 | 2006-09-12 | Astec International Limited | Switching-bursting method and apparatus for reducing standby power and improving load regulation in a DC—DC converter |
| US20060164778A1 (en) * | 2005-01-24 | 2006-07-27 | Andrei Beletsky | Inrush current limiting circuit |
| US7679874B2 (en) * | 2005-07-25 | 2010-03-16 | Semiconductor Components Industries, L.L.C. | Power overload detection method and structure therefor |
| JP5042536B2 (ja) * | 2006-06-16 | 2012-10-03 | ローム株式会社 | 電源装置及びこれを備えた電気機器 |
| CN100461603C (zh) * | 2006-09-05 | 2009-02-11 | 广州金升阳科技有限公司 | 一种隔离式自振荡反激变换器 |
| US7720457B2 (en) * | 2006-10-19 | 2010-05-18 | Motorola, Inc. | Method and apparatus for minimizing noise on a power supply line of a mobile radio |
| US8077483B2 (en) | 2007-04-06 | 2011-12-13 | Power Integrations, Inc. | Method and apparatus for sensing multiple voltage values from a single terminal of a power converter controller |
| US8077486B2 (en) | 2007-04-06 | 2011-12-13 | Power Integrations, Inc. | Method and apparatus for power converter fault condition detection |
| JP4367530B2 (ja) * | 2007-06-01 | 2009-11-18 | ブラザー工業株式会社 | 画像形成装置 |
| JP5430186B2 (ja) * | 2009-03-13 | 2014-02-26 | キヤノン株式会社 | 電源装置及び制御回路 |
| WO2010144085A1 (en) * | 2009-06-10 | 2010-12-16 | Semiconductor Components Industries, Llc | Method for lowering power loss and circuit |
| JP5683241B2 (ja) * | 2010-12-06 | 2015-03-11 | キヤノン株式会社 | スイッチング電源装置及び画像形成装置 |
| US9198254B2 (en) * | 2012-12-14 | 2015-11-24 | Shenzhen China Star Optoelectronics Technology Co., Ltd | LED backlight driving circuit and LCD device |
| CN105610314B (zh) * | 2016-02-24 | 2018-08-03 | 广州金升阳科技有限公司 | 一种输入欠压保护电路及方法 |
| CN108123422B (zh) * | 2016-11-30 | 2019-12-27 | 亚荣源科技（深圳）有限公司 | 过电压保护电路 |
| TWI675532B (zh) * | 2019-02-26 | 2019-10-21 | 群光電能科技股份有限公司 | 電源轉換裝置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1155949A (ja) * | 1997-06-06 | 1999-02-26 | Canon Inc | 電源装置 |
| JPH11122924A (ja) | 1997-10-17 | 1999-04-30 | Murata Mfg Co Ltd | 自励発振型スイッチング電源装置 |
| JP3216598B2 (ja) * | 1998-02-09 | 2001-10-09 | 株式会社村田製作所 | スイッチング電源装置 |
| JP2000152627A (ja) | 1998-11-13 | 2000-05-30 | Fuji Elelctrochem Co Ltd | リンギングチョークコンバータ |
| JP3351400B2 (ja) * | 1999-01-18 | 2002-11-25 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3358588B2 (ja) * | 1999-06-04 | 2002-12-24 | 株式会社村田製作所 | スイッチング電源回路 |
-
2000
- 2000-12-19 TW TW089127246A patent/TW583819B/zh not_active IP Right Cessation
-
2001
- 2001-08-29 US US09/940,515 patent/US6525948B2/en not_active Expired - Lifetime
- 2001-11-16 JP JP2001351747A patent/JP3504647B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020075699A1 (en) | 2002-06-20 |
| JP3504647B2 (ja) | 2004-03-08 |
| TW583819B (en) | 2004-04-11 |
| US6525948B2 (en) | 2003-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3504647B2 (ja) | スイッチング電源及びその制御方法 | |
| JP4395881B2 (ja) | スイッチング電源装置の同期整流回路 | |
| JP3753112B2 (ja) | スイッチング電源装置およびそれを用いた電子装置 | |
| JP3367300B2 (ja) | スイッチング電源回路 | |
| KR100465577B1 (ko) | 보조 전원 장치용 고속 리셋 회로 | |
| JP2001501439A (ja) | バーストモード動作を有するスイッチト―モード電源回路用の機能ｏｎ／ｏｆｆスイッチ | |
| US5675479A (en) | Switching power-supply | |
| JP3880071B2 (ja) | 電源 | |
| JP2003052176A (ja) | スイッチング電源装置 | |
| JP3760379B2 (ja) | スイッチング電源装置 | |
| EP0806075B1 (en) | Power-supply circuit | |
| US20080007976A1 (en) | Power supply device and electric appliance provided therewith | |
| JPH11275857A (ja) | スイッチング電源回路 | |
| JPH11235028A (ja) | スイッチング電源装置 | |
| EP0806076B1 (en) | Power-supply circuit | |
| JP3273598B2 (ja) | スイッチング電源装置 | |
| US6483725B2 (en) | DC/DC conversion circuit having a switching frequency proportional to power output | |
| JP2004015993A (ja) | 無負荷時省電力電源装置 | |
| EP0824781B1 (en) | Power-supply circuit | |
| JP4497727B2 (ja) | スイッチモード電源の過負荷保護 | |
| KR880002860Y1 (ko) | 절연형 자동정전압 전원회로 | |
| JP2569493Y2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003087960A (ja) | 電源装置 | |
| JP2003304686A (ja) | スイッチング電源回路 | |
| JP2003061343A (ja) | 自励式ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3504647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |