[go: up one dir, main page]

JP2002198462A - 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ - Google Patents

半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ

Info

Publication number
JP2002198462A
JP2002198462A JP2001265802A JP2001265802A JP2002198462A JP 2002198462 A JP2002198462 A JP 2002198462A JP 2001265802 A JP2001265802 A JP 2001265802A JP 2001265802 A JP2001265802 A JP 2001265802A JP 2002198462 A JP2002198462 A JP 2002198462A
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
layer
substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001265802A
Other languages
English (en)
Other versions
JP3546961B2 (ja
Inventor
Naonori Orito
直典 下戸
Katsu Kikuchi
克 菊池
Koji Matsui
孝二 松井
Kazuhiro Baba
和宏 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001265802A priority Critical patent/JP3546961B2/ja
Priority to US10/097,843 priority patent/US6861757B2/en
Publication of JP2002198462A publication Critical patent/JP2002198462A/ja
Application granted granted Critical
Publication of JP3546961B2 publication Critical patent/JP3546961B2/ja
Priority to US10/997,986 priority patent/US7338884B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイスの端子の増加や狭ピッチ化に
対応した高密度化、微細配線化を実現でき、かつ、シス
テムの小型化、高密度化に対応した外部電極の狭ピッチ
化を実現でき、しかも実装信頼性に優れた半導体装置搭
載用配線基板を提供する。 【解決手段】 半導体装置搭載用配線基板において、絶
縁層と、前記絶縁層の上面に設けられた配線と、前記絶
縁層の下面側に設けられた電極であって少なくとも電極
上端の側面周囲が前記絶縁層に接し且つ少なくとも電極
下面が前記絶縁層に接しないように設けられた電極と、
前記電極の上面上に位置しこの電極と前記配線とを導通
するように前記絶縁層内に設けられたヴィアと、前記絶
縁層の表面に設けられた支持体とを有する構成にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、各種の半導体デバ
イスを高密度で搭載可能で、高速かつ高密度のモジュー
ルやシステムを実現する際に好適に用いられる配線基板
およびその製造方法、ならびにその配線基板上に半導体
デバイスが搭載された半導体パッケージに関するもので
ある。
【０００２】
【従来の技術】近年、半導体デバイスの高速化、多機能
化および高集積化による端子の増加や狭ピッチ化に伴
い、半導体デバイスを搭載する実装用配線基板において
も、これまで以上に高密度化、微細配線化が要求されて
いる。
【０００３】現在よく用いられている実装用配線基板と
しては、多層配線基板の一種であるビルドアップ多層基
板が挙げられる。
【０００４】このビルドアップ多層基板は、ガラスエポ
キシプリント基板をベースコア基板として次のようにし
て作製される。まず、このガラスエポキシプリント基板
の両面にエポキシ系樹脂層を形成する。次いで、これら
のエポキシ系樹脂層にフォトリソグラフィ法やレーザ法
によりヴィアホールを形成する。その後、このエポキシ
系樹脂層上に、無電解あるいは電解Ｃｕめっき法とフォ
トリソグラフィ法を組み合わせることにより配線層とヴ
ィア導体を形成する。以上の工程を順次繰り返すことで
ビルドアップ積層構造を形成する。
【０００５】しかしながら、このビルドアップ多層基板
においては、ベースコア基板に耐熱性の低いガラスエポ
キシプリント基板を用いているために、ビルドアップ多
層基板製造時の加熱処理によって、ガラスエポキシプリ
ント基板に、収縮、そり、うねり等の不具合が発生する
という問題がある。これらの不具合は、露光工程におけ
る精度を著しく低下させるため、ガラスエポキシプリン
ト基板上に、高密度かつ微細な配線パターンを形成する
ことは困難である。
【０００６】また、このようなビルドアップ多層基板上
にフリップチップ方式により半導体デバイスを搭載する
場合、チップ搭載時や半田リフロー時における加熱処理
によって、半導体デバイスとビルドアップ多層基板との
間に接続不良やひずみが発生するおそれがあり、したが
って、長期的な接続信頼性が低下するおそれがある。
【０００７】そこで、上記の問題を解決するために、金
属板からなるベース基板上にビルドアップ積層構造を形
成した実装用配線基板が提案されている（特開２０００
−３９８０号公報）。
【０００８】図１８に、この実装用配線基板の製造工程
図を示す。まず、図１８（ａ）に示すように、金属板１
０１上に絶縁層１０２を形成し、この絶縁層１０２にヴ
ィアホール１０３を形成する。次いで、図１８（ｂ）に
示すように、ヴィアホール１０３を含む絶縁層１０２上
に配線パターン１０４を形成する。次いで、図１８
（ｃ）に示すように、配線パターン１０４上に絶縁層１
０６を形成し、この絶縁層１０６に配線パターン１０４
に達するフリップチップパッド部１０５を形成する。最
後に、図１８（ｄ）に示すように、金属板１０１を下か
らエッチングし、基板補強体１０７及び外部電極端子１
０８を形成する。
【０００９】
【発明が解決しようとする課題】近年、実装用配線基板
に対しては、前述の高密度化や微細配線化に加えて、シ
ステムの小型化や高密度化を実現するために、外部のボ
ードや装置と電気的に接続するための外部電極を狭ピッ
チ化することが強く要求されている。
【００１０】しかしながら、図１８に示す従来の実装用
配線基板においては、外部電極端子１０８は金属板１０
１をエッチングにより形成するため、エッチング時にお
けるサイドエッチング量制御の限界から、狭ピッチな外
部電極端子１０８を形成することは非常に困難である。
【００１１】また、この実装用配線基板を外部のボード
や装置に実装したときに、構造上、外部電極端子１０８
と絶縁層１０２との界面に応力が集中し、オープン不良
が発生しやすく、十分な実装信頼性が得られない。
【００１２】本発明は、上記の事情に鑑みてなされたも
のであって、半導体デバイスの端子の増加や狭ピッチ化
に対応した高密度化、微細配線化を実現でき、かつ、シ
ステムの小型化、高密度化に対応した外部電極の狭ピッ
チ化を実現でき、しかも実装信頼性に優れた半導体装置
搭載用配線基板およびその製造方法、並びに半導体パッ
ケージを提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、絶縁層と、前
記絶縁層の上面に設けられた配線と、前記絶縁層の下面
側に設けられた電極であって少なくとも電極上端の側面
周囲が前記絶縁層に接し且つ少なくとも電極下面が前記
絶縁層に接しないように設けられた電極と、前記電極の
上面上に位置しこの電極と前記配線とを導通するように
前記絶縁層内に設けられたヴィアと、前記絶縁層の表面
に設けられた支持体とを有する半導体装置搭載用配線基
板に関する。
【００１４】また本発明は、前記電極が、その側面周囲
が前記絶縁層に接し、前記電極の下面が前記絶縁層の下
面と同一平面内にある上記の半導体装置搭載用配線基板
に関する。
【００１５】また本発明は、前記絶縁層がその下面に凹
部を有し、前記電極の下面が前記凹部の底面を形成して
いる上記の半導体装置搭載用配線基板に関する。
【００１６】また本発明は、前記電極の下端部が前記絶
縁層の下面から突出している上記の半導体装置搭載用配
線基板に関する。
【００１７】また本発明は、前記電極の上端部にＣｕ
層、その下端側に少なくとも一層の異なる導電体層が配
置された積層構造を有する上記の半導体装置搭載用配線
基板に関する。
【００１８】また本発明は、前記配線が形成された前記
絶縁層の上面にさらに絶縁層とこの絶縁層の上面に形成
される配線とが順次交互に一組以上設けられた多層配線
構造を有する上記の半導体装置搭載用配線基板に関す
る。
【００１９】また本発明は、前記絶縁層の下面側に設け
られた電極であって少なくとも電極上端の側面周囲が前
記絶縁層に接し且つ少なくとも電極下面が前記絶縁層に
接しないように設けられた電極と、前記電極の上面に設
けられた誘電体層と、前記誘電体層の上面に設けられた
導電体層であって前記絶縁層の上面に設けられた配線に
導通する導電体層とからなるコンデンサを有する上記の
半導体装置搭載用配線基板に関する。
【００２０】また本発明は、前記支持体が、前記電極の
下面が露出するように前記絶縁層の下面に設けられてい
る上記の半導体装置搭載用配線基板に関する。
【００２１】また本発明は、前記支持体が前記絶縁層の
下面全体に設けられた上記の半導体装置搭載用配線基板
に関する。
【００２２】また本発明は、二つの基板が貼り合わされ
た積層板の上面および下面側に、それぞれ前記基板を前
記支持体として上記の配線基板が設けられた半導体装置
搭載用配線基板に関する。
【００２３】また本発明は、上記の配線基板に半導体装
置が搭載された半導体パッケージに関する。
【００２４】また本発明は、絶縁層と、前記絶縁層の上
面に設けられた配線と、前記絶縁層の下面側に設けられ
た電極であって少なくとも電極上端の側面周囲が前記絶
縁層に接し且つ少なくとも電極下面が前記絶縁層に接し
ないように設けられた電極と、前記電極の上面上に位置
しこの電極と前記配線とを導通するように前記絶縁層内
に設けられたヴィアとを有する配線基板と、前記配線基
板上に搭載された半導体装置を有する半導体パッケージ
に関する。
【００２５】また本発明は、前記電極の側面周囲が前記
絶縁層に接し、前記電極の下面が前記絶縁層の下面と同
一平面内にある上記の半導体パッケージに関する。
【００２６】また本発明は、前記絶縁層の下面に凹部を
有し、前記電極の下面が前記凹部の底面を形成している
上記の半導体パッケージに関する。
【００２７】また本発明は、前記電極の下端が前記絶縁
層の下面から突出している上記の半導体パッケージに関
する。
【００２８】また本発明は、前記電極が、その上端部に
Ｃｕ層、下端側に少なくとも一層の異なる導電体層が配
置された積層構造を有する上記の半導体パッケージに関
する。
【００２９】また本発明は、前記配線が形成された前記
絶縁層の上面にさらに絶縁層とこの絶縁層の上面に形成
される配線とが順次交互に一組以上設けられた多層配線
構造を有する上記の半導体パッケージに関する。
【００３０】また本発明は、前記絶縁層の下面側に設け
られた電極であって少なくとも電極上端の側面周囲が前
記絶縁層に接し且つ少なくとも電極下面が前記絶縁層に
接しないように設けられた電極と、前記電極の上面に設
けられた誘電体層と、前記誘電体層の上面に設けられた
導電体層であって前記絶縁層の上面に設けられた配線に
導通する導電体層とからなるコンデンサを有する上記の
半導体パッケージに関する。
【００３１】また本発明は、基板上に電極パターンを形
成する工程と、前記電極パターンを覆うように前記基板
上に絶縁層を形成する工程と、前記絶縁層に前記電極パ
ターンに達するヴィアホールを形成する工程と、前記ヴ
ィアホールを埋め込むように前記絶縁層上に導電体層を
形成し、前記導電体層をパターニングして配線パターン
を形成する工程を有する半導体装置搭載用配線基板の製
造方法に関する。
【００３２】また本発明は、前記電極パターンを形成し
た後、所定の電極パターン上に誘電体層を形成する工程
をさらに有し、前記誘電体層と前記誘電体層下の電極パ
ターンと前記誘電体層に達するヴィアホールに埋め込ま
れた導電体層とでコンデンサを形成することを特徴とす
る上記の製造方法に関する。
【００３３】また本発明は、前記基板を選択除去して前
記電極パターンを露出させるとともに前記基板の残った
部分を支持体とする工程を有する上記の製造方法に関す
る。
【００３４】また本発明は、半導体装置を搭載した後
に、前記基板を除去して前記電極パターンを露出させる
工程を有する上記の製造方法に関する。
【００３５】また本発明は、前記露出した電極パターン
を選択エッチングして所定の厚さ分だけ除去して前記絶
縁層の下面に凹部を形成する上記の製造方法に関する。
【００３６】また本発明は、前記基板上に電極パターン
を形成する工程において、前記基板として導電性基板を
用い、前記基板上に電極パターンに相応する開口パター
ンを有するレジスト層を形成し、前記開口パターン内に
めっき法により金属を析出させて前記電極パターンを形
成する上記の製造方法に関する。
【００３７】また本発明は、前記レジスト層をマスクと
して前記基板をエッチングして前記レジスト層の開口パ
ターンに相応する凹部を前記基板上面に形成した後、こ
の凹部上に金属を析出させて前記電極パターンを形成す
る上記の製造方法に関する。
【００３８】また本発明は、第１の基板と第２の基板を
貼り合わせてなる積層板を用意する工程と、前記第１の
基板上に第１の電極パターンを形成し、前記第２の基板
上に第２の電極パターンを形成する工程と、前記第１及
び第２の電極パターンを覆うようにそれぞれ第１及び第
２の絶縁層を前記積層板上に形成する工程と、前記第１
の絶縁層に前記第１の電極パターンに達するヴィアホー
ルを形成し、前記第２の絶縁層に前記第２の電極パター
ンに達するヴィアホールを形成する工程と、前記ヴィア
ホールを埋め込むように前記第１及び第２の絶縁層上に
それぞれ導電体層を形成し、前記導電体層をパターンニ
ングして第１及び第２の配線パターンを形成する工程と
を有する半導体装置搭載用配線基板の製造方法に関す
る。
【００３９】また本発明は、前記第１の基板と前記第２
の基板とを分離する工程を有する上記の製造方法に関す
る。
【００４０】また本発明は、前記第１の基板と前記第２
の基板とを分離した後、前記第１及び第２の基板をそれ
ぞれ選択除去して前記電極パターンを露出させるととも
に前記基板の残った部分を支持体とする工程を有する上
記の製造方法に関する。
【００４１】また本発明は、半導体装置を搭載した後
に、前記第１及び第２の基板をそれぞれ除去して前記電
極パターンを露出させる工程を有する上記の製造方法に
関する。
【００４２】また本発明は、前記露出した電極パターン
を選択エッチングして所定の厚さ分だけ除去して前記絶
縁層の下面に凹部を形成する上記の配線基板の製造方法
に関する。
【００４３】また本発明は、前記第１及び第２の電極パ
ターンを形成する工程において、前記第１及び第２の基
板として導電性基板を用い、前記第１及び第２の基板上
にそれぞれ第１及び第２の電極パターンに相応する開口
パターンを有するレジスト層を形成し、前記開口パター
ン内にめっき法により金属を析出させて前記第１及び第
２の電極パターンを形成する上記の配線基板の製造方法
に関する。
【００４４】また本発明は、前記レジスト層をマスクと
してそれぞれ前記第１及び第２の支持基板をエッチング
して前記レジスト層の開口パターンに相応する凹部を前
記基板上面に形成した後、この凹部上に金属を析出させ
て前記第１及び第２の電極パターンを形成する上記の配
線基板の製造方法に関する。
【００４５】また本発明は、前記電極パターンの形成に
おいて、前記電極パターンの上端部にＣｕ層、下端側に
少なくとも一層の異なる導電層が配置された積層構造を
形成する上記の配線基板の製造方法に関する。
【００４６】また本発明は、前記電極パターンの形成に
おいて、その上端部にＣｕ層、下端側に半田の拡散に対
するバリア導電層、さらに下端側に前記基板のエッチン
グ除去に対するバリア導電層が配置された積層構造を形
成する上記の配線基板の製造方法に関する。
【００４７】
【発明の実施の形態】本発明の半導体装置搭載用配線基
板（以下、適宜「配線基板」という。）及び半導体パッ
ケージ、並びにこれらの製造方法の好適な実施の形態に
ついてそれぞれ説明する。
【００４８】［配線基板］本発明の配線基板の一実施形
態の概略断面図を図１に示す。
【００４９】本実施形態の配線基板は、絶縁層６と、こ
の絶縁層６の上面に設けられた配線８と、この絶縁層６
の下面側に設けられた電極５と、この電極５の上面上に
位置しこの電極５と配線８とを導通ように絶縁層６内に
設けられたヴィア７と、絶縁層６の下面上に支持体１６
を有する。
【００５０】本実施形態における電極５は、その側面周
囲の全体が絶縁層６に接し、電極５の下面が絶縁層６の
下面と同一平面内にある。すなわち、電極５はその下面
が絶縁層６から露出するように絶縁層６に埋め込まれて
いる。本発明によれば、このように電極５が絶縁層６に
埋め込まれているので、電極５への応力やひずみが緩和
され応力の集中を低減することができ、外部のボードや
装置への実装信頼性が優れた配線基板を得ることができ
る。
【００５１】また、本発明の配線基板における絶縁層下
面側の電極は、少なくとも電極上端の側面周囲が絶縁層
に接し且つ少なくとも電極下面が前記絶縁層に接しない
ように設けられていればよく、図１に示す構造の他、図
２（ａ）及び（ｂ）に示す構造にしてもよい。
【００５２】図２（ａ）に示す構造では、絶縁層６はそ
の下面側に凹部４１を有し、電極５はその下面がその凹
部の底面を形成するように絶縁層６内に設けられてい
る。この構造によれば、電極５への応力やひずみが緩和
され応力集中が低減され、外部のボードや装置への実装
信頼性が優れた配線基板を得ることができる他、電極５
が狭ピッチで配置されていても各電極５上に半田ボール
を容易に設けることができる。
【００５３】図２（ｂ）に示す構造では、電極５は、そ
の下端が絶縁層６の下面から突出している。この構造に
よれば、電極５への応力やひずみが緩和され応力集中が
低減され、外部のボードや装置への実装信頼性が優れた
配線基板を得ることができる他、半田ボールと電極５と
の接続信頼性を向上することができる。
【００５４】図３は、図１に示す構成において電極５上
に半田ボール３１を設けた構造を示す概略断面図であ
る。必要に応じて、電極５の周囲にソルダーレジスト１
７を設けてもよい。このソルダーレジスト１７は、図２
（ａ）及び（ｂ）に示す構造おいても同様に設けること
ができる。ソルダーレジストは通常のレジスト材料から
形成できる。このようなソルダーレジストを設けること
により、半田ボール設置の際にころがりを防止でき作業
性を高めることができ、また、設置後においては半田ボ
ールと電極との接合部での応力集中を低減でき、設置安
定性を高めることができる。
【００５５】本発明の配線基板における絶縁層下面側の
電極は、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ等の金属や合金などの
各種導電性材料で形成することができ、単層構造の他、
半田の拡散防止層や電極強度の補強層を含む積層構造と
することもできる。積層構造の電極としては、下端側か
らＡｕ、Ｎｉ、Ｃｕがこの順で積層された電極（Ａｕ／
Ｎｉ／Ｃｕ電極）、下端側からＮｉ、Ａｕ、Ｎｉ、Ｃｕ
がこの順で積層された電極（Ｎｉ／Ａｕ／Ｎｉ／Ｃｕ電
極）、このＮｉ／Ａｕ／Ｎｉ／Ｃｕ電極から最下端層の
Ｎｉ層が除去されたＡｕ／Ｎｉ／Ｃｕ電極、下端側から
Ｃｕ、Ａｇ、Ｃｕがこの順で積層された電極（Ｃｕ／Ａ
ｇ／Ｃｕ電極）を挙げることができる。上記電極におい
て、中間のＮｉ層は半田の拡散防止層として機能する。
また、Ｃｕ／Ａｇ／Ｃｕ電極において、Ａｇ層は電極の
強度を向上する補強層として機能する。
【００５６】本発明の配線基板における絶縁層表面に設
けられる支持体は、配線基板を補強するために設けられ
る。配線基板に支持体を設けることにより、配線基板の
反り等の変形が抑えられ、配線基板への半導体チップ
（デバイス）の搭載信頼性や、外部ボード等への配線基
板あるいは半導体パッケージの実装信頼性を確保するこ
とができる。
【００５７】図１に示す実施形態において、支持体１６
は、絶縁層６の下面に設けられ、絶縁層６の周囲にフレ
ーム状に設けられている。図４に、本実施形態の配線基
板の概略底面図（下面図）を示す。本発明の配線基板に
おける支持体の形状は、図４に示すようなフレーム状の
他、電極５以外の領域に（電極５が露出するように）格
子状やメッシュ状として設けてもよい。また、本発明の
配線基板における支持体は、半導体装置の搭載が可能な
範囲内で配線基板の上面に設けてもよい。さらにこの場
合、上面に設けた支持体で十分な強度が確保できるとき
は下面に支持体を有しない配線基板にすることもでき
る。
【００５８】また、配線基板あるいはこの配線基板に半
導体チップを搭載した半導体パッケージを実装するため
には電極５が露出している必要があるが、後に電極５を
露出させる処理を行うことができるならば、配線基板の
下面全面に支持体（支持板）を設けた形態としてもよ
い。この場合、配線基板に半導体チップを搭載して半導
体パッケージを形成した後に、支持体をフレーム状等に
選択除去して電極５を露出させることができる。下面全
面に支持体が形成されていることによって、半導体チッ
プの搭載時において配線基板の平坦性がより十分に確保
され半導体チップの搭載信頼性を向上することができ
る。なお、電極５を露出させるための支持体の除去に際
して、作製した半導体パッケージが、支持体がなくても
外部ボードへの十分な実装信頼性を確保できる程度に十
分な強度をもつ場合は、配線基板下面の支持体全体を除
去した形態としてもよい。
【００５９】支持体の材料は、配線基板に上記の十分な
強度を付与でき、半導体チップの配線基板への搭載や、
配線基板あるいは半導体パッケージの実装時における熱
処理に耐え得る耐熱性を有する材料であれば特に制限さ
れないが、電極やヴィア、配線の製造の点から導電性材
料が好ましい。このような導電性材料としては、十分な
強度を有しながら、安価で加工が容易であることから、
ステンレス鋼、銅、銅合金、アルミニウム、ニッケル等
からなる金属が好ましい。
【００６０】本発明の配線基板における絶縁層は、単一
の材料からなる単層で形成することができるが、図５に
示すように、２以上の異なる材料が積層された積層構造
を有していてもよい。
【００６１】この絶縁層は、半導体チップの配線基板へ
の搭載信頼性や、配線基板あるいは半導体パッケージの
外部ボード等への実装信頼性の点から、１０μｍ以上に
することが好ましい。
【００６２】また、この絶縁層の材料としては、エポキ
シ系樹脂、フルオレン骨格を有する両末端アクリレート
系化合物から得られる樹脂、ポリイミド系樹脂、ポリベ
ンゾオキサゾール、ポリベンゾシクロブテン、あるいは
これらの２種以上の混合物等の種々の絶縁性樹脂を適用
することができる。特に、膜強度が７０ＭＰａ以上、破
断伸び率が５％以上、ガラス転移温度が１５０℃以上、
熱膨張率が６０ｐｐｍ以下の絶縁材料（以下、適宜「絶
縁材料Ａ」と略する。）からなる単層膜、あるいは弾性
率が１０ＧＰａ以上、熱膨張率が３０ｐｐｍ以下、ガラ
ス転移温度が１５０℃以上の絶縁材料（以下、適宜「絶
縁材料Ｂ」と略する。）からなる単層膜を少なくとも有
することが好ましい。これらの単層膜は１０μｍ以上に
することが好ましい。ここで、膜強度および破断伸び率
は、ＪＩＳ Ｋ ７１６１（引張特性試験）に準拠した
絶縁材料の引っ張り試験による測定値であり、弾性率
は、この引っ張り試験結果に基づいた歪み量０．１％に
おける強度からの算出値である。熱膨張率はＪＩＳ Ｃ
６４８１に準拠したＴＡＭ法による測定値であり、ガ
ラス転移温度はＪＩＳ Ｃ ６４８１に準拠したＤＭＡ
法による測定値である。
【００６３】絶縁材料Ａとしては、例えば、エポキシ系
樹脂（日立化成製；ＭＣＦ−７０００ＬＸ）、ポリイミ
ド系樹脂（日東電工製；ＡＰ−６８３２Ｃ）、ベンゾシ
クロブテン樹脂（ダウ・ケミカル製；Ｃｙｃｌｏｔｅｎ
ｅ４０００シリ−ズ）、ポリフェニレンエーテル樹脂
（旭化成製；ザイロン）、液晶ポリマーフィルム（クラ
レ製；ＬＣＰ−Ａ）、延伸多孔質フッ素樹脂含浸熱硬化
性樹脂（ジャパンゴアテックス製；ＭＩＣＲＯＬＡＭ６
００）等が好適である。
【００６４】絶縁材料Ｂとしては、例えば、ガラスクロ
ス含浸エポキシ樹脂（日立化成製；ＭＣＬ−Ｅ−６７
９）、アラミド不織布含浸エポキシ樹脂（新神戸電機
製；ＥＡ−５４１）、延伸多孔質フッ素樹脂含浸熱硬化
性樹脂（ジャパンゴアテックス製；ＭＩＣＲＯＬＡＭ４
００）等が好適である。
【００６５】本発明の配線基板における絶縁層を積層構
造とした場合、絶縁材料Ａ又はＢからなる層を有するこ
とが好ましいが、他の層を構成する材料としてはフルオ
レン骨格を有する両末端アクリレート系化合物から得ら
れる樹脂（以下適宜「フルオレン系樹脂」という）を用
いることが好ましい。また、所望の特性をさらに付加あ
るいは向上させるために他の樹脂を混合したフルオレン
系樹脂を主成分とする樹脂混合物を用いてもよい。この
ような樹脂混合物としては、フルオレン系樹脂を８０質
量％以上含有していることが好ましく、例えばエポキシ
キシ樹脂を５〜２０質量％、好ましくは５〜１０質量％
程度含有する樹脂混合物を好適に用いることができる。
フルオレン系樹脂は、耐熱性、低誘電率、低熱膨張率、
低吸水率などの優れた特性を有し、高密度で微細な配線
基板に用いられる絶縁材料として好適であり、例えば特
開平９−２１４１４１号公報に開示されている。
【００６６】このような樹脂としては、下記一般式
（Ｉ）で示される、９，９−ジフェニルフルオレン骨格
を有する両末端アクリレート系化合物から得られる樹脂
を挙げることができる。
【００６７】
【化１】
【００６８】式中、Ｒは、それぞれ独立に、水素原子ま
たはメチル、エチル、ｎ−プロピル若しくはイソプロピ
ル等の低級アルキル基、ｎは０〜２０の整数を示す。
【００６９】以上のような樹脂材料を絶縁層に用いるこ
とで膜強度や破断伸び率に優れ、特に耐クラック性に優
れた配線基板を得ることができ、エリアアレイで１００
μｍピッチ以下の狭ピッチかつ多ピンの半導体チップを
搭載可能である。
【００７０】本発明者らは、これらの樹脂からなる絶縁
層を有する配線基板について、プレッシャークッカー試
験（温度１２１℃、湿度１００％）を行ったところ、１
９２時間経過後もまったく樹脂層間剥離は観測されなか
った。
【００７１】また、下記の４種の樹脂をそれぞれ絶縁層
６とする図９（ｃ）に示す半導体パッケージについて温
度サイクル試験（−６５℃で３０分、１５０℃で３０分
で１サイクルとする。）を行ったところ、１０００サイ
クル後においても断線やクラックは生じなかった。
【００７２】樹脂ａ；膜強度７８ＭＰａ、破断伸び率
８．５％、ガラス転移温度１７５℃、熱膨張率５５ｐｐ
ｍ、弾性率２．５ＧＰａ、 樹脂ｂ；膜強度１８０ＭＰａ、破断伸び率３０％、ガラ
ス転移温度３８５℃、熱膨張率２８ｐｐｍ、弾性率６．
０ＧＰａ、 樹脂ｃ；ガラス転移温度１８０℃、熱膨張率１１ｐｐ
ｍ、弾性率１１ＧＰａ、 樹脂ｄ；ガラス転移温度２００℃、熱膨張率１８ｐｐ
ｍ、弾性率１２ＧＰａ。
【００７３】本発明の配線基板は、配線が設けられた絶
縁層の上面にさらに絶縁層とこの絶縁層の上面に形成さ
れた配線とが順次交互に一組以上形成された多層配線構
造を有することができる。図６に、この一実施形態とし
て、図１に示す構造にさらに絶縁層と配線を一組積層し
た多層配線構造を有する形態を示す。絶縁層６上には配
線８を覆うように絶縁層１２が設けられ、この絶縁層１
２上には配線１３が設けられ、この配線１３と配線８と
を導通するように絶縁層１２内にヴィアが設けられてい
る。このような多層配線構造において、絶縁層の少なく
とも一層が絶縁材料Ａ又はＢからなることが好ましく、
さらに他の絶縁層が前記のフルオレン系樹脂からなるこ
とが好ましい。
【００７４】本発明の配線基板は、図７に示す実施形態
のように、下面側に設けられた複数の電極の一部の電極
５の上面に誘電体層９３を設け、この誘電体層９３上に
ヴィア導電体７を設けて、電極５と誘電体層９３とヴィ
ア導電体７からなるコンデンサを有することもできる。
このようなコンデンサを形成することにより、伝送ノイ
ズを低減することができ、高速化に最適な配線基板を得
ることができる。誘電体層の材料としては、酸化チタン
（ＴｉＯ2）、酸化タンタル（Ｔａ2Ｏ5）、酸化アルミ
ニウム（Ａｌ2Ｏ3）、酸化ケイ素（ＳｉＯ2）、酸化ニ
オブ（Ｎｂ2Ｏ5）、ＢＳＴ（ＢａxＳｒ1-xＴｉＯ3）、
ＰＺＴ（ＰｂＺｒxＴｉ1-xＯ3）、ＰＬＺＴ（Ｐｂ1-yＬ
ａyＺｒxＴｉ1-xＯ3）、ＳｒＢｉ2Ｔａ2Ｏ9などのペロ
ブスカイト系材料を挙げることができる。
【００７５】本発明の配線基板は、図８（ａ）、（ｂ）
に示すように、二枚の支持基板１が貼り合わされた積層
板の両面にそれぞれ上述の配線基板構造が形成された形
態とすることもできる。この形態は、半導体チップの搭
載前あるいは搭載後に二枚の支持基板を分離して二つの
配線基板あるいは半導体パッケージとし、それぞれ前述
のように電極５が露出するように支持基板１を除去し
て、他のボード等に実装可能な形態にすることができ
る。
【００７６】［半導体パッケージ］本発明の半導体パッ
ケージは、本発明の配線基板の上面に半導体チップを搭
載して形成することができる。半導体チップのパッド等
の電気的接続部と配線基板の配線とは、種々の方式で電
気的に導通することが可能であり、例えば、フリップチ
ップ方式、ワイヤーボンディング方式、テープボンディ
ング方式が挙げられる。
【００７７】図９に、フリップチップ方式による一実施
形態を示す。本発明の半導体パッケージは、図９（ａ）
に示すように、配線基板の下面全面に基板１を備えた形
態とすることができる。この場合、他のボード等に実装
する際、電極５が露出するように基板１を除去する。電
極５が露出した形態としては、図９（ｂ）に示すように
絶縁層６下面に、フレーム状あるいは格子状やメッシュ
状に基板１を加工して残し、半導体パッケージの補強の
ための支持体１６とすることができる。このような支持
体を形成しなくても十分な強度が確保できる場合は、基
板１全部を除去して、図９（ｃ）に示すような形態とし
てもよい。図９（ａ）〜（ｃ）に示すように、モールド
樹脂により半導体チップを封入した場合は、モールド樹
脂が支持体としても機能するため、支持体１６を設けな
くても十分な強度を確保することが可能である。
【００７８】また、本発明の半導体パッケージは、図９
に示す実施形態のように、半導体チップ１８に設けられ
たパッド１９と、本発明の配線基板に相当する配線構造
体９の配線８とは、例えば金属バンプ２０を介して電気
的に接続することができる。その際、半導体チップ１８
と配線構造体８との間には必要によりアンダーフィル樹
脂２１を充填することができる。また、配線構造体９上
の半導体チップはモールド樹脂２２を用いてトランスフ
ァーモールド法により封入することができる。あるい
は、熱放射を高めるため、図９（ｄ）に示すように、半
導体チップ１８上にヒートシンク３３を設けた後、他の
封止法により封入することもできる。
【００７９】また、本発明の半導体パッケージは、図１
０に示すように、両面に半導体チップが搭載された形態
とすることができる。このような形態は、図８を用いて
説明した形態の配線基板の両面にそれぞれ半導体チップ
を搭載することにより形成することができる。この半導
体パッケージは、他のボード等への実装の際、二枚の基
板が貼り合わされた積層基板を二つに分離して二つの半
導体パッケージとし、それぞれ前述のように配線構造体
９の電極５が露出するように基板１を除去して、他のボ
ード等に実装可能な形態にすることができる。
【００８０】［配線基板および半導体パッケージの製造
方法］図１１に、本発明の製造方法の一実施形態の断面
工程図を示す。
【００８１】まず、図１１（ａ）に示すように、ステン
レス鋼、Ｃｕ、Ｃｕ合金、Ａｌ、Ｎｉ等の金属板からな
る基板１上に、電極パターン形成用のレジスト層を形成
し、このレジスト層をパターニングして所定の電極パタ
ーンに相応した開口部３を有するレジストマスク２を形
成する。
【００８２】次に、図１１（ｂ）に示すように、基板１
から通電を行い、電解めっき法により開口部３内の基板
１上にメッキ層４を形成する。次いで、図１１（ｃ）に
示すように、レジストマスク２を除去し、基板１上にレ
ジストマスク２の開口部パターンに相応した所定の電極
パターンを持つメッキ層４を残して、これを電極５とす
る。このように、電極５の形成には、信頼性の点から、
緻密な金属を析出させることができる電解めっき法を用
いることが望ましいが、無電解めっき法により開口部３
にメッキ層４を析出させて電極５を形成することもでき
る。
【００８３】次に、図１１（ｄ）に示すように、電極５
が形成された基板１上に絶縁層６を形成し、この絶縁膜
６にフォトリソグラフィ法あるいはレーザ加工法等によ
り電極５に達するヴィアホール７ａを形成する。
【００８４】絶縁層６の材料としては、エポキシ系樹
脂、前記のフルオレン系樹脂、ポリイミド系樹脂、ポリ
ベンゾオキサゾール、ポリベンゾシクロブテン等の種々
の絶縁性樹脂を適用することができる。この絶縁層６
は、実装信頼性を向上させるため、例えば図５に示すよ
うに、複数の樹脂層から構成することもできる。
【００８５】次に、図１１（ｅ）に示すように、スパッ
タリング法、無電解めっき法、電解めっき法等によりヴ
ィアホール７ａを埋め込むように絶縁層６上に導電体層
を形成し、この導電体層をフォトリソグラフィ法により
パターニングして配線層８を形成する。または、ヴィア
ホール７ａを埋め込むように導電体層を形成した後、絶
縁層６上面の不要な導電体層を除去してヴィアホール７
ａのみに導電体を残してヴィア７を形成し、続いてこの
ヴィアに接続する同種あるいは異種の導電体層を形成
し、これをパターニングして配線層８を形成することも
できる。
【００８６】以上のようにして本実施形態の配線基板を
形成できるが、この配線基板を他のボード等に実装可能
な形態とするには、例えば前述した図１及び図４に示す
ように、所定の領域の基板１を選択エッチングして、外
部と電気的に接続するための電極５を露出させるととも
に、絶縁層６の外周にフレーム状に残した基板を支持体
１６とする。前述したように支持体１６は、フレーム状
の他、格子状やメッシュ状に形成することも可能であ
る。
【００８７】その後、必要であれば、図３に示すよう
に、電極５に半田ボールを搭載するために電極５の周囲
にソルダーレジスト１７を形成してもよく、さらに半田
ボール３１を搭載してもよい。
【００８８】また、配線層８を形成した後、図１２に示
すように、配線層８を覆うように絶縁層６上にカバーコ
ート１０を形成し、このカバーコート１０の所定の位置
に半導体チップと導通するためのパッド部１１として開
口を設けることもできる。このパット部１１はその開口
に導体を埋め込んで電極パッドとすることができる。
【００８９】また、配線層８を形成した後、図６に示す
ように、配線層８を覆うように絶縁層６上に絶縁層１２
を形成し、前述と同様にして、絶縁層１２中にヴィア及
び絶縁層１２上に配線層１３を形成して多層配線構造を
設けることができる。この工程を繰り返すことにより任
意の層数に多層化することができる。
【００９０】このような本実施形態の製造方法によれ
ば、電極５の狭ピッチ化かつ高精度化が極めて容易であ
る。また、電極５は絶縁膜６に埋め込まれた構造となっ
ているので、電極５への応力やひずみを緩和でき、応力
集中が少なくなるため、外部のボードや装置との実装信
頼性にも優れた配線基板を製造することができる。本実
施形態の配線基板に半導体チップを搭載して半導体パッ
ケージとすれば、この半導体パッケージの、外部のボー
ドや装置との実装信頼性を高めることができる。
【００９１】さらに、電極５の形成に用いた基板１を、
電極５の露出のための除去工程に際して配線基板の支持
体１６として残すことができるため、別途に支持体を設
ける工程が不要であり、簡便な方法で、取り扱い性に優
れ、チップの搭載信頼性および他のボード等への実装信
頼性に優れた配線基板を製造することができる。
【００９２】図８に示すような積層板の両側に配線構造
が形成された配線基板は、例えば次のようにして製造す
ることができる。
【００９３】まず、図１３（ａ）に示すように、第１の
基板と第２の基板が貼り合わされた積層板２５を用意す
る。例えば、一方の基板１の周囲（接着領域２４）にエ
ポキシ系またはポリイミド系の耐熱性の接着性樹脂を配
置し、その面に他方の基板を貼り合わせ接着固定する。
【００９４】次に、前述の方法と同様にして積層板の両
面にそれぞれレジスト層を形成し、これらをパターニン
グして所定の第１及び第２の電極パターンに相応する開
口パターンを形成する。次に、基板１から通電を行い、
電解メッキ法によりレジスト層の開口内にメッキ層を形
成し、続いてレジスト層を除去して積層板２５の両面に
それぞれ第１及び第２の電極５を形成する。次に、前述
の方法と同様にして、積層板２５の両面にそれぞれ絶縁
層６を形成し、次いでこれらの絶縁層にそれぞれヴィア
ホールを形成した後、これらのヴィアホールを埋め込む
ように導電膜を形成し、これらをパターニングして配線
８を形成する（図１３（ｂ））。その後、図１３（ｂ）
に示す点線の位置（接着領域２４の内側）で配線基板２
６を切断することにより、図１３（ｃ）に示すように、
貼り合わせた第１及び第２の基板１を分離して、二つの
配線基板を得ることができる。あるいは、配線基板の少
なくとも一方の面に半導体チップを搭載して、例えば図
１０に示すように両面に半導体チップを搭載して半導体
パッケージを形成した後、貼り合わせた第１及び第２の
基板１を分離して、二つの半導体パッケージを得ること
もできる。
【００９５】このような製造方法によれば、工程を簡略
化できるので、生産性が向上し、低コスト化をはかるこ
とができる。
【００９６】［積層型電極を有する配線基板の製造方
法］図１４に、積層型電極を有する配線基板の製造方法
の一実施形態を示す。
【００９７】本実施形態の製造方法では、基板１として
ステンレス鋼板を用い、配線基板の下面側からＡｕメッ
キ層、Ｎｉメッキ層、Ｃｕメッキ層をこの順で積層した
３層構造の電極を形成する。
【００９８】まず、図１４（ａ）に示すように、ステン
レス鋼（例えば日新製鋼製；ＳＵＳ３０４）からなる基
板１上に、メッキ膜形成用のレジスト層を形成し、この
レジスト層をパターニングして所定の電極パターンに相
応した開口部３を有するレジストマスク２を形成する。
【００９９】ここで、基板１の好ましい板厚は０．１ｍ
ｍ〜１．０ｍｍであり、より好ましくは０．２ｍｍ〜
０．８ｍｍである。その理由は、板厚が薄すぎると、配
線基板の製造工程において反りが発生しやすく、精度が
低下して微細な配線形成が困難となってしまうためであ
り、また、板厚が厚すぎると、重量が大きくなるために
取り扱い性が低下してしまうからである。
【０１００】次に、図１４（ｂ）に示すように、電解め
っき法あるいは無電解めっき法により、開口部３３内の
基板１上に、Ａｕメッキ層４ａ、Ｎｉメッキ層４ｂ、Ｃ
ｕメッキ層４ｃをこの順で形成する。それぞれのメッキ
層の厚さは、Ａｕメッキ層が０．３μｍ〜３μｍ、Ｎｉ
メッキ層が１μｍ〜７μｍ、Ｃｕメッキ層が５μｍ以上
とすることが好ましい。
【０１０１】次に、図１４（ｃ）に示すように、基板１
上からレジストマスク２を除去し、基板１上にレジスト
マスク２の開口部パターンに相応した所定の電極パター
ンを持つメッキ層を残して、Ａｕ／Ｎｉ／Ｃｕの３層構
造の電極５とする。
【０１０２】次に、図１４（ｄ）に示すように、電極５
が形成された基板１上に絶縁層６を形成し、この絶縁層
６に、電極５に達するヴィアホール７ａを形成する。
【０１０３】次いで、図１４（ｅ）に示すように、ヴィ
アホール７ａを埋め込むように絶縁層６上に導電体層を
形成し、この導電体層をパターニングして配線層８を形
成する。
【０１０４】最後に、図１４（ｆ）に示すように、基板
１の所定の領域を下面側からエッチングにより除去して
電極５を露出させると同時に支持体１６を形成する。
【０１０５】Ａｕ／Ｎｉ／Ｃｕの３層構造の電極５を有
する本実施形態においては、ステンレス鋼からなる基板
１とＡｕメッキ層との界面で十分な密着性を有するため
剥がれが起きにくい。また、Ａｕメッキ層は、絶縁層６
の形成などの製造時の熱履歴によっては、基板１やＮｉ
メッキ層に対して拡散しにくい。このため、Ａｕメッキ
層は、基板１のエッチング時におけるバリアメタルとし
て十分な機能を果たすことができ、エッチング条件を幅
広く選択することができる。よって、製造上の歩留ま
り、生産性、取り扱い性を向上させることができる。さ
らに、電極５に半田ボールを搭載して外部のボードや装
置と電気的に接続する際に、Ｎｉメッキ層が半田の拡散
防止層として機能するので、実装信頼性を高めることが
できる。
【０１０６】他の積層型電極を有する配線基板の製造方
法としては、基板１としてＣｕ板あるいはＣｕ合金板
（例えば神戸製鋼製；ＫＦＣ）を用い、配線基板の下面
側から、Ｎｉメッキ層、Ａｕメッキ層、Ｎｉメッキ層、
Ｃｕめっき層をこの順で積層した４層構造の電極を形成
することができる。この構造は、基板１と電極構造が異
なる以外は上記の方法と同様にして形成することができ
る。
【０１０７】基板１の厚さは上記の方法と同様に０．１
ｍｍ〜１．０ｍｍが好ましく、基板１側からＮｉメッキ
層の厚さは１μｍ以上、Ａｕメッキ層の厚さは０．３μ
ｍ〜３μｍ、Ｎｉメッキ層の厚さは１〜７μｍ、Ｃｕメ
ッキ層の厚さは５μｍ以上にすることが好ましい。
【０１０８】ＣｕあるいはＣｕ合金からなる基板１（以
下適宜「Ｃｕ基板」という）は、塩化銅あるいは塩化鉄
系エッチング液で容易にエッチングすることができた
め、生産性がさらに向上する利点がある。
【０１０９】また、本発明者等が鋭意検討したところに
よれば、Ｃｕ基板は、ステンレス鋼からなる基板とは特
性が異なるために、このＣｕ基板上に直接Ａｕめっき層
を形成すると、配線基板の製造工程における熱履歴によ
り、Ｃｕ基板とＡｕめっき層との間で金属拡散が発生
し、エッチング時のバリアメタルとして機能しないこと
がわかった。そこで、鋭意検討を重ねた結果、この金属
拡散の問題は、Ｃｕ基板上にＮｉメッキ層５２を介して
他のメッキ層を形成することで解決することを見いだし
た。さらに、中間層のＮｉ層は半田の拡散防止層として
も機能するため、Ｎｉ／Ａｕ／Ｎｉ／Ｃｕめっき多層構
造の電極５は、配線基板の電極として最適であることが
わかった。
【０１１０】その他の実施形態として、Ｃｕ／Ａｇ／Ｃ
ｕ電極についても上記の方法と同様にして形成すること
ができ、その際の基板としては特に制限されないが例え
ばＣｕ基板やステンレス鋼板を用いることができる。
【０１１１】［凹型電極構造を有する配線基板の製造方
法］本発明の配線基板における電極は、図２（ａ）に示
すように、絶縁層６の下面に設けられた凹部４１の底面
から露出する構造にすることもできる。この構造は、例
えば図１５に示すように、電極５を配線基板（絶縁層
６）の下面側から所定の厚さ分だけエッチング除去して
凹部４１を形成することにより得ることができる。図１
５に示すように複数の異種材料層からなる多層構造をも
つ電極の場合は、材料によるエッチングレートの違いに
より容易に所定の厚さ分だけ層単位でエッチング除去す
ることができる。例えば前記のＮｉ／Ａｕ／Ｎｉ／Ｃｕ
メッキ多層構造の電極５においては、Ｎｉメッキ層のみ
をエッチング除去して、絶縁層下面（配線基板下面）に
対して窪んだ構造を形成することができる。このような
構造にすることにより、電極５が狭ピッチな場合でも半
田ボールを容易に搭載することができるようになる。
【０１１２】［凸型電極構造を有する配線基板の製造方
法］本発明の配線基板における電極は、図２（ｂ）に示
すように、絶縁層６の下面から突出した構造とすること
もできる。この構造は、例えば以下のようにして形成す
ることができる。
【０１１３】まず、図１６（ａ）に示すように、金属板
からなる基板１上に、電極パターン形成用のレジスト層
を形成し、このレジスト層をパターニングして所定の電
極パターンに相応した開口部３を有するレジストマスク
２を形成する。
【０１１４】次に、図１６（ｂ）に示すように、レジス
トマスク２をエッチングマスクとして基板１の上面をエ
ッチングして、レジストマスク２の開口部３に相応した
凹部５１を基板１上面に形成する。
【０１１５】次に、図１６（ｃ）に示すように、露出し
た基板１上にめっき法により金属を析出させて凹部５１
及び開口部３内にメッキ層４を形成する。次いで、図１
６（ｄ）に示すように、レジストマスク２を除去し、基
板１上にレジストマスク２の開口部パターンに相応した
所定の電極パターンを持つメッキ層４を残して、これを
電極５とする。
【０１１６】次に、図１６（ｅ）に示すように、電極５
が形成された基板１上に絶縁層６を形成し、この絶縁層
６にフォトリソグラフィ法あるいはレーザ加工法等によ
り電極５に達するヴィアホール７ａを形成する。
【０１１７】次に、図１６（ｆ）に示すように、スパッ
タリング法、無電解めっき法、電解めっき法等によりヴ
ィアホール７ａを埋め込むように絶縁層６上に導電体層
を形成し、この導電体層をフォトリソグラフィ法により
パターニングして配線層８を形成する。
【０１１８】その後、図２（ｂ）に示すように、所定の
領域の基板１を下面側から選択エッチングして、外部と
電気的に接続するための電極５を露出させるとともに、
例えば絶縁層６の外周にフレーム状に基板を残して支持
体１６とする。
【０１１９】以上のようにして容易に凸型電極を形成す
ることができる。なお、図１６（ｂ）に示す工程におい
てエッチング量を調整することによって、絶縁層下面か
らの電極の突出サイズを調整することができる。
【０１２０】［コンデンサを有する配線基板の製造方
法］本発明の配線基板には、前述したように、例えば図
７に示すようなコンデンサを有する構成とすることもで
きる。コンデンサを有する構成は、例えば以下のように
して形成することができる。
【０１２１】まず、図１７（ａ）に示すように、前述の
メッキ法を用いた方法にしたがって基板１上に電極９２
を形成する。
【０１２２】次に、図１７（ｂ）に示すように、複数の
電極のうち一部の電極上に、例えばメタルマスクを用い
たスパッタリング法により誘電体層９３を形成する。
【０１２３】次に、図１７（ｃ）に示すように、電極９
２及び誘電体層９３が形成された基板１上に絶縁層９４
を形成し、この絶縁層９４にフォトリソグラフィ法ある
いはレーザ加工法によりヴィアホール９５ａを形成す
る。
【０１２４】次に、図１７（ｄ）に示すように、絶縁膜
９４上にヴィアホール９５ａを埋め込むように導電体層
を形成し、この導電体層をパターニングして配線層９６
を形成する。
【０１２５】その後、図１７（ｅ）に示すように、所定
の領域の基板１を下面側から選択エッチングして、外部
と電気的に接続するための電極９２を露出させるととも
に、支持体９７を形成する。
【０１２６】誘電体層９３と、誘電体層９３下の電極９
２と、誘電体層９３上のヴィア導電体層９５とがコンデ
ンサとしての機能を有するため、伝送ノイズを低減する
ことができる。これにより、高速化に最適な配線基板を
得ることができる。
【０１２７】
【発明の効果】以上説明したように本発明によれば、半
導体デバイスの端子の増加や狭ピッチ化に対応した配線
基板の高密度化、微細配線化を実現でき、かつ、システ
ムの小型化、高密度化に対応した配線基板の外部電極の
狭ピッチ化を実現することができる。さらに、実装信頼
性に優れた配線基板を提供することができ、高性能かつ
信頼性に優れた半導体パッケージを実現することができ
る。
【図面の簡単な説明】
【図１】本発明の半導体装置搭載用配線基板の一実施形
態の概略断面図である。
【図２】本発明の半導体装置搭載用配線基板の他の実施
形態の概略断面図である。
【図３】本発明の半導体装置搭載用配線基板の他の実施
形態の概略断面図である。
【図４】本発明の半導体装置搭載用配線基板の一実施形
態の概略底面（下面）図である。
【図５】本発明の半導体装置搭載用配線基板の他の実施
形態の概略断面図である。
【図６】本発明の半導体装置搭載用配線基板の他の実施
形態の概略断面図である。
【図７】本発明の半導体装置搭載用配線基板の他の実施
形態の概略断面図である。
【図８】本発明の半導体装置搭載用配線基板の他の実施
形態の概略断面図である。
【図９】本発明の半導体パッケージの実施形態の概略断
面図である。
【図１０】本発明の半導体パッケージの他の実施形態の
概略断面図である。
【図１１】本発明の半導体装置搭載用配線基板の製造方
法の一実施形態を示す断面工程図である。
【図１２】本発明の半導体装置搭載用配線基板の他の実
施形態の概略断面図である。
【図１３】本発明の半導体装置搭載用配線基板の製造方
法の他の実施形態を示す断面工程図である。
【図１４】本発明の半導体装置搭載用配線基板の製造方
法の他の実施形態を示す断面工程図である。
【図１５】本発明の半導体装置搭載用配線基板の製造方
法の他の実施形態を示す断面工程図である。
【図１６】本発明の半導体装置搭載用配線基板の製造方
法の他の実施形態を示す断面工程図である。
【図１７】本発明の半導体装置搭載用配線基板の製造方
法の他の実施形態を示す断面工程図である。
【図１８】従来の半導体装置搭載用配線基板の製造方法
を示す断面工程図である。
【符号の説明】
１ 基板 ２ レジストマスク ３ 開口部 ４ めっき層 ５ 電極 ６ 絶縁層 ７ ヴィア ７ａ ヴィアホール ８ 配線層 ９ 配線構造体 １０ カバーコート １１ パッド部 １２ 絶縁層 １３ 配線層 １６ 支持体 １７ ソルダーレジスト １８ 半導体チップ １９ パッド ２０ 金属バンプ ２１ アンダーフィル樹脂 ２２ モールド樹脂 ２４ 接着領域 ２５ 積層板 ２６ 配線基板 ３１ 半田ボール ３２ 誘電体層 ３３ ヒートシンク ４１ 凹部 ５１ 凹部 ９１ 基板 ９２ 電極 ９３ 誘電体層 ９４ 絶縁層 ９５ ヴィア導電体 ９６ 配線 ９７ 支持体 １０１ 金属板 １０２ 絶縁層 １０３ ヴィアホール １０４ 配線パターン １０５ フリップチップパッド部 １０６ 絶縁層 １０７ 基板補強体 １０８ 外部電極端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松井 孝二 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 馬場 和宏 東京都港区芝五丁目７番１号 日本電気株 式会社内

Claims (51)

    【特許請求の範囲】
  1. 【請求項１】 絶縁層と、前記絶縁層の上面に設けられ
    た配線と、前記絶縁層の下面側に設けられた電極であっ
    て少なくとも電極上端の側面周囲が前記絶縁層に接し且
    つ少なくとも電極下面が前記絶縁層に接しないように設
    けられた電極と、前記電極の上面上に位置しこの電極と
    前記配線とを導通するように前記絶縁層内に設けられた
    ヴィアと、前記絶縁層の表面に設けられた支持体とを有
    する半導体装置搭載用配線基板。
  2. 【請求項２】 前記電極は、その側面周囲が前記絶縁層
    に接し、前記電極の下面が前記絶縁層の下面と同一平面
    内にある請求項１に記載の半導体装置搭載用配線基板。
  3. 【請求項３】 前記絶縁層はその下面に凹部を有し、前
    記電極はその下面が前記凹部の底面を形成している請求
    項１に記載の半導体装置搭載用配線基板。
  4. 【請求項４】 前記電極は、その下端が前記絶縁層の下
    面から突出している請求項１に記載の半導体装置搭載用
    配線基板。
  5. 【請求項５】 前記電極は、その上端部にＣｕ層、その
    下端側に少なくとも一層の異なる導電体層が配置された
    積層構造を有する請求項１ないし４のいずれか一項に記
    載の半導体装置搭載用配線基板。
  6. 【請求項６】 前記配線が形成された前記絶縁層の上面
    にさらに絶縁層とこの絶縁層の上面に形成される配線と
    が順次交互に一組以上設けられた多層配線構造を有する
    請求項１ないし５のいずれか一項に記載の半導体装置搭
    載用配線基板。
  7. 【請求項７】 膜強度が７０ＭＰａ以上、破断伸び率が
    ５％以上、ガラス転移温度が１５０℃以上、熱膨張率が
    ６０ｐｐｍ以下の絶縁材料からなる絶縁層を有する請求
    項１ないし６のいずれか一項に記載の半導体装置搭載用
    配線基板。
  8. 【請求項８】 弾性率が１０ＧＰａ以上、熱膨張率が３
    ０ｐｐｍ以下、ガラス転移温度が１５０℃以上の絶縁材
    料からなる絶縁層を有する請求項１ないし６のいずれか
    一項に記載の半導体装置搭載用配線基板。
  9. 【請求項９】 フルオレン骨格を有する両末端アクリレ
    ート系化合物から形成される樹脂からなる絶縁層を有す
    る請求項７又は８に記載の半導体装置搭載用配線基板。
  10. 【請求項１０】 前記絶縁層の下面側に設けられた電極
    であって少なくとも電極上端の側面周囲が前記絶縁層に
    接し且つ少なくとも電極下面が前記絶縁層に接しないよ
    うに設けられた電極と、前記電極の上面に設けられた誘
    電体層と、前記誘電体層の上面に設けられた導電体層で
    あって前記絶縁層の上面に設けられた配線に導通する導
    電体層とからなるコンデンサを有する請求項１ないし９
    のいずれか一項に記載の半導体装置搭載用配線基板。
  11. 【請求項１１】 前記支持体は、前記電極の下面が露出
    するように前記絶縁層の下面に設けられている請求項１
    ないし１０のいずれか一項に記載の半導体装置搭載用配
    線基板。
  12. 【請求項１２】 前記電極の下面に半田ボールを有する
    請求項１１に記載の半導体装置搭載用配線基板。
  13. 【請求項１３】 前記支持体が前記絶縁層の下面全体に
    設けられた請求項１ないし１０のいずれか一項に記載の
    半導体装置搭載用配線基板。
  14. 【請求項１４】 前記支持体は金属からなる請求項１
    １、１２又は１３に記載の半導体装置搭載用配線基板。
  15. 【請求項１５】 二つの基板が貼り合わされた積層板の
    上面および下面側に、それぞれ前記基板を前記支持体と
    して請求項１ないし１０のいずれか一項に記載の配線基
    板が設けられた半導体装置搭載用配線基板。
  16. 【請求項１６】 請求項１ないし１４のいずれか一項に
    記載の配線基板に半導体装置が搭載された半導体パッケ
    ージ。
  17. 【請求項１７】 少なくとも一面に半導体装置が搭載さ
    れた請求項１５に記載の半導体パッケージ。
  18. 【請求項１８】 前記半導体装置がトランスファーモー
    ルド樹脂により封入された請求項１６又は１７に記載の
    半導体パッケージ。
  19. 【請求項１９】 半導体装置上にヒートシンクが設けら
    れた請求項１６又は１７に記載の半導体パッケージ。
  20. 【請求項２０】 絶縁層と、前記絶縁層の上面に設けら
    れた配線と、前記絶縁層の下面側に設けられた電極であ
    って少なくとも電極上端の側面周囲が前記絶縁層に接し
    且つ少なくとも電極下面が前記絶縁層に接しないように
    設けられた電極と、前記電極の上面上に位置しこの電極
    と前記配線とを導通するように前記絶縁層内に設けられ
    たヴィアとを有する配線基板と、前記配線基板上に搭載
    された半導体装置を有する半導体パッケージ。
  21. 【請求項２１】 前記電極は、その側面周囲が前記絶縁
    層に接し、前記電極の下面が前記絶縁層の下面と同一平
    面内にある請求項２０に記載の半導体パッケージ。
  22. 【請求項２２】 前記絶縁層はその下面に凹部を有し、
    前記電極はその下面が前記凹部の底面を形成している請
    求項２０に記載の半導体パッケージ。
  23. 【請求項２３】 前記電極は、その下端が前記絶縁層の
    下面から突出している請求項２０に記載の半導体パッケ
    ージ。
  24. 【請求項２４】 前記電極は、その上端部にＣｕ層、下
    端側に少なくとも一層の異なる導電体層が配置された積
    層構造を有する請求項２０ないし２３のいずれか一項に
    記載の半導体パッケージ。
  25. 【請求項２５】 前記配線が形成された前記絶縁層の上
    面にさらに絶縁層とこの絶縁層の上面に形成される配線
    とが順次交互に一組以上設けられた多層配線構造を有す
    る請求項２０ないし２４のいずれか一項に記載の半導体
    パッケージ。
  26. 【請求項２６】 膜強度が７０ＭＰａ以上、破断伸び率
    が５％以上、ガラス転移温度が１５０℃以上、熱膨張率
    が６０ｐｐｍ以下の絶縁材料からなる絶縁層を有する請
    求項２０ないし２５のいずれか一項に記載の半導体パッ
    ケージ。
  27. 【請求項２７】 弾性率が１０ＧＰａ以上、熱膨張率が
    ３０ｐｐｍ以下、ガラス転移温度が１５０℃以上の絶縁
    材料からなる絶縁層を有する請求項２０ないし２５のい
    ずれか一項に記載の半導体パッケージ。
  28. 【請求項２８】 フルオレン骨格を有する両末端アクリ
    レート系化合物から形成される樹脂からなる絶縁層を有
    する請求項２６又は２７に記載の半導体パッケージ。
  29. 【請求項２９】 前記絶縁層の下面側に設けられた電極
    であって少なくとも電極上端の側面周囲が前記絶縁層に
    接し且つ少なくとも電極下面が前記絶縁層に接しないよ
    うに設けられた電極と、前記電極の上面に設けられた誘
    電体層と、前記誘電体層の上面に設けられた導電体層で
    あって前記絶縁層の上面に設けられた配線に導通する導
    電体層とからなるコンデンサを有する請求項２０ないし
    ２８のいずれか一項に記載の半導体パッケージ。
  30. 【請求項３０】 前記電極の下面に半田ボールを有する
    請求項２０ないし２９のいずれか一項に記載の半導体パ
    ッケージ。
  31. 【請求項３１】 前記半導体装置がトランスファーモー
    ルド樹脂により封入された請求項２０ないし３０のいず
    れか一項に記載の半導体パッケージ。
  32. 【請求項３２】 半導体装置上にヒートシンクを有する
    請求項２０ないし３０のいずれか一項に記載の半導体パ
    ッケージ。
  33. 【請求項３３】 基板上に電極パターンを形成する工程
    と、前記電極パターンを覆うように前記基板上に絶縁層
    を形成する工程と、前記絶縁層に前記電極パターンに達
    するヴィアホールを形成する工程と、前記ヴィアホール
    を埋め込むように前記絶縁層上に導電体層を形成し、前
    記導電体層をパターニングして配線パターンを形成する
    工程を有する半導体装置搭載用配線基板の製造方法。
  34. 【請求項３４】 前記電極パターンを形成した後、所定
    の電極パターン上に誘電体層を形成する工程をさらに有
    し、前記誘電体層と前記誘電体層下の電極パターンと前
    記誘電体層に達するヴィアホールに埋め込まれた導電体
    層とでコンデンサを形成することを特徴とする請求項３
    ３に記載の製造方法。
  35. 【請求項３５】 前記基板を選択除去して前記電極パタ
    ーンを露出させるとともに前記基板の残った部分を支持
    体とする工程を有する請求項３３又は３４に記載の製造
    方法。
  36. 【請求項３６】 半導体装置を搭載した後に、前記基板
    を除去して前記電極パターンを露出させる工程を有する
    請求項３３又は３４に記載の製造方法。
  37. 【請求項３７】 前記露出した電極パターンを選択エッ
    チングして所定の厚さ分だけ除去して前記絶縁層の下面
    に凹部を形成する請求項３５又は３６に記載の製造方
    法。
  38. 【請求項３８】 前記基板上に電極パターンを形成する
    工程において、前記基板として導電性基板を用い、前記
    基板上に電極パターンに相応する開口パターンを有する
    レジスト層を形成し、前記開口パターン内にめっき法に
    より金属を析出させて前記電極パターンを形成する請求
    項３３ないし３７のいずれか一項に記載の製造方法。
  39. 【請求項３９】 前記レジスト層をマスクとして前記基
    板をエッチングして前記レジスト層の開口パターンに相
    応する凹部を前記基板上面に形成した後、この凹部上に
    金属を析出させて前記電極パターンを形成する請求項３
    ８に記載の製造方法。
  40. 【請求項４０】 第１の基板と第２の基板を貼り合わせ
    てなる積層板を用意する工程と、前記第１の基板上に第
    １の電極パターンを形成し、前記第２の基板上に第２の
    電極パターンを形成する工程と、前記第１及び第２の電
    極パターンを覆うようにそれぞれ第１及び第２の絶縁層
    を前記積層板上に形成する工程と、前記第１の絶縁層に
    前記第１の電極パターンに達するヴィアホールを形成
    し、前記第２の絶縁層に前記第２の電極パターンに達す
    るヴィアホールを形成する工程と、前記ヴィアホールを
    埋め込むように前記第１及び第２の絶縁層上にそれぞれ
    導電体層を形成し、前記導電体層をパターンニングして
    第１及び第２の配線パターンを形成する工程とを有する
    半導体装置搭載用配線基板の製造方法。
  41. 【請求項４１】 前記第１の基板と前記第２の基板とを
    分離する工程を有する請求項４０に記載の製造方法。
  42. 【請求項４２】 前記第１の基板と前記第２の基板とを
    分離した後、前記第１及び第２の基板をそれぞれ選択除
    去して前記電極パターンを露出させるとともに前記基板
    の残った部分を支持体とする工程を有する請求項４１に
    記載の製造方法。
  43. 【請求項４３】 半導体装置を搭載した後に、前記第１
    及び第２の基板をそれぞれ除去して前記電極パターンを
    露出させる工程を有する請求項４１に記載の製造方法。
  44. 【請求項４４】 前記露出した電極パターンを選択エッ
    チングして所定の厚さ分だけ除去して前記絶縁層の下面
    に凹部を形成する請求項４２又は４３に記載の配線基板
    の製造方法。
  45. 【請求項４５】 前記第１及び第２の電極パターンを形
    成する工程において、前記第１及び第２の基板として導
    電性基板を用い、前記第１及び第２の基板上にそれぞれ
    第１及び第２の電極パターンに相応する開口パターンを
    有するレジスト層を形成し、前記開口パターン内にめっ
    き法により金属を析出させて前記第１及び第２の電極パ
    ターンを形成する請求項４０〜４４のいずれか１項に記
    載の配線基板の製造方法。
  46. 【請求項４６】 前記レジスト層をマスクとしてそれぞ
    れ前記第１及び第２の基板をエッチングして前記レジス
    ト層の開口パターンに相応する凹部を前記基板上面に形
    成した後、この凹部上に金属を析出させて前記第１及び
    第２の電極パターンを形成する請求項４５に記載の配線
    基板の製造方法。
  47. 【請求項４７】 前記電極パターンの形成において、前
    記電極パターンの上端部にＣｕ層、下端側に少なくとも
    一層の異なる導電層が配置された積層構造を形成する請
    求項３８又は４５に記載の配線基板の製造方法。
  48. 【請求項４８】 前記電極パターンの形成において、そ
    の上端部にＣｕ層、下端側に半田の拡散に対するバリア
    導電層、さらに下端側に前記基板のエッチング除去に対
    するバリア導電層が配置された積層構造を形成する請求
    項３８又は４５に記載の配線基板の製造方法。
  49. 【請求項４９】 前記基板はステンレス板であり、前記
    電極パターンは前記基板上に、Ａｕメッキ層、Ｎｉメッ
    キ層、Ｃｕメッキ層をこの順で積層して形成する請求項
    ３８又は４５に記載の配線基板の製造方法。
  50. 【請求項５０】 前記基板はＣｕ板あるいはＣｕ合金板
    であり、前記電極パターンは前記基板上に、Ｎｉメッキ
    層、Ａｕメッキ層、Ｎｉメッキ層、Ｃｕメッキ層をこの
    順で積層して形成する請求項３８又は４５に記載の配線
    基板の製造方法。
  51. 【請求項５１】 前記電極パターンは、前記基板上に、
    Ｃｕメッキ層、Ａｇメッキ層、Ｃｕメッキ層をこの順で
    積層して形成する請求項３８又は４５に記載の配線基板
    の製造方法。
JP2001265802A 2000-10-18 2001-09-03 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ Expired - Lifetime JP3546961B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001265802A JP3546961B2 (ja) 2000-10-18 2001-09-03 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US10/097,843 US6861757B2 (en) 2001-09-03 2002-03-15 Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US10/997,986 US7338884B2 (en) 2001-09-03 2004-11-29 Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-318449 2000-10-18
JP2000318449 2000-10-18
JP2001265802A JP3546961B2 (ja) 2000-10-18 2001-09-03 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003207767A Division JP4819304B2 (ja) 2000-10-18 2003-08-18 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2002198462A true JP2002198462A (ja) 2002-07-12
JP3546961B2 JP3546961B2 (ja) 2004-07-28

Family

ID=26602348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001265802A Expired - Lifetime JP3546961B2 (ja) 2000-10-18 2001-09-03 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3546961B2 (ja)

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134649A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JP2004165189A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2005093979A (ja) * 2003-08-08 2005-04-07 Ngk Spark Plug Co Ltd 配線基板の製造方法、及び配線基板
JP2005236244A (ja) * 2004-01-19 2005-09-02 Shinko Electric Ind Co Ltd 回路基板の製造方法
JP2005243990A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005243986A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005268810A (ja) * 2002-11-12 2005-09-29 Nec Corp 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
JP2006019591A (ja) * 2004-07-02 2006-01-19 Ngk Spark Plug Co Ltd 配線基板の製造方法および配線基板
JP2006041376A (ja) * 2004-07-29 2006-02-09 Sanyo Electric Co Ltd 回路装置の製造方法
JP2006049819A (ja) * 2004-07-07 2006-02-16 Nec Corp 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP2006156630A (ja) * 2004-11-29 2006-06-15 Toppan Printing Co Ltd 多層回路配線板用支持基板及びそれを用いた多層回路配線板
JP2006216919A (ja) * 2005-02-07 2006-08-17 Nec Electronics Corp 配線基板および半導体装置
JP2006269994A (ja) * 2005-03-25 2006-10-05 Fujitsu Ltd 配線基板の製造方法
JP2007096337A (ja) * 2004-07-07 2007-04-12 Nec Corp 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
CN1317759C (zh) * 2002-11-12 2007-05-23 日本电气株式会社 印刷电路板、半导体封装、基底绝缘膜以及互连衬底的制造方法
JP2007227933A (ja) * 2006-02-23 2007-09-06 Agere Systems Inc フリップ・チップ・オン・フレックス（ｆｌｉｐ−ｃｈｉｐ−ｏｎ−ｆｌｅｘ）の応用例用のフレキシブル回路基板
JP2007258736A (ja) * 2007-05-14 2007-10-04 Dainippon Printing Co Ltd 配線板の製造方法、配線板
US7294393B2 (en) 2002-12-27 2007-11-13 Nec Corporation Sheet material and wiring board
JP2007300147A (ja) * 2007-08-21 2007-11-15 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2008103745A (ja) * 2007-11-12 2008-05-01 Nitto Denko Corp 配線回路基板の製造方法
JP2009055055A (ja) * 2002-12-27 2009-03-12 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
US7514636B2 (en) 2004-12-06 2009-04-07 Alps Electric Co., Ltd. Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
US7649749B2 (en) 2006-07-14 2010-01-19 Nec Electronics Corporation Wiring substrate, semiconductor device, and method of manufacturing the same
JPWO2008029813A1 (ja) * 2006-09-04 2010-01-21 日本電気株式会社 配線基板複合体、半導体装置、及びそれらの製造方法
WO2010016487A1 (ja) * 2008-08-05 2010-02-11 株式会社大真空 圧電振動デバイスの封止部材、及びその製造方法
JP2010067887A (ja) * 2008-09-12 2010-03-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US7838779B2 (en) 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
JP2010267948A (ja) * 2009-05-12 2010-11-25 Unimicron Technology Corp コアレス・パッケージ基板およびその製造方法
KR20100133317A (ko) 2009-06-11 2010-12-21 신코 덴키 코교 가부시키가이샤 배선기판의 제조방법
US7911038B2 (en) 2006-06-30 2011-03-22 Renesas Electronics Corporation Wiring board, semiconductor device using wiring board and their manufacturing methods
JP2011077492A (ja) * 2009-09-29 2011-04-14 Samsung Electro-Mechanics Co Ltd パッケージ基板
US7981963B2 (en) 2005-07-28 2011-07-19 Nec Corporation Insulation material of reactive elastomer, epoxy resin, curing agent and crosslinked rubber
JP2011146477A (ja) * 2010-01-13 2011-07-28 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、並びに半導体パッケージ
US8015700B2 (en) 2005-05-31 2011-09-13 Shinko Electric Industries Co., Ltd. Method of fabricating wiring board and method of fabricating semiconductor device
JP2011228737A (ja) * 2005-05-31 2011-11-10 Shinko Electric Ind Co Ltd 配線基板、及び半導体装置
US8058565B2 (en) 2004-04-23 2011-11-15 Nec Corporation Wiring board, semiconductor device, and method for manufacturing wiring board
US8134080B2 (en) 2005-07-07 2012-03-13 Nitto Denko Corporation Wired circuit board
US8266794B2 (en) 2006-08-30 2012-09-18 Nitto Denko Corporation Method of producing a wired circuit board
JP2012248891A (ja) * 2012-09-03 2012-12-13 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013038443A (ja) * 2012-10-04 2013-02-21 Shinko Electric Ind Co Ltd 配線基板及び半導体パッケージ
US8476754B2 (en) 2009-06-03 2013-07-02 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
JP2013168686A (ja) * 2013-06-03 2013-08-29 Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
JP2013251579A (ja) * 2013-09-05 2013-12-12 Shinko Electric Ind Co Ltd 配線基板の製造方法
US8760815B2 (en) 2007-05-10 2014-06-24 Nitto Denko Corporation Wired circuit board
US9018538B2 (en) 2009-04-16 2015-04-28 Shinko Electric Industries Co., Ltd. Wiring substrate having columnar protruding part
US9510450B2 (en) 2014-07-15 2016-11-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
WO2017199472A1 (ja) * 2016-05-20 2017-11-23 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
WO2017199471A1 (ja) * 2016-05-20 2017-11-23 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017216365A (ja) * 2016-05-31 2017-12-07 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017216364A (ja) * 2016-05-31 2017-12-07 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
CN109075133A (zh) * 2016-04-25 2018-12-21 京瓷株式会社 电子部件搭载用基板、电子装置以及电子模块
US10398027B2 (en) 2017-12-08 2019-08-27 Shinko Electric Industries Co., Ltd. Wiring board

Cited By (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134649A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JP2004165189A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
CN1317759C (zh) * 2002-11-12 2007-05-23 日本电气株式会社 印刷电路板、半导体封装、基底绝缘膜以及互连衬底的制造方法
JP2005268810A (ja) * 2002-11-12 2005-09-29 Nec Corp 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US7294393B2 (en) 2002-12-27 2007-11-13 Nec Corporation Sheet material and wiring board
JP2009055055A (ja) * 2002-12-27 2009-03-12 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
JP2005093979A (ja) * 2003-08-08 2005-04-07 Ngk Spark Plug Co Ltd 配線基板の製造方法、及び配線基板
JP2005236244A (ja) * 2004-01-19 2005-09-02 Shinko Electric Ind Co Ltd 回路基板の製造方法
JP2005243986A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005243990A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2012044216A (ja) * 2004-04-23 2012-03-01 Nec Corp 配線基板及び半導体装置並びに配線基板の製造方法
US8058565B2 (en) 2004-04-23 2011-11-15 Nec Corporation Wiring board, semiconductor device, and method for manufacturing wiring board
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
US7566834B2 (en) 2004-05-12 2009-07-28 Nec Corporation Wiring board and semiconductor package using the same
US7397000B2 (en) 2004-05-12 2008-07-08 Nec Corporation Wiring board and semiconductor package using the same
JP2006019591A (ja) * 2004-07-02 2006-01-19 Ngk Spark Plug Co Ltd 配線基板の製造方法および配線基板
JP2006049819A (ja) * 2004-07-07 2006-02-16 Nec Corp 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US8198140B2 (en) 2004-07-07 2012-06-12 Nec Corporation Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US7816782B2 (en) 2004-07-07 2010-10-19 Nec Corporation Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP2007096337A (ja) * 2004-07-07 2007-04-12 Nec Corp 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP2006041376A (ja) * 2004-07-29 2006-02-09 Sanyo Electric Co Ltd 回路装置の製造方法
JP2006156630A (ja) * 2004-11-29 2006-06-15 Toppan Printing Co Ltd 多層回路配線板用支持基板及びそれを用いた多層回路配線板
US7514636B2 (en) 2004-12-06 2009-04-07 Alps Electric Co., Ltd. Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
JP2006216919A (ja) * 2005-02-07 2006-08-17 Nec Electronics Corp 配線基板および半導体装置
US7745736B2 (en) 2005-02-07 2010-06-29 Nec Electronics Corporation Interconnecting substrate and semiconductor device
JP2006269994A (ja) * 2005-03-25 2006-10-05 Fujitsu Ltd 配線基板の製造方法
US8015700B2 (en) 2005-05-31 2011-09-13 Shinko Electric Industries Co., Ltd. Method of fabricating wiring board and method of fabricating semiconductor device
US9155195B2 (en) 2005-05-31 2015-10-06 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
JP2011228737A (ja) * 2005-05-31 2011-11-10 Shinko Electric Ind Co Ltd 配線基板、及び半導体装置
US8455770B2 (en) 2005-05-31 2013-06-04 Shinko Electric Industries Co., Ltd. Method of fabricating wiring board and method of fabricating semiconductor device
US7838779B2 (en) 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
US8134080B2 (en) 2005-07-07 2012-03-13 Nitto Denko Corporation Wired circuit board
US7981963B2 (en) 2005-07-28 2011-07-19 Nec Corporation Insulation material of reactive elastomer, epoxy resin, curing agent and crosslinked rubber
JP2007227933A (ja) * 2006-02-23 2007-09-06 Agere Systems Inc フリップ・チップ・オン・フレックス（ｆｌｉｐ−ｃｈｉｐ−ｏｎ−ｆｌｅｘ）の応用例用のフレキシブル回路基板
KR101297915B1 (ko) 2006-02-23 2013-08-22 에이저 시스템즈 엘엘시 회로 기판, 회로 기판을 포함하는 조립품 및 회로 기판의 형성 방법
US7911038B2 (en) 2006-06-30 2011-03-22 Renesas Electronics Corporation Wiring board, semiconductor device using wiring board and their manufacturing methods
US7701726B2 (en) 2006-07-14 2010-04-20 Nec Electronics Corporation Method of manufacturing a wiring substrate and semiconductor device
US7649749B2 (en) 2006-07-14 2010-01-19 Nec Electronics Corporation Wiring substrate, semiconductor device, and method of manufacturing the same
US8266794B2 (en) 2006-08-30 2012-09-18 Nitto Denko Corporation Method of producing a wired circuit board
JPWO2008029813A1 (ja) * 2006-09-04 2010-01-21 日本電気株式会社 配線基板複合体、半導体装置、及びそれらの製造方法
US8760815B2 (en) 2007-05-10 2014-06-24 Nitto Denko Corporation Wired circuit board
JP2007258736A (ja) * 2007-05-14 2007-10-04 Dainippon Printing Co Ltd 配線板の製造方法、配線板
JP2007300147A (ja) * 2007-08-21 2007-11-15 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2008103745A (ja) * 2007-11-12 2008-05-01 Nitto Denko Corp 配線回路基板の製造方法
CN102171925A (zh) * 2008-08-05 2011-08-31 株式会社大真空 压电振动装置的密封构件及其制造方法
JP5447379B2 (ja) * 2008-08-05 2014-03-19 株式会社大真空 圧電振動デバイスの封止部材、及びその製造方法
WO2010016487A1 (ja) * 2008-08-05 2010-02-11 株式会社大真空 圧電振動デバイスの封止部材、及びその製造方法
US8129888B2 (en) 2008-08-05 2012-03-06 Daishinku Corporation Sealing member of piezoelectric resonator device and manufacturing method therefor
JP2010067887A (ja) * 2008-09-12 2010-03-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US9018538B2 (en) 2009-04-16 2015-04-28 Shinko Electric Industries Co., Ltd. Wiring substrate having columnar protruding part
JP2010267948A (ja) * 2009-05-12 2010-11-25 Unimicron Technology Corp コアレス・パッケージ基板およびその製造方法
US8476754B2 (en) 2009-06-03 2013-07-02 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
US8749046B2 (en) 2009-06-03 2014-06-10 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
KR20100133317A (ko) 2009-06-11 2010-12-21 신코 덴키 코교 가부시키가이샤 배선기판의 제조방법
US8790504B2 (en) 2009-06-11 2014-07-29 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate
JP2011077492A (ja) * 2009-09-29 2011-04-14 Samsung Electro-Mechanics Co Ltd パッケージ基板
US8525356B2 (en) 2010-01-13 2013-09-03 Shinko Electric Industries Co., Ltd. Wiring substrate, manufacturing method thereof, and semiconductor package
JP2011146477A (ja) * 2010-01-13 2011-07-28 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、並びに半導体パッケージ
US8673744B2 (en) 2010-01-13 2014-03-18 Shinko Electric Industries Co., Ltd. Wiring substrate, manufacturing method thereof, and semiconductor package
KR101764686B1 (ko) * 2010-01-13 2017-08-03 신꼬오덴기 고교 가부시키가이샤 배선 기판, 그 제조 방법, 및 반도체 패키지
JP2012248891A (ja) * 2012-09-03 2012-12-13 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013038443A (ja) * 2012-10-04 2013-02-21 Shinko Electric Ind Co Ltd 配線基板及び半導体パッケージ
JP2013168686A (ja) * 2013-06-03 2013-08-29 Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
JP2013251579A (ja) * 2013-09-05 2013-12-12 Shinko Electric Ind Co Ltd 配線基板の製造方法
US9510450B2 (en) 2014-07-15 2016-11-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
CN109075133A (zh) * 2016-04-25 2018-12-21 京瓷株式会社 电子部件搭载用基板、电子装置以及电子模块
US10763202B2 (en) 2016-05-20 2020-09-01 Ohkuchi Materials Co., Ltd. Multi-row wiring member for semiconductor device and method for manufacturing the same
KR20190013841A (ko) * 2016-05-20 2019-02-11 오쿠치 마테리얼스 가부시키가이샤 다열형 반도체 장치용 배선 부재 및 그 제조 방법
JP2017208514A (ja) * 2016-05-20 2017-11-24 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
KR102570204B1 (ko) 2016-05-20 2023-08-23 오쿠치 마테리얼스 가부시키가이샤 다열형 반도체 장치용 배선 부재 및 그 제조 방법
KR102570205B1 (ko) 2016-05-20 2023-08-23 오쿠치 마테리얼스 가부시키가이샤 다열형 반도체 장치용 배선 부재 및 그 제조 방법
WO2017199471A1 (ja) * 2016-05-20 2017-11-23 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017208515A (ja) * 2016-05-20 2017-11-24 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
US10453782B2 (en) 2016-05-20 2019-10-22 Ohkuchi Materials Co., Ltd. Multi-row wiring member for semiconductor device and method for manufacturing the same
CN109314089A (zh) * 2016-05-20 2019-02-05 大口电材株式会社 多列型半导体装置用布线构件及其制造方法
CN109314089B (zh) * 2016-05-20 2022-04-05 大口电材株式会社 多列型半导体装置用布线构件及其制造方法
KR20190013840A (ko) * 2016-05-20 2019-02-11 오쿠치 마테리얼스 가부시키가이샤 다열형 반도체 장치용 배선 부재 및 그 제조 방법
WO2017199472A1 (ja) * 2016-05-20 2017-11-23 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017216364A (ja) * 2016-05-31 2017-12-07 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017216365A (ja) * 2016-05-31 2017-12-07 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
US10398027B2 (en) 2017-12-08 2019-08-27 Shinko Electric Industries Co., Ltd. Wiring board

Also Published As

Publication number Publication date
JP3546961B2 (ja) 2004-07-28

Similar Documents

Publication Publication Date Title
JP3546961B2 (ja) 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP3591524B2 (ja) 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US7338884B2 (en) Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
US7474538B2 (en) Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
US7585699B2 (en) Semiconductor package board using a metal base
CN101533824B (zh) 配线板、半导体器件及制造配线板和半导体器件的方法
US8513818B2 (en) Semiconductor device and method for fabricating the same
US20020175409A1 (en) Semiconductor device and method for fabricating the semiconductor device
JP2007109825A (ja) 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
JPWO2010134511A1 (ja) 半導体装置及び半導体装置の製造方法
WO2007102358A1 (ja) 電子デバイスパッケージ、モジュール、および電子機器
JP5029581B2 (ja) 半導体パッケージの製造方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP4819304B2 (ja) 半導体パッケージ
US20090183906A1 (en) Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
JP3841079B2 (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP4345679B2 (ja) 半導体装置搭載用配線基板の製造方法
JP2005123250A (ja) インターポーザ及びその製造方法並びに電子装置
KR20040030301A (ko) 회로 장치의 제조 방법
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP4597561B2 (ja) 配線基板およびその製造方法
JP2004071698A (ja) 半導体パッケージ
JP3497774B2 (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040406

R150 Certificate of patent or registration of utility model

Ref document number: 3546961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 10

EXPY Cancellation because of completion of term