[go: up one dir, main page]

JP2002197055A - Semiconductor device with built-in interface - Google Patents

Semiconductor device with built-in interface

Info

Publication number
JP2002197055A
JP2002197055A JP2000396363A JP2000396363A JP2002197055A JP 2002197055 A JP2002197055 A JP 2002197055A JP 2000396363 A JP2000396363 A JP 2000396363A JP 2000396363 A JP2000396363 A JP 2000396363A JP 2002197055 A JP2002197055 A JP 2002197055A
Authority
JP
Japan
Prior art keywords
interface
input
unit
external
interface unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000396363A
Other languages
Japanese (ja)
Inventor
Kazuhiro Watada
和浩 綿田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000396363A priority Critical patent/JP2002197055A/en
Publication of JP2002197055A publication Critical patent/JP2002197055A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】 2つ以上のインターフェース部を持つ半導体
装置の回路規模の増大を改善できる構成の提供を目的と
する。 【解決手段】 各インターフェース部の内部ブロックの
制御回路を1つのインターフェース部に共有させ、全て
のインターフェース部を数珠繋ぎにした回路構成をと
る。これにより内部の回路規模を削減でき、各インター
フェース部で信号線を共有することにより外部端子数の
削減できる。
(57) [Problem] To provide a configuration capable of improving an increase in circuit scale of a semiconductor device having two or more interface units. SOLUTION: A control circuit of an internal block of each interface unit is shared by one interface unit, and all the interface units are connected in a daisy chain. As a result, the internal circuit scale can be reduced, and the number of external terminals can be reduced by sharing the signal lines between the interface units.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数のインターフ
ェースを内蔵した半導体装置に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor device having a plurality of interfaces.

【0002】[0002]

【従来の技術】従来、一つの半導体装置により複数のバ
スインターフェースに対応するためには、各々のインタ
ーフェース仕様に対応したインターフェース部および半
導体装置内部のレジスタやメモリなどの各種リソースを
制御する回路を持つ必要がある。図4は少なくとも2つ
以上のインターフェース部を持つ従来の半導体装置を示
す。
2. Description of the Related Art Conventionally, in order to support a plurality of bus interfaces with one semiconductor device, an interface unit corresponding to each interface specification and a circuit for controlling various resources such as registers and memories inside the semiconductor device are provided. There is a need. FIG. 4 shows a conventional semiconductor device having at least two or more interface units.

【0003】図4の半導体装置1は、第1〜第Nのイン
ターフェース部2A,2B,・・・,2Nと、レジスタ
やメモリを内蔵した内部ブロック3を有している。各イ
ンターフェース部2A〜2Nは、それぞれ内部ブロック
3を制御するための制御回路4A,4B,・・・,4N
を有している。
The semiconductor device 1 shown in FIG. 4 has first to N-th interface units 2A, 2B,..., 2N, and an internal block 3 containing a register and a memory. Each of the interface units 2A to 2N includes a control circuit 4A, 4B,..., 4N for controlling the internal block 3.
have.

【0004】インターフェース部2Aは、入力用外部端
子5Aと出力用外部端子6Aを有している。インターフ
ェース部2Bは、入力用外部端子5Bと出力用外部端子
6Bを有している。以下同様に、インターフェース部2
Nは、入力用外部端子5Nと出力用外部端子6Nを有し
ている。
[0004] The interface section 2A has an external input terminal 5A and an external output terminal 6A. The interface section 2B has an input external terminal 5B and an output external terminal 6B. Hereinafter, similarly, the interface unit 2
N has an input external terminal 5N and an output external terminal 6N.

【0005】次に、前記従来の半導体装置のシステム構
成例を図5に示し、従来の技術を説明する。図5のシス
テム構成の場合、半導体装置1とこの半導体装置1を制
御するCPU8とはバス7を介して接続されている。9
は半導体装置を制御するCPU8の入力用外部端子、1
0はCPU8の出力用外部端子である。
Next, an example of a system configuration of the conventional semiconductor device is shown in FIG. 5, and the prior art will be described. In the case of the system configuration of FIG. 5, the semiconductor device 1 and the CPU 8 that controls the semiconductor device 1 are connected via a bus 7. 9
Are external input terminals of the CPU 8 for controlling the semiconductor device;
0 is an output external terminal of the CPU 8.

【0006】半導体装置1はインターフェース部2Aの
入力用外部端子5Aと出力用外部端子6Aがバス7に接
続されている。残りのインターフェース部2B〜2Nの
入力用外部端子5B〜5Nはハイまたはロー固定され、
インターフェース部2B〜2Nの出力用外部端子6B〜
6Nは未使用端子(オープン)になっている。
In the semiconductor device 1, an input external terminal 5A and an output external terminal 6A of an interface section 2A are connected to a bus 7. The input external terminals 5B to 5N of the remaining interface units 2B to 2N are fixed to high or low,
Output external terminals 6B to of the interface units 2B to 2N
6N is an unused terminal (open).

【0007】この半導体装置1にデータを入力する場合
は、CPU8からデータ入力命令が発行され、バス7を
経由してデータ入力命令と入力データが送られてくる。
半導体装置1ではインターフェース部2Aの入力用外部
端子5Aから前記データ入力命令と前記入力データを受
け、制御回路4Aを通り内部ブロック3へデータが送ら
れる。
When data is input to the semiconductor device 1, a data input command is issued from the CPU 8, and the data input command and input data are sent via the bus 7.
In the semiconductor device 1, the data input instruction and the input data are received from the input external terminal 5A of the interface unit 2A, and the data is transmitted to the internal block 3 through the control circuit 4A.

【0008】また、半導体装置1からデータを出力する
場合は、半導体装置を制御するCPU8からデータ出力
命令が発行され、バス7を経由して前記データ出力命令
が送られてくる。半導体装置1ではインターフェース部
2Aの入力用外部端子5Aから前記データ出力命令を受
け、制御回路4Aは内部ブロック3へデータ出力命令を
送り込む。
When data is output from the semiconductor device 1, a data output command is issued from the CPU 8 that controls the semiconductor device, and the data output command is sent via the bus 7. In the semiconductor device 1, the data output command is received from the input external terminal 5A of the interface unit 2A, and the control circuit 4A sends the data output command to the internal block 3.

【0009】内部ブロック3は前記データ出力命令を受
け取り、出力するべきデータをインターフェース部2A
に送り、インターフェース部2Aはバス7の仕様に合わ
せてデータを出力する。
The internal block 3 receives the data output command and sends data to be output to the interface unit 2A.
And the interface unit 2A outputs data according to the specifications of the bus 7.

【0010】このように、半導体装置1をバス7に接続
する場合はインターフェース部2B〜2Nの入力用外部
端子5B〜5N,出力用外部端子6B〜6Nは本来必要
がない。また、制御回路4B〜4Nも動作する必要がな
い。
As described above, when the semiconductor device 1 is connected to the bus 7, the input external terminals 5B to 5N and the output external terminals 6B to 6N of the interface units 2B to 2N are not necessary. Further, the control circuits 4B to 4N do not need to operate.

【0011】また別の仕様のバスに接続して半導体装置
1とCPU8とが通信する場合には、インターフェース
部2Aに代わってインターフェース部2B〜2Nの内の
何れかを介して通信される。
When the semiconductor device 1 and the CPU 8 communicate with each other by connecting to a bus having another specification, the communication is performed via any of the interface units 2B to 2N instead of the interface unit 2A.

【0012】[0012]

【発明が解決しようとする課題】このような従来の構成
では、半導体装置1を接続する各種のバスの仕様に対応
できるように、各インターフェース部2A〜2Nが必要
であって、インターフェース部2A〜2Nには同等機能
を有する制御回路4A〜4Nが必須であり、且つ各イン
ターフェース部2A〜2N毎に外部端子をもたなければ
ならない。これは、複数のインターフェースに対応した
半導体装置を設計する場合に回路規模の増大という問題
がある。
In such a conventional configuration, each of the interface units 2A to 2N is required so as to correspond to the specifications of various buses connecting the semiconductor device 1, and the interface units 2A to 2N are required. The control circuits 4A to 4N having equivalent functions are indispensable for the 2N, and each of the interface units 2A to 2N must have an external terminal. This has a problem that the circuit scale increases when designing a semiconductor device corresponding to a plurality of interfaces.

【0013】本発明は、使用するインターフェース部を
任意に選択することができ、しかも回路規模の削減と外
部端子数の削減をすることができる半導体装置を提供す
ることを目的とする。
An object of the present invention is to provide a semiconductor device in which an interface unit to be used can be arbitrarily selected, and the circuit scale and the number of external terminals can be reduced.

【0014】[0014]

【課題を解決するための手段】本発明は、少なくとも2
つ以上のインターフェース部を数珠繋ぎにし、機能する
インターフェース部を設定することによって、従来N個
の制御回路を持たねばならないところを1つの制御回路
に削減でき、また、外部端子も各インターフェース部に
おいて共有化を図り、前記外部端子の数も削減できる。
SUMMARY OF THE INVENTION The present invention provides at least two
By connecting one or more interface units in a daisy chain and setting the functioning interface units, it is possible to reduce the number of control circuits that previously had to have N control circuits to one control circuit, and to share external terminals in each interface unit. Therefore, the number of the external terminals can be reduced.

【0015】[0015]

【発明の実施の形態】本発明の請求項1記載のインター
フェース内蔵型半導体装置は、外部の入出力仕様に応じ
て内部ブロックとデータの授受を可能とする複数のイン
ターフェースを内蔵した半導体装置であって、外部仕様
の入力を内部仕様に変換する第1の機能部と内部仕様の
入力を外部仕様に変換する第2の機能部とを有する第1
のインターフェース部と、外部仕様の入力を内部仕様に
変換する第1の機能部と内部仕様の入力を外部仕様に変
換する第2の機能部とを有する第2のインターフェース
部とを設け、入力用外部端子を第1のインターフェース
部の第1の機能部の外部仕様入力に接続し、出力用外部
端子を第1のインターフェース部の第2の機能部の外部
仕様出力に接続し、第2のインターフェース部の第1の
機能部の外部仕様入力を第1のインターフェース部の第
1の機能部の内部仕様出力に接続し、第2のインターフ
ェース部の第2の機能部の外部仕様出力を第1のインタ
ーフェース部の第2の機能部の内部仕様入力に接続し、
第2のインターフェース部の第1の機能部の内部仕様出
力と第2のインターフェース部の第2の機能部の内部仕
様入力と前記内部ブロックとの間に、前記内部ブロック
を制御する制御回路を設けるとともに、外部端子の設定
により任意のインターフェースを選択可能なインターフ
ェースセレクタを設け、インターフェースセレクタによ
って選択された特定のインターフェース部でないその他
のインターフェイス部は入力されたデータをそのまま通
過させるように構成したことを特徴とする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device with a built-in interface according to the first aspect of the present invention is a semiconductor device having a plurality of built-in interfaces capable of exchanging data with an internal block according to external input / output specifications. A first function unit that converts an input of an external specification into an internal specification and a second function unit that converts an input of an internal specification into an external specification
And a second interface unit having a first function unit for converting the input of the external specification to the internal specification and a second function unit for converting the input of the internal specification to the external specification. Connecting an external terminal to an external specification input of a first functional unit of the first interface unit, connecting an external terminal for output to an external specification output of a second functional unit of the first interface unit, The external specification input of the first function unit of the unit is connected to the internal specification output of the first function unit of the first interface unit, and the external specification output of the second function unit of the second interface unit is connected to the first specification. Connect to the internal specification input of the second function part of the interface part,
A control circuit for controlling the internal block is provided between the internal specification output of the first function unit of the second interface unit, the internal specification input of the second function unit of the second interface unit, and the internal block. In addition, an interface selector that can select an arbitrary interface by setting an external terminal is provided, and other interface units other than the specific interface unit selected by the interface selector are configured to pass the input data as it is. And

【0016】本発明の請求項2記載のインターフェース
内蔵型半導体装置は、請求項1において、インターフェ
ースセレクタを設けずに特定のインターフェース部を外
部端子のロジックで選択するように構成したことを特徴
とする。
According to a second aspect of the present invention, there is provided a semiconductor device with a built-in interface according to the first aspect, wherein a specific interface section is selected by an external terminal logic without providing an interface selector. .

【0017】以下、本発明の実施の形態を図1〜図3に
基づいて説明する。図1は少なくとも2つ以上のインタ
ーフェース部を持つ半導体装置を示す。半導体装置11
は、第1〜第Nのインターフェース部12A,12B,
・・・,12Nと、レジスタやメモリを内蔵した内部ブ
ロック13およびインターフェースセレクタ14を有し
ている。
An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 shows a semiconductor device having at least two or more interface units. Semiconductor device 11
Are the first to Nth interface units 12A, 12B,
, 12N, an internal block 13 containing a register and a memory, and an interface selector 14.

【0018】半導体装置11の入力用外部端子15と出
力用外部端子16に接続された第1のインターフェース
部12Aの出力信号17は第2のインターフェース部1
2Bに入力され、第2のインターフェース部12Bの出
力信号18は第1のインターフェース部12Aに入力さ
れている。
The output signal 17 of the first interface unit 12 A connected to the input external terminal 15 and the output external terminal 16 of the semiconductor device 11 is supplied to the second interface unit 1.
2B, the output signal 18 of the second interface unit 12B is input to the first interface unit 12A.

【0019】第2のインターフェース部12Bの出力信
号19は後段の第3のインターフェース部に入力され、
第3のインターフェース部の出力信号20は第2のイン
ターフェース部12Bに入力されている。
An output signal 19 of the second interface unit 12B is input to a third interface unit at a subsequent stage.
The output signal 20 of the third interface unit is input to the second interface unit 12B.

【0020】第3のインターフェース部〜第Nのインタ
ーフェース部12Nの間も同様に後段のインターフェー
ス部と入出力信号が授受されている。各インターフェー
ス部12A〜12Nの内で、内部ブロック13に接続さ
れる第Nのインターフェース部12Nにだけ、内部ブロ
ック13を制御するための制御回路23が設けられてお
り、第Nのインターフェース部12Nの出力信号21が
内部ブロック13に接続され、内部ブロック13の出力
信号22が第Nのインターフェース部12Nに接続され
ている。
Similarly, input / output signals are transmitted and received between the third interface section and the Nth interface section 12N. A control circuit 23 for controlling the internal block 13 is provided only in the N-th interface unit 12N connected to the internal block 13 among the interface units 12A to 12N. The output signal 21 is connected to the internal block 13, and the output signal 22 of the internal block 13 is connected to the Nth interface unit 12N.

【0021】インターフェースセレクタ14は、外部端
子24の設定により任意のインターフェースを選択可能
に構成されており、第1〜第Nのインターフェース部1
2A,12B,・・・,12Nへセレクト信号25A,
25B,・・・,25Nが供給されている。
The interface selector 14 is configured so that an arbitrary interface can be selected by setting an external terminal 24.
Select signals 25A, 2A, 12B,.
, 25N are supplied.

【0022】なお、第1〜第Nのインターフェース部1
2A,12B,・・・,12Nは、セレクト信号25
A,25B,・・・,25Nによって選択された唯一の
特定のインターフェース部は入出力信号の変換動作を実
行し、前記特定のインターフェース部を除くその他のイ
ンターフェース部は入力信号をそのまま出力するよう構
成されている。但し、第Nのインターフェース部12N
についてはセレクト信号25Nによって選択されなかっ
た状態でも制御回路23の機能は動作するよう構成され
ている。
The first to Nth interface units 1
, 12N are the select signals 25.
A, 25B,..., 25N, the only specific interface unit performs an input / output signal conversion operation, and the other interface units except the specific interface unit output the input signal as it is. Have been. However, the Nth interface unit 12N
Is configured so that the function of the control circuit 23 operates even when it is not selected by the select signal 25N.

【0023】さらに詳しくは、第1〜第Nのインターフ
ェース部12A〜12Nの接続関係は図2に示すように
構成されている。ここでは第1,第2のインターフェー
ス部12A,12Bを例に挙げて説明するが、その他の
インターフェース部も同様である。
More specifically, the connection relationship between the first to Nth interface units 12A to 12N is configured as shown in FIG. Here, the first and second interface units 12A and 12B will be described as an example, but the same applies to other interface units.

【0024】第1のインターフェース部12Aは、外部
仕様の入力を内部仕様に変換する第1の機能部31Aと
内部仕様の入力を外部仕様に変換する第2の機能部32
Aとを有している。第2のインターフェース部12B
は、外部仕様の入力を内部仕様に変換する第1の機能部
31Bと内部仕様の入力を外部仕様に変換する第2の機
能部32Bとを有している。
The first interface unit 12A has a first function unit 31A for converting an input of an external specification into an internal specification and a second function unit 32 for converting an input of an internal specification to an external specification.
A. Second interface unit 12B
Has a first function unit 31B that converts an input of an external specification into an internal specification and a second function unit 32B that converts an input of an internal specification into an external specification.

【0025】入力用外部端子15は第1のインターフェ
ース部12Aの第1の機能部31Aの外部仕様入力33
に接続され、出力用外部端子16は第1のインターフェ
ース部12Aの第2の機能部32Aの外部仕様出力34
に接続されている。
The input external terminal 15 is connected to the external specification input 33 of the first functional unit 31A of the first interface unit 12A.
And the output external terminal 16 is connected to the external specification output 34 of the second function section 32A of the first interface section 12A.
It is connected to the.

【0026】第2のインターフェース部12Bの第1の
機能部31Bの外部仕様入力35は、第1のインターフ
ェース部12Aの第1の機能部31Aの内部仕様出力3
6に接続し、第2のインターフェース部12Bの第2の
機能部32Bの外部仕様出力37は第1のインターフェ
ース部12Aの第2の機能部32Aの内部仕様入力38
に接続されている。第2のインターフェース部12Bの
第1の機能部31Bの内部仕様出力39と第2のインタ
ーフェース部12Bの第2の機能部32Bの内部仕様入
力40と前記内部ブロック13との間に、内部ブロック
13を制御する制御回路23が設けられている。
The external specification input 35 of the first function unit 31B of the second interface unit 12B is the internal specification output 3 of the first function unit 31A of the first interface unit 12A.
6, the external specification output 37 of the second function unit 32B of the second interface unit 12B is connected to the internal specification input 38 of the second function unit 32A of the first interface unit 12A.
It is connected to the. An internal block 13 is provided between the internal specification output 39 of the first function unit 31B of the second interface unit 12B, the internal specification input 40 of the second function unit 32B of the second interface unit 12B, and the internal block 13. Is provided.

【0027】このように構成された半導体装置11を使
用したシステム構成を図3に示す。半導体装置11とこ
の半導体装置11を制御するCPU8とはバス7を介し
て接続されている。9は半導体装置を制御するCPU8
の入力用外部端子、10はCPU8の出力用外部端子で
ある。半導体装置11はインターフェース部12Aの入
力用外部端子15と出力用外部端子16がバス7に接続
され、外部端子24もバス7に接続されている。
FIG. 3 shows a system configuration using the semiconductor device 11 configured as described above. The semiconductor device 11 and a CPU 8 that controls the semiconductor device 11 are connected via a bus 7. 9 is a CPU 8 for controlling the semiconductor device
Are external terminals for input of the CPU 8. In the semiconductor device 11, the input external terminal 15 and the output external terminal 16 of the interface unit 12A are connected to the bus 7, and the external terminal 24 is also connected to the bus 7.

【0028】先ず、第1〜第Nのインターフェース部1
2A,12B,・・・,12Nの内で前記バス7の仕様
に適合したインターフェースが第1のインターフェース
部12Aであるとして説明する。
First, the first to N-th interface units 1
It is assumed that the interface conforming to the specification of the bus 7 among the 2A, 12B,..., 12N is the first interface unit 12A.

【0029】半導体装置11にデータを入力する場合
は、CPU8によってバス7を介して外部端子24を、
第1のインターフェース部12Aを特定のインターフェ
ース部として選択するように設定して固定する。これに
より、半導体装置11内ではセレクト信号25Aにより
第1のインターフェース部12Aが選択される。
When data is input to the semiconductor device 11, the CPU 8 connects the external terminal 24 via the bus 7 to the external terminal 24.
The first interface unit 12A is set and fixed so as to be selected as a specific interface unit. Thereby, the first interface unit 12A is selected in the semiconductor device 11 by the select signal 25A.

【0030】CPU8からデータ入力命令が発行される
と、バス7を経由して前記データ入力命令と入力データ
が送られてくる。入力用外部端子15からデータ入力命
令と入力データを受け入れた半導体装置11は、入力デ
ータを第1のインターフェース部12Aを介して第2の
インターフェース部12Bへ送られるが、第2のインタ
ーフェース部12Bはインターフェースセレクタ14で
選択されていないため第1のインターフェース部12A
の出力信号17はそのまま第3のインターフェース部へ
送られる。
When a data input command is issued from the CPU 8, the data input command and input data are sent via the bus 7. The semiconductor device 11 that has received the data input command and the input data from the input external terminal 15 sends the input data to the second interface unit 12B via the first interface unit 12A, but the second interface unit 12B The first interface unit 12A is not selected by the interface selector 14
Is sent to the third interface unit as it is.

【0031】以下同様に後段のインターフェース部へ順
に送られる。インターフェースセレクタ14で選択され
ていないインターフェース部では前段から受け入れたデ
ータはそのまま通り抜けて、第Nのインターフェース部
12Nの内部にある制御回路23から内部ブロック13
へ送られる。
Similarly, the data is sequentially sent to the subsequent interface unit. In the interface unit not selected by the interface selector 14, the data received from the previous stage passes through as it is, and the control circuit 23 inside the N-th interface unit 12N sends the data to the internal block 13
Sent to

【0032】半導体装置11からデータを出力する場合
は、CPU8からデータ出力命令が発行され、バス7を
経由してデータ出力命令が送られてくる。入力用外部端
子15からデータ出力命令を受け入れた半導体装置11
は、上記と同様にして、第1のインターフェース部12
Aを介して第2のインターフェース部12Bへ送られ、
第2のインターフェース部12B〜第Nのインターフェ
ース部をそのまま通りぬけて制御回路23から内部ブロ
ック13へ送られる。
When outputting data from the semiconductor device 11, a data output instruction is issued from the CPU 8 and a data output instruction is sent via the bus 7. Semiconductor device 11 receiving a data output command from external input terminal 15
Is the same as the above, the first interface unit 12
A is sent to the second interface unit 12B via A,
The data is sent from the control circuit 23 to the internal block 13 through the second interface unit 12B to the N-th interface unit.

【0033】データ出力命令を受け取った内部ブロック
13は、出力するべきデータの出力信号22を第Nのイ
ンターフェース部12Nに送る。この出力データは選択
されていないインターフェース部はそのまま通りぬけ
る。最終的に第1のインターフェース部12Aに送ら
れ、ここでバス7の仕様に合わせてデータを出力する。
The internal block 13 that has received the data output command sends an output signal 22 of data to be output to the Nth interface unit 12N. This output data passes through the interface unit not selected. Finally, the data is sent to the first interface unit 12A, where the data is output according to the specifications of the bus 7.

【0034】このように、半導体装置が接続される仕様
に応じてインターフェース部を選択して使用できるとと
もに、回路規模の削減と外部端子数の削減を実現するこ
とができる。
As described above, the interface section can be selected and used according to the specification to which the semiconductor device is connected, and the circuit scale and the number of external terminals can be reduced.

【0035】なお、上記の実施の形態では、インターフ
ェースセレクタ14を設けたが、インターフェースセレ
クタ14を設けずに特定のインターフェース部を外部端
子のロジックで選択するように構成することもできる。
In the above-described embodiment, the interface selector 14 is provided. However, the interface selector 14 may not be provided and a specific interface unit may be selected by logic of an external terminal.

【0036】[0036]

【発明の効果】以上のように本発明のインターフェース
内蔵型半導体装置によれば、半導体装置が接続される仕
様に応じてインターフェース部を選択して使用できると
ともに、回路規模の削減と外部端子数の削減を実現する
ことができるものである。
As described above, according to the semiconductor device with a built-in interface of the present invention, the interface section can be selected and used according to the specification to which the semiconductor device is connected, and the circuit scale can be reduced and the number of external terminals can be reduced. Reduction can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の半導体装置の構成図FIG. 1 is a configuration diagram of a semiconductor device according to an embodiment of the present invention;

【図2】同実施の形態のインターフェース部の構成図FIG. 2 is a configuration diagram of an interface unit according to the embodiment;

【図3】同実施の形態の半導体装置を用いたシステムの
構成図
FIG. 3 is a configuration diagram of a system using the semiconductor device of the embodiment;

【図4】従来のインターフェース内蔵型半導体装置の構
成図
FIG. 4 is a configuration diagram of a conventional semiconductor device with a built-in interface.

【図5】従来の半導体装置を用いたシステム構成の構成
FIG. 5 is a configuration diagram of a system configuration using a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

11 インターフェース内蔵型半導体装置 12A 第1のインターフェース部 12B 第2のインターフェース部 13 内部ブロック 14 インターフェースセレクタ 15 入力用外部端子 16 出力用外部端子 23 制御回路 24 外部端子 31A 第1のインターフェース部12Aの第1の機
能部 31B 第2のインターフェース部12Bの第1の機
能部 32A 第1のインターフェース部12Aの第2の機
能部 32B 第2のインターフェース部12Bの第2の機
能部 33 第1の機能部31Aの外部仕様入力 34 第2の機能部32Aの外部仕様出力 35 第1の機能部31Bの外部仕様入力 36 第1の機能部31Aの内部仕様出力 37 第2の機能部32Bの外部仕様出力 38 第2の機能部32Aの内部仕様入力 39 第1の機能部31Bの内部仕様出力 40 第2の機能部32Bの内部仕様入力
Reference Signs List 11 semiconductor device with built-in interface 12A first interface section 12B second interface section 13 internal block 14 interface selector 15 input external terminal 16 output external terminal 23 control circuit 24 external terminal 31A first of first interface section 12A The first functional unit 32B of the second interface unit 12B The second functional unit 32B of the second interface unit 12B 33 The first functional unit 32B of the second interface unit 12B External specification input 34 External specification output of the second function unit 32A 35 External specification input of the first function unit 31B 36 Internal specification output of the first function unit 31A 37 External specification output of the second function unit 32B 38 Second Of the internal function of the first functional unit 31B Part Specification output 40 inside specifications input of the second functional unit 32B

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】外部の入出力仕様に応じて内部ブロックと
データの授受を可能とする複数のインターフェースを内
蔵した半導体装置であって、 外部仕様の入力を内部仕様に変換する第1の機能部と内
部仕様の入力を外部仕様に変換する第2の機能部とを有
する第1のインターフェース部と、 外部仕様の入力を内部仕様に変換する第1の機能部と内
部仕様の入力を外部仕様に変換する第2の機能部とを有
する第2のインターフェース部とを設け、 入力用外部端子を第1のインターフェース部の第1の機
能部の外部仕様入力に接続し、出力用外部端子を第1の
インターフェース部の第2の機能部の外部仕様出力に接
続し、 第2のインターフェース部の第1の機能部の外部仕様入
力を第1のインターフェース部の第1の機能部の内部仕
様出力に接続し、第2のインターフェース部の第2の機
能部の外部仕様出力を第1のインターフェース部の第2
の機能部の内部仕様入力に接続し、 第2のインターフェース部の第1の機能部の内部仕様出
力と第2のインターフェース部の第2の機能部の内部仕
様入力と前記内部ブロックとの間に、前記内部ブロック
を制御する制御回路を設けるとともに、 外部端子の設定により任意のインターフェースを選択可
能なインターフェースセレクタを設け、 インターフェースセレクタによって選択された特定のイ
ンターフェース部でないその他のインターフェイス部は
入力されたデータをそのまま通過させるように構成した
インターフェース内蔵型半導体装置。
1. A semiconductor device having a plurality of built-in interfaces capable of exchanging data with an internal block according to an external input / output specification, wherein the first function unit converts an input of the external specification into an internal specification. A first interface unit having a second function unit for converting an input of an internal specification into an external specification, a first function unit for converting an input of an external specification into an internal specification, and converting the input of an internal specification into an external specification A second interface unit having a second function unit for conversion, an input external terminal connected to an external specification input of the first function unit of the first interface unit, and an output external terminal connected to the first external unit. To the external specification output of the second function unit of the interface unit, and connect the external specification input of the first function unit of the second interface unit to the internal specification output of the first function unit of the first interface unit. The external specification output of the second function unit of the second interface unit is output to the second interface unit of the first interface unit.
Between the internal specification input of the first function unit of the second interface unit, the internal specification input of the second function unit of the second interface unit, and the internal block. A control circuit for controlling the internal block, an interface selector capable of selecting an arbitrary interface by setting an external terminal, and other interface units other than the specific interface unit selected by the interface selector are provided with input data. Semiconductor device with a built-in interface that is configured to pass through as it is.
【請求項2】インターフェースセレクタを設けずに特定
のインターフェース部を外部端子のロジックで選択する
ように構成した請求項1記載のインターフェース内蔵型
半導体装置。
2. The interface built-in type semiconductor device according to claim 1, wherein a specific interface section is selected by logic of an external terminal without providing an interface selector.
JP2000396363A 2000-12-27 2000-12-27 Semiconductor device with built-in interface Pending JP2002197055A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000396363A JP2002197055A (en) 2000-12-27 2000-12-27 Semiconductor device with built-in interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000396363A JP2002197055A (en) 2000-12-27 2000-12-27 Semiconductor device with built-in interface

Publications (1)

Publication Number Publication Date
JP2002197055A true JP2002197055A (en) 2002-07-12

Family

ID=18861675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000396363A Pending JP2002197055A (en) 2000-12-27 2000-12-27 Semiconductor device with built-in interface

Country Status (1)

Country Link
JP (1) JP2002197055A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149808A1 (en) * 2007-06-07 2008-12-11 Nec Corporation Switch circuit and semiconductor integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149808A1 (en) * 2007-06-07 2008-12-11 Nec Corporation Switch circuit and semiconductor integrated circuit
JP5402630B2 (en) * 2007-06-07 2014-01-29 日本電気株式会社 Switch circuit and semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JP4083987B2 (en) Communication system with multi-level connection identification
US7380045B2 (en) Protocol conversion and arbitration circuit, system having the same, and method for converting and arbitrating signals
US8462776B2 (en) Communication module having a communication interface element and communication interface element
US6557070B1 (en) Scalable crossbar switch
JPH0981508A (en) Method and apparatus for communication
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
JP7401050B2 (en) bus control circuit
US20050198483A1 (en) Conversion apparatus and method thereof
US7054979B2 (en) Method and apparatus for routing configuration accesses from a primary port to a plurality of secondary ports
US6430631B1 (en) Electronic circuit for the conversion of data
JP2002197055A (en) Semiconductor device with built-in interface
US7848317B2 (en) Communication module system having an interface module and interface module
US6725369B1 (en) Circuit for allowing data return in dual-data formats
CN100392630C (en) Control system with main controller and peripheral controller and bus connection method
JP2000076199A (en) Multiprocessor device provided with debugging terminal
US7519848B2 (en) Data transfer apparatus
JP2000132506A (en) Communication device
JP3248565B2 (en) Bus interface circuit
JP3440794B2 (en) Communication terminal device
JP2007148622A (en) Interface setting method
JPH05128063A (en) Serial transfer system for data
JP2011150613A (en) Data processing apparatus
JP2007004424A (en) Bus system
JPH08129523A (en) Computer system
JPH0926931A (en) Semiconductor integrated circuit