JP2002157052A - Memory backup system - Google Patents
Memory backup systemInfo
- Publication number
- JP2002157052A JP2002157052A JP2000353867A JP2000353867A JP2002157052A JP 2002157052 A JP2002157052 A JP 2002157052A JP 2000353867 A JP2000353867 A JP 2000353867A JP 2000353867 A JP2000353867 A JP 2000353867A JP 2002157052 A JP2002157052 A JP 2002157052A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- data
- information storage
- supply circuit
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、メモリバックア
ップシステムに係り、詳しくは、バックアップデータの
信頼性の向上を図るメモリバックアップシステムに関す
る。[0001] 1. Field of the Invention [0002] The present invention relates to a memory backup system, and more particularly, to a memory backup system for improving the reliability of backup data.
【0002】[0002]
【従来の技術】各種情報処理装置のメモリ(記憶装置)
として、半導体メモリが広く用いられている。この半導
体メモリは、電源断(オフ)により記憶されたデータが
消滅してしまう揮発性メモリと、電源断でも記憶された
データが消滅しない不揮発性メモリとに大別される。さ
らに、揮発性メモリは、DRAM(Dynamic Random Acce
ss Memory)と、SRAM(Static Random Access Memor
y)とに分類されるが、これらのメモリは、集積度の点
で優れているMOS(Metal Oxide Semiconductor)トラ
ンジスタによって構成することによって、安価で大容量
のものが容易に実現できるので、好んで採用されてい
る。2. Description of the Related Art Memory (storage device) of various information processing devices
Semiconductor memories are widely used. This semiconductor memory is roughly classified into a volatile memory in which stored data is erased due to power-off (off), and a nonvolatile memory in which stored data is not erased even when power-off. Furthermore, volatile memory is a DRAM (Dynamic Random Acce
ss Memory) and SRAM (Static Random Access Memor)
These memories are preferably classified as MOS (Metal Oxide Semiconductor) transistors, which are excellent in terms of the degree of integration, so that a low-cost and large-capacity memory can be easily realized. Has been adopted.
【0003】ところで、上述したようなDRAM、SR
AM等の揮発性メモリは、その性質上電源断により記憶
データが消滅してしまうので、従来から、予め電源断に
備えてバックアップ用電源を用意することで、電源断時
にはバックアップ用電源に切り替えてメモリをバックア
ップして記憶データを保護するようにしたメモリバック
アップシステムが構築されている。したがって、上述の
ようなメモリを用いるコンピュータ等の情報処理装置で
は、メモリバックアップシステムを備えることにより、
演算処理中の重要なデータを必要に応じてそのメモリに
退避させて保存することで、いつでもデータをメモリか
ら復帰させて活用することができるようになっている。By the way, as described above, the DRAM and the SR
Since volatile memories such as AM lose their stored data due to the nature of power loss, a backup power supply is prepared in advance in preparation for power loss. 2. Description of the Related Art A memory backup system has been constructed in which a memory is backed up to protect stored data. Therefore, in an information processing apparatus such as a computer using the memory as described above, by providing a memory backup system,
By saving important data during arithmetic processing to its memory as necessary, the data can be restored from the memory and used at any time.
【0004】上述したようなメモリバックアップシステ
ムは、例えば実開平4−20128号公報に開示されて
いる。同メモリバックアップシステムは、図7に示すよ
うに、主電源回路51と、バックアップ用電源回路2
と、主電源回路51のオフ時にバックアップ用電源回路
52から電源が供給される(バックアップされる)バッ
クアップ用電源監視回路53及び処理情報記憶媒体54
と、主電源回路51から電源が供給され処理情報記憶媒
体54との間でデータのやり取りを行ってデータを演算
処理するプロセッサ55とを有している。[0004] The memory backup system as described above is disclosed in, for example, Japanese Utility Model Laid-Open No. Hei 4-201228. The memory backup system includes a main power supply circuit 51 and a backup power supply circuit 2 as shown in FIG.
When the main power supply circuit 51 is turned off, power is supplied (backed up) from the backup power supply circuit 52 and the backup power supply monitoring circuit 53 and the processing information storage medium 54
And a processor 55 that is supplied with power from the main power supply circuit 51 and exchanges data with the processing information storage medium 54 to perform arithmetic processing on the data.
【0005】同メモリバックアップシステムにおいて、
主電源回路51のオフが感知されると、プロセッサ55
は演算処理中のデータを処理情報記憶媒体54に退避さ
せるように書き込み、この後にバックアップ用電源回路
52に切り替えられる。そして、再度主電源回路51か
ら電源の供給が開始された時は、プロセッサ55はバッ
クアップ用電源監視回路53からの報告に基づいて、バ
ックアップ用電源回路52の供給電圧を確認する。そし
て、この供給電圧が規定値内であれば、プロセッサ55
は処理情報記憶媒体54に退避されていたデータは変化
がなかった(データは正常である)と判断して、このデ
ータを復帰する。In the memory backup system,
When the main power supply circuit 51 is detected to be off, the processor 55
Is written so as to save the data being processed in the processing information storage medium 54, and thereafter is switched to the backup power supply circuit 52. Then, when the supply of power from the main power supply circuit 51 is started again, the processor 55 checks the supply voltage of the backup power supply circuit 52 based on the report from the backup power supply monitoring circuit 53. If the supply voltage is within the specified value, the processor 55
Determines that the data saved in the processing information storage medium 54 has not changed (the data is normal), and restores this data.
【0006】しかしながら、上記公報に記載のメモリバ
ックアップシステムでは、主電源回路51のオフの原因
が、予め予期された通常の電源供給停止(正常中断)に
よるものか、あるいは主電源回路51の突然の故障によ
る予期されない電源供給停止によるものかが、区別でき
ないという欠点がある。もし、主電源回路51のオフの
原因が後者にあったとすると、この場合にはプロセッサ
55は正常中断していない状態で処理情報記憶媒体54
に退避されたデータを復帰してしまうので、退避はして
いるものの内容に変化が生じている信頼性に欠けるデー
タを復帰させてしまう可能性がある。However, in the memory backup system described in the above-mentioned publication, the main power supply circuit 51 is turned off due to a normal power supply stoppage (normal interruption) expected in advance, or a sudden power off of the main power supply circuit 51. There is a drawback in that it cannot be distinguished from an unexpected power supply stop due to a failure. If the main power supply circuit 51 is turned off in the latter case, the processor 55 is not normally interrupted and the processing information storage medium 54 is not interrupted.
Since the data that has been saved is restored, there is a possibility that data that has been saved but whose contents have changed and lacks reliability may be restored.
【0007】従来の他のメモリバックアップシステムと
して、例えば特開昭57−147198号公報に開示さ
れてものがある。同メモリバックアップシステムは、図
8に示すように、主電源回路61と、バックアップ用電
源回路62と、主電源回路61のオフ時にバックアップ
用電源回路62によりバックアップされる処理情報記憶
媒体64及びこの処理情報記憶媒体64内の検査用領域
65と、主電源回路61が規定時間内に電源供給停止す
ることを感知してプロセッサ66に報告する主電源監視
回路63と、主電源回路61から電源が供給され処理情
報記憶媒体64及び検査用領域65との間でデータのや
り取りを行ってデータを演算処理するプロセッサ65と
を有している。検査用領域65は処理情報記憶媒体64
内に特定番地を占有している。また、主電源回路61は
コンデンサ等の電源を一時保持する手段を内蔵してい
て、電源がオフされた後も規定時間の間電源電圧を保持
している。Another conventional memory backup system is disclosed, for example, in Japanese Patent Laid-Open No. 57-147198. As shown in FIG. 8, the memory backup system includes a main power supply circuit 61, a backup power supply circuit 62, a processing information storage medium 64 that is backed up by the backup power supply circuit 62 when the main power supply circuit 61 is turned off, and An inspection area 65 in the information storage medium 64, a main power supply monitoring circuit 63 that senses that the main power supply circuit 61 stops power supply within a specified time and reports to the processor 66, and a power supply from the main power supply circuit 61. And a processor 65 for exchanging data with the processing information storage medium 64 and the inspection area 65 to perform arithmetic processing on the data. The inspection area 65 is a processing information storage medium 64
Occupies a specific address. Further, the main power supply circuit 61 has a built-in means for temporarily holding a power supply such as a capacitor, and holds the power supply voltage for a specified time even after the power is turned off.
【0008】同メモリバックアップシステムにおいて、
主電源回路61が規定時間後に電源供給を停止すること
が主電源監視回路63により感知されると、主電源監視
回路63は、その旨をプロセッサ66に報告する。これ
に基づいてプロセッサ66は、処理中のデータを処理情
報記憶媒体64に退避させるように書き込むと共に、検
査用領域65に検査用データを書き込む。この後にバッ
クアップ用電源回路62に切り替えられる。そして、再
度主電源回路61により電源供給を開始するときは、プ
ロセッサ66は処理情報記憶媒体64の退避データと検
査用領域65の検査データとを比較する。そして、両デ
ータが一致したときは、プロセッサ66は処理情報記憶
媒体54に退避されていたデータは変化がなかった(デ
ータは正常である)と判断して、このデータを復帰す
る。In the memory backup system,
When the main power supply monitoring circuit 63 detects that the main power supply circuit 61 stops supplying power after a specified time, the main power supply monitoring circuit 63 reports this to the processor 66. Based on this, the processor 66 writes the data being processed in the processing information storage medium 64 so as to be saved, and writes the inspection data in the inspection area 65. Thereafter, the operation is switched to the backup power supply circuit 62. Then, when the power supply is started again by the main power supply circuit 61, the processor 66 compares the save data in the processing information storage medium 64 with the test data in the test area 65. When the two data match, the processor 66 determines that the data saved in the processing information storage medium 54 has not changed (the data is normal), and returns this data.
【0009】しかしながら、特開昭57−147198
号公報に記載のメモリバックアップシステムでは、実開
平4−20128号公報の欠点を改善できるものの、検
査用データを書き込む検査用領域65は処理情報記憶媒
体64内の特定番地を占有しているので、その分処理情
報記憶媒体64が使用できる容量が減少してしまうとい
う欠点がある。[0009] However, Japanese Patent Application Laid-Open No. 57-147198.
In the memory backup system described in Japanese Unexamined Patent Application Publication No. HEI 4-201228, although the disadvantage of Japanese Unexamined Utility Model Application Publication No. 4-20128 can be improved, the inspection area 65 for writing inspection data occupies a specific address in the processing information storage medium 64. There is a disadvantage that the usable capacity of the processing information storage medium 64 decreases accordingly.
【0010】従来のその他のメモリバックアップシステ
ムとして、例えば特開平6−19808号公報に開示さ
れているものがある。同メモリバックアップシステム
は、図9に示すように、電源スイッチ71が設けられた
電源回路72と、ROM73、RAM74及びバックア
ップメモリファイル75及びプロセッサ(図示せず)等
から成る制御回路76と、ユーザインターフェースとし
てのディスプレイ77及びキーボード78と、アプリケ
ーションプログラム等を格納する外部記憶装置79とを
有している。As another conventional memory backup system, there is one disclosed in, for example, Japanese Patent Laid-Open No. 6-19808. As shown in FIG. 9, the memory backup system includes a power supply circuit 72 provided with a power switch 71, a control circuit 76 including a ROM 73, a RAM 74, a backup memory file 75, a processor (not shown), and a user interface. , A display 77 and a keyboard 78, and an external storage device 79 for storing application programs and the like.
【0011】同メモリバックアップシステムにおいて、
制御回路76でデータの入力、編集等の処理を行う際、
バックアップメモリファイル75上の入力、編集データ
ファイルに対して処理を行って、必要に応じて外部記憶
装置79へのデータファイル退避を行う。この際、バッ
クアップメモリファイル75内には、外部記憶装置79
へのデータファイル退避を行ったか否かを示すフラグを
付加する。これにより、システムの起動時において、バ
ックアップメモリファイル75内のフラグの確認の結
果、外部記憶装置79へのデータ退避を行っていないフ
ァイルが存在した場合には、所定の復活処理を行うよう
にする。In the memory backup system,
When processing such as data input and editing is performed by the control circuit 76,
The input / edit data file on the backup memory file 75 is processed, and the data file is saved to the external storage device 79 as necessary. At this time, the external storage device 79 is stored in the backup memory file 75.
A flag is added to indicate whether the data file has been saved to the server. As a result, at the time of system startup, if the result of checking the flag in the backup memory file 75 indicates that there is a file whose data has not been saved to the external storage device 79, a predetermined restoration process is performed. .
【0012】上述の特開平6−19808号公報に記載
のメモリバックアップシステムによれば、停電あるいは
誤操作による予期しない電源断が生じても、走行中のア
プリケーションプログラムで処理中のデータは外部記憶
装置79へ退避させているので、データの消失を確実に
防止することができるとされている。According to the memory backup system described in Japanese Patent Application Laid-Open No. 6-19808, even if an unexpected power failure occurs due to a power failure or an erroneous operation, data being processed by the running application program is stored in the external storage device 79. It is said that the data can be reliably prevented from being lost because the data is saved to the storage device.
【0013】[0013]
【発明が解決しようとする課題】ところで、特開平6−
19808号公報に記載のメモリバックアップシステム
では、アプリケーションプログラムで処理中のデータを
確実に保護することができるが、予期せぬ電源断が生じ
た場合に退避はしているものの信頼性に欠けるデータ
を、電源供給開始時に復帰してしまうのを防止すること
ができない、という問題がある。すなわち、特開平6−
19808号公報に記載のメモリバックアップシステム
では、アプリケーションプログラムで処理中のデータを
退避させる外部記憶装置79とは別のバックアップメモ
リファイル75に、データファイル退避を行ったか否か
を示すフラグを付加しているので、外部記憶装置79内
の特定番地を占有することはないため、特開昭57−1
47198号公報に記載のメモリバックアップシステム
の欠点を改善することができる。しかしながら、特開平
6−19808号公報ではあくまでもアプリケーション
プログラムで処理中のデータを確実に保護することを目
的としているので、予期せぬ電源断が生じた場合に外部
記憶装置79に退避したデータが電源供給開始時に信頼
性に欠けるデータとして復帰されてしまう可能性がある
ことに関しては全く考慮されていない。By the way, Japanese Patent Application Laid-Open No.
In the memory backup system described in Japanese Patent Application Laid-Open No. 19808, data being processed by an application program can be reliably protected, but data that is saved but lacks reliability when an unexpected power failure occurs is However, there is a problem that it is not possible to prevent the power supply from returning when the power supply is started. In other words,
In the memory backup system described in Japanese Patent Application Laid-Open No. 19808, a flag indicating whether data file saving has been performed is added to a backup memory file 75 different from the external storage device 79 for saving data being processed by the application program. Therefore, a specific address in the external storage device 79 is not occupied.
The disadvantage of the memory backup system described in Japanese Patent No. 47198 can be improved. However, since the purpose of JP-A-6-19808 is to ensure the protection of data being processed by the application program, the data saved in the external storage device 79 in the event of an unexpected power-off is lost. No consideration is given to the possibility of being restored as unreliable data at the start of supply.
【0014】この発明は、上述の事情に鑑みてなされた
もので、予期せぬ電源断が生じた場合に退避はしている
ものの信頼性に欠けるデータが、電源供給開始時に復帰
してしまうのを防止することができるようにしたメモリ
バックアップシステムを提供することを目的としてい
る。The present invention has been made in view of the above-described circumstances, and data that is saved but loses reliability when an unexpected power failure occurs is restored when power supply is started. It is an object of the present invention to provide a memory backup system capable of preventing the problem.
【0015】[0015]
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、主電源回路から供給される
電源の供給が停止した時に、主電源回路からバックアッ
プ用電源回路に切り替えて該バックアップ用電源回路か
ら処理情報記憶部に電源を供給して、演算処理中のデー
タを上記処理情報記憶部に退避させるように書き込み、
上記主電源回路から電源の供給が開始された時に上記処
理情報記憶部に退避したデータを復帰させるように構成
してなるメモリバックアップシステムに係り、上記処理
情報記憶部と共に上記バックアップ用電源回路から電源
が供給されて、上記データを退避させた情報であるデー
タ退避情報を書き込む管理情報記憶部と、上記主電源回
路から電源が供給され上記処理情報記憶部及び管理情報
記憶部との間でデータのやり取りを行ってデータを演算
処理し、上記主電源回路から電源の供給が開始された時
に上記管理情報記憶部のデータ退避情報の有無を確認し
て、該データ退避情報が有る場合のみ上記処理情報記憶
部に退避させたデータを復帰させる演算制御部とを有す
ることを特徴としている。In order to solve the above-mentioned problems, the invention according to claim 1 switches from the main power supply circuit to the backup power supply circuit when the supply of power from the main power supply circuit is stopped. Power is supplied from the backup power supply circuit to the processing information storage unit, and the data being processed is written so as to be saved in the processing information storage unit;
A memory backup system configured to restore data saved in the processing information storage unit when the supply of power from the main power supply circuit is started, and the power supply from the backup power supply circuit together with the processing information storage unit Is supplied, and a management information storage unit that writes data save information, which is information obtained by saving the data, and data is transferred between the processing information storage unit and the management information storage unit that are supplied with power from the main power supply circuit. It exchanges data to perform arithmetic processing, and when the supply of power from the main power supply circuit is started, confirms the presence / absence of data saving information in the management information storage unit. Only when the data saving information exists, the processing information An operation control unit for restoring the data saved in the storage unit.
【0016】また、請求項2記載の発明は、請求項1記
載のメモリバックアップシステムに係り、上記主電源回
路から供給される電源が規定時間内に停止されることを
感知して上記演算制御部に報告する主電源監視回路を有
することを特徴としている。According to a second aspect of the present invention, there is provided the memory backup system according to the first aspect, wherein the arithmetic control unit senses that power supplied from the main power supply circuit is stopped within a specified time. And a main power supply monitoring circuit.
【0017】また、請求項3記載の発明は、請求項1又
は2記載のメモリバックアップシステムに係り、上記演
算制御部により上記処理情報記憶部に退避すべきデータ
が存在しないと判断されたとき、該演算制御部の制御の
基に上記バックアップ用電源回路から供給される電源を
停止させるスイッチ手段を有することを特徴としてい
る。According to a third aspect of the present invention, there is provided the memory backup system according to the first or second aspect, wherein the arithmetic control unit determines that there is no data to be saved in the processing information storage unit. A switch means for stopping power supplied from the backup power supply circuit under the control of the arithmetic control unit is provided.
【0018】また、請求項4記載の発明は、請求項1、
2又は3記載のメモリバックアップシステムに係り、上
記演算制御部は上記管理情報記憶部にデータ退避情報が
無いことを確認したとき、上記管理情報記憶部の内容を
初期化することを特徴としている。Further, the invention described in claim 4 is based on claim 1,
4. The memory backup system according to item 2 or 3, wherein the arithmetic control unit initializes the contents of the management information storage unit when confirming that there is no data save information in the management information storage unit.
【0019】また、請求項5記載の発明は、請求項1乃
至4のいずれか1に記載のメモリバックアップシステム
に係り、上記管理情報記憶部が上記データ退避情報を書
き込むための1ビットのメモリ容量を有することを特徴
としている。According to a fifth aspect of the present invention, there is provided the memory backup system according to any one of the first to fourth aspects, wherein the management information storage unit has a one-bit memory capacity for writing the data saving information. It is characterized by having.
【0020】また、請求項6記載の発明は、請求項1乃
至5のいずれか1に記載のメモリバックアップシステム
に係り、上記バックアップ用電源回路が、充電可能な電
源により構成されていることを特徴としている。According to a sixth aspect of the present invention, there is provided the memory backup system according to any one of the first to fifth aspects, wherein the backup power supply circuit comprises a chargeable power supply. And
【0021】[0021]
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第1実施例 図1は、この発明の第1実施例であるメモリバックアッ
プシステムの構成を示すブロック図、図2は同メモリバ
ックアップシステムの動作を示すフローチャートであ
る。この例のメモリバックアップシステム10は、図1
に示すように、主電源回路1と、バックアップ用電源回
路2と、主電源回路1のオフ時にバックアップ用電源回
路2から電源が供給される(バックアップされる)処理
情報記憶媒体(処理情報記憶部)4及び管理情報記憶媒
体(管理情報記憶部)5と、主電源回路1が規定時間内
に電源の供給を停止することを感知してプロセッサ6に
報告する主電源監視回路3と、主電源回路1から電源が
供給され処理情報記憶媒体4及び管理情報記憶媒体5と
の間でデータのやり取りを行ってデータを演算処理する
プロセッサ(演算制御部)6とを有している。主電源回
路1は、コンデンサ等の電源を一時保持する手段を内蔵
していて、電源がオフされた後も規定時間の間電源電圧
を保持している。バックアップ用電源回路2は、充電可
能なバッテリーが用いられて、バックアップ不要時は主
電源回路1により充電される。これによって、主電源回
路1を繰り返し使用することができるので、メンテナン
スが簡単となる。処理情報記憶媒体4は、例えばDIM
M(Dual In Memory Module)等のメモリモジュールが用
いられ、DRAM、SRAM等の揮発性メモリにより構
成されている。管理情報記憶媒体5は、例えばフリップ
フロップ回路を有するSRAMにより構成されている。Embodiments of the present invention will be described below with reference to the drawings. The description will be made specifically using an embodiment. First Embodiment FIG. 1 is a block diagram showing a configuration of a memory backup system according to a first embodiment of the present invention, and FIG. 2 is a flowchart showing an operation of the memory backup system. The memory backup system 10 of this example has the configuration shown in FIG.
As shown in FIG. 1, a main power supply circuit 1, a backup power supply circuit 2, and a processing information storage medium (processing information storage unit) to which power is supplied (backed up) from the backup power supply circuit 2 when the main power supply circuit 1 is turned off. 4) and a management information storage medium (management information storage unit) 5; a main power supply monitoring circuit 3 which senses that the main power supply circuit 1 stops supplying power within a specified time and reports to the processor 6; A processor (arithmetic control unit) 6 is supplied with power from the circuit 1 and exchanges data with the processing information storage medium 4 and the management information storage medium 5 to perform arithmetic processing on the data. The main power supply circuit 1 has a built-in means for temporarily holding a power supply such as a capacitor, and holds the power supply voltage for a specified time after the power is turned off. The backup power supply circuit 2 uses a rechargeable battery, and is charged by the main power supply circuit 1 when backup is unnecessary. As a result, the main power supply circuit 1 can be used repeatedly, thereby simplifying maintenance. The processing information storage medium 4 is, for example, a DIM
A memory module such as an M (Dual In Memory Module) is used, and is configured by a volatile memory such as a DRAM and an SRAM. The management information storage medium 5 is constituted by, for example, an SRAM having a flip-flop circuit.
【0022】次に、図2及び図3のフローチャートを参
照して、同メモリバックアップシステムの動作について
説明する。最初に、図2の電源供給停止時について説明
する。まず、主電源監視回路3は、主電源回路1が規定
時間後に電源供給を停止することを感知する(ステップ
S1)。これは、主電源回路1の電源断は、瞬間的に行
われるのでなく、コンデンサ等の電源を一時保持する手
段を内蔵していることで、電源がオフされた後も規定時
間の間電源電圧を保持しているので、その規定時間を感
知する。Next, the operation of the memory backup system will be described with reference to the flowcharts of FIGS. First, a description will be given of a case where power supply is stopped in FIG. First, the main power supply monitoring circuit 3 senses that the main power supply circuit 1 stops supplying power after a specified time (step S1). This is because the power supply of the main power supply circuit 1 is not instantaneously turned off, but has a built-in means for temporarily holding the power supply such as a capacitor. , So that the specified time is sensed.
【0023】次に、主電源監視回路3は、プロセッサ6
に対して主電源回路1による電源供給停止予告を報告す
る(ステップS2)。次に、プロセッサ6は、主電源監
視回路3からの報告に基づいて、演算処理中のデータを
処理情報記憶媒体4に退避させるように書き込む(ステ
ップS3)。Next, the main power supply monitoring circuit 3
, A notice of power supply stop by the main power supply circuit 1 is reported (step S2). Next, based on the report from the main power supply monitoring circuit 3, the processor 6 writes the data being processed in the processing information storage medium 4 so as to be saved (step S3).
【0024】次に、プロセッサ6は、管理情報記憶媒体
5にデータを退避させたことを示すデータ退避記録(デ
ータ退避情報)を書き込む(ステップS4)。これは、
図4に示すように、管理情報記憶媒体5内の1ビットの
メモリ7を用いて、フラグ1を付加するだけで良い。し
たがって、最低限のメモリ容量でデータ退避記録を書き
込むことができる。規定時間後に、主電源回路1は電源
供給を停止する(ステップS5)。Next, the processor 6 writes a data save record (data save information) indicating that the data has been saved in the management information storage medium 5 (step S4). this is,
As shown in FIG. 4, it is only necessary to add the flag 1 using the 1-bit memory 7 in the management information storage medium 5. Therefore, data save recording can be written with a minimum memory capacity. After a prescribed time, the main power supply circuit 1 stops supplying power (step S5).
【0025】次に、図3の電源供給開始時について説明
する。まず、主電源回路1は、電源供給を開始する(ス
テップS11)。次に、プロセッサ6は、主電源回路1
からの電源供給に基いて、管理情報記憶媒体5を先に書
き込んだデータ退避記録の有無をチェックする(ステッ
プS12)。これは図3に示したメモリ7のフラグを確
認すれば良い。データ退避記録が有りの場合すなわちフ
ラグが1のままであった場合は、プロセッサ6は、電源
供給停止時にバックアップ用電源回路2によってバック
アップされていた期間に、処理情報記憶媒体4に退避さ
せたデータに変化がなかった(データは正常である)と
判断して、このデータを復帰する(ステップS13)。Next, a description will be given of the start of power supply in FIG. First, the main power supply circuit 1 starts power supply (step S11). Next, the processor 6 includes the main power supply circuit 1
Then, based on the power supply from the server, it is checked whether or not there is a data save record in which the management information storage medium 5 has been previously written (step S12). This can be done by checking the flag in the memory 7 shown in FIG. If there is data save recording, that is, if the flag remains 1, the processor 6 saves the data saved in the processing information storage medium 4 during the period when the backup power supply circuit 2 backs up the power when the power supply is stopped. Is not changed (data is normal), and this data is restored (step S13).
【0026】一方、管理情報記憶媒体5にデータ退避記
録が無かった場合、すなわちフラグが0になっていた場
合、プロセッサ6は、電源供給停止時にバックアップ用
電源回路2によってバックアップされていた期間に、処
理情報記憶媒体4に退避させたデータが変化した(デー
タは異常である)あるいは、退避データは存在していな
いと判断して、処理情報記憶媒体4を初期化する(ステ
ップS14)。On the other hand, if there is no data evacuation record in the management information storage medium 5, that is, if the flag is set to 0, the processor 6 operates during the period in which the backup was performed by the backup power supply circuit 2 when the power supply was stopped. It is determined that the data saved in the processing information storage medium 4 has changed (data is abnormal) or that no saved data exists, and the processing information storage medium 4 is initialized (step S14).
【0027】このように、この例のメモリバックアップ
システムの構成によれば、主電源回路1から電源の供給
が停止された時にバックアップ用電源回路2により処理
情報記憶媒体4をバックアップして、処理情報記憶媒体
4に演算処理中のデータを退避させるように書き込み、
主電源回路1から電源の供給が開始された時に処理情報
記憶媒体4の退避データを復帰させるように構成してな
るメモリバックアップシステムにおいて、処理情報記憶
媒体4と共にバックアップ用電源回路2によりバックア
ップされて、データを退避させた記録であるデータ退避
記録を書き込む管理情報記憶媒体5と、主電源回路1か
ら電源が供給され処理情報記憶媒体4及び管理情報記憶
媒体5との間でデータのやり取りを行ってデータを演算
処理し、主電源回路1の電源供給開始時に、管理情報記
憶媒体5のデータ退避記録の有無を確認して、データ退
避記録が有りの場合のみ処理情報記憶媒体4に退避させ
たデータを復帰させるプロセッサ6とを有するので、バ
ックアップデータの信頼性の向上を図ることができる。
したがって、予期せぬ電源断が生じた場合に退避はして
いるものの信頼性に欠けるデータが、電源供給開始時に
復帰してしまうのを防止することができる。As described above, according to the configuration of the memory backup system of this example, when the power supply from the main power supply circuit 1 is stopped, the backup power supply circuit 2 backs up the processing information storage medium 4 and Writing to the storage medium 4 so as to save the data being processed,
In a memory backup system configured to restore saved data in the processing information storage medium 4 when power supply from the main power supply circuit 1 is started, the backup data is backed up by the backup power supply circuit 2 together with the processing information storage medium 4. Data is exchanged between the management information storage medium 5 for writing the data save record, which is the data saved data, and the processing information storage medium 4 and the management information storage medium 5 which are supplied with power from the main power supply circuit 1. When the power supply of the main power supply circuit 1 is started, the presence or absence of the data save recording in the management information storage medium 5 is checked, and the data is saved in the processing information storage medium 4 only when the data save record exists. With the processor 6 for restoring the data, the reliability of the backup data can be improved.
Therefore, it is possible to prevent data that is saved but loses reliability when an unexpected power failure occurs from being restored at the start of power supply.
【0028】◇第2実施例 図5は、この発明の第2実施例であるメモリバックアッ
プシステムの構成を示すブロック図、図6は同メモリバ
ックアップシステムの動作を説明するフローチャートで
ある。この発明の第2実施例であるメモリバックアップ
システムの構成が、上述した第1実施例の構成と大きく
異なるところは、バックアップ用電源回路の無駄な電源
消費を抑制するようにした点である。この例のメモリバ
ックアップシステム12は、図5に示すように、処理情
報記憶媒体4及び管理情報記憶媒体5に対するバックア
ップ用電源回路2の電源供給経路の途中にスイッチ(ス
イッチ手段)7が接続されている。Second Embodiment FIG. 5 is a block diagram showing the configuration of a memory backup system according to a second embodiment of the present invention, and FIG. 6 is a flowchart for explaining the operation of the memory backup system. The configuration of the memory backup system according to the second embodiment of the present invention is significantly different from the configuration of the first embodiment in that unnecessary power consumption of the backup power supply circuit is suppressed. In the memory backup system 12 of this example, as shown in FIG. 5, a switch (switch means) 7 is connected in the power supply path of the backup power supply circuit 2 to the processing information storage medium 4 and the management information storage medium 5. I have.
【0029】プロセッサ6は、主電源監視回路3から電
源供給停止予告を報告されると、演算処理中のデータに
処理情報記憶媒体4に退避すべきデータが存在している
か否かを判断する。そして、処理情報記憶媒体4に退避
すべきデータが存在していないことを判断すると、スイ
ッチ7を制御して、これ以降処理情報記憶媒体4及び管
理情報記憶媒体5に対するバックアップ用電源回路2か
らの電源回路を停止させる。したがって、バックアップ
用電源回路2の無駄な電源消費を抑制することができ
る。これ以外は、上述した第1実施例と略同様である。
それゆえ、図5において、図1の構成部分と対応する各
部には、同一の番号を付してその説明を省略する。When notified of the power supply stop notice from the main power supply monitoring circuit 3, the processor 6 determines whether or not there is data to be saved in the processing information storage medium 4 in the data being processed. When it is determined that there is no data to be saved in the processing information storage medium 4, the switch 7 is controlled so that the backup power supply circuit 2 with respect to the processing information storage medium 4 and the management information storage medium 5 thereafter. Stop the power supply circuit. Therefore, useless power consumption of the backup power supply circuit 2 can be suppressed. Other than this, it is substantially the same as the first embodiment described above.
Therefore, in FIG. 5, the same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
【0030】次に、図6のフローチャートを参照して、
同メモリバックアップシステムの動作の電源供給停止時
について説明する。まず、主電源監視回路3は、主電源
回路1が規定時間後に電源供給を停止することを感知す
る(ステップS21)。これは、主電源回路1の電源断
は、瞬間的に行われるのでなく、コンデンサ等の電源を
一時保持する手段を内蔵していることで、電源がオフさ
れた後も規定時間の間電源電圧を保持しているので、そ
の規定時間を感知する。Next, referring to the flowchart of FIG.
The operation of the memory backup system when power supply is stopped will be described. First, the main power supply monitoring circuit 3 detects that the main power supply circuit 1 stops supplying power after a specified time (step S21). This is because the power supply of the main power supply circuit 1 is not instantaneously turned off, but has a built-in means for temporarily holding the power supply such as a capacitor. , So that the specified time is sensed.
【0031】次に、主電源監視回路3は、プロセッサ6
に対して主電源回路1による電源供給停止予告を報告す
る(ステップS22)。次に、プロセッサ6は、主電源
監視回路3からの報告に基づいて、演算処理中のデータ
に処理情報記憶媒体4に退避すべきデータが存在してい
るか否かを判断する(ステップS23)。退避すべきデ
ータが存在していた場合、プロセッサ6は、演算処理中
のデータを処理情報記憶媒体4に退避させるように書き
込む(ステップS24)。退避すべきデータが存在して
いなかった場合、プロセッサ6は、スイッチ7をオフさ
せるように制御してバックアップ用電源回路2の電源供
給を停止させる(ステップS25)。Next, the main power supply monitoring circuit 3
, A notice of power supply stop by the main power supply circuit 1 is reported (step S22). Next, based on the report from the main power supply monitoring circuit 3, the processor 6 determines whether or not the data being processed has data to be saved in the processing information storage medium 4 (step S23). If there is data to be saved, the processor 6 writes the data being processed in the processing information storage medium 4 so as to save the data (step S24). If there is no data to be saved, the processor 6 controls the switch 7 to be turned off to stop the power supply of the backup power supply circuit 2 (step S25).
【0032】次に、プロセッサ6は、管理情報記憶媒体
5にデータを退避させたことを示すデータ退避記録を書
き込む(ステップS26)。これは、図4に示すよう
に、管理情報記憶媒体5内の1ビットのメモリ7を用い
て、フラグ1を付加するだけで良い。したがって、最低
限のメモリ容量でデータ退避記録を書き込むことができ
る。規定時間後に、主電源回路1は電源供給を停止する
(ステップS27)。なお、電源供給開始時の動作は第
1実施例と略同じなので説明を省略する。Next, the processor 6 writes a data save record indicating that the data has been saved in the management information storage medium 5 (step S26). As shown in FIG. 4, it is only necessary to add the flag 1 using the 1-bit memory 7 in the management information storage medium 5. Therefore, data save recording can be written with a minimum memory capacity. After the specified time, the main power supply circuit 1 stops supplying power (step S27). Note that the operation at the start of power supply is substantially the same as in the first embodiment, and a description thereof will be omitted.
【0033】このように、この例の構成によっても、第
1実施例において述べたのと略同様の効果を得ることが
できる。加えて、この例によれば、バックアップ用電源
回路の無駄な電源消費を抑制することができる。As described above, according to the configuration of this embodiment, substantially the same effects as those described in the first embodiment can be obtained. In addition, according to this example, useless power consumption of the backup power supply circuit can be suppressed.
【0034】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、バックア
ップ用電源回路は、充電可能なバッテリーを用いる例で
説明したが、特にメモリバックアップシステムを設置す
る場所にスペース上の制約があるような場合には、小
型、軽量な充電不要な一次電池を用いるようにしても良
い。また、管理情報記憶媒体は、フリップフロップ回路
を有するSRAMにより構成した例で説明したが、主電
源回路が電源供給停止時にバックアップ用電源回路が電
源供給を停止した場合、あるいは主電源回路の電源供給
開始時に処理情報記憶媒体に退避データがない場合に、
管理情報記憶媒体からデータ退避記録がクリアされるこ
とが保証されているのであれば、S(Synchronous)DR
AMのようなメモリを用いるようにしても良い。Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and there are design changes and the like that do not depart from the gist of the present invention. Is also included in the present invention. For example, the backup power supply circuit has been described using an example in which a rechargeable battery is used. In particular, when there is a space constraint in a place where a memory backup system is installed, a small and lightweight primary battery that does not require charging is used. May be used. Also, the management information storage medium has been described as an example in which the management information storage medium is configured by an SRAM having a flip-flop circuit. However, when the backup power supply circuit stops power supply when the main power supply circuit stops power supply, or when the main power supply circuit If there is no saved data in the processing information storage medium at the start,
If it is guaranteed that the data save record will be cleared from the management information storage medium, S (Synchronous) DR
A memory such as an AM may be used.
【0035】[0035]
【発明の効果】以上説明したように、この発明のメモリ
バックアップシステムによれば、主電源回路から電源の
供給が停止された時にバックアップ用電源回路により処
理情報記憶媒体をバックアップして、処理情報記憶媒体
に処理中のデータを退避させるように書き込み、主電源
回路の電源供給開始時に処理情報記憶媒体の退避データ
を復帰させるように構成してなるメモリバックアップシ
ステムにおいて、処理情報記憶媒体と共にバックアップ
用電源回路によりバックアップされて、データを退避さ
せた記録であるデータ退避記録を書き込む管理情報記憶
媒体と、主電源回路から電源が供給され処理情報記憶媒
体及び管理情報記憶媒体との間でデータのやり取りを行
ってデータを演算処理し、主電源回路の電源供給開始時
に、管理情報記憶媒体のデータ退避記録の有無を確認し
て、データ退避記録が有りの場合のみ処理情報記憶媒体
に退避させたデータを復帰させるプロセッサとを有する
ので、バックアップデータの信頼性の向上を図ることが
できる。したがって、予期せぬ電源断が生じた場合に退
避はしているものの信頼性に欠けるデータが、電源供給
開始時に復帰してしまうのを防止することができる。As described above, according to the memory backup system of the present invention, the processing information storage medium is backed up by the backup power supply circuit when the power supply from the main power supply circuit is stopped, and the processing information storage medium is stored. In a memory backup system configured to write data to be processed to a medium to save the data being processed and to restore the saved data in the processing information storage medium when the power supply of the main power supply circuit is started, a backup power supply is provided together with the processing information storage medium. Data is exchanged between a management information storage medium that is backed up by a circuit and writes a data save record, which is a record of data saved, and a processing information storage medium and a management information storage medium that are supplied with power from a main power supply circuit. To process the data and store the management information at the start of power supply to the main power supply circuit. A processor is provided for checking the presence / absence of data evacuation recording and restoring the data saved in the processing information storage medium only when data evacuation recording is present, so that the reliability of backup data can be improved. . Therefore, it is possible to prevent data that is saved but loses reliability when an unexpected power failure occurs from being restored at the start of power supply.
【図1】この発明の第1実施例であるメモリバックアッ
プシステムの構成を示すブロック図ある。FIG. 1 is a block diagram showing a configuration of a memory backup system according to a first embodiment of the present invention.
【図2】同メモリバックアップシステムの動作を示すフ
ローチャートである。FIG. 2 is a flowchart showing an operation of the memory backup system.
【図3】同メモリバックアップシステムの動作を示すフ
ローチャートである。FIG. 3 is a flowchart showing an operation of the memory backup system.
【図4】同メモリバックアップシステムに用いられるメ
モリを概略的に示す図である。FIG. 4 is a diagram schematically showing a memory used in the memory backup system.
【図5】この発明の第2実施例であるメモリバックアッ
プシステムの構成を示すブロック図ある。FIG. 5 is a block diagram showing a configuration of a memory backup system according to a second embodiment of the present invention.
【図6】同メモリバックアップシステムの動作を示すフ
ローチャートである。FIG. 6 is a flowchart showing the operation of the memory backup system.
【図7】メモリバックアップシステムの構成を示すブロ
ック図ある。FIG. 7 is a block diagram showing a configuration of a memory backup system.
【図8】メモリバックアップシステムの構成を示すブロ
ック図ある。FIG. 8 is a block diagram showing a configuration of a memory backup system.
【図9】メモリバックアップシステムの構成を示すブロ
ック図ある。FIG. 9 is a block diagram illustrating a configuration of a memory backup system.
1 主電源回路 2 バックアップ用電源回路 3 主電源監視回路 4 処理情報記憶媒体(処理情報記憶部) 5 管理情報記憶媒体(管理情報記憶部) 6 プロセッサ(演算制御部) 7 管理情報記憶媒体内のメモリ 8 スイッチ(スイッチ手段) 10、12 メモリバックアップシステム REFERENCE SIGNS LIST 1 main power supply circuit 2 backup power supply circuit 3 main power supply monitoring circuit 4 processing information storage medium (processing information storage unit) 5 management information storage medium (management information storage unit) 6 processor (operation control unit) 7 in management information storage medium Memory 8 Switch (switch means) 10, 12 Memory backup system
Claims (6)
停止した時に、主電源回路からバックアップ用電源回路
に切り替えて該バックアップ用電源回路から処理情報記
憶部に電源を供給して、演算処理中のデータを前記処理
情報記憶部に退避させるように書き込み、前記主電源回
路から電源の供給が開始された時に前記処理情報記憶部
に退避したデータを復帰させるように構成してなるメモ
リバックアップシステムであって、 前記処理情報記憶部と共に前記バックアップ用電源回路
から電源が供給されて、前記データを退避させた情報で
あるデータ退避情報を書き込む管理情報記憶部と、 前記主電源回路から電源が供給され前記処理情報記憶部
及び管理情報記憶部との間でデータのやり取りを行って
データを演算処理し、前記主電源回路から電源の供給が
開始された時に前記管理情報記憶部のデータ退避情報の
有無を確認して、該データ退避情報が有る場合のみ前記
処理情報記憶部に退避させたデータを復帰させる演算制
御部とを有することを特徴とするメモリバックアップシ
ステム。When the supply of power supplied from a main power supply circuit is stopped, the main power supply circuit is switched to a backup power supply circuit, and power is supplied from the backup power supply circuit to the processing information storage unit to perform arithmetic processing. A memory backup system configured to write data in the processing information storage unit so as to save the data therein, and to restore the data saved in the processing information storage unit when power supply from the main power supply circuit is started. Power is supplied from the backup power supply circuit together with the processing information storage unit, and a management information storage unit that writes data saving information that is information obtained by saving the data, and power is supplied from the main power supply circuit. The data is exchanged between the processing information storage unit and the management information storage unit to perform data arithmetic processing, and from the main power supply circuit An operation control unit that checks the presence / absence of data saving information in the management information storage unit when the supply of the source is started, and restores the data saved in the processing information storage unit only when the data saving information exists. A memory backup system comprising:
定時間内に停止されることを感知して前記演算制御部に
報告する主電源監視回路を有することを特徴とする請求
項1記載のメモリバックアップシステム。2. The main power supply monitoring circuit according to claim 1, further comprising a main power supply monitoring circuit that senses that power supplied from the main power supply circuit is stopped within a predetermined time and reports the result to the arithmetic control unit. Memory backup system.
部に退避すべきデータが存在しないと判断されたとき、
該演算制御部の制御の基に前記バックアップ用電源回路
から供給される電源を停止させるスイッチ手段を有する
ことを特徴とする請求項1又は2記載のメモリバックア
ップシステム。3. When the arithmetic control unit determines that there is no data to be saved in the processing information storage unit,
3. The memory backup system according to claim 1, further comprising switch means for stopping power supplied from the backup power supply circuit under the control of the arithmetic control unit.
データ退避情報が無いことを確認したとき、前記管理情
報記憶部の内容を初期化することを特徴とする請求項
1、2又は3記載のメモリバックアップシステム。4. The method according to claim 1, wherein the arithmetic control unit initializes the contents of the management information storage unit when confirming that there is no data save information in the management information storage unit. The memory backup system as described.
報を書き込むための1ビットのメモリ容量を有すること
を特徴とする請求項1乃至4のいずれか1に記載のメモ
リバックアップシステム。5. The memory backup system according to claim 1, wherein the management information storage unit has a 1-bit memory capacity for writing the data saving information.
能な電源により構成されていることを特徴とする請求項
1乃至5のいずれか1に記載のメモリバックアップシス
テム。6. The memory backup system according to claim 1, wherein said backup power supply circuit comprises a chargeable power supply.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000353867A JP2002157052A (en) | 2000-11-21 | 2000-11-21 | Memory backup system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000353867A JP2002157052A (en) | 2000-11-21 | 2000-11-21 | Memory backup system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002157052A true JP2002157052A (en) | 2002-05-31 |
Family
ID=18826560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000353867A Pending JP2002157052A (en) | 2000-11-21 | 2000-11-21 | Memory backup system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002157052A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014169013A (en) * | 2013-03-04 | 2014-09-18 | Lecip Holdings Corp | Power supply controller |
-
2000
- 2000-11-21 JP JP2000353867A patent/JP2002157052A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014169013A (en) * | 2013-03-04 | 2014-09-18 | Lecip Holdings Corp | Power supply controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6336174B1 (en) | Hardware assisted memory backup system and method | |
JP3477689B2 (en) | Magnetic disk controller | |
JP5402693B2 (en) | Disk array device control method and disk array device | |
JP4765222B2 (en) | DRAM device | |
US7315951B2 (en) | High speed non-volatile electronic memory configuration | |
KR100743180B1 (en) | Duplex data system | |
JP3302847B2 (en) | Storage device | |
EP2093673A1 (en) | A system and method with multi-level buffer | |
JP2002157052A (en) | Memory backup system | |
EP2581804A1 (en) | Electronic apparatus using NAND flash and memory management method thereof | |
JP2009025926A (en) | Data backup method, data backup program, and data backup device | |
JPH0728572A (en) | Automatic data storage device at power failure | |
JP2004078963A (en) | Cache memory backup device | |
JP2003263372A (en) | Malfunction prevention device | |
JPH02297237A (en) | Automatic restarting device for electronic computer system | |
JPH11328045A (en) | Initialization control system for dram device with battery backup function | |
JP4098400B2 (en) | Semiconductor disk device | |
JPS63217455A (en) | Ram back-up system | |
JP3087650B2 (en) | Automatic power recovery method | |
KR100362572B1 (en) | Duplication method and duplication processor apparatus for communication apparatus | |
JP2740685B2 (en) | Storage device backup circuit | |
JPH0374712A (en) | Information processor | |
JPH04118705A (en) | programmable controller | |
JPH0581147A (en) | How to automatically save and restore volatile storage | |
JPH06124148A (en) | Computer having suspend/resume function |