JP2002124590A - セラミック回路基板及びその製造方法 - Google Patents
セラミック回路基板及びその製造方法Info
- Publication number
- JP2002124590A JP2002124590A JP2000313414A JP2000313414A JP2002124590A JP 2002124590 A JP2002124590 A JP 2002124590A JP 2000313414 A JP2000313414 A JP 2000313414A JP 2000313414 A JP2000313414 A JP 2000313414A JP 2002124590 A JP2002124590 A JP 2002124590A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- via conductor
- ceramic circuit
- ceramic
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 78
- 238000007747 plating Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 3
- 238000010304 firing Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 14
- 239000010410 layer Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 8
- 238000005245 sintering Methods 0.000 description 7
- 239000000843 powder Substances 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000004014 plasticizer Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002845 discoloration Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002923 metal particle Substances 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 101100434911 Mus musculus Angpt1 gene Proteins 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000009766 low-temperature sintering Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 低温焼成によって形成した絶縁基体の表面に
露出したビア導体上にＡｕめっきを施してワイヤボンド
の受けパッドとすることでボンディングワイヤの不着が
少なく、基板の小型化に対応できるセラミック回路基板
及びその製造方法を提供する。 【解決手段】 絶縁基体４０の表面に露出したビア導体
１２に半導体チップ１６がワイヤボンドによって接続さ
れる低温焼成されたセラミック回路基板１０であって、
ビア導体１２の表面にＡｕめっき１５が施されている。
露出したビア導体上にＡｕめっきを施してワイヤボンド
の受けパッドとすることでボンディングワイヤの不着が
少なく、基板の小型化に対応できるセラミック回路基板
及びその製造方法を提供する。 【解決手段】 絶縁基体４０の表面に露出したビア導体
１２に半導体チップ１６がワイヤボンドによって接続さ
れる低温焼成されたセラミック回路基板１０であって、
ビア導体１２の表面にＡｕめっき１５が施されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを収
納するためのセラミック回路基板及びその製造方法に係
り、より詳細には半導体チップがワイヤボンド方式でビ
ア導体に接続されるセラミック回路基板及びその製造方
法に関する。
納するためのセラミック回路基板及びその製造方法に係
り、より詳細には半導体チップがワイヤボンド方式でビ
ア導体に接続されるセラミック回路基板及びその製造方
法に関する。
【０００２】
【従来の技術】従来より、セラミック回路基板は、電子
部品を実装するための配線パターンを形成した回路基板
として用いられている。通常、セラミック回路基板に半
導体チップをワイヤボンド方式で接続する場合に用いら
れるセラミック回路基板においては、ボンディングワイ
ヤの受けパッドをセラミックグリーンシートにタングス
テンやモリブデン等の高融点金属ペーストで印刷して同
時焼成し、受けパッドの表面にＮｉめっき、Ａｕめっき
を施して形成している。しかしながら、この場合は、高
温焼成（約１５５０℃）となり、焼成時のセラミックグ
リーンシートの収縮が大きいので基板寸法のばらつきが
大きくなり受けパッドの寸法ピッチの精度に問題があっ
た。また、導体に導通抵抗の高いタングステンやモリブ
デン等の高融点金属を使わざるを得ず高速信号化に問題
があった。
部品を実装するための配線パターンを形成した回路基板
として用いられている。通常、セラミック回路基板に半
導体チップをワイヤボンド方式で接続する場合に用いら
れるセラミック回路基板においては、ボンディングワイ
ヤの受けパッドをセラミックグリーンシートにタングス
テンやモリブデン等の高融点金属ペーストで印刷して同
時焼成し、受けパッドの表面にＮｉめっき、Ａｕめっき
を施して形成している。しかしながら、この場合は、高
温焼成（約１５５０℃）となり、焼成時のセラミックグ
リーンシートの収縮が大きいので基板寸法のばらつきが
大きくなり受けパッドの寸法ピッチの精度に問題があっ
た。また、導体に導通抵抗の高いタングステンやモリブ
デン等の高融点金属を使わざるを得ず高速信号化に問題
があった。
【０００３】そこで、近年、低導通抵抗導体の使用が可
能で、低膨張率、低誘電率であり、信頼性の高い抵抗体
が形成可能なガラスセラミックからなる低温焼成多層基
板による回路基板が用いられてきている。この低温焼成
は、例えば、８００〜１０００℃程度で焼成するもの
で、低温焼成によって形成されるセラミック回路基板
は、表層に半導体チップ搭載用のボンディングワイヤの
受けパッドが形成されている。通常、受けパッドは、セ
ラミック回路基板を焼成した後にセラミック回路基板上
にＡｕペーストを印刷して焼成することで形成してい
る。また、半導体チップをセラミック回路基板に搭載す
る方法としては、ワイヤボンド方式以外にセラミック回
路基板の大きさを小さくできるフリップチップ方式があ
り、基板の焼成後の表面にフリップチップ実装用の受け
パッドとなる配線導体パターンをスクリーン印刷で形成
し、焼成することで製造している。
能で、低膨張率、低誘電率であり、信頼性の高い抵抗体
が形成可能なガラスセラミックからなる低温焼成多層基
板による回路基板が用いられてきている。この低温焼成
は、例えば、８００〜１０００℃程度で焼成するもの
で、低温焼成によって形成されるセラミック回路基板
は、表層に半導体チップ搭載用のボンディングワイヤの
受けパッドが形成されている。通常、受けパッドは、セ
ラミック回路基板を焼成した後にセラミック回路基板上
にＡｕペーストを印刷して焼成することで形成してい
る。また、半導体チップをセラミック回路基板に搭載す
る方法としては、ワイヤボンド方式以外にセラミック回
路基板の大きさを小さくできるフリップチップ方式があ
り、基板の焼成後の表面にフリップチップ実装用の受け
パッドとなる配線導体パターンをスクリーン印刷で形成
し、焼成することで製造している。
【０００４】
【発明が解決しようとする課題】しかしながら、前述し
たような従来のセラミック回路基板及びその製造方法に
おいては、次のような問題がある。 （１）ボンディングワイヤの受けパッドの形成をセラミ
ック回路基板を焼成した後にＡｕペーストを印刷し、焼
成して形成する場合は、Ａｕペースト中のガラス分が焼
成によってＡｕ表面へ浮上し、ボンディングワイヤの不
着が発生する。また、受けパッドそのものの存在により
セラミック回路基板の小型化の障害となっている。 （２）フリップチップ方式は、セラミック回路基板の小
型化には有利であるが、実装した後半導体チップの裏面
が観察できないこともあり、信頼性、安定性においてワ
イヤボンド方式には及ばない。 （３）セラミック回路基板の焼成後に受けパッドを形成
するのではなく、受けパッドをセラミック回路基板と同
時焼成して形成し、Ａｕめっきを施せばボンディングワ
イヤの不着の問題は解消するが、同時焼成であるために
セラミック回路基板の焼成収縮ばらつきが発生し、受け
パッドの寸法ピッチ精度が悪い。 （４）焼成収縮解消のために加圧焼成が開発され無収縮
焼成が可能であるが、受けパッドの存在によるセラミッ
ク回路基板の小型化は解消できない。本発明は、かかる
事情に鑑みてなされたものであって、低温焼成によって
形成した絶縁基体の表面に露出したビア導体上にＡｕめ
っきを施してワイヤボンドの受けパッドとすることでボ
ンディングワイヤの不着が少なく、基板の小型化に対応
できるセラミック回路基板及びその製造方法を提供する
ことを目的とする。
たような従来のセラミック回路基板及びその製造方法に
おいては、次のような問題がある。 （１）ボンディングワイヤの受けパッドの形成をセラミ
ック回路基板を焼成した後にＡｕペーストを印刷し、焼
成して形成する場合は、Ａｕペースト中のガラス分が焼
成によってＡｕ表面へ浮上し、ボンディングワイヤの不
着が発生する。また、受けパッドそのものの存在により
セラミック回路基板の小型化の障害となっている。 （２）フリップチップ方式は、セラミック回路基板の小
型化には有利であるが、実装した後半導体チップの裏面
が観察できないこともあり、信頼性、安定性においてワ
イヤボンド方式には及ばない。 （３）セラミック回路基板の焼成後に受けパッドを形成
するのではなく、受けパッドをセラミック回路基板と同
時焼成して形成し、Ａｕめっきを施せばボンディングワ
イヤの不着の問題は解消するが、同時焼成であるために
セラミック回路基板の焼成収縮ばらつきが発生し、受け
パッドの寸法ピッチ精度が悪い。 （４）焼成収縮解消のために加圧焼成が開発され無収縮
焼成が可能であるが、受けパッドの存在によるセラミッ
ク回路基板の小型化は解消できない。本発明は、かかる
事情に鑑みてなされたものであって、低温焼成によって
形成した絶縁基体の表面に露出したビア導体上にＡｕめ
っきを施してワイヤボンドの受けパッドとすることでボ
ンディングワイヤの不着が少なく、基板の小型化に対応
できるセラミック回路基板及びその製造方法を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】前記目的に沿う本発明に
係るセラミック回路基板は、絶縁基体の表面に露出した
Ａｕめっきの施されたビア導体に半導体チップがワイヤ
ボンドによって接続される低温焼成されたセラミック回
路基板であって、ビア導体はＡｇ系導体からなり、絶縁
基体と加圧同時焼成されており、しかも、ビア導体の表
面が研磨されている。ビア導体表面を直接ワイヤボンド
の受けパッドとする面は、Ａｕめっきが施されたＡｇ系
導体からなり、Ａｇ系導体がＷ（タングステン）やＭｏ
（モリブデン）等に比較して軟質な導体であるので、ボ
ンディングワイヤをワイヤボンダーで接続させる時のワ
イヤボンド性が良好となり、ボンディングワイヤの不着
を少なくして歩留の向上と信頼性を高めることができ
る。また、ビア導体表面がそのままワイヤボンドの受け
パッドとなり、改めて受けパッドを形成することがない
ので基板の小型化にも対応することができる。更に、絶
縁基体と共にビア導体も同時に加圧焼成される加圧同時
焼成により平坦で、収縮のないビアピッチ寸法精度の良
い絶縁基体が得られるので、良好なワイヤボンド性が得
られる。また、ビア導体表面が研磨されているので、Ａ
ｕめっき表面が平坦となり良好なワイヤボンド性が得ら
れる。特にビア導体がＡｇの場合は、研磨によってビア
表面近傍の金属粒子間のポア（気泡）がＡｇの高い延性
によって埋まるので、めっき液のビア導体中への浸透が
なくなり腐食や変色が発生しない。
係るセラミック回路基板は、絶縁基体の表面に露出した
Ａｕめっきの施されたビア導体に半導体チップがワイヤ
ボンドによって接続される低温焼成されたセラミック回
路基板であって、ビア導体はＡｇ系導体からなり、絶縁
基体と加圧同時焼成されており、しかも、ビア導体の表
面が研磨されている。ビア導体表面を直接ワイヤボンド
の受けパッドとする面は、Ａｕめっきが施されたＡｇ系
導体からなり、Ａｇ系導体がＷ（タングステン）やＭｏ
（モリブデン）等に比較して軟質な導体であるので、ボ
ンディングワイヤをワイヤボンダーで接続させる時のワ
イヤボンド性が良好となり、ボンディングワイヤの不着
を少なくして歩留の向上と信頼性を高めることができ
る。また、ビア導体表面がそのままワイヤボンドの受け
パッドとなり、改めて受けパッドを形成することがない
ので基板の小型化にも対応することができる。更に、絶
縁基体と共にビア導体も同時に加圧焼成される加圧同時
焼成により平坦で、収縮のないビアピッチ寸法精度の良
い絶縁基体が得られるので、良好なワイヤボンド性が得
られる。また、ビア導体表面が研磨されているので、Ａ
ｕめっき表面が平坦となり良好なワイヤボンド性が得ら
れる。特にビア導体がＡｇの場合は、研磨によってビア
表面近傍の金属粒子間のポア（気泡）がＡｇの高い延性
によって埋まるので、めっき液のビア導体中への浸透が
なくなり腐食や変色が発生しない。
【０００６】前記目的に沿う本発明に係るセラミック回
路基板の製造方法は、絶縁基体の表面に露出したＡｕめ
っきの施されたビア導体に半導体チップがワイヤボンド
によって接続されるセラミック回路基板の製造方法にお
いて、絶縁基体を形成する複数枚のセラミックグリーン
シートに孔を穿設し、Ａｇ系導体からなる金属ペースト
を孔に充填して絶縁基体の表面に露出するビア導体を形
成すると共にセラミックグリーンシートの表面に配線パ
ターンを形成し、複数枚のセラミックグリーンシートを
重ね合わせて積層体を形成する工程と、積層体を８００
〜１０００℃で加圧しながら焼成して焼結体を形成する
工程と、焼結体の表面を研磨して絶縁基体を形成する工
程と、絶縁基体の表面に露出するビア導体にＡｕめっき
を施す工程とを有する。これにより、低温焼成で加圧同
時焼成したＡｇ系導体で形成されたビア導体の表面を研
磨し、その表面にＡｕめっきを施したビア導体表面を直
接ワイヤボンドの受けパッドとすることができるので、
ボンディングワイヤの不着を少なくして歩留の向上と信
頼性を高めたセラミック回路基板を製造することができ
る。また、ビア導体表面がそのままワイヤボンドの受け
パッドとすることができるので、改めて受けパッドを形
成することがなく、小型化に対応したセラミック回路基
板を製造することができる。
路基板の製造方法は、絶縁基体の表面に露出したＡｕめ
っきの施されたビア導体に半導体チップがワイヤボンド
によって接続されるセラミック回路基板の製造方法にお
いて、絶縁基体を形成する複数枚のセラミックグリーン
シートに孔を穿設し、Ａｇ系導体からなる金属ペースト
を孔に充填して絶縁基体の表面に露出するビア導体を形
成すると共にセラミックグリーンシートの表面に配線パ
ターンを形成し、複数枚のセラミックグリーンシートを
重ね合わせて積層体を形成する工程と、積層体を８００
〜１０００℃で加圧しながら焼成して焼結体を形成する
工程と、焼結体の表面を研磨して絶縁基体を形成する工
程と、絶縁基体の表面に露出するビア導体にＡｕめっき
を施す工程とを有する。これにより、低温焼成で加圧同
時焼成したＡｇ系導体で形成されたビア導体の表面を研
磨し、その表面にＡｕめっきを施したビア導体表面を直
接ワイヤボンドの受けパッドとすることができるので、
ボンディングワイヤの不着を少なくして歩留の向上と信
頼性を高めたセラミック回路基板を製造することができ
る。また、ビア導体表面がそのままワイヤボンドの受け
パッドとすることができるので、改めて受けパッドを形
成することがなく、小型化に対応したセラミック回路基
板を製造することができる。
【０００７】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態について説明し、本
発明の理解に供する。ここに、図１は本発明の一実施の
形態に係るセラミック回路基板の斜視図、図２は同セラ
ミック回路基板の断面図、図３は同セラミック回路基板
のビア導体部分の拡大断面図、図４（Ａ）〜（Ｄ）は同
セラミック回路基板の製造方法の説明図である。
つ、本発明を具体化した実施の形態について説明し、本
発明の理解に供する。ここに、図１は本発明の一実施の
形態に係るセラミック回路基板の斜視図、図２は同セラ
ミック回路基板の断面図、図３は同セラミック回路基板
のビア導体部分の拡大断面図、図４（Ａ）〜（Ｄ）は同
セラミック回路基板の製造方法の説明図である。
【０００８】図１〜図３に示すように、本発明の一実施
の形態に係るセラミック回路基板１０は、例えば、８０
０〜１０００℃程度の温度で低温焼成して形成できるガ
ラスセラミックからなり、焼成前のシート状からなる複
数のセラミックグリーンシート２１〜２４（図４参照）
にＡｇ系導体の金属ペーストを用いて内層配線パターン
１９を有する配線パターンやビア導体１２を形成し、重
ね合わせた積層体２０を同時焼成して成形された焼結体
３０の外表面を研磨して絶縁基体４０を形成し、更にそ
の外表面には外層配線パターン１１が形成されている。
また、最外層（上層）のセラミックグリーンシート２１
に形成されたビア導体１２の外表面にはＮｉめっき１４
及びＡｕめっき１５が施されたワイヤボンドの受けパッ
ド１３が形成されている。このセラミック回路基板１０
には半導体チップ１６が樹脂等でダイボンドされて、半
導体チップ１６の接続端子１７と受けパッド１３との間
をボンディングワイヤ１８で接続して半導体電子部品と
して用いられている。焼成前の各セラミックグリーンシ
ート２１〜２４には内層配線パターン１９が形成されて
いて、各層の内層配線パターン１９及び外層配線パター
ン１１は、ビア導体１２で接続されている（図２参
照）。
の形態に係るセラミック回路基板１０は、例えば、８０
０〜１０００℃程度の温度で低温焼成して形成できるガ
ラスセラミックからなり、焼成前のシート状からなる複
数のセラミックグリーンシート２１〜２４（図４参照）
にＡｇ系導体の金属ペーストを用いて内層配線パターン
１９を有する配線パターンやビア導体１２を形成し、重
ね合わせた積層体２０を同時焼成して成形された焼結体
３０の外表面を研磨して絶縁基体４０を形成し、更にそ
の外表面には外層配線パターン１１が形成されている。
また、最外層（上層）のセラミックグリーンシート２１
に形成されたビア導体１２の外表面にはＮｉめっき１４
及びＡｕめっき１５が施されたワイヤボンドの受けパッ
ド１３が形成されている。このセラミック回路基板１０
には半導体チップ１６が樹脂等でダイボンドされて、半
導体チップ１６の接続端子１７と受けパッド１３との間
をボンディングワイヤ１８で接続して半導体電子部品と
して用いられている。焼成前の各セラミックグリーンシ
ート２１〜２４には内層配線パターン１９が形成されて
いて、各層の内層配線パターン１９及び外層配線パター
ン１１は、ビア導体１２で接続されている（図２参
照）。
【０００９】ボンディングワイヤ１８の受けパッド１３
として利用されるビア導体１２の表面には下地めっきと
してＮｉめっき１４が施され、その上にＡｕめっきが施
されている（図３参照）。これにより、受けパッド１３
は、ボンディングワイヤ１８との接続を強固なものとし
ている。また、ビア導体１２の導体金属としてＡｇ系
（Ａｇ、ＡｇＰｔ、ＡｇＰｄ等）を用いてセラミックグ
リーンシート２１〜２４と加圧しながら同時焼成を行っ
てビア導体１２を形成するので、基板のうねりが少なく
ビア導体１２の表面の受けパッド１３も平坦となり、ボ
ンディングワイヤ１８の良好な接続強度の得られるセラ
ミック回路基板１０が確保されている。
として利用されるビア導体１２の表面には下地めっきと
してＮｉめっき１４が施され、その上にＡｕめっきが施
されている（図３参照）。これにより、受けパッド１３
は、ボンディングワイヤ１８との接続を強固なものとし
ている。また、ビア導体１２の導体金属としてＡｇ系
（Ａｇ、ＡｇＰｔ、ＡｇＰｄ等）を用いてセラミックグ
リーンシート２１〜２４と加圧しながら同時焼成を行っ
てビア導体１２を形成するので、基板のうねりが少なく
ビア導体１２の表面の受けパッド１３も平坦となり、ボ
ンディングワイヤ１８の良好な接続強度の得られるセラ
ミック回路基板１０が確保されている。
【００１０】めっきを行う前のビア導体１２の表面は研
磨がされているので、研磨面に追随してＮｉめっき１４
及びＡｕめっき１５の表面が平坦となり、ワイヤボンド
性を更に良好にするセラミック回路基板が確保できる。
また、ビア導体１２の導体金属は、Ａｇ系を用いてお
り、Ａｇが比較的軟質且つ延性に富む金属であるので、
研磨時にビア導体１２の金属粒子間のポアを埋め込み、
めっき時のめっき液のビア導体１２内部への浸透をくい
止め、めっき液残渣によるビア導体１２の腐食、変色を
防止したセラミック回路基板１０を確保できる。
磨がされているので、研磨面に追随してＮｉめっき１４
及びＡｕめっき１５の表面が平坦となり、ワイヤボンド
性を更に良好にするセラミック回路基板が確保できる。
また、ビア導体１２の導体金属は、Ａｇ系を用いてお
り、Ａｇが比較的軟質且つ延性に富む金属であるので、
研磨時にビア導体１２の金属粒子間のポアを埋め込み、
めっき時のめっき液のビア導体１２内部への浸透をくい
止め、めっき液残渣によるビア導体１２の腐食、変色を
防止したセラミック回路基板１０を確保できる。
【００１１】次いで、図４（Ａ）〜（Ｄ）を参照して本
発明の一実施の形態に係るセラミック回路基板の製造方
法について説明する。先ず、図４（Ａ）に示すように、
８００〜１０００℃で焼結可能な複数枚のセラミックグ
リーンシート２１〜２４は、ＣａＯ−Ａｌ2 Ｏ3 −Ｓｉ
Ｏ2 −Ｂ2 Ｏ3系ガラス５０〜６５重量％（好ましくは
６０重量％）とＡｌ2 Ｏ3 ５０〜３５重量％（好ましく
は４０重量％）からなるセラミック粉末にバインダー、
溶剤及び可塑材を添加して混合し、ドクターブレード法
等で所望の厚みのシート状にし、所望の大きさに切断し
て形成している。
発明の一実施の形態に係るセラミック回路基板の製造方
法について説明する。先ず、図４（Ａ）に示すように、
８００〜１０００℃で焼結可能な複数枚のセラミックグ
リーンシート２１〜２４は、ＣａＯ−Ａｌ2 Ｏ3 −Ｓｉ
Ｏ2 −Ｂ2 Ｏ3系ガラス５０〜６５重量％（好ましくは
６０重量％）とＡｌ2 Ｏ3 ５０〜３５重量％（好ましく
は４０重量％）からなるセラミック粉末にバインダー、
溶剤及び可塑材を添加して混合し、ドクターブレード法
等で所望の厚みのシート状にし、所望の大きさに切断し
て形成している。
【００１２】各セラミックグリーンシート２１〜２４に
は、ビア導体１２を形成するための孔２５をプレス金型
やＮＣマシーン等を使用して穿設している。そして、こ
の孔２５には、スクリーン印刷等でＡｇ系導体からなる
金属ペーストを充填している。また、各セラミックグリ
ーンシート２２〜２４には、導通回路を形成するための
内層配線パターン１９をＡｇ系導体からなる金属ペース
トを用いてスクリーン印刷等で形成している。この内層
配線パターン１９はビア導体１２を介して各セラミック
グリーンシート２１〜２４間を電気的に導通させてい
る。ビア導体１２及び内層配線パターン１９が形成され
た各セラミックグリーンシート２１〜２４は、重ね合わ
せて仮接合して積層体２０を形成している。
は、ビア導体１２を形成するための孔２５をプレス金型
やＮＣマシーン等を使用して穿設している。そして、こ
の孔２５には、スクリーン印刷等でＡｇ系導体からなる
金属ペーストを充填している。また、各セラミックグリ
ーンシート２２〜２４には、導通回路を形成するための
内層配線パターン１９をＡｇ系導体からなる金属ペース
トを用いてスクリーン印刷等で形成している。この内層
配線パターン１９はビア導体１２を介して各セラミック
グリーンシート２１〜２４間を電気的に導通させてい
る。ビア導体１２及び内層配線パターン１９が形成され
た各セラミックグリーンシート２１〜２４は、重ね合わ
せて仮接合して積層体２０を形成している。
【００１３】次に、図４（Ｂ）に示すように、セラミッ
クグリーンシート２１〜２４の焼結温度である８００〜
１０００℃では焼結しない未焼結シート２６を準備す
る。この未焼結シート２６は、ガラス分を含まないアル
ミナ粉末のみにバインダー、溶剤及び可塑材を添加して
混合し、ドクターブレード法等で所望の厚みのシート状
にし、所望の大きさに切断して形成している。この未焼
結シート２６を積層体２０の両面に重ね合わせ、温度１
００℃、圧力５０ｋｇ／ｃｍ2 で加熱圧着して積層して
いる。
クグリーンシート２１〜２４の焼結温度である８００〜
１０００℃では焼結しない未焼結シート２６を準備す
る。この未焼結シート２６は、ガラス分を含まないアル
ミナ粉末のみにバインダー、溶剤及び可塑材を添加して
混合し、ドクターブレード法等で所望の厚みのシート状
にし、所望の大きさに切断して形成している。この未焼
結シート２６を積層体２０の両面に重ね合わせ、温度１
００℃、圧力５０ｋｇ／ｃｍ2 で加熱圧着して積層して
いる。
【００１４】次に、未焼結シート２６に接触させて、
上、下面に金属や耐火物からなる押え治具２７をあてが
い、１０Ｋｇ／ｃｍ2 の圧力を掛けながら、温度１００
０℃以下で加圧焼成する。これによって、セラミックグ
リーンシート２１〜２４及び金属ペーストが焼結し、バ
インダー、溶剤及び可塑材が無くなった未焼結シート２
６を上下面に有する焼結体３０が形成される。ここで、
焼成温度が８００℃未満であるとセラミックグリーンシ
ート２１〜２４が焼結をせず、絶縁体を形成しない。ま
た、１０００℃を超えるとセラミックグリーンシート２
１〜２４のガラス分が溶融しすぎて絶縁体としての強度
が弱くなる。この加圧焼成によって、セラミックグリー
ンシート２２〜２４のそれぞれの表面に設けられた金属
ペーストが焼成されてビア導体１２や内層配線パターン
１９が形成されても、未焼結シート２６の拘束により焼
結体３０の平坦性を維持することができる。また、未焼
結シート２６の拘束により焼結体３０は、積層体２０の
厚み方向の収縮は発生するが平面方向の収縮は発生しな
いので、焼成収縮による寸法ばらつきを小さく抑えるこ
とができる。
上、下面に金属や耐火物からなる押え治具２７をあてが
い、１０Ｋｇ／ｃｍ2 の圧力を掛けながら、温度１００
０℃以下で加圧焼成する。これによって、セラミックグ
リーンシート２１〜２４及び金属ペーストが焼結し、バ
インダー、溶剤及び可塑材が無くなった未焼結シート２
６を上下面に有する焼結体３０が形成される。ここで、
焼成温度が８００℃未満であるとセラミックグリーンシ
ート２１〜２４が焼結をせず、絶縁体を形成しない。ま
た、１０００℃を超えるとセラミックグリーンシート２
１〜２４のガラス分が溶融しすぎて絶縁体としての強度
が弱くなる。この加圧焼成によって、セラミックグリー
ンシート２２〜２４のそれぞれの表面に設けられた金属
ペーストが焼成されてビア導体１２や内層配線パターン
１９が形成されても、未焼結シート２６の拘束により焼
結体３０の平坦性を維持することができる。また、未焼
結シート２６の拘束により焼結体３０は、積層体２０の
厚み方向の収縮は発生するが平面方向の収縮は発生しな
いので、焼成収縮による寸法ばらつきを小さく抑えるこ
とができる。
【００１５】次いで、未焼結シート２６を介して焼結体
３０に載置されている押さえ治具２７を取り外した後、
焼結体３０に付着している未焼結シート２６を除去す
る。焼成された未焼結シート２６はバインダー、溶剤及
び可塑材が無くなった状態であるので、アルミナ紛のみ
であり、焼結体３０の外表面に若干のアルミナ紛の付着
を残して、殆どは簡単に剥離除去できる。剥離除去に
は、必要に応じて焼結体３０の外表面にガラスビーズ等
のブラスト材を使用してブラスト処理を施し、外表面に
付着しているアルミナ紛を除去してもよい。
３０に載置されている押さえ治具２７を取り外した後、
焼結体３０に付着している未焼結シート２６を除去す
る。焼成された未焼結シート２６はバインダー、溶剤及
び可塑材が無くなった状態であるので、アルミナ紛のみ
であり、焼結体３０の外表面に若干のアルミナ紛の付着
を残して、殆どは簡単に剥離除去できる。剥離除去に
は、必要に応じて焼結体３０の外表面にガラスビーズ等
のブラスト材を使用してブラスト処理を施し、外表面に
付着しているアルミナ紛を除去してもよい。
【００１６】次に、図４（Ｃ）に示すように、焼結体３
０の外表面をラッピング等の方法により研磨を行う。砥
粒は表面の仕上げ状態によって選択できるが、３２０＃
程度の粒度の砥粒が使用される。これにより、焼結体３
０の外表面に付着しているアルミナ紛を除去し、焼結体
３０のセラミック面と、焼結体３０の外表面に露出して
いるビア導体１２の表面を研削して平坦に仕上げた絶縁
基体４０を形成している。
０の外表面をラッピング等の方法により研磨を行う。砥
粒は表面の仕上げ状態によって選択できるが、３２０＃
程度の粒度の砥粒が使用される。これにより、焼結体３
０の外表面に付着しているアルミナ紛を除去し、焼結体
３０のセラミック面と、焼結体３０の外表面に露出して
いるビア導体１２の表面を研削して平坦に仕上げた絶縁
基体４０を形成している。
【００１７】次に、図４（Ｄ）に示すように、絶縁基体
４０の上下の外表面に金属ペースト、例えば、Ａｇ系導
体ペーストを用いて外層配線パターン１１を形成してい
る。この外層配線パターン１１はディスクリート部品搭
載のためのパッドであったり、外部との接続端子用であ
ったり、抵抗体形成のためのパッドであったりする。ワ
イヤボンド用のビア導体１２には、電解めっきによって
厚み２〜４μｍ程度のＮｉめっきを施し、その上に厚み
０．３〜０．８μｍ程度のＡｕめっきを施して受けパッ
ド１３を形成している。
４０の上下の外表面に金属ペースト、例えば、Ａｇ系導
体ペーストを用いて外層配線パターン１１を形成してい
る。この外層配線パターン１１はディスクリート部品搭
載のためのパッドであったり、外部との接続端子用であ
ったり、抵抗体形成のためのパッドであったりする。ワ
イヤボンド用のビア導体１２には、電解めっきによって
厚み２〜４μｍ程度のＮｉめっきを施し、その上に厚み
０．３〜０．８μｍ程度のＡｕめっきを施して受けパッ
ド１３を形成している。
【００１８】なお、本実施の形態では、セラミック回路
基板１０を４層のセラミックグリーンシート２１〜２４
で形成したが、この層数は限定されるものではなく、２
層、３層又は５層以上であってもよい。また、セラミッ
クグリーンシートの材料として、ＣａＯ−Ａｌ2 Ｏ3 −
ＳｉＯ2−Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混合物以
外に、ＭｇＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラ
スとＡｌ2 Ｏ3 との混合物、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラ
スとＡｌ2 Ｏ3 との混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ
3 系ガラスとＡｌ2 Ｏ3 との混合物、コージェライト系
結晶化ガラス等のセラミック材料を用いてもよい。
基板１０を４層のセラミックグリーンシート２１〜２４
で形成したが、この層数は限定されるものではなく、２
層、３層又は５層以上であってもよい。また、セラミッ
クグリーンシートの材料として、ＣａＯ−Ａｌ2 Ｏ3 −
ＳｉＯ2−Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混合物以
外に、ＭｇＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラ
スとＡｌ2 Ｏ3 との混合物、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラ
スとＡｌ2 Ｏ3 との混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ
3 系ガラスとＡｌ2 Ｏ3 との混合物、コージェライト系
結晶化ガラス等のセラミック材料を用いてもよい。
【００１９】
【実施例】本発明者は、図５（Ａ）、（Ｂ）に示すよう
に、本発明の一実施の形態に係るセラミック回路基板の
製造方法により製造したビア導体からなる受けパッド１
３の径がφ０．２ｍｍのセラミック回路基板（図５
（Ａ）参照）と、従来例（図５（Ｂ）参照）のワイヤボ
ンドの受けパッド５１の寸法が長さ０．４ｍｍ、幅０．
２ｍｍ、φ０．２ｍｍのビア導体５２と接続するための
接続代幅５３が０．０５ｍｍのセラミック回路基板と半
導体チップ１６、５７との間にワイヤボンドを行いボン
ディングワイヤ１８、５４の接続不良発生率の試験を行
った。また、両者の必要とするワイヤボンドの受けパッ
ド１３、５１の形成可能エリアの幅３１、５５を、それ
ぞれの受けパッド１３、５１と隣接している、例えば、
ディスクリート部品搭載用等の電子部品搭載用のパター
ン３２、５６との必要間隔幅で算出した。その算出方法
は、本実施例ではビア導体をそのままワイヤボンドの受
けパッド１３とすることができるので、従来例で必要で
あったワイヤボンドの受けパッド５１の形成可能エリア
の幅５５の１．６ｍｍから、Ａｕペーストでワイヤボン
ドの受けパッドのパターンを形成するのに必要な幅０．
５ｍｍ（長さ０．４ｍｍ＋ビア導体との接続代幅０．０
５×２＝０．１ｍｍ）を狭くしてワイヤボンドの実験を
行ったが問題なくワイヤボンドが可能であったことから
算出した。その結果、表１に示すように本発明に係る製
造方法では従来例に比べてワイヤボンドの不良率が１／
６程度に減少していることがわかった。
に、本発明の一実施の形態に係るセラミック回路基板の
製造方法により製造したビア導体からなる受けパッド１
３の径がφ０．２ｍｍのセラミック回路基板（図５
（Ａ）参照）と、従来例（図５（Ｂ）参照）のワイヤボ
ンドの受けパッド５１の寸法が長さ０．４ｍｍ、幅０．
２ｍｍ、φ０．２ｍｍのビア導体５２と接続するための
接続代幅５３が０．０５ｍｍのセラミック回路基板と半
導体チップ１６、５７との間にワイヤボンドを行いボン
ディングワイヤ１８、５４の接続不良発生率の試験を行
った。また、両者の必要とするワイヤボンドの受けパッ
ド１３、５１の形成可能エリアの幅３１、５５を、それ
ぞれの受けパッド１３、５１と隣接している、例えば、
ディスクリート部品搭載用等の電子部品搭載用のパター
ン３２、５６との必要間隔幅で算出した。その算出方法
は、本実施例ではビア導体をそのままワイヤボンドの受
けパッド１３とすることができるので、従来例で必要で
あったワイヤボンドの受けパッド５１の形成可能エリア
の幅５５の１．６ｍｍから、Ａｕペーストでワイヤボン
ドの受けパッドのパターンを形成するのに必要な幅０．
５ｍｍ（長さ０．４ｍｍ＋ビア導体との接続代幅０．０
５×２＝０．１ｍｍ）を狭くしてワイヤボンドの実験を
行ったが問題なくワイヤボンドが可能であったことから
算出した。その結果、表１に示すように本発明に係る製
造方法では従来例に比べてワイヤボンドの不良率が１／
６程度に減少していることがわかった。
【００２０】
【表１】
【００２１】
【発明の効果】請求項１記載のセラミック回路基板にお
いては、ビア導体はＡｇ系導体からなり、絶縁基体と加
圧同時焼成されており、しかも、ビア導体の表面が研磨
されているので、ボンディングワイヤの不着を少なくし
て歩留の向上と信頼性を高めることができる。また、ビ
ア導体表面がそのままワイヤボンドの受けパッドとし、
基板の小型化に対応することができる。Ａｕめっきの下
地がＡｇ系導体となりＷやＭｏ等に比較して軟質な導体
となり、ワイヤボンド性が良好となる。更に、加圧同時
焼成で平坦であり、収縮がなくビアピッチ寸法精度の良
い絶縁基板となり、良好なワイヤボンド性が得られる。
また、Ａｕめっき前のＡｇ系導体の表面は研磨されてい
るのでＡｕめっき表面が平坦となり良好なワイヤボンド
性が得られる。特に、Ａｇが高い延性をもっているので
研磨によってビア表面近傍の金属粒子間のポアが埋ま
り、めっき液のビア中への浸透がなくなり腐食や変色が
発生しない。
いては、ビア導体はＡｇ系導体からなり、絶縁基体と加
圧同時焼成されており、しかも、ビア導体の表面が研磨
されているので、ボンディングワイヤの不着を少なくし
て歩留の向上と信頼性を高めることができる。また、ビ
ア導体表面がそのままワイヤボンドの受けパッドとし、
基板の小型化に対応することができる。Ａｕめっきの下
地がＡｇ系導体となりＷやＭｏ等に比較して軟質な導体
となり、ワイヤボンド性が良好となる。更に、加圧同時
焼成で平坦であり、収縮がなくビアピッチ寸法精度の良
い絶縁基板となり、良好なワイヤボンド性が得られる。
また、Ａｕめっき前のＡｇ系導体の表面は研磨されてい
るのでＡｕめっき表面が平坦となり良好なワイヤボンド
性が得られる。特に、Ａｇが高い延性をもっているので
研磨によってビア表面近傍の金属粒子間のポアが埋ま
り、めっき液のビア中への浸透がなくなり腐食や変色が
発生しない。
【００２２】請求項２記載のセラミック回路基板の製造
方法おいては、絶縁基体を形成する複数枚のセラミック
グリーンシートに孔を穿設し、Ａｇ系導体からなる金属
ペーストを孔に充填して絶縁基体の表面に露出するビア
導体を形成すると共にセラミックグリーンシートの表面
に配線パターンを形成し、複数枚のセラミックグリーン
シートを重ね合わせて積層体を形成する工程と、積層体
を８００〜１０００℃で加圧しながら焼成して焼結体を
形成する工程と、焼結体の表面を研磨して絶縁基体を形
成する工程と、絶縁基体の表面に露出するビア導体にＡ
ｕめっきを施す工程とを有するので、ボンディングワイ
ヤの不着を少なくして歩留の向上と信頼性を高めたセラ
ミック回路基板を製造することができる。また、ビア導
体表面がそのままワイヤボンドの受けパッドとすること
ができ、改めて受けパッドを形成することがなく、小型
化に対応したセラミック回路基板を製造することができ
る。
方法おいては、絶縁基体を形成する複数枚のセラミック
グリーンシートに孔を穿設し、Ａｇ系導体からなる金属
ペーストを孔に充填して絶縁基体の表面に露出するビア
導体を形成すると共にセラミックグリーンシートの表面
に配線パターンを形成し、複数枚のセラミックグリーン
シートを重ね合わせて積層体を形成する工程と、積層体
を８００〜１０００℃で加圧しながら焼成して焼結体を
形成する工程と、焼結体の表面を研磨して絶縁基体を形
成する工程と、絶縁基体の表面に露出するビア導体にＡ
ｕめっきを施す工程とを有するので、ボンディングワイ
ヤの不着を少なくして歩留の向上と信頼性を高めたセラ
ミック回路基板を製造することができる。また、ビア導
体表面がそのままワイヤボンドの受けパッドとすること
ができ、改めて受けパッドを形成することがなく、小型
化に対応したセラミック回路基板を製造することができ
る。
【図１】本発明の一実施の形態に係るセラミック回路基
板の斜視図である。
板の斜視図である。
【図２】同セラミック回路基板の断面図である。
【図３】同セラミック回路基板のビア導体部分の拡大断
面図である。
面図である。
【図４】（Ａ）〜（Ｄ）は同セラミック回路基板の製造
方法の説明図である。
方法の説明図である。
【図５】（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形
態に係るセラミック回路基板と従来例のセラミック回路
基板でのワイヤボンドの実験の説明図である。
態に係るセラミック回路基板と従来例のセラミック回路
基板でのワイヤボンドの実験の説明図である。
１０：セラミック回路基板、１１：外層配線パターン、
１２：ビア導体、１３：受けパッド、１４：Ｎｉめっ
き、１５：Ａｕめっき、１６：半導体チップ、１７：接
続端子、１８：ボンディングワイヤ、１９：内層配線パ
ターン、２０：積層体、２１〜２４：セラミックグリー
ンシート、２５：孔、２６：未焼結シート、２７：押え
治具、３０：焼結体、３１：受けパッドの形成可能エリ
アの幅、３２：電子部品搭載用のパターン、４０：絶縁
基体
１２：ビア導体、１３：受けパッド、１４：Ｎｉめっ
き、１５：Ａｕめっき、１６：半導体チップ、１７：接
続端子、１８：ボンディングワイヤ、１９：内層配線パ
ターン、２０：積層体、２１〜２４：セラミックグリー
ンシート、２５：孔、２６：未焼結シート、２７：押え
治具、３０：焼結体、３１：受けパッドの形成可能エリ
アの幅、３２：電子部品搭載用のパターン、４０：絶縁
基体
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E346 AA12 AA15 AA35 AA38 AA43 BB16 CC18 EE24 EE25 EE27 FF18 GG03 GG06 GG09 GG10 HH07 HH21
Claims (2)
- 【請求項１】 絶縁基体の表面に露出したＡｕめっきの
施されたビア導体に半導体チップがワイヤボンドによっ
て接続される低温焼成されたセラミック回路基板であっ
て、前記ビア導体はＡｇ系導体からなり、前記絶縁基体
と加圧同時焼成されており、しかも、前記ビア導体の表
面が研磨されていることを特徴とするセラミック回路基
板。 - 【請求項２】 絶縁基体の表面に露出したＡｕめっきの
施されたビア導体に半導体チップがワイヤボンドによっ
て接続されるセラミック回路基板の製造方法において、
前記絶縁基体を形成する複数枚のセラミックグリーンシ
ートに孔を穿設し、Ａｇ系導体からなる金属ペーストを
前記孔に充填して前記絶縁基体の表面に露出するビア導
体を形成すると共に前記セラミックグリーンシートの表
面に配線パターンを形成し、前記複数枚のセラミックグ
リーンシートを重ね合わせて積層体を形成する工程と、
前記積層体を８００〜１０００℃で加圧しながら焼成し
て焼結体を形成する工程と、前記焼結体の表面を研磨し
て絶縁基体を形成する工程と、前記絶縁基体の表面に露
出する前記ビア導体にＡｕめっきを施す工程とを有する
ことを特徴とするセラミック回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313414A JP4613410B2 (ja) | 2000-10-13 | 2000-10-13 | セラミック回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313414A JP4613410B2 (ja) | 2000-10-13 | 2000-10-13 | セラミック回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124590A true JP2002124590A (ja) | 2002-04-26 |
| JP4613410B2 JP4613410B2 (ja) | 2011-01-19 |
Family
ID=18792835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000313414A Expired - Lifetime JP4613410B2 (ja) | 2000-10-13 | 2000-10-13 | セラミック回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4613410B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771298B1 (ko) * | 2005-08-24 | 2007-10-29 | 삼성전기주식회사 | 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법 |
| JP2009278013A (ja) * | 2008-05-16 | 2009-11-26 | Ngk Spark Plug Co Ltd | セラミック基板の製造方法 |
| CN103107107A (zh) * | 2012-12-12 | 2013-05-15 | 贵州振华风光半导体有限公司 | 提高厚膜混合集成电路同质键合系统批量生产性的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177541A (ja) * | 1992-12-03 | 1994-06-24 | Fujitsu Ltd | 無機多層基板の製造方法 |
| JPH0786739A (ja) * | 1993-09-10 | 1995-03-31 | Matsushita Electric Ind Co Ltd | 多層セラミック基板の製造方法 |
| JPH1041626A (ja) * | 1996-07-26 | 1998-02-13 | Sumitomo Kinzoku Electro Device:Kk | フリップチップ用セラミック多層基板及びその製造方法 |
| JP2000188481A (ja) * | 1998-12-24 | 2000-07-04 | Sumitomo Metal Electronics Devices Inc | セラミック回路基板 |
-
2000
- 2000-10-13 JP JP2000313414A patent/JP4613410B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177541A (ja) * | 1992-12-03 | 1994-06-24 | Fujitsu Ltd | 無機多層基板の製造方法 |
| JPH0786739A (ja) * | 1993-09-10 | 1995-03-31 | Matsushita Electric Ind Co Ltd | 多層セラミック基板の製造方法 |
| JPH1041626A (ja) * | 1996-07-26 | 1998-02-13 | Sumitomo Kinzoku Electro Device:Kk | フリップチップ用セラミック多層基板及びその製造方法 |
| JP2000188481A (ja) * | 1998-12-24 | 2000-07-04 | Sumitomo Metal Electronics Devices Inc | セラミック回路基板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771298B1 (ko) * | 2005-08-24 | 2007-10-29 | 삼성전기주식회사 | 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법 |
| JP2009278013A (ja) * | 2008-05-16 | 2009-11-26 | Ngk Spark Plug Co Ltd | セラミック基板の製造方法 |
| CN103107107A (zh) * | 2012-12-12 | 2013-05-15 | 贵州振华风光半导体有限公司 | 提高厚膜混合集成电路同质键合系统批量生产性的方法 |
| CN103107107B (zh) * | 2012-12-12 | 2015-08-12 | 贵州振华风光半导体有限公司 | 提高厚膜混合集成电路同质键合系统批量生产性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4613410B2 (ja) | 2011-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1921904B1 (en) | Ceramic electronic component and method for manufacturing the same | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP4337129B2 (ja) | セラミック基板の製造方法 | |
| JP3826685B2 (ja) | ガラスセラミック回路基板の製造方法 | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| JP2681327B2 (ja) | バンプ付き回路基板の製造方法 | |
| JP4613410B2 (ja) | セラミック回路基板の製造方法 | |
| JP4868196B2 (ja) | セラミック多層基板の製造方法 | |
| JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
| JP2002368419A (ja) | 低温焼成セラミック多層基板の製造方法 | |
| JP2002134885A (ja) | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JP4535801B2 (ja) | セラミック配線基板 | |
| JPS605546A (ja) | セラミツクパツケ−ジの製造方法 | |
| JP2007049099A (ja) | セラミック電子部品およびその製造方法 | |
| JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 | |
| JP2002084051A (ja) | 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法 | |
| JP3846651B2 (ja) | セラミック回路基板 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JPH09199857A (ja) | 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート | |
| JP2002118194A (ja) | フリップチップ用セラミック多層基板の製造方法 | |
| JP3787232B2 (ja) | 半導体パッケージの製造方法 | |
| JP2000216507A (ja) | 配線基板及び単位配線基板の製造方法 | |
| JP3015504B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040412 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4613410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |