JP3846651B2

JP3846651B2 - セラミック回路基板

Info

Publication number: JP3846651B2
Application number: JP00729797A
Authority: JP
Inventors: 知子松尾; 昌志深谷
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1997-01-20
Filing date: 1997-01-20
Publication date: 2006-11-15
Anticipated expiration: 2017-01-20
Also published as: JPH10209335A

Description

【０００１】
【発明の属する技術分野】
本発明は、セラミック基板の実装面に接合される半導体チップ、表層抵抗体、表層導体等の回路要素の接合部に生じる熱応力を緩和できるようにしたセラミック回路基板に関するものである。
【０００２】
【従来の技術】
一般に、セラミック基板は、プラスチック基板と比較して耐熱性に優れると共に、熱膨張係数が小さく、ファインパターン化が容易である等の利点があるため、半導体パッケージやハイブリッドＩＣの基板として幅広く用いられている。近年の高密度化・小型化に伴い、セラミック基板に半導体のベアチップを直接実装するフリップチップ実装が増加する傾向がある。このフリップチップ実装では、チップ（Ｓｉ）とセラミック基板との熱膨張係数の差が大きいと、チップ接合部に実装時の熱膨張差による残留応力が発生したり、通常使用時の発熱により比較的大きな熱応力が発生し、その繰り返しによりチップ接合部が熱疲労破壊しやすく、接合信頼性が低下してしまう。
【０００３】
現在のセラミック基板の中で、最も多く使用されているアルミナ基板は、熱膨張係数が７．０×１０^-6／ｄｅｇであり、プラスチック基板と比較して熱膨張係数がかなり小さいが、それでも、アルミナ基板の熱膨張係数は、Ｓｉの熱膨張係数（３．５×１０^-6／ｄｅｇ）と比較すればかなり大きく、両者の熱膨張係数の差が３．５×１０^-6／ｄｅｇにもなってしまう。このため、アルミナ基板では、フリップチップ実装の信頼性が低くなってしまう。
【０００４】
【発明が解決しようとする課題】
そこで、近年、特公平３−５３２６９号公報に示すようにアルミナ基板よりも熱膨張係数が小さい、１０００℃以下で焼成可能な低温焼成セラミック基板が開発されている。この低温焼成セラミック基板は、熱膨張係数が約５．５×１０^-6／ｄｅｇであり、Ｓｉとの熱膨張係数の差がアルミナ基板よりも小さくなっているが、それでも、Ｓｉとの熱膨張係数の差がまだ約２．０×１０^-6／ｄｅｇもあり、大型のフリップチップでは、チップ接合部の残留応力や熱応力を十分に緩和するまでには至らない。従って、最近のフリップチップの大型化の傾向に伴い、低温焼成セラミック基板でも、フリップチップ実装の一層の信頼性向上が望まれるようになってきている。
【０００５】
尚、セラミック基板の実装面に厚膜ペーストで印刷・焼成する表層抵抗体や表層導体等の表層厚膜パターン部についても、セラミック基板との間の熱膨張係数の差を少なくすることが表層厚膜パターン部の信頼性向上につながる。一般に、ＲｕＯ₂系抵抗体ペーストで形成される表層抵抗体の熱膨張係数は５．５〜７．５×１０^-6／ｄｅｇであり、Ａｇ，Ｃｕ，Ａｕ，Ａｇ／Ｐｄ等の低導電損失の導体ペーストで形成される表層導体の熱膨張係数は、一般に１４〜２０×１０^-6／ｄｅｇであり、いずれも、半導体チップの熱膨張係数とは大きく異なる。
【０００６】
本発明はこのような事情を考慮してなされたものであり、従ってその目的は、フリップチップや表層厚膜パターン部等、セラミック基板の実装面に接合される回路要素の信頼性を向上することができるセラミック回路基板を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１のセラミック回路基板は、セラミック基板の実装面に、該セラミック基板と異なる熱膨張係数のセラミック層が形成されたセラミック回路基板において、前記セラミック基板が、ＣａＯ−Ａｌ _２Ｏ _３ −ＳｉＯ _２ −Ｂ _２Ｏ _３系ガラス粉末とアルミナ粉末との混合物よりなる低温焼成セラミック材料により形成され、前記セラミック層が、前記低温焼成セラミック材料に対してＢｉ _２Ｏ _３を外掛けで０．５〜１５重量％配合した低温焼成セラミック材料により形成されていることを特徴としている。
この構成では、セラミック基板の実装面に接合される回路要素（フリップチップ等）の熱膨張係数とセラミック基板の熱膨張係数との差が大きくても、両者間にその中間的な熱膨張係数のセラミック層を介在させることで、当該回路要素の接合部に生じる残留応力や熱応力を該セラミック層によって緩和することができる。すなわち、後述する表１、表２に示すように、Ｂｉ _２Ｏ _３を含まない低温焼成セラミックの熱膨張係数は、５．２〜５．７×１０ ^-6 ／ｄｅｇであるのに対し、Ｂｉ _２Ｏ _３を外掛けで０．５〜１５重量％を含む低温焼成セラミックの熱膨張係数は、４．６〜５．０×１０ ^-6 ／ｄｅｇであり、Ｓｉ（回路要素）の熱膨張係数（３．５×１０ ^-6 ／ｄｅｇ）との差を小さくすることができる。
このように低温焼成セラミック材料に対するＢｉ _２Ｏ _３の添加量を制御することにより、熱膨張係数を低下させることが可能となる。したがってセラミック基板とＳｉ（回路要素）との熱膨張係数の差が大きくても、両者間にその中間的な熱膨張係数のセラミック層を介在させることにより、回路要素の接合部に生じる残留応力や熱応力を効果的に緩和することができる。そして、これによりセラミック基板とセラミック層との焼結性を良好に保ちながら、フリップチップ実装の信頼性向上を図ることができる。
【０００８】
この場合、請求項２のように、前記セラミック層を、セラミック基板の実装面に部分的に形成し、熱膨張係数が異なる複数種の回路要素を、前記セラミック層とそれ以外のセラミック基板の実装面のうち、熱膨張係数が近い方に配置するようにすることが好ましい。このようにすれば、熱膨張係数が異なる複数種の回路要素を１つのセラミック基板に配置する場合でも、各々の回路要素とその接合面との熱膨張係数の差を少なくするように配置することができ、良好な接合性を得ることができる。しかも、セラミック基板に部分的にセラミック層を設けるだけであるので、セラミック層を基板全面に設ける場合と比較して、焼成時にセラミック層とセラミック基板との間に発生する応力も小さくできる（この応力が大きいとセラミック基板に反りが発生する）。
【０００９】
更に、請求項３のように、前記セラミック層の熱膨張係数を、前記セラミック基板の熱膨張係数よりも小さく且つ該セラミック層に実装する半導体チップの熱膨張係数よりも大きく設定することが好ましい。このようにすれば、セラミック基板と半導体チップとの熱膨張係数の差が大きくても、両者間にその中間的な熱膨張係数のセラミック層を介在させることで、半導体のベアチップを直接実装するフリップチップ実装が可能となる。
【００１０】
ところで、セラミック基板とセラミック層との熱膨張係数の差が大きいと、焼成時の応力によってセラミック基板が反ったり、セラミック層が剥がれてしまうおそれがある。
【００１１】
この対策として、請求項４のように、セラミック基板とセラミック層との熱膨張係数の差を１．５×１０^-6／ｄｅｇ以下に設定することが好ましい。このようにすれば、焼成時のセラミック基板の反りやセラミック層の剥がれを抑えることができる。
【００１２】
また、セラミック層は、焼成後のセラミック基板に後付けで焼成しても良いが、請求項５のように、セラミック基板とセラミック層とを同時焼成しても良い。このようにすれば、焼成工程数が増えずに済み、生産性が低下せずに済む。
【００１４】
【発明の実施の形態】
［第１の実施形態］
まず、図１に基づいて本発明の第１の実施形態における低温焼成セラミック回路基板の構成例を説明する。低温焼成セラミック基板１１は、複数枚の低温焼成セラミックのグリーンシート１２を積層・熱圧着して８００〜１０００℃で焼成したものである。
【００１５】
低温焼成セラミックのグリーンシート１２は、次のような手順で製造される。まず、ＣａＯ：１０〜５５重量％、ＳｉＯ₂：４５〜７０重量％、Ａｌ₂Ｏ₃：０〜３０重量％、不純物：０〜１０重量％及び外掛けでＢ₂Ｏ₃：５〜２０重量％を含む混合物を１４５０℃で溶融してガラス化した後、水中で急冷し、これを粉砕してＣａＯ−Ａｌ₂Ｏ₃−ＳｉＯ₂−Ｂ₂Ｏ₃系ガラス粉末を作製する。このガラス粉末５０〜６５重量％（好ましくは６０重量％）と、不純物が０〜１０重量％のＡｌ₂Ｏ₃粉末５０〜３５重量％（好ましくは４０重量％）とを混合して低温焼成セラミック粉末を作製し、この低温焼成セラミック粉末に溶剤（例えばトルエン、キシレン）、バインダー樹脂（例えばアクリル樹脂）及び可塑剤を加え、十分に混練してスラリーを作製し、通常のドクターブレード法を用いてグリーンシートを作製する。
【００１６】
このグリーンシートを所定寸法に切断し、その所定位置にビアホール（図示せず）を打ち抜いて、各層のグリーンシート１２を形成する。そして、各層のグリーンシート１２のビアホールにＡｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ等のＡｇ系導体ペーストを充填し、これと同じ組成のＡｇ系導体ペーストを使用して内層のグリーンシート１２に内層導体パターン１３をスクリーン印刷し、最上層（表層）のグリーンシート１２に表層導体パターン１４をスクリーン印刷する。この際、使用する導体ペーストとして、Ａｇ系導体ペーストに代えて、Ｃｕ、Ａｕ等、他の低融点金属を用いても良い。
【００１７】
更に、最上層のグリーンシート１２には、半導体チップ１５を搭載する部位に低温焼成セラミックの熱膨張係数と半導体チップ１５の熱膨張係数の中間的な熱膨張係数のセラミック層１６をスクリーン印刷して形成する。このセラミック層１６の組成は、上述したグリーンシート１２と同じ組成の低温焼成セラミック材料に対してＢｉ₂Ｏ₃を外掛けで０．５〜１５重量％配合したものであり、この低温焼成セラミック材料にバインダー樹脂（エチルセルローズ又はポリビニルブチラール）と溶剤を加え、十分に混練して作製した低温焼成セラミック材料のペーストを最上層のグリーンシート１２の所定位置に部分的にスクリーン印刷してセラミック層１６を形成する。このセラミック層１６の表面には、半導体チップ１５（フリップチップ）を接続するためのパッド１７をＡｇ系導体ペーストでスクリーン印刷する。尚、このセラミック層１６には、各パッド１７を導体パターン１３，１４に接続するためのビア導体（図示せず）が予めＡｇ系導体ペーストでスクリーン印刷されている。
【００１８】
以上のような印刷工程の終了後、各層のグリーンシート１２を積層し、これを例えば８０〜１５０℃（好ましくは１１０℃）、５０〜２５０ｋｇ／ｃｍ²の条件で熱圧着して一体化する。そして、この積層体を基板焼成温度である８００〜１０００℃（好ましくは９００℃）で、２０分ホールドの条件で焼成し、低温焼成セラミック基板１１とセラミック層１６とを同時焼成する。この焼成過程で、セラミック層１６に含まれるＢｉ₂Ｏ₃の一部が表層のグリーンシート１２に拡散し、セラミック層１６の周辺に中間的な熱膨張係数のセラミックを形成する。これにより、低温焼成セラミック基板１１とセラミック層１６との間の熱膨張係数が連続的に変化し、焼成時の応力を緩和して、低温焼成セラミック基板１１の反りを防ぐ。
【００１９】
この後、低温焼成セラミック基板１１の上面に、ＲｕＯ₂系抵抗体ペーストを用いて表層抵抗体１８をスクリーン印刷し、この表層抵抗体１８上に、オーバーコートペーストを用いてオーバーコート（図示せず）をスクリーン印刷する。この後、この低温焼成セラミック基板１１を上記基板焼成温度よりも僅かに低い温度（例えば８９０℃）で、１０分ホールドの条件で表層抵抗体１８とオーバーコートを焼成する。これにて、低温焼成セラミック基板１１の製造が完了する。
【００２０】
この後、この低温焼成セラミック基板１１に半導体チップ１５をフリップチップ実装する場合には、低温焼成セラミック基板１１のセラミック層１６のパッド１７に、半導体チップ１５の下面の電極をＡｇエポキシ１９又は半田バンプによって接続する。
【００２１】
本発明者は、次の表１に示す３種類の組成Ａ，Ｂ，Ｃの低温焼成セラミックの熱膨張係数を測定した。
【００２２】
【表１】

【００２３】
この表１においてガラス粉末の各成分（ＣａＯ，Ａｌ₂Ｏ₃，ＳｉＯ₂，Ｂ₂Ｏ₃）の重量比は、低温焼成セラミックに対する重量比で表されている。
組成Ａは、ＣａＯ−Ａｌ₂Ｏ₃−ＳｉＯ₂−Ｂ₂Ｏ₃系ガラス粉末６０重量％とＡｌ₂Ｏ₃粉末４０重量％との混合物であり、熱膨張係数は５．５×１０^-6／ｄｅｇである。
【００２４】
組成Ｂは、ＣａＯ−Ａｌ₂Ｏ₃−ＳｉＯ₂−Ｂ₂Ｏ₃系ガラス粉末５５重量％とＡｌ₂Ｏ₃粉末４５重量％との混合物であり、熱膨張係数は５．７×１０^-6／ｄｅｇである。
【００２５】
組成Ｃは、ＣａＯ−Ａｌ₂Ｏ₃−ＳｉＯ₂−Ｂ₂Ｏ₃系ガラス粉末６５重量％とＡｌ₂Ｏ₃粉末３５重量％との混合物であり、熱膨張係数は５．２×１０^-6／ｄｅｇである。
これらの組成Ａ，Ｂ，Ｃの低温焼成セラミックの熱膨張係数は、アルミナ基板の熱膨張係数（７．０×１０^-6／ｄｅｇ）と比較すれば、いずれも小さい。
【００２６】
更に、本発明者は、セラミック層１６を形成する低温焼成セラミック材料の組成と熱膨張係数との関係を評価する試験を行ったので、その試験結果を次の表２に示す。
【００２７】
【表２】

【００２８】
この表２は、前記表１の各組成Ａ，Ｂ，Ｃの低温焼成セラミックにＢｉ₂Ｏ₃を添加した場合、Ｂｉ₂Ｏ₃の添加量によって熱膨張係数がどの程度変化するかを測定したものである。この測定結果から、Ｂｉ₂Ｏ₃の添加量が外掛けで０．５〜１５重量％であれば、いずれの組成でも、熱膨張係数が５．０×１０^-6／ｄｅｇ以下となり、Ｂｉ₂Ｏ₃を含まない低温焼成セラミックよりも熱膨張係数が小さくなる。
【００２９】
本発明者は、低温焼成セラミック基板１１のセラミック層１６に実装する半導体チップ１５の接合信頼性を評価するために、前記組成Ａの低温焼成セラミックにＢｉ₂Ｏ₃を添加して作ったペーストで低温焼成セラミック基板１１の表層にセラミック層１６を印刷し、これを焼成した後、このセラミック層１６上に半導体チップ１５をＡｇエポキシ１９で実装して、温度サイクル試験（−５５℃３０分／＋１５０℃３０分：１００サイクル）を行い、チップ接合部の故障率を測定したので、その測定結果を次の表３に示す。
【００３０】
【表３】

【００３１】
この表３の試験結果から明らかなように、Ｂｉ₂Ｏ₃の添加量が０重量％（セラミック層１６が無い場合と実質的に同じ）の場合には、故障率が０．５％であるが、Ｂｉ₂Ｏ₃の添加量が外掛けで０．５〜１５重量％であれば、熱膨張係数が４．９×１０^-6／ｄｅｇ以下となり、半導体チップ１５（Ｓｉ）の熱膨張係数（３．５×１０^-6／ｄｅｇ）に近くなるため、故障率が０％であり、極めて高い接合信頼性が得られる。Ｂｉ₂Ｏ₃の添加量が外掛けで２０重量％以上になるとＳｉとの熱膨張係数の差が大きくなるため、故障率が０．２％以上となり、接合信頼性が低下する。従って、十分な接合信頼性を確保するには、Ｂｉ₂Ｏ₃の添加量を外掛けで０．５〜１５重量％の範囲内に設定することが好ましい。この場合、セラミック層１６とＳｉとの熱膨張係数の差が１．２〜１．４×１０^-6／ｄｅｇであるが、この程度の差であれば、チップ接合部（Ａｇエポキシ１９）の弾性によって残留応力や熱応力を十分に緩和でき、故障率を０％に維持できる。
【００３２】
ところで、低温焼成セラミック基板１１とセラミック層１６との熱膨張係数の差が大きいと、焼成時の応力によって低温焼成セラミック基板１１が反ったり、セラミック層１６が剥がれてしまうおそれがある。
【００３３】
上述したように、Ｂｉ₂Ｏ₃の添加量を外掛けで０．５〜１５重量％の範囲内に設定すると、セラミック層１６の熱膨張係数が４．６〜５．０×１０^-6／ｄｅｇ（表２参照）となり、セラミック層１６と低温焼成セラミック基板１１との熱膨張係数の差が０．９×１０^-6／ｄｅｇ以下となる。この程度の熱膨張係数の差であれば、焼成時のＢｉ₂Ｏ₃の拡散によってセラミック層１６の周辺に中間的な熱膨張係数のセラミックを形成することで、焼成時の応力を十分に緩和でき、低温焼成セラミック基板１１の反りやセラミック層１６の剥がれを十分に抑えることができる。一般には、セラミック層１６と低温焼成セラミック基板１１との熱膨張係数の差が１．５×１０^-6／ｄｅｇ以下であれば、低温焼成セラミック基板１１の反りやセラミック層１６の剥がれを十分に抑えることができる。
【００３４】
次に、表層抵抗体１８の信頼性について考察する。一般に、焼成後の表層抵抗体１８は、抵抗値がばらついているので、焼成後に表層抵抗体１８をレーザトリミング法等でトリミングして抵抗値を調整するようにしているが、トリミング時の熱歪により表層抵抗体１８にマイクロクラックが入ることがあり、このマイクロクラックが実使用環境下で徐々に進行して抵抗値が経時変化し、回路の信頼性を低下させるおそれがある。このマイクロクラックの進行は、表層抵抗体１８に引張応力が作用している状態で発生しやすい。従って、マイクロクラックの進行を防ぐには、表層抵抗体１８に圧縮力が加わるように、低温焼成セラミック基板１１の熱膨張係数＞表層抵抗体１８の熱膨張係数の関係に設定することが望ましい。
【００３５】
一般に、表層抵抗体１８を形成するＲｕＯ₂系抵抗体ペーストは、ＲｕＯ₂粉末（熱膨張係数：６．０×１０^-6／ｄｅｇ）とガラス粉末との混合物であるため、熱膨張係数の小さいガラス粉末を使用しても、表層抵抗体１８の熱膨張係数を５．０×１０^-6／ｄｅｇより小さくするのは困難である。従って、表層抵抗体１８を形成する部分のセラミックは、５．０×１０^-6／ｄｅｇ以上の熱膨張係数が望ましい。この観点から、上記実施形態では、低温焼成セラミック基板１１の表面に表層抵抗体１８を形成している。
【００３６】
尚、Ｂｉ₂Ｏ₃を含むセラミック層１６の熱膨張係数の影響を受けないように、表層抵抗体１８はセラミック層１６より０．５ｍｍ以上（好ましくは１ｍｍ以上）の距離をおくのが良い。
【００３７】
本発明者は、この表層抵抗体１８の信頼性を評価するために、次のような試験を行った。図２に示すように、低温焼成セラミック基板２１（熱膨張係数：５．５×１０^-6／ｄｅｇ）の表面に、抵抗体電極用のＡｇ導体２２を２ｍｍ間隔で印刷・焼成し、更に、その上から、熱膨張係数が５．３×１０^-6／ｄｅｇの表層抵抗体２３（幅１ｍｍ）を印刷・焼成した。この後、表層抵抗体２３をレーザトリミングして、その抵抗値を初期値の２倍の値に調整した後、温度サイクル試験（−５５℃３０分／＋１５０℃３０分：１００サイクル）を行い、表層抵抗体２３の抵抗値の変化率を測定した。この測定をサンプル数１００個について行ったところ、次の表４の結果が得られた。
【００３８】
【表４】

【００３９】
この試験で測定された表層抵抗体２３の抵抗値の変化率は、最大値でも０．２３％と小さく、要求値（１％以内）を十分に満たす。従って、低温焼成セラミック基板２１の表面に部分的に異なる熱膨張係数のセラミック層が存在していても、表層抵抗体２３の信頼性に全く影響を及ぼさない。
【００４０】
尚、本実施形態（図１）では、低温焼成セラミック基板１１の表面にセラミック層１６を印刷したが、セラミック層１６と同じ組成の材料で形成したグリーンシートを積層しても良い。
【００４１】
［第２の実施形態］
上記第１の実施形態では、低温焼成セラミック基板１１の表面にセラミック層１６を印刷したが、図３に示す第２の実施形態では、表層のグリーンシート１２のうちの半導体チップ１５を搭載する部位に開口部２５を形成し、この開口部２５に、低温焼成セラミック基板１１と半導体チップ１５との中間的な熱膨張係数のセラミック層２６を充填して焼成し、このセラミック層２６上に半導体チップ１５を実装する。セラミック層２６は、前記第１の実施形態と同じ組成であり、そのペーストを印刷して形成しても良いし、後述する第３の実施形態で用いるグリーンシートを所定寸法に切断して開口部２５に嵌め込んでも良い。これ以外の構成は、前述した第１の実施形態と同じであるので、同一符号を付して説明を省略する。
【００４２】
尚、上記第１及び第２の実施形態では、表層抵抗体１８を形成しているが、これを省いた構成としても良いことは言うまでもない。また、１枚の低温焼成セラミック基板１１について複数箇所にセラミック層１６，２６を形成しても良く、また、１箇所のセラミック層１６，２６に複数個のフリップチップを実装するようにしても良い。
【００４３】
［第３の実施形態］
上記第１及び第２の実施形態では、低温焼成セラミック基板１１の表面の一部のみにセラミック層１６，２６を形成したが、図４に示す第３の実施形態では、低温焼成セラミック基板１１の最上層（表層）に、低温焼成セラミック基板１１と半導体チップ１５との中間的な熱膨張係数のグリーンシート２７を“セラミック層”として積層することで、低温焼成セラミック基板１１の表面全面に熱膨張係数の異なるセラミック層２７を形成している。このセラミック層２７の組成は前記第１の実施形態と同じである。セラミック層２７を形成するグリーンシートは、Ｂｉ₂Ｏ₃を外掛けで０．５〜１５重量％含む低温焼成セラミック材料に、バインダー樹脂、溶剤及び可塑剤を加えて作製したスラリーをテープ成形したものであり、バインダー樹脂としては、アクリル樹脂又はポリビニルブチラールを用いれば良い。
【００４４】
この第３の実施形態では、熱膨張係数の異なる２種類のグリーンシート１２，２７を積層して焼成するため、通常の焼成方法では、低温焼成セラミック基板１１が反ったり、セラミック層２７が剥がれてしまうおそれがある。この対策として、グリーンシート１２，２７の積層体を加圧しながら焼成すれば良い。この加圧焼成により、低温焼成セラミック基板１１の反りやセラミック層２７の剥がれを防止できる。
【００４５】
尚、この第３の実施形態は、基板表面に表層抵抗体を設けない回路基板に適用することが好ましい。表層抵抗体を設けると、基板表面の熱膨張係数＜表層抵抗体の熱膨張係数の関係となり、表層抵抗体に引張応力が作用して表層抵抗体にマイクロクラックが発生しやすくなり、表層抵抗体の抵抗値の変化率が大きくなるためである。
【００４７】
また、本発明のセラミック回路基板は、低温焼成セラミック回路基板に限定されず、アルミナ回路基板等、他のセラミックで形成された回路基板にも適用可能である。
【００４８】
【発明の効果】
以上の説明から明らかなように、本発明の請求項１の構成によれば、セラミック基板の実装面に、該セラミック基板と異なる熱膨張係数のセラミック層が形成されたセラミック回路基板において、前記セラミック基板が、ＣａＯ−Ａｌ _２Ｏ _３ −ＳｉＯ _２ −Ｂ _２Ｏ _３系ガラス粉末とアルミナ粉末との混合物よりなる低温焼成セラミック材料により形成され、前記セラミック層が、前記低温焼成セラミック材料に対してＢｉ _２Ｏ _３を外掛けで０．５〜１５重量％配合した低温焼成セラミック材料により形成されているので、セラミック層の熱膨張係数はセラミック基板の熱膨張係数とフリップチップ等の回路要素（Ｓｉ）の熱膨張係数との中間となり、回路要素の接合部に生じる残留応力や熱応力を効果的に緩和することができる。すなわち、前記セラミック層は、低温焼成セラミック材料の有する低熱膨張性が更に向上することとなり、セラミック基板とセラミック層との焼結性を良好に保ちながら、フリップチップ実装の信頼性向上を図ることができる。
【００４９】
更に、請求項２では、前記セラミック層を、セラミック基板の実装面に部分的に形成したので、熱膨張係数が異なる複数種の回路要素を１つのセラミック基板に配置する場合でも、各々の回路要素とその接合面との熱膨張係数の差を少なくするように配置することができ、良好な接合性を得ることができる。
【００５０】
また、請求項３では、前記セラミック層の熱膨張係数を、前記セラミック基板の熱膨張係数よりも小さく且つ半導体チップの熱膨張係数よりも大きく設定したので、該セラミック層を介して信頼性の高いフリップチップ実装を行うことができる。
【００５１】
さらに、請求項４では、セラミック基板とセラミック層との熱膨張係数の差を１．５×１０^-6／ｄｅｇ以下に設定したので、加圧焼成しなくても、焼成時のセラミック基板の反りやセラミック層の剥がれを抑えることができ、セラミック回路基板の品質を向上できる。
【００５２】
また、請求項５では、セラミック基板とセラミック層とを同時焼成するようにしたので、焼成工程数が増えずに済み、品質の良いセラミック回路基板を能率良く製造できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるセラミック回路基板の構造を模式的に示す拡大縦断面図
【図２】表層抵抗体の信頼性評価試験に用いた表層抵抗体と導体のパターンを示す拡大平面図
【図３】本発明の第２の実施形態におけるセラミック回路基板の構造を模式的に示す拡大縦断面図
【図４】本発明の第３の実施形態におけるセラミック回路基板の構造を模式的に示す拡大縦断面図
【符号の説明】
１１…低温焼成セラミック基板、１２…グリーンシート、１３…内層導体パターン、１４…表層導体パターン、１５…半導体チップ、１６…セラミック層、１７…パッド、１８…表層抵抗体、１９…Ａｇエポキシ、２１…低温焼成セラミック基板、２２…Ａｇ導体、２３…表層抵抗体、２６…セラミック層、２７…グリーンシート（セラミック層）。

Claims

セラミック基板の実装面に、該セラミック基板と異なる熱膨張係数のセラミック層が形成されたセラミック回路基板において、
前記セラミック基板が、ＣａＯ−Ａｌ _２Ｏ _３ −ＳｉＯ _２ −Ｂ _２Ｏ _３系ガラス粉末とアルミナ粉末との混合物よりなる低温焼成セラミック材料により形成され、
前記セラミック層が、前記低温焼成セラミック材料に対してＢｉ _２Ｏ _３を外掛けで０．５〜１５重量％配合した低温焼成セラミック材料により形成されていることを特徴とするセラミック回路基板。
前記セラミック層は、前記セラミック基板の実装面に部分的に形成され、熱膨張係数が異なる複数種の回路要素を、前記セラミック層とそれ以外のセラミック基板の実装面のうち、熱膨張係数が近い方に配置したこと特徴とする請求項１記載のセラミック回路基板。
前記セラミック層の熱膨張係数は、前記セラミック基板の熱膨張係数よりも小さく且つ該セラミック層に実装する半導体チップの熱膨張係数よりも大きいことを特徴とする請求項１又は請求項２記載のセラミック回路基板。
前記セラミック基板と前記セラミック層との熱膨張係数の差は、１．５×１０^-6／ｄｅｇ以下であることを特徴とする請求項１乃至請求項３のいずれかに記載のセラミック回路基板。
前記セラミック基板と前記セラミック層とが同時焼成されていることを特徴とする請求項１乃至請求項４のいずれかに記載のセラミック回路基板。