[go: up one dir, main page]

JP2002093855A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002093855A
JP2002093855A JP2000281212A JP2000281212A JP2002093855A JP 2002093855 A JP2002093855 A JP 2002093855A JP 2000281212 A JP2000281212 A JP 2000281212A JP 2000281212 A JP2000281212 A JP 2000281212A JP 2002093855 A JP2002093855 A JP 2002093855A
Authority
JP
Japan
Prior art keywords
chip
mounting portion
semiconductor chip
semiconductor device
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000281212A
Other languages
English (en)
Inventor
Takahito Nakazawa
沢 孝 仁 中
Kazuyasu Tanaka
中 一 安 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000281212A priority Critical patent/JP2002093855A/ja
Publication of JP2002093855A publication Critical patent/JP2002093855A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 鉛フリー化と、半導体チップとそれを搭載す
るチップ搭載部パッドとの電気的導通の確保という課題
に対して、半導体チップのチップ搭載部への取りつけ部
の構造を改善し、オーミックコンタクトを確保する。 【解決手段】 半導体チップ４とチップ搭載部５の間
に、導電性材料で構成される導電粒子１２を散在させた
形で、半導体チップ４とチップ搭載部５を、鉛を含まな
い材料で構成されるダイアタッチ材６で接着し、半導体
チップ４とチップ搭載部５の間の電気的な導通は、もっ
ぱら導電粒子１２により確保するようにして、良好な電
気的導通性を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、例えばＭＯＳ−ＦＥＴやＩＧＢＴなどのオーミック
コンタクトが必要なディスクリート製品において鉛フリ
ーを実現するに好適な半導体チップのパッケージへの実
装構造に関する。
【０００２】
【従来の技術】一般に、パワー素子を実装する半導体装
置では、内部でオーミックコンタクトを採ることが非常
に重要とされている。そして、このような半導体装置で
は、チップすなわちダイを、リードフレームに接着する
ためのダイアタッチ材として、鉛を含んだ多元系金属が
使われている。近年、鉛の環境問題がクローズアップさ
れいるものの、このようなダイアタッチ材において鉛フ
リーとすることにはほとんど関心が払われていない。
【０００３】鉛系に代わるダイアタッチ材としては、銀
フィラ入りのエポキシ樹脂ペーストが知られているが、
金属と比較すると、電気伝導性が低く、必要な特性を得
ることができないという問題点がある。
【０００４】図６は、一般的な半導体装置の正面図であ
り、特にパワートランジスタの外観を示すものである。
図示しないパワートランジスタのチップは、モールド樹
脂１１に封入されており、モールド樹脂１１からそれぞ
れエミッタ、コレクタ、ベースに相当する端子（アウタ
ー端子）１、２、３が導出されている。これらの端子
１、２、３はこの半導体装置のリードフレームを構成す
る。
【０００５】さて、図７は、図６のような半導体装置の
内部構造を示す従来例であり、正面から見た透視図であ
る。また、図８は、従来例に係る半導体装置の縦断面図
であり、特に、図６のＡ−Ａに対応する線で得た断面図
を示すものである。
【０００６】各図において示すように、パワートランジ
スタを構成する半導体チップ４は、端子１、２、３と共
にリードフレームを形成するチップ搭載部５にダイアタ
ッチ材６により接着されている。
【０００７】なお、パワートランジスタのコレクタは、
半導体チップ４のチップ裏面１０となっているため、ダ
イアタッチ材６からチップ搭載部５を介して、端子２に
対する電気的な接続が行われる。その結果、半導体チッ
プ４のコレクタが、モールド樹脂１１外の端子２に導出
される。
【０００８】半導体チップ４をチップ搭載部５に接着す
るダイアタッチ材６には、Ｐｂ・Ｓｎ・Ａｇ・Ｃｕ、Ｐ
ｂ・ＳｎまたはＳｎ・Ｓｂ・Ｐなどの半田材が使われ
る。
【０００９】半導体チップ４の表面には、それぞれパワ
ートランジスタのエミッタ、ベースに対応するボンディ
ングパッド７が形成されている。これらのボンディング
パッド７は、端子１、３と共にリードフレームを形成す
るボンディングポスト８と、Ａｕ、Ｃｕ、Ａｌなどの材
質で作られるボンディングワイア９により電気的に結ば
れる。その結果、半導体チップ４のエミッタ、ベース
が、それぞれモールド樹脂１１外の端子１、３に導出さ
れる。
【００１０】さて、半導体チップ４をチップ搭載部５に
接着するダイアタッチ材６の材料の選択は、ワイヤボン
ディングに用いられるボンディングワイア９と関係す
る。例えば、直径が２０〜５０μｍと比較的細いＡｕ／
Ｃｕ線をボンディングする場合は、ボンディング温度が
２８０から３００℃と高温であるため、融点が比較的高
めの半田Ｐｂ・Ｓｎ・Ａｇ・Ｃｕ（融点３６０℃）を用
いる。一方、ボンディングワイア９の直径が数１００μ
ｍと比較的太いＡｌ線をボンディングする場合は、ボン
ディング温度が常温でよいので、比較的融点の低いＰｂ
・Ｓｎ半田（共晶：融点１８２℃）やＳｎ・Ｓｂ・Ｐ
（融点２４５℃）を選択する。
【００１１】なお、半導体チップ４のチップ裏面１０に
はＶ／Ｎｉ／Ａｕ金属が蒸着されている。このチップ裏
面１０とチップ搭載部５はオーミックコンタクトを形成
しなくてはならないので、信頼性の面からはもちろん、
電気的にも非常に重要な接合である。
【００１２】ダイアタッチ材６による半導体チップ４の
チップ搭載部５へのダイアタッチが終了し、ボンディン
グワイア９によるボンディングパッド７とボンディング
ポスト８の間のボンディングが終了すると、端子１、
２、３を残して、全体をエポキシ樹脂によりモールドし
て、モールド樹脂１１により全体を覆う。
【００１３】モールド完了後に、端子１、２、３の露出
部分を、共晶Ｐｂ・Ｓｎ半田によりメッキする。
【００１４】なお、モールド工程に先立って、ボンディ
ングワイア９および半導体チップ４を、シリコーン樹脂
などでエンキャップする場合もある。
【００１５】ゲートアレイのようなＡＳＩＣ、汎用ロジ
ック、メモリなどでは、ダイアタッチ材としてエポキシ
樹脂やアクリル樹脂をベースにして、これに銀フィラを
混ぜた銀ペーストが用いられている。このため、鉛フリ
ーのためには、このような銀ペーストを用いるのがよ
い。
【００１６】しかし、銀ペーストは、トンネル電流によ
り電気的導通が可能であるが、接触抵抗が高く、半田に
比較すると電気的な特性が劣るという問題点がある。体
積抵抗率で比較すると、Ｐｂ・Ｓｎ半田が、約５Ｘ１０
Ｅ−５Ω・ｃｍであるのに対して、フィラ量８５Ｗｔ％
〜９０Ｗｔ％と、高充填の銀ペーストでも、約１〜２Ｘ
１０Ｅ−４Ω・ｃｍと大きい。今後、鉛フリーである銀
ペーストの電気伝導性を更に改良しても、現在の鉛入り
の半田に匹敵する程度まで向上することは期待できな
い。
【００１７】以上のように、銀ペーストは電気伝導性が
悪いため、パワートランジスタのようにオーミックコン
タクトが必要な半導体装置では使うことができない。こ
のため、パワートランジスタでは、外装メッキだけでは
なく、ダイアタッチの接着層に使っている半田も鉛入り
となることが多い。
【００１８】一方、一般的な傾向として、開発コストの
低減、装置価格の低減などの観点から、チップをシュリ
ンクする試みが多くなされているが、チップ面積の低減
は、そのままチップ裏面１０の面積の低減につながる訳
で、電気的伝導性の確保は、ますます難しくなる方向で
あり、何らかの対応策が強く求められている。
【００１９】
【発明が解決しようとする課題】以上述べたように、従
来の半導体装置は、パワートランジスタを実装する場合
に、ダイアタッチ材として鉛入りの半田を用いていたの
で、このままでは鉛フリーの動きに対応できず、鉛フリ
ーのダイアタッチ材である銀ペーストを適用しように
も、オーミックコンタクトを確保できずに、使用不可で
あり、一方、チップ面積の縮小という一般的な傾向に対
しても、電気伝導性確保という観点からは、ますます厳
しい条件をクリアする必要があり、何らかの解決策が強
く求められている。
【００２０】本発明は、上記のような従来技術の課題を
解決しようとするものであり、鉛フリー化と、ダイ裏面
とダイを搭載するパッドとの電気的導通の確保という課
題に対して、半導体チップをチップ搭載部に取りつける
部分の構造を改善することにより、対応可能とした半導
体装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明は、第１の面に任
意数の第１の接続端子が形成されこの第１の面と向かい
合う第２の面に面状の第２の接続端子が形成された半導
体チップを、任意数のアウター端子を有しそのアウター
端子の少なくとも１つにおけるチップ搭載部に、電気的
に導通するように導電体を介在させて搭載する半導体装
置において、前記チップ搭載部と前記チップにおける前
記第１又は第２の接続端子とを、前記導電体のまわりに
充填した、鉛を含まない接着材によって接着するように
したことを特徴とするものとして構成される。
【００２２】さらに、本発明は、前記の半導体装置にお
いて、前記半導体チップは、前記第２の面が前記チップ
搭載部に向かい合うように搭載され、前記第２の面にお
ける面状の前記第２の接続端子が前記導電体によって前
記チップ搭載部に電気的に接続されていることを特徴と
するものとして構成される。
【００２３】または、本発明は、前記の半導体装置にお
いて、前記半導体チップは、主面としての前記第２の面
が前記チップ搭載部に向かい合うように搭載されて、前
記面状の第２の接続端子を有する前記第２の面が外側に
向けられており、さらに前記第１の面における前記第１
の接続端子が前記導電体によって前記チップ搭載部に電
気的に接続されていることを特徴とするものとして構成
される。
【００２４】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施形を説明する。
【００２５】実施形１．図１は、本発明の実施形１の半
導体装置の縦断面図であり、特に、図６のＡ−Ａに対応
する線で得た断面図を示すものである。図１において、
（Ｅ）、（Ｃ）、（Ｂ）はそれぞれエミッタ、コレク
タ、ベースに対応する部分を示している。これは、以下
の各図においても同様である。これからわかるように、
チップ主面は上向きとしている。
【００２６】図において示すように、パワートランジス
タの半導体チップ４をチップ搭載部５に搭載するに当た
り、ダイアタッチ材６を用いるが、この場合、ダイアタ
ッチ材６としては鉛の入っていない銀ペースト等の樹脂
を用いる。この樹脂は、電気的に絶縁であっても導電で
あっても構わない。
【００２７】一方、半導体チップ４とチップ搭載部５の
間には、略９０％以上の成分が単一金属である導電粒子
（導電体）１２を介在させ、この導電粒子１２を半導体
チップ４のチップ裏面１０及びチップ搭載部５の両方に
接触または接合させる。この場合、半導体チップ４をチ
ップ搭載部５に搭載するに当たり、半導体チップ４をチ
ップ搭載部５に向かって押しつけることにより、両者の
導電粒子１２を介しての導通を確保する。
【００２８】さて、導電粒子１２としては、例えば、Ｎ
ｉでできた金属粒子であっても、樹脂性の粒子の回り
に、導電性のＡｕやＳｎ等の金属をメッキして導電性を
持たせたものであっても良い。
【００２９】また、導電粒子１２は、半導体チップ４を
チップ搭載部５に接着するに当たり、事前に接着面に散
布しても、接着用のダイアタッチ材６に予め混入してお
いても良い。
【００３０】以上述べたような構成により、半導体チッ
プ４とチップ搭載部５の間のオーミックコンタクトは、
導電粒子１２により確保されるので、鉛を用いた半田を
用いることなく電気的導通の良好性を得ることができ
る。
【００３１】なお、上記樹脂６として銀ペーストを用い
ることにより、耐衝撃性、耐クラック性を向上させさら
に密着性も向上させ、はがれにくくすることができる。
【００３２】実施形２．図２は、本発明の実施形２の半
導体装置の縦断面図であり、特に、図６のＡ−Ａに対応
する線で得た断面図を示すものである。
【００３３】図において示すように、パワートランジス
タの半導体チップ４をチップ搭載部５に搭載するに当た
り、ダイアタッチ材６を用いるが、この場合、ダイアタ
ッチ材６としては鉛の入っていない樹脂を用いる。この
樹脂は、電気的に絶縁であっても導電であっても構わな
い。
【００３４】一方、半導体チップ４とチップ搭載部５の
間には、スタッドバンプ１３が介在するが、これはチッ
プ搭載部５の上にＡｕやＳｎなどのボンディングワイア
９と同じ材料で形成される。
【００３５】つまり、半導体チップ４をチップ搭載部５
の上に搭載するに先立ち、チップ搭載部５の上に、ボン
ディングワイア９を使ってスタッドバンプ１３を形成す
る。その後、ダイアタッチ材６を転写し、続いて半導体
チップ４をチップ搭載部５の上に搭載し、半導体チップ
４をスタッドバンプ１３に押しつけることにより、チッ
プ裏面１０とスタッドバンプ（導電体）１３を接触させ
る。結果として、半導体チップ４とチップ搭載部５の間
の導通を確保する。
【００３６】なお、スタッドバンプ１３は、ボンディン
グワイア９と同じ材料でなくても、別材料の表面に、Ａ
ｕやＳｎなどの良導体をメッキすることで形成するよう
にしても良い。
【００３７】更に、スタッドバンプ１３は、チップ搭載
部５の表面ではなく、半導体チップ４側に設けるように
してもよい。
【００３８】以上述べたような構成により、半導体チッ
プ４とチップ搭載部５の間のオーミックコンタクトは、
スタッドバンプ１３により確保されるので、鉛を用いた
半田を用いることなく電気的導通の良好性を得ることが
できる。
【００３９】実施形３．図３は、本発明の実施形２の半
導体装置の縦断面図であり、特に、図６のＡ−Ａに対応
する線で得た断面図を示すものである。
【００４０】図において示すように、パワートランジス
タの半導体チップ４をチップ搭載部５に搭載するに当た
り、ダイアタッチ材６を用いるが、この場合、ダイアタ
ッチ材６としては鉛の入っていない樹脂を用いる。この
樹脂は、電気的に絶縁であっても導電であっても構わな
い。
【００４１】一方、半導体チップ４とチップ搭載部５の
間には、リードフレーム突起１４が存在するが、これは
チップ搭載部５の上に予めＡｕやＳｎなどをメッキする
か、チップ搭載部５の形成時にパターンニングするなど
して形成する。
【００４２】以上のような構成において、半導体チップ
４をチップ搭載部５の上に搭載するに当たり、半導体チ
ップ４をスタッドバンプ１３に押しつけることにより、
チップ裏面１０とリードフレーム突起（導電体）１４を
接触させ、半導体チップ４とチップ搭載部５の間の電気
的導通を確保する。
【００４３】以上述べたような構成により、半導体チッ
プ４とチップ搭載部５の間のオーミックコンタクトは、
リードフレーム突起１４により確保されるので、鉛を用
いた半田を用いることなく電気的導通の良好性を得るこ
とができる。
【００４４】実施形４．さて、図４は、本発明の実施形
４の半導体装置の内部構造を示す図であり、特に、図６
のような外観構造の正面から見た透視図を示すものであ
る。また、図５は、本実施形の半導体装置の縦断面図で
あり、特に、図６のＢ−Ｂに対応する線で得た断面図を
示すものである。
【００４５】この例では、半導体チップ４を、これまで
の例（図１〜図３）とは上下を反転している。つまり、
チップ主面を下向きとしている。
【００４６】図において示すように、半導体チップ４
は、ボンディングパッド７を有しているが、これらのボ
ンディングパッド７は、パワートランジスタのエミッ
タ、ベースに対応して、Ｖ／Ｎｉ／Ａｕ層をメッキまた
は蒸着することにより形成されている。一方、パワート
ランジスタのコレクタとしてのいわゆるチップ裏面１０
は、図５では表側に向けられている。
【００４７】エミッタ、ベースに対応する端子１、３と
一体に形成されるリードフレームの一部は、チップ搭載
部５として、それぞれ対応するボンディングパッド７に
対面している。
【００４８】半導体チップ４をチップ搭載部５に搭載す
るに当たり、ボンディングパッド７とチップ搭載部５の
間に、バンプ１５を介在させ、半導体チップ４をチップ
搭載部５に向かって押しつけることにより、導電体を構
成するボンディングパッド７とバンプ１５によりチップ
搭載部５とチップ４との間の導通を確保する。
【００４９】なお、バンプ１５は、チップ搭載部５上に
予め形成させておいても良い。
【００５０】なお、この場合、半導体チップ４とチップ
搭載部５の間に、ボンディングパッド７やバンプ１５に
相当する分の隙間ができるが、この隙間に樹脂により形
成されたダイアタッチ材６の層を介在させる。
【００５１】ちなみに、ダイアタッチ材６の層は、リー
ドフレームのチップ搭載部５の上に予めダイアタッチ材
６を転写しておき、半導体チップ４を搭載した後に、加
熱、加圧して、形成する。
【００５２】ダイアタッチ材としては、熱可塑性のもの
と熱硬化性のものがある。また、性状が固体状（シート
状）のものと、液状のものに分かれる。熱可塑性シート
状の場合はポリエーテルアミドイミドがよく使われる。
熱硬化性のものは、ビスフェールＡ型、ビスフェールＦ
型、ナフタレン型などのエポキシ樹脂、フェノール樹脂
やアクリル系樹脂を主成分とする。主成分以外に、フィ
ラを含有している場合もある。フィラはシリカ（ＳｉＯ
2）、アルミナ（Ａｌ2Ｏ3）、窒化ホウ酸（ＢＮ）など
の無機物が一般的であり、剛性、熱伝導性など必要特性
に合せ充填量を変える。もちろん、ニッケル、金、銀な
どの金属粒子、プラスチックをコアにして表面をニッケ
ルめっきしたものも使うことができる。
【００５３】しかる後に、ボンディングワイア９を用い
て、半導体チップ４の表面と、端子２と一体になったリ
ードフレームを接続する。つまり、この例では、コレク
タに対応するチップ裏面１０をそのままでチップの端子
として表向きとして用いており、これも一つの特徴とし
ているのである。
【００５４】なお、ダイアタッチ材６としては、先の実
施形と同様、鉛の入っていない樹脂を用いる。この樹脂
は、電気的に絶縁であっても導電であっても構わない。
【００５５】以上述べたような構成により、半導体チッ
プ４とチップ搭載部５の間のオーミックコンタクトは、
バンプ１５により確保されるので、鉛を用いた半田を用
いることなく電気的導通の良好性を得ることができる。
【００５６】なお、この実施形４の変形として、バンプ
１５を用いる代わりに、実施形１で例示した導電粒子１
２や、実施形３で例示したリードフレーム突起１４を適
用しても同様の効果を得られることは言うまでもない。
【００５７】
【発明の効果】以上述べたように、本発明の半導体装置
は、半導体チップをリードフレーム上のチップ搭載部に
接着する接着材（ダイアタッチ材）としては、鉛を含ま
ない材料を用いたので、半導体チップとチップ搭載部の
間の電気的な導通が、鉛フリーを実現しながら、実現す
ることが可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形１の半導体装置の縦断面図であ
る。
【図２】本発明の実施形２の半導体装置の縦断面図であ
る。
【図３】本発明の実施形３の半導体装置の縦断面図であ
る。
【図４】本発明の実施形４の半導体装置の内部構造を示
す透視図である。
【図５】本発明の実施形４の半導体装置の縦断面図であ
る。
【図６】一般的なパワートランジスタを構成する半導体
装置の正面図である。
【図７】従来の半導体装置の内部構造を示す透視図であ
る。
【図８】従来の半導体装置の縦断面図である。
【符号の説明】
１、２、３ 端子 ４ 半導体チップ ５ チップ搭載部 ６ ダイアタッチ材 ７ ボンディングパッド ８ ボンディングポスト ９ ボンディングワイア １０ チップ裏面 １１ モールド樹脂 １２ 導電粒子 １３ スタッドバンプ １４ リードフレーム突起 １５ バンプ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F044 AA00 KK05 KK16 KK18 KK19 LL07 LL13 QQ07

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】第１の面に任意数の第１の接続端子が形成
    されこの第１の面と向かい合う第２の面に面状の第２の
    接続端子が形成された半導体チップを、任意数のアウタ
    ー端子を有しそのアウター端子の少なくとも１つにおけ
    るチップ搭載部に、電気的に導通するように導電体を介
    在させて搭載する半導体装置において、 前記チップ搭載部と前記チップにおける前記第１又は第
    ２の接続端子とを、前記導電体のまわりに充填した、鉛
    を含まない接着材によって接着するようにしたことを特
    徴とする半導体装置。
  2. 【請求項２】前記半導体チップは、前記第２の面が前記
    チップ搭載部に向かい合うように搭載され、前記第２の
    面における面状の前記第２の接続端子が前記導電体によ
    って前記チップ搭載部に電気的に接続されていることを
    特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】前記半導体チップは、主面としての前記第
    ２の面が前記チップ搭載部に向かい合うように搭載され
    て、前記面状の第２の接続端子を有する前記第２の面が
    外側に向けられており、さらに前記第１の面における前
    記第１の接続端子が前記導電体によって前記チップ搭載
    部に電気的に接続されていることを特徴とする請求項１
    に記載の半導体装置。
JP2000281212A 2000-09-18 2000-09-18 半導体装置 Pending JP2002093855A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000281212A JP2002093855A (ja) 2000-09-18 2000-09-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000281212A JP2002093855A (ja) 2000-09-18 2000-09-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2002093855A true JP2002093855A (ja) 2002-03-29

Family

ID=18765902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000281212A Pending JP2002093855A (ja) 2000-09-18 2000-09-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2002093855A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014040661A (ja) * 2006-07-21 2014-03-06 Valtion Teknillinen Tutkimuskeskus 導体および半導体の製造方法
JP2017143134A (ja) * 2016-02-09 2017-08-17 株式会社東芝 半導体装置の製造方法、及び半導体装置
JPWO2020175619A1 (ja) * 2019-02-28 2021-12-16 京セラ株式会社 電子部品搭載用パッケージ、電子装置及び発光装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146757A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体装置
JPH03149864A (ja) * 1989-11-07 1991-06-26 Matsushita Electron Corp リードフレーム
JPH10118783A (ja) * 1996-10-17 1998-05-12 Matsushita Electric Ind Co Ltd 半田材料及びそれを用いた電子部品
JPH10229103A (ja) * 1997-02-14 1998-08-25 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JPH10233406A (ja) * 1997-02-19 1998-09-02 Rohm Co Ltd Ｉｃチップのボンディング装置
JPH1192736A (ja) * 1997-09-22 1999-04-06 Sumitomo Bakelite Co Ltd 導電性樹脂ペースト及びこれを用いた半導体装置
JPH1197463A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd 圧接型半導体装置
JPH11274185A (ja) * 1998-01-22 1999-10-08 Hitachi Ltd 圧接型半導体装置、及びこれを用いた変換器
JP2000156434A (ja) * 1998-11-19 2000-06-06 Sanyo Electric Co Ltd 半導体装置
JP2000223634A (ja) * 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146757A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体装置
JPH03149864A (ja) * 1989-11-07 1991-06-26 Matsushita Electron Corp リードフレーム
JPH10118783A (ja) * 1996-10-17 1998-05-12 Matsushita Electric Ind Co Ltd 半田材料及びそれを用いた電子部品
JPH10229103A (ja) * 1997-02-14 1998-08-25 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JPH10233406A (ja) * 1997-02-19 1998-09-02 Rohm Co Ltd Ｉｃチップのボンディング装置
JPH1192736A (ja) * 1997-09-22 1999-04-06 Sumitomo Bakelite Co Ltd 導電性樹脂ペースト及びこれを用いた半導体装置
JPH1197463A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd 圧接型半導体装置
JPH11274185A (ja) * 1998-01-22 1999-10-08 Hitachi Ltd 圧接型半導体装置、及びこれを用いた変換器
JP2000156434A (ja) * 1998-11-19 2000-06-06 Sanyo Electric Co Ltd 半導体装置
JP2000223634A (ja) * 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014040661A (ja) * 2006-07-21 2014-03-06 Valtion Teknillinen Tutkimuskeskus 導体および半導体の製造方法
US9011762B2 (en) 2006-07-21 2015-04-21 Valtion Teknillinen Tutkimuskeskus Method for manufacturing conductors and semiconductors
JP2017143134A (ja) * 2016-02-09 2017-08-17 株式会社東芝 半導体装置の製造方法、及び半導体装置
JPWO2020175619A1 (ja) * 2019-02-28 2021-12-16 京セラ株式会社 電子部品搭載用パッケージ、電子装置及び発光装置

Similar Documents

Publication Publication Date Title
US5902959A (en) Lead frame with waffled front and rear surfaces
US6249041B1 (en) IC chip package with directly connected leads
US6566164B1 (en) Exposed copper strap in a semiconductor package
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JPH0864634A (ja) 半導体装置およびその製造方法
JPH09260552A (ja) 半導体チップの実装構造
JP2009140962A (ja) 半導体装置およびその製造方法
KR920001696A (ko) 반도체 다이를 절연시키기 위한 히트 싱크 및 다중 장착 패드 리드 프레임 패키지 및 그 방법
JP4075204B2 (ja) 積層型半導体装置
JP4408475B2 (ja) ボンディングワイヤを採用しない半導体装置
TWI406376B (zh) 晶片封裝構造
CN108122898B (zh) 包括双向开关的半导体器件
CN208111434U (zh) 一种功率模块
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP3685659B2 (ja) 半導体装置の製造方法
JP4190250B2 (ja) 半導体装置
JP2002093855A (ja) 半導体装置
JPH04158556A (ja) 樹脂封止型半導体装置
JP2000243880A (ja) 半導体装置とその製造方法
JPH0680748B2 (ja) 樹脂封止型半導体装置
JPH03280453A (ja) 半導体装置及びその製造方法
JP2000031194A (ja) ボンディングワイヤおよび半導体装置
CN100594606C (zh) 电路装置及其制造方法
JP3614386B2 (ja) パワーｍｏｓｆｅｔ
JPH02185050A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802