[go: up one dir, main page]

JP2002076234A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2002076234A
JP2002076234A JP2000252837A JP2000252837A JP2002076234A JP 2002076234 A JP2002076234 A JP 2002076234A JP 2000252837 A JP2000252837 A JP 2000252837A JP 2000252837 A JP2000252837 A JP 2000252837A JP 2002076234 A JP2002076234 A JP 2002076234A
Authority
JP
Japan
Prior art keywords
island
resin
semiconductor device
leads
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000252837A
Other languages
English (en)
Inventor
Masahiro Tsuji
正博 辻
Tsunemori Yamaguchi
恒守 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000252837A priority Critical patent/JP2002076234A/ja
Publication of JP2002076234A publication Critical patent/JP2002076234A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 アイランドの裏面が樹脂パッケージから露出
するように、大きくダウンセットされる場合でも、アイ
ランドを変形させることなく、安定した状態でダウンセ
ットできると共に、アイランドにグランド打ちをする場
合でも、その信頼性を向上させることができる構造の樹
脂封止型半導体装置を提供する。 【解決手段】 アイランド１の周囲に、複数のリード２
が配列され、その表面側にボンディングされる半導体チ
ップ３の各電極端子と複数のリード２との間にワイヤボ
ンディングがされ、それらの表面側が樹脂パッケージ６
により被覆されている。このアイランド１が、たとえば
スリット１ｃで区画される中心部１ａと外周部１ｂとか
らなり、中心部１ａと外周部１ｂとはスリット１ｃの間
の連結部１ｄにより連結されており、吊りリード５の変
形による第１段の段差部と、連結部１ｄの変形による第
２の段差部との２段下げにより、ダウンセットされてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アイランドの裏面
が樹脂パッケージから露出し、かつ、各リードは樹脂パ
ッケージの中間部から導出される構造の樹脂封止型半導
体装置に関する。さらに詳しくは、アイランドの底面と
各リードのワイヤボンディングされる先端部で形成され
る面との間隔が大きい場合でも、アイランドが変形せ
ず、かつ、アイランドにワイヤボンディングをする場合
でも容易にワイヤボンディングをすることができる構造
の樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】パワートランジスタなどの高電力を消費
する素子を有する半導体装置では、その熱放散を向上さ
せるために、半導体チップをボンディングするアイラン
ドを樹脂パッケージから露出させ、その露出したアイラ
ンド部を直接実装基板などにハンダ付けすることにより
熱放散を図ったり、アイランド部を実装基板と反対側に
露出させ、その露出したアイランド部に放熱板を設ける
ことにより熱放散を図るなどの構造が採用されている。
【０００３】このような構造の半導体装置は、たとえば
図３にその断面説明図およびリードフレームの状態の平
面説明図が示されるように、半導体チップ３を図示しな
い銀ペーストなどの接着剤によりボンディングするアイ
ランド１の周囲に複数のリード２が配列されており、半
導体チップ３の各電極端子と複数のリード２との間が金
線などのワイヤ４によりワイヤボンディングされて電気
的に接続されている。そして、半導体チップ３のボンデ
ィングおよびワイヤボンディングがなされた側である表
面側が樹脂によりモールドされて樹脂パッケージ６が形
成されている。アイランド１は、吊りリード５によって
支持され、その吊りリード５に折曲げ部５ａが形成さ
れ、その間が延ばされて図３（ａ）に示されるように、
アイランド１が下側に下げられる、いわゆるダウンセッ
トされて、樹脂パッケージ６からその裏面が露出するよ
うになっている。
【０００４】図３に示される構造は、半導体チップ３の
アース端子がアイランド１とダイボンディング材などに
より電気的に接続され、そのアイランドとリード２のう
ちの１本とが、アース用ワイヤ４ｂによりワイヤボンデ
ィング（グランド打ち）されている。そして、各リード
２は、樹脂パッケージ６が形成された後に、リードフレ
ームから切断分離され、たとえば図３（ａ）に示される
ように、ガルウィング形状にフォーミングされることに
より、表面実装できる構造にされ、実装基板などにリー
ドの先端部をハンダ付けすると共にアイランド１部も実
装基板にハンダ付けすることにより放熱できるようにさ
れている。この各リードのフォーミングは、その先端部
がアイランドと反対側にハンダ付け面が形成されること
により、アイランドの裏面を上面に露出させ、その露出
面に放熱フィンが形成される場合もある。
【０００５】
【発明が解決しようとする課題】前述のようなダウンセ
ットによりアイランドが樹脂パッケージから露出し、ア
イランドにアース用のワイヤボンディングがなされる
（グランド打ちされる）構造では、グランド打ちされた
アイランドと樹脂パッケージとの界面がそのまま外部に
露出するため、水分が侵入しやすく、とくにワイヤボン
ディングの金線と樹脂との密着性は良くないため、水分
が侵入しやすく、ワイヤとして用いられる金線が水分な
どにより腐食されやすいという問題がある。
【０００６】さらに、前述のようなダウンセットされる
リードフレームでは、樹脂パッケージの厚さが１ｍｍ程
度あるものでは、吊りリード５のダウンセットの量、す
なわち段差Ｈ（図３（ａ）参照）が０.４３ｍｍ程度あ
り、リード面からかなり深い位置にダウンセットする成
形を行わなければならない。そのため、一度の変形で深
いダウンセットを行うとアイランドが変形しやすいと共
に、前述のアイランド１にアース用のワイヤボンディン
グを行なう場合、半導体チップ３が大きく、アイランド
１端辺までの間隔が小さいと、ワイヤボンディングのキ
ャピラリ（ボンディングのヘッド）がリード２の先端と
半導体チップ３とにぶつかり、ワイヤボンディングでき
ないという問題がある。
【０００７】本発明はこのような問題を解決し、アイラ
ンドを樹脂パッケージから露出させる構造の半導体装置
で、そのダウンセット量が大きくてもアイランドを変形
させることなく、安定した状態でダウンセットできると
共に、アイランドにアース用のワイヤボンディングをす
る（グランド打ちをする）場合でも、その信頼性を向上
させることができる構造の半導体装置を提供することを
目的とする。
【０００８】
【課題を解決するための手段】本発明による樹脂封止型
半導体装置は、表面側に半導体チップをボンディングす
るアイランドと、該アイランドの周囲の少なくとも一部
に配列される複数のリードと、前記半導体チップの各電
極端子と前記複数のリードとをそれぞれ電気的に接続す
る複数のワイヤと、前記アイランドの裏面側を露出さ
せ、かつ、前記アイランドの表面側および前記複数のリ
ーどと接続されるワイヤ部分を被覆する樹脂パッケージ
とからなり、前記アイランドは、該アイランドを支持す
る吊りリードの変形により、前記複数のリードの前記ワ
イヤと接続される部分が並ぶ面から、下側に下げられる
第１の段差を有し、かつ、該アイランドの中心部はその
外周部よりさらに下側に下げられる第２の段差を有する
ように形成され、該アイランドの中心部の裏面が前記樹
脂パッケージから露出されている。
【０００９】ここに表面側および裏面側とは、アイラン
ドやリードにおいて、半導体チップがボンディングされ
たり、ワイヤがボンディングされる面が表面側であり、
その反対面が裏面側であることを意味している。
【００１０】この構造にすることにより、アイランドが
ダウンセットされる場合、吊りリードで１回段差が形成
され、さらにアイランド内で第２の段差が形成されるた
め、段差の全体の量が大きくても、無理なく段差を形成
することができる。この場合でも、アイランドの外周部
は全周に亘って連結されており、その内側で中心部がさ
らにダウンセットされているため、第２の段差による段
差形成を行っても、非常にアイランドの平面度を安定に
維持することができる。さらに、グランド打ちを行う場
合でも、その外周部にワイヤボンディングを行うことに
より、半導体チップがボンディングされる中心部との間
に段差があるため、グランド打ちされる外周部の真横に
は半導体チップはなく、キャピラリがぶつかることもな
い。さらに、グランド打ちは、底面より高い中間位置の
アイランドの外周部にワイヤボンディングすることによ
りなされているため、その外周部は完全に樹脂パッケー
ジにより被覆され、界面を介して水分などがワイヤの部
分までは到達し難く、ワイヤの腐食なども生じ難い。
【００１１】具体的には、前記アイランドの外周部と中
心部との間にスリットが形成されることにより、該スリ
ットの間に前記外周部と中心部との連結部が形成され、
該連結部の変形により前記第２の段差が形成されれば、
無理なく段差が形成される。
【００１２】前記半導体チップのアース端子と前記複数
のリードの１つとを接続するワイヤの前記半導体チップ
側とのボンディングが、前記アイランドの前記外周部に
なされることにより、前述のように、ワイヤボンディン
グを行いやすいと共に、水分などの侵入を防止すること
ができ、信頼性が向上する。
【００１３】前記アイランドの前記外周部に、第２の半
導体チップをボンディングすることもできる。
【００１４】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の樹脂封止型半導体装置について説明をする。本発明
による樹脂封止型半導体装置は、図１にその一実施形態
であるＱＦＰの断面説明図およびパッケージの上部部分
を除去した平面説明図と外観側面図が示されるように、
アイランド１の周囲の少なくとも一部に、複数のリード
２が配列されている。アイランド１の表面側には、半導
体チップ３がボンディングされている。この半導体チッ
プ３の各電極端子と複数のリード２との間はそれぞれ複
数のワイヤ４により、電気的に接続され、それらの表面
側が樹脂パッケージ６により被覆されている。図１に示
される例では、アイランド１が、スリット１ｃで区画さ
れる中心部１ａと外周部１ｂとからなり、中心部１ａと
外周部１ｂとはスリット１ｃの間の連結部１ｄにより連
結されており、アイランド１が、吊りリード５の変形に
より形成される第１の段差部と、連結部１ｄの変形によ
り形成される第２の段差部とによる２段下げにより、ア
イランド１の裏面が樹脂パッケージ６から露出する構造
になっていることに特徴がある。
【００１５】すなわち、アイランド１は、外周部１ｂと
中心部１ａとの間に段差を形成し得るような細い連結部
１ｄが形成されており、その連結部１ｄの変形により第
２の段差が形成されている。このリードフレームは、通
常のリードフレームを形成するのと同様に、複数のリー
ド２およびアイランド１部を形成するように、たとえば
Ｃｕや４２Ｎｉなどからなり、厚さが０.１〜０.２ｍｍ
程度の薄い板状体に打抜きまたはエッチングなどを行う
ことにより形成される。この際、アイランド１の外周部
１ｂと中心部１ａとを区画できるようにスリット１ｃを
設けることにより連結部１ｄを形成しておき、その後成
形金型により成形することにより段差が形成される。こ
の際、リードフレームのフレーム面（板状体の平面）、
アイランド１の外周部１ｂ、およびアイランド１の中心
部１ａをそれぞれ金型により挟みつけるように金型が形
成されているため、フレーム面、アイランド１の外周部
１ｂおよび中心部１ａは平坦に保たれ、それぞれを結ぶ
吊りリード５および連結部１ｄが引っ張られて変形し、
図１（ａ）に吊りリード５を通る線（図１（ｂ）のＡ−
Ａ線）の断面説明図が示されるように、２段の段差が形
成されてダウンセットされている。
【００１６】このアイランド１の形状は、この例に限定
されることなく、２段で所望の段差を形成できるような
形状になっておればよく、アイランド１の外周部１ｂと
中心部１ａとを連結する連結部１ｄも図１に示されるよ
うな４か所には限らず、スリット１ｃが一辺に１個では
なく、複数個に形成されて、４個以上の多数数個の連結
部１ｄにより形成されても良い。
【００１７】アイランド１の中心部１ａには、半導体チ
ップ３が図示しない導電性接着剤によりダイボンディン
グされ、さらに半導体チップ３の各電極端子は金線４な
どによりワイヤボンディングがなされている。この際、
半導体チップ３のアース端子は、半導体チップ３の裏面
および導電性接着剤を介して、アイランド１に直接電気
的に接続され、リード２の１本とアース用ワイヤ４ｂに
よりワイヤボンディングされている。半導体チップ３の
他の電極端子は、通常の半導体装置と同様に金線などの
ワイヤ４によりボンディングされている。そして、その
周囲が樹脂により封止された後に、各リード２およびア
イランド１を支持する吊りリード５がリードフレームか
ら切断分離され、リード２がフォーミングされることに
より図１（ｃ）に示される半導体装置の形状に形成され
る。樹脂パッケージ６も通常のＩＣを製造する場合に用
いられるのと同様に、黒色のフィラーなどを混入したエ
ポキシ樹脂によるトランスファモールドなどにより形成
される。また、リード２のフォーミングも、図１（ｃ）
に示される形状に限らず、図の上面側にガルウイング形
状にフォーミングされても良い。
【００１８】本発明によれば、アイランドを樹脂パッケ
ージから露出させるためのダウンセットが、アイランド
を支持する吊りリードと、アイランド部との２か所で段
差が形成されているため、吊りリードの無理な変形を生
じさせなくても深いダウンセットを行うことができる。
しかも、アイランドの外周部は第１の段差による少ない
段下げの状態で周囲が連結されているため、非常に安定
で、変形することなくその平面度を保つことができる。
そして、その外周部を保持しながらさらにそのアイラン
ドに段下げの加工がなされるため、第１の段差の吊りリ
ードの変形した部分をさらに変形させる必要はなく、ア
イランドの中心部を非常に平坦性よく段下げをすること
ができる。
【００１９】さらに、本発明によれば、アイランドの段
下げが２段階でなされているため、アイランドに直接ア
ース用のワイヤをボンディングする場合でも、中間的高
さであるアイランドの外周部にボンディングをすれば良
く、ワイヤボンディングのキャピラリの先端部を段下げ
された狭い部分に入れる必要はなく、半導体チップの欠
けや、ワイヤボンディング不良の発生を防ぐことがで
き、非常にワイヤボンディングの信頼性が向上すると共
に、作業が非常に行いやすいという利点がある。しか
も、アイランドの外周部は樹脂パッケージから外部には
露出しないため、外周部と樹脂パッケージとの界面が外
部には露出せず、外部から水分などが直接ワイヤ部分に
侵入してワイヤを腐食するということもなくなる。その
結果、より一層ワイヤボンディングの信頼性が向上す
る。
【００２０】前述の例では、アイランドの外周部１ｂ
は、その平坦性を維持するためと、グランド打ちのため
のアース用ワイヤボンディングをすることのみに用いた
が、このようなアイランド中心部と段差のあるアイラン
ドの外周部があることにより、図２にアイランド部のみ
の平面説明図が示されるように、その外周部に、ダイオ
ードチップなどの第２の半導体チップ３ａをマウントす
ることができる。すなわち、ＩＣなどの半導体装置と別
個に形成された、たとえばサージ吸収用のツェナーダイ
オードなどを組み込みたい場合があるが、このような深
く段下げされたアイランドの周端部に第２の半導体チッ
プ３ａがマウントされると、前述のグランド打ちと同様
に、ワイヤボンディングが非常に難しいという問題があ
るが、中間的な高さにあるアイランドの外周部に第２の
半導体チップ３ａがマウントされることによりそのよう
な問題もなく、簡単に組み立てることができる。
【００２１】さらに、前述の各例では、アイランドの４
隅から吊りリードにより支持され、４角形状のアイラン
ドの周囲に複数のリードが配列されるＱＦＰの例であっ
たが、ＳＯＰタイプなど他のリードフレームでも、アイ
ランドを大きく段下げして、樹脂パッケージからアイラ
ンドの裏面を露出させるタイプの半導体装置に同様に適
用できる。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
アイランドの裏面を露出させる場合に、そのダウンセッ
ト量が多くても、１か所で大きな変形をさせないため、
非常に平坦性よくダウンセットを施すことができ、作業
性および信頼性が非常に向上する。さらに、アイランド
にアース用のワイヤボンディングを行う場合でも、その
作業が非常に簡単であると共にボンディングの信頼性お
よび水分の侵入による腐食に対する信頼性が大幅に向上
し、非常に信頼性の高い半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明による樹脂封止型半導体装置の一実施形
態を示す断面、パッケージの上部を除去した平面および
側面の説明図である。
【図２】アイランド部の外周部に第２の半導体チップを
マウントした例を示す平面説明図である。
【図３】従来のダウンセットによりアイランド裏面を樹
脂パッケージから露出させた半導体装置の断面および樹
脂パッケージを除去した状態の平面の説明図である。
【符号の説明】
１ アイランド １ａ 中心部 １ｂ 外周部 １ｃ スリット １ｄ 連結部 ２ リード ３ 半導体チップ ４ ワイヤ ５ 吊りリード ６ 樹脂パッケージ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 表面側に半導体チップをボンディングす
    るアイランドと、該アイランドの周囲の少なくとも一部
    に配列される複数のリードと、前記半導体チップの各電
    極端子と前記複数のリードとをそれぞれ電気的に接続す
    る複数のワイヤと、前記アイランドの裏面側を露出さ
    せ、かつ、前記アイランドの表面側および前記複数のリ
    ードと接続されるワイヤ部分を被覆する樹脂パッケージ
    とからなり、前記アイランドは、該アイランドを支持す
    る吊りリードの変形により、前記複数のリードの前記ワ
    イヤと接続される部分が並ぶ面から、下側に下げられる
    第１の段差を有し、かつ、該アイランドの中心部はその
    外周部よりさらに下側に下げられる第２の段差を有する
    ように形成され、該アイランドの中心部の裏面が前記樹
    脂パッケージから露出されてなる樹脂封止型半導体装
    置。
  2. 【請求項２】 前記アイランドの外周部と中心部との間
    にスリットが形成されることにより、該スリットの間に
    前記外周部と中心部との連結部が形成され、該連結部の
    変形により前記第２の段差が形成されてなる請求項１記
    載の樹脂封止型半導体装置。
  3. 【請求項３】 前記半導体チップのアース端子と前記複
    数のリードの１つとを接続するワイヤの前記半導体チッ
    プ側とのボンディングが、前記アイランドの前記外周部
    になされてなる請求項１または２記載の樹脂封止型半導
    体装置。
  4. 【請求項４】 前記アイランドの前記外周部に、第２の
    半導体チップがボンディングされてなる請求項１、２ま
    たは３記載の樹脂封止型半導体装置。
JP2000252837A 2000-08-23 2000-08-23 樹脂封止型半導体装置 Pending JP2002076234A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000252837A JP2002076234A (ja) 2000-08-23 2000-08-23 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000252837A JP2002076234A (ja) 2000-08-23 2000-08-23 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JP2002076234A true JP2002076234A (ja) 2002-03-15

Family

ID=18742020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000252837A Pending JP2002076234A (ja) 2000-08-23 2000-08-23 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2002076234A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165777A (ja) * 2009-01-14 2010-07-29 Renesas Technology Corp 半導体装置及びその製造方法
JP2013016851A (ja) * 2012-09-21 2013-01-24 Renesas Electronics Corp 半導体装置の製造方法
JP2014030049A (ja) * 2013-10-07 2014-02-13 Renesas Electronics Corp 半導体装置
CN104143518A (zh) * 2013-05-10 2014-11-12 瑞萨电子株式会社 制造半导体器件的方法以及半导体器件
JP2020025145A (ja) * 2016-02-17 2020-02-13 株式会社三井ハイテック リードフレーム及び半導体パッケージ
CN111668107A (zh) * 2012-12-06 2020-09-15 美格纳半导体有限公司 多芯片封装及其制造方法
CN115084074A (zh) * 2022-07-11 2022-09-20 天水华天科技股份有限公司 一种ic封装引线框架结构及其粘片方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165777A (ja) * 2009-01-14 2010-07-29 Renesas Technology Corp 半導体装置及びその製造方法
JP2013016851A (ja) * 2012-09-21 2013-01-24 Renesas Electronics Corp 半導体装置の製造方法
CN111668107A (zh) * 2012-12-06 2020-09-15 美格纳半导体有限公司 多芯片封装及其制造方法
US12057377B2 (en) 2012-12-06 2024-08-06 Magnachip Semiconductor, Ltd. Multichip packaged semiconductor device
CN104143518A (zh) * 2013-05-10 2014-11-12 瑞萨电子株式会社 制造半导体器件的方法以及半导体器件
JP2014220439A (ja) * 2013-05-10 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2014030049A (ja) * 2013-10-07 2014-02-13 Renesas Electronics Corp 半導体装置
JP2020025145A (ja) * 2016-02-17 2020-02-13 株式会社三井ハイテック リードフレーム及び半導体パッケージ
CN115084074A (zh) * 2022-07-11 2022-09-20 天水华天科技股份有限公司 一种ic封装引线框架结构及其粘片方法

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
US7339261B2 (en) Semiconductor device
JP3118167B2 (ja) 電子パッケージおよびその製造方法
JP3420057B2 (ja) 樹脂封止型半導体装置
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
US6703691B2 (en) Quad flat non-leaded semiconductor package and method of fabricating the same
JP2002076234A (ja) 樹脂封止型半導体装置
JPH11297917A (ja) 半導体装置及びその製造方法
JP3109490B2 (ja) 半導体装置
JP3565114B2 (ja) 樹脂封止型半導体装置
JP2001135767A (ja) 半導体装置およびその製造方法
US20250014982A1 (en) Method of manufacturing semiconductor devices, corresponding pre-molded leadframe and semiconductor device
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP2004119610A (ja) リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP3499655B2 (ja) 半導体装置
KR20090012378A (ko) 반도체 패키지
JP3215505B2 (ja) 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
JPH05211247A (ja) 半導体装置
JP2006032773A (ja) 半導体装置
KR200295664Y1 (ko) 적층형반도체패키지
JPH04241444A (ja) 半導体装置
JPH06204389A (ja) 半導体装置及びその製造方法
KR0179922B1 (ko) 직립형 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209