JP2002076157A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2002076157A JP2002076157A JP2000252242A JP2000252242A JP2002076157A JP 2002076157 A JP2002076157 A JP 2002076157A JP 2000252242 A JP2000252242 A JP 2000252242A JP 2000252242 A JP2000252242 A JP 2000252242A JP 2002076157 A JP2002076157 A JP 2002076157A
- Authority
- JP
- Japan
- Prior art keywords
- package body
- semiconductor element
- package
- frame
- metallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体素子をパッケージ本体の搭載部に正確
かつ強固に搭載すること。 【解決手段】 枠部２ａおよびこの枠部２ａの内縁の一
方から他方に向けて一列に並んで延出する複数の外部リ
ード端子２ｂを有する略平板状のリードフレーム２と、
上面に半導体素子４が搭載される搭載部１ｂを、下面の
一端側に外部リード端子２ｂが接合されたメタライズパ
ッド６ａ有し、かつ他端側が前記他方の側の枠部２ａ上
に配置されたパッケージ本体１とを具備して成る半導体
素子収納用パッケージである。ヒーターブロック上に載
置した際にがたつきがない。
かつ強固に搭載すること。 【解決手段】 枠部２ａおよびこの枠部２ａの内縁の一
方から他方に向けて一列に並んで延出する複数の外部リ
ード端子２ｂを有する略平板状のリードフレーム２と、
上面に半導体素子４が搭載される搭載部１ｂを、下面の
一端側に外部リード端子２ｂが接合されたメタライズパ
ッド６ａ有し、かつ他端側が前記他方の側の枠部２ａ上
に配置されたパッケージ本体１とを具備して成る半導体
素子収納用パッケージである。ヒーターブロック上に載
置した際にがたつきがない。
Description
【０００１】
【発明の属する技術分野】本発明は、レーザーダイオー
ドやフォトダイオード等の半導体素子を収容するための
半導体素子収納用パッケージに関するものである。
ドやフォトダイオード等の半導体素子を収容するための
半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】従来、例えばレーザーダイオードやフォ
トダイオード等の半導体素子を収容するための半導体素
子収納用パッケージは、図５に断面図で、図６に一部の
部材を除く上面図で示すように、主として酸化アルミニ
ウム質焼結体等の電気絶縁材料から成り、上面に半導体
素子14を収容するための凹部11ａを有する略四角箱状の
パッケージ本体11と、このパッケージ本体11の下面の一
端側に取着された複数の外部リード端子12ｂを有するリ
ードフレーム12と、パッケージ本体11の上面に接合され
る蓋体13とから構成されている。
トダイオード等の半導体素子を収容するための半導体素
子収納用パッケージは、図５に断面図で、図６に一部の
部材を除く上面図で示すように、主として酸化アルミニ
ウム質焼結体等の電気絶縁材料から成り、上面に半導体
素子14を収容するための凹部11ａを有する略四角箱状の
パッケージ本体11と、このパッケージ本体11の下面の一
端側に取着された複数の外部リード端子12ｂを有するリ
ードフレーム12と、パッケージ本体11の上面に接合され
る蓋体13とから構成されている。
【０００３】パッケージ本体11の凹部11ａ底面の中央部
には半導体素子14を搭載するための搭載部11ｂが設けら
れており、この搭載部11ｂには半導体素子14を接合する
ための下地金属としてのダイアタッチメタライズ層15が
被着形成されている。そして、このダイアタッチメタラ
イズ層15上には半導体素子14が金−シリコンろう等のろ
う材を介して固着される。さらに、パッケージ本体11の
凹部11ａ外周部から下面の一端側にかけては、搭載部11
ｂに搭載される半導体素子14の電極をパッケージ本体11
の外側に電気的に導出するための複数のメタライズ配線
導体16が配設されており、このメタライズ配線導体16の
凹部11ａ内の端部には半導体素子14の電極がボンディン
グワイヤー17を介して電気的に接続される。また、メタ
ライズ配線導体16でパッケージ本体11の下面の一端側に
導出した部位は、外部リード端子12ｂを接合するための
メタライズパッド16ａを形成しており、このメタライズ
パッド16ａにリードフレーム12の外部リード端子12ｂが
ろう付けされている。
には半導体素子14を搭載するための搭載部11ｂが設けら
れており、この搭載部11ｂには半導体素子14を接合する
ための下地金属としてのダイアタッチメタライズ層15が
被着形成されている。そして、このダイアタッチメタラ
イズ層15上には半導体素子14が金−シリコンろう等のろ
う材を介して固着される。さらに、パッケージ本体11の
凹部11ａ外周部から下面の一端側にかけては、搭載部11
ｂに搭載される半導体素子14の電極をパッケージ本体11
の外側に電気的に導出するための複数のメタライズ配線
導体16が配設されており、このメタライズ配線導体16の
凹部11ａ内の端部には半導体素子14の電極がボンディン
グワイヤー17を介して電気的に接続される。また、メタ
ライズ配線導体16でパッケージ本体11の下面の一端側に
導出した部位は、外部リード端子12ｂを接合するための
メタライズパッド16ａを形成しており、このメタライズ
パッド16ａにリードフレーム12の外部リード端子12ｂが
ろう付けされている。
【０００４】リードフレーム12は、鉄−ニッケル合金や
鉄−ニッケル−コバルト合金等の金属から成り、外部リ
ード端子12ｂの一端部がメタライズパッド16ａに銀−銅
ろう等のろう材を介してろう付けされることによりパッ
ケージ本体11に取着されており、他端部が外部リード端
子12ｂと一体に形成されたタイバー12ａによって連結さ
れることにより各外部リード端子12ｂが一定の間隔に保
持されている。外部リード端子12ｂは、パッケージ本体
11の搭載部11ｂに搭載される半導体素子14の各電極を外
部の電気回路に電気的に接続するための外部接続用端子
として機能し、パッケージ本体11の搭載部11ｂのダイア
タッチメタライズ層15に半導体素子14を固着するととも
にこの半導体素子14の各電極とメタライズ配線導体16と
をボンディングワイヤー17を介して電気的に接続した
後、タイバー12ａを切除して各外部リード端子12ｂを電
気的に独立させ、その後、これを外部電気回路基板の配
線導体に半田等の導電性接続手段を介して接続すること
によりパッケージ本体11の搭載部11ｂに搭載された半導
体素子14が外部電気回路に電気的に接続されることとな
る。
鉄−ニッケル−コバルト合金等の金属から成り、外部リ
ード端子12ｂの一端部がメタライズパッド16ａに銀−銅
ろう等のろう材を介してろう付けされることによりパッ
ケージ本体11に取着されており、他端部が外部リード端
子12ｂと一体に形成されたタイバー12ａによって連結さ
れることにより各外部リード端子12ｂが一定の間隔に保
持されている。外部リード端子12ｂは、パッケージ本体
11の搭載部11ｂに搭載される半導体素子14の各電極を外
部の電気回路に電気的に接続するための外部接続用端子
として機能し、パッケージ本体11の搭載部11ｂのダイア
タッチメタライズ層15に半導体素子14を固着するととも
にこの半導体素子14の各電極とメタライズ配線導体16と
をボンディングワイヤー17を介して電気的に接続した
後、タイバー12ａを切除して各外部リード端子12ｂを電
気的に独立させ、その後、これを外部電気回路基板の配
線導体に半田等の導電性接続手段を介して接続すること
によりパッケージ本体11の搭載部11ｂに搭載された半導
体素子14が外部電気回路に電気的に接続されることとな
る。
【０００５】また、パッケージ本体11の上面には鉄−ニ
ッケル−コバルト合金等の金属から成る金属枠体18が取
着されており、この金属枠体18上に蓋体13がシームウエ
ルド法等の溶接により接合される。蓋体13は、鉄−ニッ
ケル−コバルト合金や鉄−ニッケル合金等の金属から成
る窓枠13ａにガラスやサファイア等の透光性材料から成
るレンズ13ｂが嵌着されて成り、金属枠体18上に接合さ
れることによりパッケージ本体11との間に半導体素子14
を気密に封止するとともにレンズ13ｂを透して外部と半
導体素子14との間での光信号の授受を可能とする。
ッケル−コバルト合金等の金属から成る金属枠体18が取
着されており、この金属枠体18上に蓋体13がシームウエ
ルド法等の溶接により接合される。蓋体13は、鉄−ニッ
ケル−コバルト合金や鉄−ニッケル合金等の金属から成
る窓枠13ａにガラスやサファイア等の透光性材料から成
るレンズ13ｂが嵌着されて成り、金属枠体18上に接合さ
れることによりパッケージ本体11との間に半導体素子14
を気密に封止するとともにレンズ13ｂを透して外部と半
導体素子14との間での光信号の授受を可能とする。
【０００６】ところで、この従来の半導体素子収納用パ
ッケージにおいて、パッケージ本体11の搭載部11ｂに半
導体素子14を搭載するには、リードフレーム12が取着さ
れたパッケージ本体11をヒーターブロック上に載置する
とともにパッケージ本体11の外周縁の少なくとも２つの
角部を上方から画像認識装置で認識し、その画像認識デ
ータを基に半導体素子14をパッケージ本体11の外周縁角
部に対して所定の位置関係となるようにダイアタッチメ
タライズ層15上に金−シリコンろう等のろう材を挟んで
搭載し、これをヒーターブロックで加熱することにより
半導体素子14とダイアタッチメタライズ層15とを金−シ
リコンろう等のろう材を介して接合する方法が採用され
る。
ッケージにおいて、パッケージ本体11の搭載部11ｂに半
導体素子14を搭載するには、リードフレーム12が取着さ
れたパッケージ本体11をヒーターブロック上に載置する
とともにパッケージ本体11の外周縁の少なくとも２つの
角部を上方から画像認識装置で認識し、その画像認識デ
ータを基に半導体素子14をパッケージ本体11の外周縁角
部に対して所定の位置関係となるようにダイアタッチメ
タライズ層15上に金−シリコンろう等のろう材を挟んで
搭載し、これをヒーターブロックで加熱することにより
半導体素子14とダイアタッチメタライズ層15とを金−シ
リコンろう等のろう材を介して接合する方法が採用され
る。
【０００７】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージによると、外部リード
端子12ｂがパッケージ本体11の下面の一端側のみに取着
されていることから、このパッケージをヒーターブロッ
ク上に載置した場合、パッケージがヒーターブロック上
でがたつきやすく、そのため、パッケージ本体11の外周
縁を画像認識装置により上方から正確に認識することが
困難であるとともにヒーターブロックの熱がパッケージ
本体11に良好に伝達されず、その結果、半導体素子14を
パッケージ本体11の搭載部11ｂに正確かつ強固に搭載す
ることが困難であるという問題点を有していた。
来の半導体素子収納用パッケージによると、外部リード
端子12ｂがパッケージ本体11の下面の一端側のみに取着
されていることから、このパッケージをヒーターブロッ
ク上に載置した場合、パッケージがヒーターブロック上
でがたつきやすく、そのため、パッケージ本体11の外周
縁を画像認識装置により上方から正確に認識することが
困難であるとともにヒーターブロックの熱がパッケージ
本体11に良好に伝達されず、その結果、半導体素子14を
パッケージ本体11の搭載部11ｂに正確かつ強固に搭載す
ることが困難であるという問題点を有していた。
【０００８】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、半導体素子をパッケー
ジ本体の搭載部に正確かつ強固に搭載することが可能な
半導体素子収納用パッケージを提供することにある。
されたものであり、その目的は、半導体素子をパッケー
ジ本体の搭載部に正確かつ強固に搭載することが可能な
半導体素子収納用パッケージを提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面に半導体素子が搭載される搭載部
を有し下面の一端側に複数のメタライズパッドが形成さ
れたパッケージ本体に、枠部およびこの枠部の内縁の一
辺に一列に並んで対向する辺に向けて延出する複数の外
部リード端子を有する略平板状のリードフレームを、パ
ッケージ本体の下面の他端側をリードフレームの対向す
る辺側の枠部上に配置してメタライズパッドに外部リー
ド端子を接合して取着してあることを特徴とするもので
ある。
用パッケージは、上面に半導体素子が搭載される搭載部
を有し下面の一端側に複数のメタライズパッドが形成さ
れたパッケージ本体に、枠部およびこの枠部の内縁の一
辺に一列に並んで対向する辺に向けて延出する複数の外
部リード端子を有する略平板状のリードフレームを、パ
ッケージ本体の下面の他端側をリードフレームの対向す
る辺側の枠部上に配置してメタライズパッドに外部リー
ド端子を接合して取着してあることを特徴とするもので
ある。
【００１０】本発明の半導体素子収納用パッケージによ
れば、上述のような構成にしたことから、これをヒータ
ーブロック上に載置した際に、パッケージ本体の一端側
が外部リード端子で支持されるとともに他端側が枠部で
支持されるのでパッケージががたつくことがない。した
がって、パッケージ本体の外周縁を画像認識装置により
正確に認識することができるとともに、ヒーターブロッ
クからの熱を枠部を介してパッケージ本体に良好に伝達
させることができる。
れば、上述のような構成にしたことから、これをヒータ
ーブロック上に載置した際に、パッケージ本体の一端側
が外部リード端子で支持されるとともに他端側が枠部で
支持されるのでパッケージががたつくことがない。した
がって、パッケージ本体の外周縁を画像認識装置により
正確に認識することができるとともに、ヒーターブロッ
クからの熱を枠部を介してパッケージ本体に良好に伝達
させることができる。
【００１１】
【発明の実施の形態】つぎに、本発明を添付の図面を基
に詳細に説明する。図１は、本発明の半導体素子収納用
パッケージの実施形態の一例を示す断面図、図２は図１
に示す半導体素子収納用パッケージの一部の部材を除く
上面図であり、これらの図において１はパッケージ本
体、２はリードフレーム、３は蓋体である。
に詳細に説明する。図１は、本発明の半導体素子収納用
パッケージの実施形態の一例を示す断面図、図２は図１
に示す半導体素子収納用パッケージの一部の部材を除く
上面図であり、これらの図において１はパッケージ本
体、２はリードフレーム、３は蓋体である。
【００１２】パッケージ本体１は、主として酸化アルミ
ニウム質焼結体や窒化アルミニウム質焼結体等のセラミ
ックス材料から成り、上面中央部に半導体素子４を収容
するための凹部１ａを有している。凹部１ａは、その底
面中央部に半導体素子４を搭載するための搭載部１ｂを
有しており、搭載部１ｂ上にはタングステンやモリブデ
ン等の金属粉末メタライズから成るダイアタッチメタラ
イズ層５が被着されている。このダイアタッチメタライ
ズ層５は、半導体素子４を搭載部１ｂ上に固着するため
の下地金属として機能し、通常であれば、１〜10μｍ程
度の厚みのニッケルめっき層および0.1〜３μｍ程度の
厚みの金めっき層が順次被着されている。そして、この
ダイアタッチメタライズ層５上に半導体素子４を金−シ
リコンろう等のろう材を介して接合することにより半導
体素子４が搭載部１ｂ上に固着される。
ニウム質焼結体や窒化アルミニウム質焼結体等のセラミ
ックス材料から成り、上面中央部に半導体素子４を収容
するための凹部１ａを有している。凹部１ａは、その底
面中央部に半導体素子４を搭載するための搭載部１ｂを
有しており、搭載部１ｂ上にはタングステンやモリブデ
ン等の金属粉末メタライズから成るダイアタッチメタラ
イズ層５が被着されている。このダイアタッチメタライ
ズ層５は、半導体素子４を搭載部１ｂ上に固着するため
の下地金属として機能し、通常であれば、１〜10μｍ程
度の厚みのニッケルめっき層および0.1〜３μｍ程度の
厚みの金めっき層が順次被着されている。そして、この
ダイアタッチメタライズ層５上に半導体素子４を金−シ
リコンろう等のろう材を介して接合することにより半導
体素子４が搭載部１ｂ上に固着される。
【００１３】また、パッケージ本体１は、その凹部１ａ
外周部から下面の一端側にかけて導出する複数のメタラ
イズ配線導体６を有している。メタライズ配線導体６
は、タングステンやモリブデン等の金属粉末メタライズ
から成り、通常であれば、１〜10μｍ程度の厚みのニッ
ケルめっき層および0.1〜３μｍ程度の厚みの金めっき
層が順次被着されている。このメタライズ配線導体６
は、凹部１ａ内に収容される半導体素子４の各電極をパ
ッケージ本体１の外側に電気的に導出させるための導電
路として機能し、その凹部１ａ内に位置する部位には半
導体素子４の各電極がボンディングワイヤー７を介して
電気的に接続される。そして、メタライズ配線導体６で
パッケージ本体１下面の一端側に導出した部位は後述す
るリードフレーム２の外部リード端子２ｂがろう付けさ
れるメタライズパッド６ａを形成している。
外周部から下面の一端側にかけて導出する複数のメタラ
イズ配線導体６を有している。メタライズ配線導体６
は、タングステンやモリブデン等の金属粉末メタライズ
から成り、通常であれば、１〜10μｍ程度の厚みのニッ
ケルめっき層および0.1〜３μｍ程度の厚みの金めっき
層が順次被着されている。このメタライズ配線導体６
は、凹部１ａ内に収容される半導体素子４の各電極をパ
ッケージ本体１の外側に電気的に導出させるための導電
路として機能し、その凹部１ａ内に位置する部位には半
導体素子４の各電極がボンディングワイヤー７を介して
電気的に接続される。そして、メタライズ配線導体６で
パッケージ本体１下面の一端側に導出した部位は後述す
るリードフレーム２の外部リード端子２ｂがろう付けさ
れるメタライズパッド６ａを形成している。
【００１４】このようなパッケージ本体１は、セラミッ
ク原料粉末に適当な有機バインダー・溶剤・可塑剤・分
散剤等を添加混合したセラミックスラリーをドクターブ
レード法を採用してシート状に形成することによって複
数枚のセラミックグリーンシートを得、これらのセラミ
ックグリーンシートに適当な打ち抜き加工を施すととも
にダイアタッチメタライズ層５用やメタライズ配線導体
６用のメタライズペーストを所定のパターンに印刷塗布
し、しかる後、これらのセラミックグリーンシートを積
層および切断してパッケージ本体１用の生セラミック成
形体を得、最後にこの生セラミック成形体を高温で焼成
することによって製作される。
ク原料粉末に適当な有機バインダー・溶剤・可塑剤・分
散剤等を添加混合したセラミックスラリーをドクターブ
レード法を採用してシート状に形成することによって複
数枚のセラミックグリーンシートを得、これらのセラミ
ックグリーンシートに適当な打ち抜き加工を施すととも
にダイアタッチメタライズ層５用やメタライズ配線導体
６用のメタライズペーストを所定のパターンに印刷塗布
し、しかる後、これらのセラミックグリーンシートを積
層および切断してパッケージ本体１用の生セラミック成
形体を得、最後にこの生セラミック成形体を高温で焼成
することによって製作される。
【００１５】また、パッケージ本体１の下にはリードフ
レーム２が配設されている。リードフレーム２は、図３
に上面図で示すように、鉄−ニッケル−コバルト合金や
鉄−ニッケル合金から成る略平板であり、略四角形状の
枠部２ａと、この枠部２ａの内縁の一方から他方に向け
て一列に並んで延びる複数の外部リード端子２ｂとから
構成されている。
レーム２が配設されている。リードフレーム２は、図３
に上面図で示すように、鉄−ニッケル−コバルト合金や
鉄−ニッケル合金から成る略平板であり、略四角形状の
枠部２ａと、この枠部２ａの内縁の一方から他方に向け
て一列に並んで延びる複数の外部リード端子２ｂとから
構成されている。
【００１６】そして、このリードフレーム２は、外部リ
ード端子２ｂの先端部がパッケージ本体１の一端側下面
に形成されたメタライズパッド６ａに銀−銅ろう等のろ
う材を介して接合されているとともに、この外部リード
端子２ｂの先端と対向する側の枠部２ａ上にパッケージ
本体１の他端側が重なるように配置されている。
ード端子２ｂの先端部がパッケージ本体１の一端側下面
に形成されたメタライズパッド６ａに銀−銅ろう等のろ
う材を介して接合されているとともに、この外部リード
端子２ｂの先端と対向する側の枠部２ａ上にパッケージ
本体１の他端側が重なるように配置されている。
【００１７】このように、本発明の半導体素子収納用パ
ッケージによれば、外部リード端子２ｂの先端部がパッ
ケージ本体１の一端側下面に形成されたメタライズパッ
ド６ａに接合されているとともに、この外部リード端子
２ｂの先端と対向する側の枠部２ａ上にパッケージ本体
１の他端側が配置されていることから、これをヒーター
ブロック上に載置した場合、パッケージ本体１の両端部
が外部リード端子２ｂと枠部２ａとで支持されることと
なり、そのためがたつきが発生することは一切ない。し
たがって、画像認識装置によりパッケージ本体１の外周
縁を正確に認識してその画像データを基に半導体素子４
を搭載部１ｂ上に正確に搭載することができるととも
に、外部リード端子２ｂの先端部および枠部２ａの両方
を介してパッケージ本体１にヒーターブロックの熱を良
好に伝達させて半導体素子４を搭載部１ｂに強固に接合
することができる。
ッケージによれば、外部リード端子２ｂの先端部がパッ
ケージ本体１の一端側下面に形成されたメタライズパッ
ド６ａに接合されているとともに、この外部リード端子
２ｂの先端と対向する側の枠部２ａ上にパッケージ本体
１の他端側が配置されていることから、これをヒーター
ブロック上に載置した場合、パッケージ本体１の両端部
が外部リード端子２ｂと枠部２ａとで支持されることと
なり、そのためがたつきが発生することは一切ない。し
たがって、画像認識装置によりパッケージ本体１の外周
縁を正確に認識してその画像データを基に半導体素子４
を搭載部１ｂ上に正確に搭載することができるととも
に、外部リード端子２ｂの先端部および枠部２ａの両方
を介してパッケージ本体１にヒーターブロックの熱を良
好に伝達させて半導体素子４を搭載部１ｂに強固に接合
することができる。
【００１８】この場合、パッケージ本体１の上面外周縁
でリードフレーム２に重なった少なくとも２つの角部と
リードフレーム２上面とのコントラスト比を20％以上と
なるようにしておくと、画像認識装置によりパッケージ
本体１の外周縁を上方から認識させる際にパッケージ本
体１の上面外周縁でリードフレーム２に重なった少なく
とも２つの角部とリードフレーム２上面とのコントラス
ト比によりパッケージ本体１の外周縁の少なくとも２つ
の角部を極めて良好に認識することができる。したがっ
て、パッケージ本体１の上面外周縁でリードフレーム２
に重なった少なくとも２つの角部とリードフレーム２上
面とのコントラスト比は20％以上となるようにしておく
ことが好ましい。なお、パッケージ本体１の外周縁でリ
ードフレーム２に重なった少なくとも２つの角部とリー
ドフレーム２上面とのコントラスト比を20％以上となる
ようにするには、パッケージ本体１用のセラミックス材
料に例えば、タングステンやモリブデン・酸化クロム等
の着色剤を添加して着色してこれをパッケージ本体１の
外周縁に露出させたり、リードフレーム２表面に金めっ
き等のめっきを施すこと等により両者のコントラスト比
を20％以上とする方法が採用され得る。
でリードフレーム２に重なった少なくとも２つの角部と
リードフレーム２上面とのコントラスト比を20％以上と
なるようにしておくと、画像認識装置によりパッケージ
本体１の外周縁を上方から認識させる際にパッケージ本
体１の上面外周縁でリードフレーム２に重なった少なく
とも２つの角部とリードフレーム２上面とのコントラス
ト比によりパッケージ本体１の外周縁の少なくとも２つ
の角部を極めて良好に認識することができる。したがっ
て、パッケージ本体１の上面外周縁でリードフレーム２
に重なった少なくとも２つの角部とリードフレーム２上
面とのコントラスト比は20％以上となるようにしておく
ことが好ましい。なお、パッケージ本体１の外周縁でリ
ードフレーム２に重なった少なくとも２つの角部とリー
ドフレーム２上面とのコントラスト比を20％以上となる
ようにするには、パッケージ本体１用のセラミックス材
料に例えば、タングステンやモリブデン・酸化クロム等
の着色剤を添加して着色してこれをパッケージ本体１の
外周縁に露出させたり、リードフレーム２表面に金めっ
き等のめっきを施すこと等により両者のコントラスト比
を20％以上とする方法が採用され得る。
【００１９】また、リードフレーム２の枠部２ａとパッ
ケージ本体１の他端側との重なりの幅Ｗが１ｍｍ未満で
は、本発明の半導体素子収納用パッケージをヒーターブ
ロック上に載置した場合に、ヒーターブロックからの熱
を枠部２ａを介してパッケージ本体１に良好に伝達する
ことが困難となる傾向にある。したがって、リードフレ
ーム２の枠部２ａとパッケージ本体１の他端側との重な
りの幅Ｗは１ｍｍ以上であることが好ましい。
ケージ本体１の他端側との重なりの幅Ｗが１ｍｍ未満で
は、本発明の半導体素子収納用パッケージをヒーターブ
ロック上に載置した場合に、ヒーターブロックからの熱
を枠部２ａを介してパッケージ本体１に良好に伝達する
ことが困難となる傾向にある。したがって、リードフレ
ーム２の枠部２ａとパッケージ本体１の他端側との重な
りの幅Ｗは１ｍｍ以上であることが好ましい。
【００２０】このようなリードフレーム２は、例えば厚
みが0.1〜0.3ｍｍ程度の鉄−ニッケル−コバルト合金等
の板材に打ち抜き加工やエッチング加工を施すことによ
って製作される。また、リードフレーム２の各外部リー
ド端子２ｂの先端部とパッケージ本体１下面のメタライ
ズパッド６ａとを接合するには、メタライズパッド６ａ
に１〜10μｍ程度の厚みのニッケルめっき層を予め被着
させておくとともに、メタライズパッド６ａと外部リー
ド端子２ｂ先端部とを両者の間に厚みが0.02〜0.1ｍｍ
程度の箔状のろう材を挟んで位置決めするとともに、こ
れをろう材の溶融温度以上の温度に加熱してろう材を一
旦溶融させた後、冷却してろう材を固化させることによ
りろう付けする方法が採用される。
みが0.1〜0.3ｍｍ程度の鉄−ニッケル−コバルト合金等
の板材に打ち抜き加工やエッチング加工を施すことによ
って製作される。また、リードフレーム２の各外部リー
ド端子２ｂの先端部とパッケージ本体１下面のメタライ
ズパッド６ａとを接合するには、メタライズパッド６ａ
に１〜10μｍ程度の厚みのニッケルめっき層を予め被着
させておくとともに、メタライズパッド６ａと外部リー
ド端子２ｂ先端部とを両者の間に厚みが0.02〜0.1ｍｍ
程度の箔状のろう材を挟んで位置決めするとともに、こ
れをろう材の溶融温度以上の温度に加熱してろう材を一
旦溶融させた後、冷却してろう材を固化させることによ
りろう付けする方法が採用される。
【００２１】さらに、パッケージ本体１の上面には蓋体
３を接合するための金属枠体８が取着されており、この
金属枠体８上には蓋体３がシームウエルド法等の溶接に
より接合される。金属枠体８は、鉄−ニッケル−コバル
ト合金等の金属から成り、パッケージ本体１の上面にタ
ングステンやモリブデン等の金属粉末メタライズから成
る枠状のメタライズ金属層９を予め被着させておくとと
もに、このメタライズ金属層９に銀−銅ろう等のろう材
を介して接合することによりパッケージ本体１上面に取
着されている。なお、メタライズ金属層９は、パッケー
ジ本体１用のセラミックグリーンシートにメタライズ金
属層９用のメタライズペーストを所定のパターンに印刷
塗布し、これをパッケージ本体１用の生セラミック成形
体とともに焼成することによってパッケージ本体１の上
面に被着形成される。
３を接合するための金属枠体８が取着されており、この
金属枠体８上には蓋体３がシームウエルド法等の溶接に
より接合される。金属枠体８は、鉄−ニッケル−コバル
ト合金等の金属から成り、パッケージ本体１の上面にタ
ングステンやモリブデン等の金属粉末メタライズから成
る枠状のメタライズ金属層９を予め被着させておくとと
もに、このメタライズ金属層９に銀−銅ろう等のろう材
を介して接合することによりパッケージ本体１上面に取
着されている。なお、メタライズ金属層９は、パッケー
ジ本体１用のセラミックグリーンシートにメタライズ金
属層９用のメタライズペーストを所定のパターンに印刷
塗布し、これをパッケージ本体１用の生セラミック成形
体とともに焼成することによってパッケージ本体１の上
面に被着形成される。
【００２２】また、メタライズ金属層９に金属枠体８を
ろう付けするには、メタライズ金属層９に予め１〜10μ
ｍ程度の厚みのニッケルめっき層を被着させておくとと
もに、メタライズ金属層９と金属枠体８とを間に厚みが
0.02〜0.1ｍｍ程度のろう材箔を挟んで位置決めし、こ
れらをろう材の溶融温度以上の温度に加熱して一旦ろう
材を溶融させた後、冷却してろう材を固化させることに
よりろう付けする方法が採用され得る。なお、通常であ
れば、ろう付け後のメタライズ金属層９・金属枠体８お
よびろう材の露出表面にはこれらが酸化腐食するのを防
止するために厚みが１〜10μｍ程度のニッケルめっきお
よび厚みが0.1〜３μｍ程度の金めっき層が順次被着さ
れている。
ろう付けするには、メタライズ金属層９に予め１〜10μ
ｍ程度の厚みのニッケルめっき層を被着させておくとと
もに、メタライズ金属層９と金属枠体８とを間に厚みが
0.02〜0.1ｍｍ程度のろう材箔を挟んで位置決めし、こ
れらをろう材の溶融温度以上の温度に加熱して一旦ろう
材を溶融させた後、冷却してろう材を固化させることに
よりろう付けする方法が採用され得る。なお、通常であ
れば、ろう付け後のメタライズ金属層９・金属枠体８お
よびろう材の露出表面にはこれらが酸化腐食するのを防
止するために厚みが１〜10μｍ程度のニッケルめっきお
よび厚みが0.1〜３μｍ程度の金めっき層が順次被着さ
れている。
【００２３】また、この金属枠体８に接合される蓋体３
は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等
の金属から成る窓枠３ａにガラスやサファイア等の透光
性材料から成るレンズ３ｂが嵌着されて成り、金属枠体
８の上面にシームウエルド法等の溶接により接合される
ことによりパッケージ本体１との間に半導体素子４を気
密に封止するとともにレンズ３ｂを透して外部と半導体
素子４との間で光の信号の授受を可能とする。
は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等
の金属から成る窓枠３ａにガラスやサファイア等の透光
性材料から成るレンズ３ｂが嵌着されて成り、金属枠体
８の上面にシームウエルド法等の溶接により接合される
ことによりパッケージ本体１との間に半導体素子４を気
密に封止するとともにレンズ３ｂを透して外部と半導体
素子４との間で光の信号の授受を可能とする。
【００２４】かくして、本発明の半導体素子収納用パッ
ケージによれば、これをヒーターブロック上に搭載する
とともにパッケージ本体１の外周縁を画像認識装置によ
り認識し、その画像データを基に半導体素子４を搭載部
１ｂに位置決めして搭載固定し、しかる後、半導体素子
４の各電極とメタライズ配線導体６とをボンディングワ
イヤー７を介して電気的に接続し、最後にパッケージ本
体１の上面に取着させた金属枠体８上に蓋体３をシーム
ウエルド法により接合することにより、内部に半導体素
子４が気密に封止される。そして、リードフレーム２の
枠部２ａを切除して各外部リード端子２ｂを電気的に独
立させ、この外部リード端子２ｂを外部電気回路基板の
配線導体に半田を介して接続することにより内部に収容
する半導体素子４が外部電気回路に電気的に接続される
こととなる。
ケージによれば、これをヒーターブロック上に搭載する
とともにパッケージ本体１の外周縁を画像認識装置によ
り認識し、その画像データを基に半導体素子４を搭載部
１ｂに位置決めして搭載固定し、しかる後、半導体素子
４の各電極とメタライズ配線導体６とをボンディングワ
イヤー７を介して電気的に接続し、最後にパッケージ本
体１の上面に取着させた金属枠体８上に蓋体３をシーム
ウエルド法により接合することにより、内部に半導体素
子４が気密に封止される。そして、リードフレーム２の
枠部２ａを切除して各外部リード端子２ｂを電気的に独
立させ、この外部リード端子２ｂを外部電気回路基板の
配線導体に半田を介して接続することにより内部に収容
する半導体素子４が外部電気回路に電気的に接続される
こととなる。
【００２５】なお、本発明は上述の実施の形態の一例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば、種々の変更は可能であり、例えば上述の実
施の形態例では、１個のパッケージ本体１およびリード
フレーム２について説明したが、例えば図４に上面図で
示すように、複数個のリードフレームを連結した連結リ
ードフレーム２Ｓに複数個のパッケージ本体１を接合し
た多数個取りの半導体素子収納用パッケージに本発明を
適用してもよい。
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば、種々の変更は可能であり、例えば上述の実
施の形態例では、１個のパッケージ本体１およびリード
フレーム２について説明したが、例えば図４に上面図で
示すように、複数個のリードフレームを連結した連結リ
ードフレーム２Ｓに複数個のパッケージ本体１を接合し
た多数個取りの半導体素子収納用パッケージに本発明を
適用してもよい。
【００２６】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、パッケージ本体の一端側下面に形成されたメタ
ライズパッドに外部リード端子が接合されているととも
に、パッケージ本体の他端側がリードフレームの枠部上
に配置されていることから、これをヒーターブロック上
に載置した際に、パッケージ本体の一端側が外部リード
端子で支持されるとともに他端側が枠部で支持されるの
でパッケージががたつくことがない。したがって、パッ
ケージ本体の外周縁を画像認識装置により正確に認識す
ることができるとともに、ヒーターブロックからの熱を
パッケージ本体に良好に伝達させることができ、その結
果、半導体素子をパッケージ本体の搭載部に正確かつ強
固に搭載固定することができる。
よれば、パッケージ本体の一端側下面に形成されたメタ
ライズパッドに外部リード端子が接合されているととも
に、パッケージ本体の他端側がリードフレームの枠部上
に配置されていることから、これをヒーターブロック上
に載置した際に、パッケージ本体の一端側が外部リード
端子で支持されるとともに他端側が枠部で支持されるの
でパッケージががたつくことがない。したがって、パッ
ケージ本体の外周縁を画像認識装置により正確に認識す
ることができるとともに、ヒーターブロックからの熱を
パッケージ本体に良好に伝達させることができ、その結
果、半導体素子をパッケージ本体の搭載部に正確かつ強
固に搭載固定することができる。
【図１】本発明の半導体素子収納用パッケージの実施の
形態の一例を示す断面図である。
形態の一例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの蓋体
３を除く上面図である。
３を除く上面図である。
【図３】図１・２に示す半導体素子収納用パッケージに
使用されるリードフレーム２の上面図である。
使用されるリードフレーム２の上面図である。
【図４】本発明の半導体素子収納用パッケージの実施の
形態の他の例を示す上面図である。
形態の他の例を示す上面図である。
【図５】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
【図６】図５に示す半導体素子収納用パッケージの蓋体
13を除く上面図である。
13を除く上面図である。
１・・・・・パッケージ本体 １ｂ・・・・搭載部 ２・・・・・リードフレーム ２ａ・・・・枠部 ２ｂ・・・・外部リード端子 ４・・・・・半導体素子 ６ａ・・・・メタライズパッド
Claims (1)
- 【請求項１】 上面に半導体素子が搭載される搭載部を
有し下面の一端側に複数のメタライズパッドが形成され
たパッケージ本体に、枠部および該枠部の内縁の一辺に
一列に並んで対向する辺に向けて延出する複数の外部リ
ード端子を有する略平板状のリードフレームを、前記パ
ッケージ本体の下面の他端側を前記リードフレームの前
記対向する辺側の前記枠部上に配置して前記メタライズ
パッドに前記外部リード端子を接合して取着してあるこ
とを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252242A JP4511002B2 (ja) | 2000-08-23 | 2000-08-23 | 半導体素子収納用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252242A JP4511002B2 (ja) | 2000-08-23 | 2000-08-23 | 半導体素子収納用パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076157A true JP2002076157A (ja) | 2002-03-15 |
| JP4511002B2 JP4511002B2 (ja) | 2010-07-28 |
Family
ID=18741514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000252242A Expired - Fee Related JP4511002B2 (ja) | 2000-08-23 | 2000-08-23 | 半導体素子収納用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4511002B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088568A (ja) * | 2004-03-24 | 2009-04-23 | Hewlett-Packard Development Co Lp | 電子デバイス内にチャンバを形成するための方法およびそれにより形成されるデバイス |
| JP2019169675A (ja) * | 2018-03-26 | 2019-10-03 | 京セラ株式会社 | セラミック回路基板、パッケージおよび電子装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255861A (ja) * | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | 回路基板の製造方法と回路検査装置 |
-
2000
- 2000-08-23 JP JP2000252242A patent/JP4511002B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255861A (ja) * | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | 回路基板の製造方法と回路検査装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088568A (ja) * | 2004-03-24 | 2009-04-23 | Hewlett-Packard Development Co Lp | 電子デバイス内にチャンバを形成するための方法およびそれにより形成されるデバイス |
| JP2019169675A (ja) * | 2018-03-26 | 2019-10-03 | 京セラ株式会社 | セラミック回路基板、パッケージおよび電子装置 |
| JP7033974B2 (ja) | 2018-03-26 | 2022-03-11 | 京セラ株式会社 | セラミック回路基板、パッケージおよび電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4511002B2 (ja) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9585264B2 (en) | Package for housing semiconductor element and semiconductor device | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP2007005636A (ja) | 入出力端子および電子部品収納用パッケージならびに電子装置 | |
| JP2007227739A (ja) | 電子部品収納用パッケージ及び電子部品装置 | |
| JP4511002B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH0837247A (ja) | 光半導体素子収納用パッケージ | |
| JP3652844B2 (ja) | 光半導体素子収納用パッケージ | |
| JP5213663B2 (ja) | 電子装置の実装構造 | |
| JP3176334B2 (ja) | 光半導体素子収納用パッケージおよびその製造方法 | |
| JP2005311144A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JP6622583B2 (ja) | 配線基板および電子装置 | |
| JP2002158305A (ja) | 電子部品収納用パッケージ | |
| JP3623179B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP5084382B2 (ja) | 電子部品収納用パッケージ | |
| JP2002231845A (ja) | 電子部品収納用パッケージ | |
| JP2003068900A (ja) | 電子部品収納用パッケージ | |
| JP4290833B2 (ja) | 半導体素子収納用パッケージ | |
| JP4041327B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2001237332A (ja) | 電子部品収納用パッケージ | |
| JP2017152557A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP2002170895A (ja) | 電子部品収納用パッケージおよびその封止方法 | |
| JP3325460B2 (ja) | 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ | |
| JP5725900B2 (ja) | 半導体素子収納用パッケージ、およびこれを備えた半導体装置 | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4511002 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |