JP2002050955A

JP2002050955A - 信号レベル変換回路

Info

Publication number: JP2002050955A
Application number: JP2000233820A
Authority: JP
Inventors: Shohei Kozai; 昌平香西; Mototsugu Hamada; 基嗣濱田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-08-02
Filing date: 2000-08-02
Publication date: 2002-02-15

Abstract

(57)【要約】【課題】貫通電流を抑え、駆動力も減少させることな
く、高速、かつ、低消費電力に信号レベルを変換する信
号レベル変換回路を提供することである。【解決手段】高電位の第１の電源線１０１と、低電位
の第２の電源線１０２と、第１の電源線１０１よりも若
干低電位の第３の電源線１０３と、ｐ型ＭＯＳトランジ
スタＰ１と、ｎ型ＭＯＳトランジスタＮ１と、スイッチ
回路Ｓｗ１で構成されている。ｐ型ＭＯＳトランジスタ
Ｐ１とｎ型ＭＯＳトランジスタＮ１とは、第１の電源線
１０１と第２の電源線１０２との間に直列に接続されて
いる。ｐ型ＭＯＳトランジスタＰ１のゲートはスイッチ
回路Ｓｗ１を介して入力ノードｉｎに接続されている。
スイッチ回路Ｓｗ１は、入力が第３の電源線１０３の電
位レベルに等しい時にはその出力を第１の電源線１０１
の電位レベルに切り換え、入力が第２の電源線１０２の
電位レベルに等しい時には入力レベルをそのまま出力す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路に
おいて、信号レベルを変換する信号レベル変換回路に関
するものである。

【０００２】

【従来の技術】従来のこの種のレベル変換回路の一例を
図１２に示す。図１２は、高電位の第１の電源線２０１
と、低電位の第２の電源線２０２と、前記第１の電源線
２０１の電位よりも若干低電位の第３の電源線２０３と
を備え、第１の電源線２０１と第２の電源線２０２の間
に、互いにクロス接続したｐ型ＭＯＳトランジスタＰ１
１およびＰ１２と、これらｐ型ＭＯＳトランジスタの各
ドレインに縦続接続されたｎ型ＭＯＳトランジスタＮ１
１およびＮ１２を接続している。また、第３の電源線２
０３と第２の電源線２０２との間にｐ型ＭＯＳトランジ
スタＰ１３とｎ型ＭＯＳトランジスタＮ１３とで構成さ
れているインバータ回路を接続し、このインバータ回路
の出力がｎ型ＭＯＳトランジスタＮ１１のゲートに供給
されている。そして、ｐ型ＭＯＳトランジスタＰ１３お
よびｎ型ＭＯＳトランジスタＮ１３，Ｎ１２の各ゲート
に入力信号線２０４を接続し、ｐ型ＭＯＳトランジスタ
Ｐ１２およびｎ型ＭＯＳトランジスタＮ１２の接続点に
出力信号線２０５を接続している。

【０００３】図１２に示す従来の信号レベル変換回路で
は、入力信号線２０４が第２の電源線２０２の電位レベ
ルから第３の電源線２０３の電位レベル間を遷移してか
ら出力信号線２０５が第１の電源線２０１の電位レベル
から第２の電源線２０２の電位レベル間を遷移すると、
ｎ型ＭＯＳトランジスタＮ１２はオン状態となるが、ｐ
型ＭＯＳトランジスタＰ１３とｎ型ＭＯＳトランジスタ
Ｎ１３とからなるインバータ回路の遅延時間を経て、ｎ
型ＭＯＳトランジスタＮ１１がオフ状態となる。一方、
入力信号線２０４が第３の電源線２０３の電位レベルか
ら第２の電源線２０２の電位レベル間を遷移してから出
力信号線２０５が第２の電源線２０２の電位レベルから
第１の電源線２０１の電位レベル間を遷移すると、ｎ型
ＭＯＳトランジスタＮ１２はオフ状態となるが、ｐ型Ｍ
ＯＳトランジスタＰ１３とｎ型ＭＯＳトランジスタＮ１
３とからなるインバータ回路の遅延時間を経て、ｎ型Ｍ
ＯＳトランジスタＮ１１はオン状態となる。

【０００４】ｎ型ＭＯＳトランジスタＮ１２がオン状
態、Ｎ１１がオフ状態の時、ｐ型ＭＯＳトランジスタＰ
１１のドレインおよびｐ型ＭＯＳトランジスタＰ１２の
ゲートは第１の電源線２０１の電位レベルで、ｐ型ＭＯ
ＳトランジスタＰ１１のゲートおよびｐ型ＭＯＳトラン
ジスタＰ１２のドレインは、第２の電源線２０２の電位
レベルとなっている。一方、ｎ型ＭＯＳトランジスタＮ
１２がオフ状態、Ｎ１１がオン状態の時、ｐ型ＭＯＳト
ランジスタＰ１１のドレインおよびｐ型ＭＯＳトランジ
スタＰ１２のゲートは第２の電源線２０２の電位レベル
で、ｐ型ＭＯＳトランジスタＰ１１のゲートおよびｐ型
ＭＯＳトランジスタＰ１２のドレインは第１の電源線２
０１の電位レベルとなっている。ｐ型ＭＯＳトランジス
タＰ１１，Ｐ１２は、ゲートとドレインが相互にクロス
接続された構造となっているため、帰還ループが存在
し、ｐ型ＭＯＳトランジスタＰ１１のドレインとｐ型Ｍ
ＯＳトランジスタＰ１２のゲートが第１の電源線２０１
の電位レベルから、ｐ型ＭＯＳトランジスタＰ１１のゲ
ートおよびｐ型ＭＯＳトランジスタＰ１２のドレインが
第２の電源線２０２の電位レベルに遷移する間、および
ｐ型ＭＯＳトランジスタＰ１１のドレインとｐ型ＭＯＳ
トランジスタＰ１２のゲートが第２の電源線２０２の電
位レベルから、ｐ型ＭＯＳトランジスタＰ１１のゲート
とｐ型ＭＯＳトランジスタＰ１２のドレインが第１の電
源線２０１の電位レベルに遷移する時間が長くなる。

【０００５】したがって、図１２に示す従来の信号レベ
ル変換回路では、入力信号線２０４の電位が遷移してか
ら出力信号線２０５の電位が遷移するまでの時間が長い
という問題が生じる。また、第３の電源線２０３の電位
が第１の電源線２０１に比べて低くなるにしたがって、
ｐ型ＭＯＳトランジスタＰ１１，Ｐ１２のオン電流に比
べて、ｎ型ＭＯＳトランジスタＮ１１，Ｎ１２のオン電
流を大きくする必要が生じ、それは出力信号線２０５の
駆動電流を減少させている。さらに、出力信号線２０５
の電位の変化する時間が入力信号線２０４の電位の遷移
する方向によって異なるため、入力信号線２０４にデュ
ーティ比５０％の信号を入力しても、出力信号２０５に
はデューティ比５０％の信号が得られないという問題が
ある。

【０００６】このような問題を解決するための信号レベ
ル変換回路が、特開平９−８３３４３号公報に開示され
ている。図１３に、この回路図を示す。高電位の第１の
電源線３０１と、低電位の第２の電源線３０２と、前記
第１の電源線３０１よりも若干低電位の第３の電源線３
０３と、第１の内部電源線３０６とを備えている。さら
に、入力信号線３０４に入力される入力信号が第３の電
源線３０３の電位レベルに等しいときに、第２の電源線
３０２の電位レベルが出力され、入力信号が第２の電源
線３０２の電位レベルに等しいときに、第１の内部電源
線３０６の電位レベルが出力される、ｐ型ＭＯＳトラン
ジスタＰ２１とｎ型ＭＯＳトランジスタＮ２１とで構成
されているインバータ回路と、入力信号が第２の電源線
３０２の電位レベルに等しいときに、第１の内部電源線
３０６に第１の電源線３０１の電位レベルが出力される
第１のスイッチ回路とを備えるものである。第１のスイ
ッチ回路は、第１の電源線３０１とインバータ回路のｐ
型ＭＯＳトランジスタＰ２１のソースとの間に接続され
たｐ型ＭＯＳトランジスタＰ２２と、ソースが第１の電
源線３０１に、ドレインがｐ型ＭＯＳトランジスタＰ２
２のゲートに接続されたｐ型ＭＯＳトランジスタＰ２３
と、ゲートが第３の電源線３０３に、ドレインが入力信
号線３０４に、ソースがｐ型ＭＯＳトランジスタＰ２２
のゲートに接続されたｎ型ＭＯＳトランジスタＮ２２
と、ゲートが第２の電源線３０２に、ソースが入力信号
線３０４に、ドレインがｐ型ＭＯＳトランジスタＰ２２
のドレインおよびｐ型ＭＯＳトランジスタＰ２３のゲー
トに接続されたｐ型ＭＯＳトランジスタＰ２４とで構成
されている。

【０００７】図１３に示す従来の信号レベル変換回路で
は、入力信号線３０４が第３の電源線３０３の電位レベ
ルの時、インバータ回路を構成するｐ型ＭＯＳトランジ
スタＰ２１はオフ状態、ｎ型ＭＯＳトランジスタＮ２１
はオン状態となるため、出力信号線３０５には第２の電
源線３０２の電位レベルが出力される。

【０００８】また、入力信号線３０４が第２の電源線３
０２の電位レベルになると、ｐ型ＭＯＳトランジスタＰ
２４がオフ状態、ｎ型ＭＯＳトランジスタＮ２２がオン
状態となるため、ｐ型ＭＯＳトランジスタＰ２２はオン
状態となり、第１の内部電源線３０６は第１の電源線３
０１の電位レベルと等しくなる。この時、インバータ回
路を構成するｐ型ＭＯＳトランジスタＰ２１はオン状
態、ｎ型ＭＯＳトランジスタＮ２１はオフ状態となるた
め、出力信号線３０５には第１の電源線３０１の電位レ
ベルが出力される。

【０００９】

【発明が解決しようとする課題】しかしながら、図１３
における入力信号線３０４が第２の電源線３０２の電位
レベルに等しい時、ｎ型ＭＯＳトランジスタＮ２１はオ
フ状態となるため、第１の電源線３０１から第２の電源
線３０２の間に定常的に流れる貫通電流はなくなるが、
ｐ型ＭＯＳトランジスタＰ２２はオン状態であるため、
第１の内部電源線３０６は第１の電源線３０１の電位レ
ベルとなり、ここから入力信号線３０４に貫通電流が生
じ、消費電力も大きくなるという問題があった。

【００１０】また、出力段にトランジスタが直列に３段
並んでおり、出力信号線３０５の駆動力を減少させると
いう問題があった。

【００１１】本発明の目的は、貫通電流を抑え、駆動力
も減少させることなく、高速、かつ、低消費電力に信号
レベルを変換する信号レベル変換回路を提供することで
ある。

【００１２】

【課題を解決するための手段】この発明による信号レベ
ル変換回路は、高電位の第１の電源線と、低電位の第２
の電源線と、前記第１の電源線よりも低電位の第３の電
源線と、入力信号が供給される入力信号線と、前記入力
信号が前記第３の電源線の電位レベルの時には、前記第
１の電源線の電位レベルを出力し、前記入力信号が前記
第２の電源線の電位レベルの時には、その入力レベルを
そのまま出力する第１のスイッチ回路と、ソースに前記
第１の電源線が接続され、ゲートに前記第１のスイッチ
回路を介して前記入力信号が供給される第１のｐ型ＭＯ
Ｓトランジスタと、ソースに前記第２の電源線が接続さ
れ、ドレインに前記第１のｐ型ＭＯＳトランジスタのド
レインが接続され、ゲートに前記入力信号が供給される
第１のｎ型ＭＯＳトランジスタとを備えたことを特徴と
している。

【００１３】また、本発明の信号レベル変換回路は、高
電位の第１の電源線と、低電位の第２の電源線と、前記
第２の電源線よりも高電位の第４の電源線と、入力信号
が供給される入力信号線と、前記入力信号が前記第４の
電源線の電位レベルの時には、前記第２の電源線の電位
レベルを出力し、前記入力信号が前記第１の電源線の電
位レベルの時には、その入力レベルをそのまま出力する
第２のスイッチ回路と、ソースに前記第１の電源線が接
続され、ゲートに前記入力信号が供給される第１のｐ型
ＭＯＳトランジスタと、ソースに前記第２の電源線が接
続され、ドレインに前記第１のｐ型ＭＯＳトランジスタ
のドレインが接続され、ゲートに前記第２のスイッチ回
路を介して前記入力信号が供給される第１のｎ型ＭＯＳ
トランジスタとを備えたことを特徴としている。

【００１４】また、本発明の信号レベル変換回路は、高
電位の第１の電源線と、低電位の第２の電源線と、前記
第１の電源線よりも低電位の第３の電源線と、前記第２
の電源線よりも高電位の第４の電源線と、入力信号を供
給される入力信号線と、前記入力信号が前記第３の電源
線の電位レベルの時には、前記第１の電源線の電位レベ
ルを出力し、前記入力信号が前記第４の電源線の電位レ
ベルの時には、その入力レベルをそのまま出力する第１
のスイッチ回路と、前記入力信号が前記第４の電源線の
電位レベルの時には、前記第２の電源線の電位レベルを
出力し、前記入力信号が前記第３の電源線の電位レベル
の時には、その入力レベルをそのまま出力する第２のス
イッチ回路と、ソースに前記第１の電源線が接続され、
ゲートに前記第１のスイッチを介して前記入力信号が供
給される第１のｐ型ＭＯＳトランジスタと、ソースに前
記第２の電源線が接続され、ドレインに前記第１のｐ型
ＭＯＳトランジスタのドレインが接続され、ゲートに前
記第２のスイッチ回路を介して前記入力信号が供給され
る第１のｎ型ＭＯＳトランジスタとを備えたことを特徴
としている。

【００１５】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態について説明する。（第１の実施形態）図１は、第１の実施形態にかかる信
号レベル変換回路の詳細な回路図である。図１に示すよ
うに、本実施形態の信号レベル変換回路は、高電位の第
１の電源線１０１と、低電位の第２の電源線１０２と、
第１の電源線１０１よりも若干低電位の第３の電源線１
０３と、ｐ型ＭＯＳトランジスタＰ１と、ｎ型ＭＯＳト
ランジスタＮ１と、スイッチ回路Ｓｗ１で構成されてい
る。

【００１６】ｐ型ＭＯＳトランジスタＰ１とｎ型ＭＯＳ
トランジスタＮ１とは、第１の電源線１０１と第２の電
源線１０２との間に直列に接続されている。すなわち、
ｐ型ＭＯＳトランジスタＰ１のソースは、第１の電源線
１０１に接続されており、ｐ型ＭＯＳトランジスタＰ１
のドレインは、ｎ型ＭＯＳトランジスタＮ１のドレイン
と接続されている。ｎ型ＭＯＳトランジスタＮ１のソー
スは、第２の電源線１０２に接続されている。ｐ型ＭＯ
ＳトランジスタＰ１およびｎ型ＭＯＳトランジスタＮ１
のドレインは、共に出力ノード（出力信号線）ｏｕｔに
接続されている。

【００１７】また、ｎ型ＭＯＳトランジスタＮ１のゲー
トは、入力ノード（入力信号線）ｉｎに接続されてい
る。一方、ｐ型ＭＯＳトランジスタＰ１のゲートは、ス
イッチ回路Ｓｗ１を介して入力ノードｉｎに接続されて
いる。このスイッチ回路Ｓｗ１は、入力が第３の電源線
１０３の電位レベルに等しい時には、その出力を第１の
電源線１０１の電位レベルに切り換え、入力が第２の電
源線１０２の電位レベルに等しい時には、入力レベルを
そのまま出力する。

【００１８】本実施形態の信号レベル変換回路の動作に
ついて説明する。入力ノードｉｎに第２の電源線１０２
の電位レベルに等しい電位レベルが入力された場合を考
える。この場合、ｎ型ＭＯＳトランジスタＮ１はオフ状
態となる。一方、スイッチ回路Ｓｗ１は入力レベルをそ
のまま出力するので、この時、ｐ型ＭＯＳトランジスタ
Ｐ１はオン状態となり、出力ノードｏｕｔには第１の電
源線１０１の電位レベルが出力される。

【００１９】したがって、入力が第２の電源線１０２の
電位レベルに等しい場合、ｎ型ＭＯＳトランジスタＮ１
はオフ状態となるので、第１の電源線１０１から第２の
電源線１０２に貫通電流は流れず、低消費電力となる。

【００２０】次に、入力ノードｉｎに第３の電源線１０
３の電位レベルに等しい電位レベルが入力された場合を
考える。この場合、スイッチ回路Ｓｗ１は、その出力を
第１の電源線１０１の電位レベルに切り換えて出力す
る。すなわち、ｐ型ＭＯＳトランジスタＰ１のゲートは
第１の電源線１０１の電位レベルとなるので、この時、
ｐ型ＭＯＳトランジスタＰ１はオフ状態となる。一方、
ｎ型ＭＯＳトランジスタＮ１はオン状態となるので、出
力ノードｏｕｔには第２の電源線１０２の電位レベルが
出力される。

【００２１】したがって、入力が第３の電源線１０３の
電位レベルに等しい場合、スイッチ回路Ｓｗ１により、
ｐ型ＭＯＳトランジスタＰ１のゲートは第１の電源線１
０１の電位レベルになり、ｐ型ＭＯＳトランジスタＰ１
はオフ状態となるので、第１の電源線１０１から第２の
電源線１０２に貫通電流は流れず、低消費電力となる。

【００２２】また、出力段をトランジスタ２段で直列に
構成しており、駆動力を減少させない。（第２の実施形態）図２は、第２の実施形態にかかる信
号レベル変換回路の詳細な回路図である。図２に示すよ
うに、本実施形態の信号レベル変換回路は、高電位の第
１の電源線１０１と、低電位の第２の電源線１０２と、
第１の電源線１０１よりも若干低電位の第３の電源線１
０３と、ｐ型ＭＯＳトランジスタＰ１，Ｐ２と、ｎ型Ｍ
ＯＳトランジスタＮ１，Ｎ２で構成されている。尚、第
２の実施形態は、第１の実施形態のスイッチ回路Ｓｗ１
を、ｐ型ＭＯＳトランジスタＰ２とｎ型ＭＯＳトランジ
スタＮ２で構成したものである。

【００２３】ｐ型ＭＯＳトランジスタＰ１とｎ型ＭＯＳ
トランジスタＮ１とは、第１の電源線１０１と第２の電
源線１０２との間に直列に接続されている。すなわち、
ｐ型ＭＯＳトランジスタＰ１のソースは、第１の電源線
１０１に接続されており、ｐ型ＭＯＳトランジスタＰ１
のドレインは、ｎ型ＭＯＳトランジスタＮ１のドレイン
と接続されている。ｎ型ＭＯＳトランジスタＮ１のソー
スは、第２の電源線１０２に接続されている。ｐ型ＭＯ
ＳトランジスタＰ１およびｎ型ＭＯＳトランジスタＮ１
のドレインは、共に出力ノードｏｕｔに接続されてい
る。

【００２４】ｎ型ＭＯＳトランジスタＮ２のゲートは第
３の電源線１０３に接続され、ソースは入力ノードｉｎ
に接続され、ドレインはｐ型ＭＯＳトランジスタＰ１の
ゲートに接続されている。また、ｐ型ＭＯＳトランジス
タＰ２のソースは第１の電源線１０１に接続され、ドレ
インはｐ型ＭＯＳトランジスタＰ１のゲートおよびｎ型
ＭＯＳトランジスタＮ２のドレインに接続され、ゲート
は出力ノードｏｕｔ、すなわち、ｐ型ＭＯＳトランジス
タＰ１およびｎ型ＭＯＳトランジスタＮ１のドレインに
接続されている。

【００２５】本実施形態の信号レベル変換回路の動作に
ついて説明する。ｐ型ＭＯＳトランジスタＰ２のドレイ
ン側をノードＡ１とする。入力ノードｉｎに第２の電源
線１０２の電位レベルに等しい電位レベルが入力された
場合を考える。この場合、ｎ型ＭＯＳトランジスタＮ１
はオフ状態となる。一方、ｎ型ＭＯＳトランジスタＮ２
はオン状態となり、ノードＡ１は第２の電源線１０２の
電位レベルと等しくなる。この時、ｐ型ＭＯＳトランジ
スタＰ１はオン状態となり、出力ノードｏｕｔには第１
の電源線１０１の電位レベルが出力される。また、ｐ型
ＭＯＳトランジスタＰ２のゲートは、出力ノードｏｕｔ
と同じ電位レベル、すなわち、第１の電源線１０１の電
位レベルになるので、ｐ型ＭＯＳトランジスタＰ２はオ
フ状態となる。

【００２６】したがって、入力が第２の電源線１０２の
電位レベルに等しい場合、ｎ型ＭＯＳトランジスタＮ１
はオフ状態となるので、第１の電源線１０１から第２の
電源線１０２に貫通電流は流れない。また、ｐ型ＭＯＳ
トランジスタＰ２は完全にオフ状態となるので、第１の
電源線１０１から入力ノードｉｎに貫通電流は流れな
い。よって、低消費電力となる。

【００２７】次に、入力ノードｉｎに第３の電源線１０
３の電位レベルに等しい電位レベルが入力された場合を
考える。すなわち、入力ノードｉｎが第２の電源線１０
２の電位レベルから第３の電源線１０３の電位レベルに
遷移する場合を考える。この場合、ｎ型ＭＯＳトランジ
スタＮ２は、ノードＡ１が第２の電源線１０２の電位レ
ベルから、第３の電源線１０３の電位レベルよりもしき
い値電位Ｖｔｈｎ分低い電位（第３の電源線１０３の電
位−Ｖｔｈｎ）レベルまでオン状態となり、その後ノー
ドＡ１が（第３の電源線１０３の電位−Ｖｔｈｎ）レベ
ル以上になるとオフ状態となる（図３参照）。この時、
ｐ型ＭＯＳトランジスタＰ１はオフ状態となるが、完全
にはオフ状態とはなっていない。一方、ｎ型ＭＯＳトラ
ンジスタＮ１は、入力ノードｉｎに第３の電源線１０３
の電位レベルに等しい電位レベルが入力されると、オン
状態となるので、出力ノードｏｕｔには第２の電源線１
０２の電位レベルが出力される。出力ノードｏｕｔが第
２の電源線１０２の電位レベルになると、ｐ型ＭＯＳト
ランジスタＰ２のゲートは第２の電源線１０２の電位レ
ベルになるので、オン状態となり、ノードＡ１は第１の
電源線１０１の電位レベルに等しくなる。この時、ｐ型
ＭＯＳトランジスタＰ１は完全にオフ状態となる。

【００２８】したがって、入力が第３の電源線１０３の
電位レベルに等しい場合、ｐ型ＭＯＳトランジスタＰ１
はオフ状態となり、第１の電源線１０１から第２の電源
線に貫通電流は流れない。また、ｎ型ＭＯＳトランジス
タＮ２もノードＡ１が（第３の電源線１０３の電位−Ｖ
ｔｈｎ）レベル以上となるとオフ状態となるので、第１
の電源線１０１から入力ノードｉｎに貫通電流は流れな
い。よって、低消費電力となる。

【００２９】また、出力段をトランジスタ２段で直列に
構成しており、駆動力を減少させない。（第３の実施形態）図４は、第３の実施形態にかかる信
号レベル変換回路の詳細な回路図である。図４に示すよ
うに、本実施形態の信号レベル変換回路は、高電位の第
１の電源線１０１と、低電位の第２の電源線１０２と、
第１の電源線１０１よりも若干低電位の第３の電源線１
０３と、ｐ型ＭＯＳトランジスタＰ１，Ｐ２およびＰ３
と、ｎ型ＭＯＳトランジスタＮ１，Ｎ２およびＮ３で構
成されている。尚、第３の実施形態は、第１の実施形態
のスイッチ回路Ｓｗ１を、ｐ型ＭＯＳトランジスタＰ
２，Ｐ３とｎ型ＭＯＳトランジスタＮ２，Ｎ３で構成し
たものである。

【００３０】ｐ型ＭＯＳトランジスタＰ１とｎ型ＭＯＳ
トランジスタＮ１とは、第１の電源線１０１と第２の電
源線１０２との間に直列に接続されている。すなわち、
ｐ型ＭＯＳトランジスタＰ１のソースは、第１の電源線
１０１に接続されており、ｐ型ＭＯＳトランジスタＰ１
のドレインは、ｎ型ＭＯＳトランジスタＮ１のドレイン
と接続されている。ｎ型ＭＯＳトランジスタＮ１のソー
スは、第２の電源線１０２に接続されている。ｐ型ＭＯ
ＳトランジスタＰ１およびｎ型ＭＯＳトランジスタＮ１
のドレインは、共に出力ノードｏｕｔに接続されてい
る。

【００３１】ｎ型ＭＯＳトランジスタＮ２のゲートは第
３の電源線１０３に接続され、ソースは入力ノードｉｎ
に接続され、ドレインはｐ型ＭＯＳトランジスタＰ１の
ゲートに接続されている。また、ｐ型ＭＯＳトランジス
タＰ２のソースは第１の電源線１０１に接続され、ドレ
インはｐ型ＭＯＳトランジスタＰ１のゲートおよびｎ型
ＭＯＳトランジスタＮ２のドレインに接続されている。

【００３２】ｎ型ＭＯＳトランジスタＮ３のゲートは入
力ノードｉｎに接続され、ソースはｐ型ＭＯＳトランジ
スタＰ２のゲートに接続され、ドレインは第２の電源線
１０２に接続されている。また、ｐ型ＭＯＳトランジス
タＰ３のゲートは入力ノードｉｎに接続され、ソースは
ｐ型ＭＯＳトランジスタＰ２のゲートおよびｎ型ＭＯＳ
トランジスタＮ３のソースに接続され、ドレインは出力
ノードｏｕｔ、すなわち、ｐ型ＭＯＳトランジスタＰ１
およびｎ型ＭＯＳトランジスタＮ１のドレインに接続さ
れている。

【００３３】本実施形態の信号レベル変換回路の動作に
ついて説明する。ｐ型ＭＯＳトランジスタＰ２のドレイ
ン側をノードＡ１、ｎ型ＭＯＳトランジスタＮ３および
ｐ型ＭＯＳトランジスタＰ３の共通ソースをノードＢ１
とする。入力ノードｉｎに第２の電源線１０２の電位レ
ベルに等しい電位レベルが入力された場合を考える。こ
の場合、ｎ型ＭＯＳトランジスタＮ１，Ｎ３はオフ状態
となる。一方、ｎ型ＭＯＳトランジスタＮ２はオン状態
となり、ノードＡ１は第２の電源線１０２の電位レベル
と等しくなる。この時、ｐ型ＭＯＳトランジスタＰ１は
オン状態となり、出力ノードｏｕｔには第１の電源線１
０１の電位レベルが出力される。また、ｐ型ＭＯＳトラ
ンジスタＰ３はオン状態となり、ノードＢ１は出力ノー
ドｏｕｔと同じ電位レベル、すなわち、第１の電源線１
０１の電位レベルになるので、ｐ型ＭＯＳトランジスタ
Ｐ２はオフ状態となる。

【００３４】したがって、入力が第２の電源線１０２の
電位レベルに等しい場合、ｎ型ＭＯＳトランジスタＮ１
はオフ状態となるので、第１の電源線１０１から第２の
電源線１０２に貫通電流は流れない。また、ｐ型ＭＯＳ
トランジスタＰ２はオフ状態となるので、第１の電源線
１０１から入力ノードｉｎに貫通電流は流れない。さら
に、ｎ型ＭＯＳトランジスタＮ３はオフ状態となるの
で、第１の電源線１０１から第２の電源線１０２に貫通
電流は流れない。よって、低消費電力となる。

【００３５】次に、入力ノードｉｎに第３の電源線１０
３の電位レベルに等しい電位レベルが入力された場合を
考える。すなわち、入力ノードｉｎが第２の電源線１０
２の電位レベルから第３の電源線１０３の電位レベルに
遷移する場合を考える。この場合、ｎ型ＭＯＳトランジ
スタＮ１はオン状態となり、出力ノードｏｕｔには第２
の電源線１０２の電位レベルが出力される。また、ｐ型
ＭＯＳトランジスタＰ３はオフ状態となる。一方、ｎ型
ＭＯＳトランジスタＮ３は、オン状態となり、ノードＢ
１は第２の電源線１０２の電位レベルとなる。この時、
ｐ型ＭＯＳトランジスタＰ２はオン状態となり、ノード
Ａ１は第１の電源線１０１の電位レベルと等しくなる。
したがって、ｐ型ＭＯＳトランジスタＰ１は完全にオフ
状態となる。また、ｎ型ＭＯＳトランジスタＮ２もオフ
状態となる。

【００３６】したがって、入力が第３の電源線１０３の
電位レベルに等しい場合、ノードＡ１が第１の電源線１
０１の電位レベルと等しくなることにより、ｐ型ＭＯＳ
トランジスタＰ１は完全にオフ状態となるので、第１の
電源線１０１から第２の電源線１０２に貫通電流は流れ
ない。また、ｎ型ＭＯＳトランジスタＮ２はオフ状態と
なるので、第１の電源線１０１から入力ノードｉｎに貫
通電流は流れない。よって、低消費電力となる。

【００３７】また、出力ノードｏｕｔからの帰還ループ
が存在しないので高速な動作が可能となる。（第４の実施形態）図５は、第４の実施形態にかかる信
号レベル変換回路の詳細な回路図である。図５に示すよ
うに、本実施形態の信号レベル変換回路は、高電位の第
１の電源線１０１と、低電位の第２の電源線１０２と、
第２の電源線１０２よりも若干高電位の第４の電源線１
０４と、ｐ型ＭＯＳトランジスタＰ１と、ｎ型ＭＯＳト
ランジスタＮ１と、スイッチ回路Ｓｗ２で構成されてい
る。

【００３８】ｐ型ＭＯＳトランジスタＰ１とｎ型ＭＯＳ
トランジスタＮ１とは、第１の電源線１０１と第２の電
源線１０２との間に直列に接続されている。すなわち、
ｐ型ＭＯＳトランジスタＰ１のソースは、第１の電源線
１０１に接続されており、ｐ型ＭＯＳトランジスタＰ１
のドレインは、ｎ型ＭＯＳトランジスタＮ１のドレイン
と接続されている。ｎ型ＭＯＳトランジスタＮ１のソー
スは、第２の電源線１０２に接続されている。ｐ型ＭＯ
ＳトランジスタＰ１およびｎ型ＭＯＳトランジスタＮ１
のドレインは、共に出力ノードｏｕｔに接続されてい
る。

【００３９】また、ｐ型ＭＯＳトランジスタＰ１のゲー
トは、入力ノードｉｎに接続されている。一方、ｎ型Ｍ
ＯＳトランジスタＮ１のゲートは、スイッチ回路Ｓｗ２
を介して入力ノードｉｎに接続されている。このスイッ
チ回路Ｓｗ２は、入力が第４の電源線１０４の電位レベ
ルに等しい時には、その出力を第２の電源線１０２の電
位レベルに切り換え、入力が第１の電源線１０１の電位
レベルに等しい時には、入力レベルをそのまま出力す
る。

【００４０】本実施形態の信号レベル変換回路の動作に
ついて説明する。入力ノードｉｎに第１の電源線１０１
の電位レベルに等しい電位レベルが入力された場合を考
える。この場合、ｐ型ＭＯＳトランジスタＰ１はオフ状
態となる。一方、スイッチ回路Ｓｗ２は入力レベルをそ
のまま出力するので、この時、ｎ型ＭＯＳトランジスタ
Ｎ１はオン状態となり、出力ノードｏｕｔには第２の電
源線１０１の電位が出力される。

【００４１】したがって、入力が第１の電源線１０１の
電位レベルに等しい場合、ｐ型ＭＯＳトランジスタＰ１
はオフ状態となるので、第１の電源線１０１から第２の
電源線１０２に貫通電流は流れず、低消費電力となる。

【００４２】次に、入力ノードｉｎに第４の電源線１０
４の電位に等しい電位が入力された場合を考える。この
場合、スイッチ回路Ｓｗ２は、その出力を第２の電源線
１０２の電位レベルに切り換えて出力する。すなわち、
ｎ型ＭＯＳトランジスタＮ１のゲートは第２の電源線１
０２の電位レベルとなるので、この時、ｎ型ＭＯＳトラ
ンジスタＮ１はオフ状態となる。一方、ｐ型ＭＯＳトラ
ンジスタＰ１はオン状態となるので、出力ノードｏｕｔ
には第１の電源線１０１の電位レベルが出力される。

【００４３】したがって、入力が第４の電源線１０４の
電位レベルに等しい場合、スイッチ回路Ｓｗ２により、
ｎ型ＭＯＳトランジスタＮ１のゲートは第２の電源線１
０２の電位レベルになり、ｎ型ＭＯＳトランジスタＮ１
はオフ状態となるので、第１の電源線１０１から第２の
電源線１０２に貫通電流は流れず、低消費電力となる。

【００４４】また、出力段をトランジスタ２段で直列に
構成しており、駆動力を減少させない。（第５の実施形態）図６は、第５の実施形態にかかる信
号レベル変換回路の詳細な回路図である。図６に示すよ
うに、本実施形態の信号レベル変換回路は、高電位の第
１の電源線１０１と、低電位の第２の電源線１０２と、
第２の電源線１０２よりも若干高電位の第４の電源線１
０４と、ｐ型ＭＯＳトランジスタＰ１，Ｐ４と、ｎ型Ｍ
ＯＳトランジスタＮ１，Ｎ４で構成されている。尚、第
５の実施形態は、第４の実施形態のスイッチ回路Ｓｗ２
を、ｐ型ＭＯＳトランジスタＰ４とｎ型ＭＯＳトランジ
スタＮ４で構成したものである。

【００４５】ｐ型ＭＯＳトランジスタＰ１とｎ型ＭＯＳ
トランジスタＮ１とは、第１の電源線１０１と第２の電
源線１０２との間に直列に接続されている。すなわち、
ｐ型ＭＯＳトランジスタＰ１のソースは、第１の電源線
１０１に接続されており、ｐ型ＭＯＳトランジスタＰ１
のドレインは、ｎ型ＭＯＳトランジスタＮ１のドレイン
と接続されている。ｎ型ＭＯＳトランジスタＮ１のソー
スは、第２の電源線１０２に接続されている。ｐ型ＭＯ
ＳトランジスタＰ１およびｎ型ＭＯＳトランジスタＮ１
のドレインは、共に出力ノードｏｕｔに接続されてい
る。

【００４６】ｐ型ＭＯＳトランジスタＰ４のゲートは第
４の電源線１０４に接続され、ドレインは入力ノードｉ
ｎに接続され、ソースはｎ型ＭＯＳトランジスタＮ１の
ゲートに接続されている。また、ｎ型ＭＯＳトランジス
タＮ４のソースは第２の電源線１０２に接続され、ドレ
インはｎ型ＭＯＳトランジスタＮ１のゲートに接続さ
れ、ゲートは出力ノードｏｕｔ、すなわち、ｐ型ＭＯＳ
トランジスタＰ１およびｎ型ＭＯＳトランジスタＮ１の
ドレインに接続されている。

【００４７】本実施形態の信号レベル変換回路の動作に
ついて説明する。ｎ型ＭＯＳトランジスタＮ４のドレイ
ン側をノードＡ２とする。入力ノードｉｎに第１の電源
線１０１の電位レベルに等しい電位レベルが入力された
場合を考える。この場合、ｐ型ＭＯＳトランジスタＰ１
はオフ状態となる。一方、ｐ型ＭＯＳトランジスタＰ４
はオン状態となり、ノードＡ２は第１の電源線１０１の
電位レベルと等しくなる。この時、ｎ型ＭＯＳトランジ
スタＮ１はオン状態となり、出力ノードｏｕｔには第２
の電源線１０２の電位レベルが出力される。また、ｎ型
ＭＯＳトランジスタＮ４のゲートは、出力ノードｏｕｔ
と同じ電位レベル、すなわち、第２の電源線１０２の電
位レベルになるので、ｎ型ＭＯＳトランジスタＮ４はオ
フ状態となる。

【００４８】したがって、入力が第１の電源線１０１の
電位レベルに等しい場合、ｐ型ＭＯＳトランジスタＰ１
はオフ状態となるので、第１の電源線１０１から第２の
電源線１０２に貫通電流は流れず、低消費電力となる。

【００４９】次に、入力ノードｉｎに第４の電源線１０
４の電位レベルに等しい電位レベルが入力された場合を
考える。すなわち、入力が第１の電源線１０１の電位レ
ベルから第４の電源線１０４の電位レベルに遷移した場
合を考える。この場合、ｐ型ＭＯＳトランジスタＰ４
は、ノードＡ２が第１の電源線１０１の電位レベルか
ら、第４の電源線１０４の電位レベルよりもしきい値電
位Ｖｔｈｐ分高い電位（第４の電源線１０４の電位＋Ｖ
ｔｈｐ）レベルまでオン状態となり、その後ノードＡ２
が（第４の電源線１０４の電位＋Ｖｔｈｐ）レベル以下
になるとオフ状態となる（図７参照）。この時、ｎ型Ｍ
ＯＳトランジスタＮ１はオフ状態となるが、完全にはオ
フ状態とはなっていない。一方、ｐ型ＭＯＳトランジス
タＰ１は、入力ノードｉｎに第４の電源線１０４の電位
レベルに等しい電位レベルが入力されると、オン状態と
なるので、出力ノードｏｕｔには第１の電源線１０１の
電位レベルが出力される。出力ノードｏｕｔが第１の電
源線１０１の電位レベルとなると、ｎ型ＭＯＳトランジ
スタＮ４のゲートは第１の電源線１０１の電位レベルと
なるので、オン状態となり、ノードＡ２は第２の電源線
１０２の電位レベルに等しくなる。この時、ｎ型ＭＯＳ
トランジスタＮ１は完全にオフ状態となる。

【００５０】したがって、入力が第４の電源線１０４の
電位レベルに等しい場合、ｎ型ＭＯＳトランジスタＮ１
はオフ状態となるので、第１の電源線１０１から第２の
電源線１０２に貫通電流は流れず、低消費電力となる。

【００５１】また、出力段をトランジスタ２段で直列に
構成しており、駆動力を減少させない。（第６の実施形態）図８は、第６の実施形態にかかる信
号レベル変換回路の詳細な回路図である。図８に示すよ
うに、本実施形態の信号レベル変換回路は、高電位の第
１の電源線１０１と、低電位の第２の電源線１０２と、
第２の電源線１０２よりも若干高電位の第４の電源線１
０４と、ｐ型ＭＯＳトランジスタＰ１，Ｐ４およびＰ５
と、ｎ型ＭＯＳトランジスタＮ１，Ｎ４およびＮ５で構
成されている。尚、第６の実施形態は、第４の実施形態
のスイッチ回路Ｓｗ２を、ｐ型ＭＯＳトランジスタＰ
４，Ｐ５とｎ型ＭＯＳトランジスタＮ４，Ｎ５で構成し
たものである。

【００５２】ｐ型ＭＯＳトランジスタＰ１とｎ型ＭＯＳ
トランジスタＮ１とは、第１の電源線１０１と第２の電
源線１０２との間に直列に接続されている。すなわち、
ｐ型ＭＯＳトランジスタＰ１のソースは、第１の電源線
１０１に接続されており、ｐ型ＭＯＳトランジスタＰ１
のドレインは、ｎ型ＭＯＳトランジスタＮ１のドレイン
と接続されている。ｎ型ＭＯＳトランジスタＮ１のソー
スは、第２の電源線１０２に接続されている。ｐ型ＭＯ
ＳトランジスタＰ１およびｎ型ＭＯＳトランジスタＮ１
のドレインは、共に出力ノードｏｕｔに接続されてい
る。

【００５３】ｐ型ＭＯＳトランジスタＰ４のゲートは第
４の電源線１０４に接続され、ドレインは入力ノードｉ
ｎに接続され、ソースはｎ型ＭＯＳトランジスタＮ１の
ゲートに接続されている。また、ｎ型ＭＯＳトランジス
タＮ４のソースは第２の電源線１０２に接続され、ドレ
インはｎ型ＭＯＳトランジスタＮ１のゲートに接続され
ている。

【００５４】ｐ型ＭＯＳトランジスタＰ５のソースは第
１の電源線１０１に接続され、ゲートは入力ノードｉｎ
に接続され、ドレインはｎ型ＭＯＳトランジスタＮ４の
ゲートに接続されている。また、ｎ型ＭＯＳトランジス
タＮ５のゲートは入力ノードｉｎに接続され、ドレイン
はｎ型ＭＯＳトランジスタＮ４のゲートおよびｐ型ＭＯ
ＳトランジスタＰ５のドレインに接続され、ソースは出
力ノードｏｕｔ、すなわち、ｐ型ＭＯＳトランジスタＰ
１およびｎ型ＭＯＳトランジスタＮ１のドレインに接続
されている。

【００５５】本実施形態の信号レベル変換回路の動作に
ついて説明する。ｎ型ＭＯＳトランジスタＮ４のドレイ
ン側をノードＡ２、ｐ型ＭＯＳトランジスタＰ５および
ｎ型ＭＯＳトランジスタＮ５の共通ドレインをノードＢ
２とする。入力ノードｉｎに第１の電源線１０１の電位
レベルに等しい電位レベルが入力された場合を考える。
この場合、ｐ型ＭＯＳトランジスタＰ１，Ｐ５はオフ状
態となる。一方、ｐ型ＭＯＳトランジスタＰ４はオン状
態となり、ノードＡ２は第１の電源線１０１の電位レベ
ルと等しくなる。この時、ｎ型ＭＯＳトランジスタＮ１
はオン状態となり、出力ノードｏｕｔには第２の電源線
１０２の電位レベルが出力される。また、ｎ型ＭＯＳト
ランジスタＮ５はオン状態となり、ノードＢ２は出力ノ
ードｏｕｔと同じ電位レベル、すなわち、第２の電源線
１０２の電位レベルになるので、ｎ型ＭＯＳトランジス
タＮ４はオフ状態となる。

【００５６】したがって、入力が第１の電源線１０１の
電位レベルに等しい場合、ｐ型ＭＯＳトランジスタＰ１
はオフ状態となるので、第１の電源線１０１から第２の
電源線１０２に貫通電流は流れない。また、ｐ型ＭＯＳ
トランジスタＰ５はオフ状態となるので、第１の電源線
１０１から第２の電源線１０２に貫通電流は流れない。
よって、低消費電力となる。

【００５７】次に、入力ノードｉｎに第４の電源線１０
４の電位レベルに等しい電位レベルが入力された場合を
考える。すなわち、入力が第１の電源線１０１の電位レ
ベルから第４の電源線１０４の電位レベルに遷移する場
合を考える。この場合、ｐ型ＭＯＳトランジスタＰ１は
オン状態となり、出力ノードｏｕｔには第１の電源線１
０１の電位レベルが出力される。また、ｎ型ＭＯＳトラ
ンジスタＮ５はオフ状態となる。一方、ｐ型ＭＯＳトラ
ンジスタＰ５は、オン状態となり、ノードＢ２は第１の
電源線１０１の電位レベルとなる。この時、ｎ型ＭＯＳ
トランジスタＮ４はオン状態になり、ノードＡ２は第２
の電源線１０２の電位レベルと等しくなる。よって、ｎ
型ＭＯＳトランジスタＮ１は完全にオフ状態となる。

【００５８】したがって、入力が第４の電源線１０４の
電位レベルに等しい場合、ノードＡ２が第２の電源線１
０２の電位レベルと等しくなることにより、ｎ型ＭＯＳ
トランジスタＮ１は完全にオフ状態となるので、第１の
電源線１０１から第２の電源線１０２に貫通電流は流れ
ず、低消費電力となる。

【００５９】また、出力段をトランジスタ２段で直列に
構成しており、駆動力を減少させない。さらに、出力ノ
ードｏｕｔからの帰還ループが存在しないので高速な動
作が可能となる。（第７の実施形態）図９は、第７の実施形態にかかる信
号レベル変換回路の詳細な回路図である。図９に示すよ
うに、本実施形態の信号レベル変換回路は、高電位の第
１の電源線１０１と、低電位の第２の電源線１０２と、
第１の電源線１０１よりも若干低電位の第３の電源線１
０３と、第２の電源線１０２よりも若干高電位の第４の
電源線１０４と、ｐ型ＭＯＳトランジスタＰ１と、ｎ型
ＭＯＳトランジスタＮ１と、スイッチ回路Ｓｗ１，Ｓｗ
２で構成されている。尚、第７の実施形態は、第１およ
び第４の実施形態を組み合わせたものである。

【００６０】第３の電源線１０３の電位レベルは、第１
の電源線１０１と第４の電源線１０４の電位レベル間に
あり、第４の電源線１０４の電位レベルは、第２の電源
線１０２と第３の電源線１０３の電位レベル間にある。

【００６１】ｐ型ＭＯＳトランジスタＰ１とｎ型ＭＯＳ
トランジスタＮ１とは、第１の電源線１０１と第２の電
源線１０２との間に直列に接続されている。すなわち、
ｐ型ＭＯＳトランジスタＰ１のソースは、第１の電源線
１０１に接続されており、ｐ型ＭＯＳトランジスタＰ１
のドレインは、ｎ型ＭＯＳトランジスタＮ１のドレイン
と接続されている。ｎ型ＭＯＳトランジスタＮ１のソー
スは、第２の電源線１０２に接続されている。ｐ型ＭＯ
ＳトランジスタＰ１およびｎ型ＭＯＳトランジスタＮ１
のドレインは、共に出力ノードｏｕｔに接続されてい
る。

【００６２】また、ｐ型ＭＯＳトランジスタＰ１のゲー
トは、スイッチ回路Ｓｗ１を介して入力ノードｉｎに接
続されている。一方、ｎ型ＭＯＳトランジスタＮ１のゲ
ートは、スイッチ回路Ｓｗ２を介して入力ノードｉｎに
接続されている。スイッチ回路Ｓｗ１は、入力が第３の
電源線１０３の電位レベルに等しい時には、その出力を
第１の電源線１０１の電位レベルに切り換え、入力が第
４の電源線１０４の電位レベルに等しい時には、入力レ
ベルをそのまま出力する。また、スイッチ回路Ｓｗ２
は、入力が第４の電源線１０４の電位レベルに等しい時
には、その出力を第２の電源線１０２の電位レベルに切
り換え、入力が第３の電源線１０３の電位レベルに等し
い時には、入力レベルをそのまま出力する。

【００６３】本実施形態の信号レベル変換回路の動作に
ついて説明する。入力ノードｉｎに第３の電源線１０３
の電位レベルに等しい電位レベルが入力された場合を考
える。この場合、スイッチ回路Ｓｗ１は、その出力を第
１の電源線１０１の電位レベルに切り換えるので、ｐ型
ＭＯＳトランジスタＰ１はオフ状態となる。一方、スイ
ッチ回路Ｓｗ２は、入力レベルをそのまま出力するの
で、ｎ型ＭＯＳトランジスタＮ１はオン状態となり、出
力ノードｏｕｔには第２の電源線１０２の電位レベルが
出力される。

【００６４】したがって、入力が第３の電源線１０３の
電位レベルに等しい場合、スイッチ回路Ｓｗ１により、
ｐ型ＭＯＳトランジスタＰ１はオフ状態となるので、第
１の電源線１０１から第２の電源線１０２に貫通電流は
流れず、低消費電力となる。

【００６５】次に、入力ノードｉｎに第４の電源線１０
４の電位レベルに等しい電位レベルが入力された場合を
考える。この場合、スイッチ回路Ｓｗ１は、入力レベル
をそのまま出力するので、ｐ型ＭＯＳトランジスタＰ１
はオン状態となり、出力ノードｏｕｔには第１の電源線
１０１の電位レベルが出力される。一方、スイッチ回路
Ｓｗ２は、その出力を第２の電源線１０２の電位レベル
に切り換えるので、ｎ型ＭＯＳトランジスタＮ１はオフ
状態となる。

【００６６】したがって、入力が第４の電源線１０４の
電位レベルに等しい場合、スイッチ回路Ｓｗ２により、
ｎ型ＭＯＳトランジスタＮ１はオフ状態となるので、第
１の電源線１０１から第２の電源線１０２に貫通電流は
流れず、低消費電力となる。

【００６７】また、出力段をトランジスタ２段で直列に
構成しており、駆動力を減少させない。（第８の実施形態）図１０は、第８の実施形態にかかる
信号レベル変換回路の詳細な回路図である。図１０に示
すように、本実施形態の信号レベル変換回路は、高電位
の第１の電源線１０１と、低電位の第２の電源線１０２
と、第１の電源線１０１よりも若干低電位の第３の電源
線１０３と、第２の電源線１０２よりも若干高電位の第
４の電源線１０４と、ｐ型ＭＯＳトランジスタＰ１，Ｐ
２およびＰ４と、ｎ型ＭＯＳトランジスタＮ１，Ｎ２お
よびＮ４で構成されている。尚、第８の実施形態は、第
２および第５の実施形態を組み合わせたものであり、第
７の実施形態のスイッチ回路Ｓｗ１をｐ型ＭＯＳトラン
ジスタＰ２とｎ型ＭＯＳトランジスタＮ２で、スイッチ
回路Ｓｗ２をｐ型ＭＯＳトランジスタＰ４とｎ型ＭＯＳ
トランジスタＮ４で構成したものである。

【００６８】第３の電源線１０３の電位レベルは、第１
の電源線１０１と第４の電源線１０４の電位レベル間に
あり、第４の電源線１０４の電位レベルは、第２の電源
線１０２と第３の電源線１０３の電位レベル間にある。

【００６９】ｐ型ＭＯＳトランジスタＰ１とｎ型ＭＯＳ
トランジスタＮ１とは、第１の電源線１０１と第２の電
源線１０２との間に直列に接続されている。すなわち、
ｐ型ＭＯＳトランジスタＰ１のソースは、第１の電源線
１０１に接続されており、ｐ型ＭＯＳトランジスタＰ１
のドレインは、ｎ型ＭＯＳトランジスタＮ１のドレイン
と接続されている。ｎ型ＭＯＳトランジスタＮ１のソー
スは、第２の電源線１０２に接続されている。ｐ型ＭＯ
ＳトランジスタＰ１およびｎ型ＭＯＳトランジスタＮ１
のドレインは、共に出力ノードｏｕｔに接続されてい
る。

【００７０】ｎ型ＭＯＳトランジスタＮ２のゲートは第
３の電源線１０３に接続され、ソースは入力ノードｉｎ
に接続され、ドレインはｐ型ＭＯＳトランジスタＰ１の
ゲートに接続されている。また、ｐ型ＭＯＳトランジス
タＰ２のソースは第１の電源線１０１に接続され、ドレ
インはｐ型ＭＯＳトランジスタＰ１のゲートおよびｎ型
ＭＯＳトランジスタＮ２のドレインに接続され、ゲート
は出力ノードｏｕｔ、すなわち、ｐ型ＭＯＳトランジス
タＰ１およびｎ型ＭＯＳトランジスタＮ１のドレインに
接続されている。

【００７１】ｐ型ＭＯＳトランジスタＰ４のゲートは第
４の電源線１０４に接続され、ドレインは入力ノードｉ
ｎに接続され、ソースはｎ型ＭＯＳトランジスタＮ１の
ゲートに接続されている。また、ｎ型ＭＯＳトランジス
タＮ４のソースは第２の電源線１０２に接続され、ドレ
インはｎ型ＭＯＳトランジスタＮ１のゲートおよびｐ型
ＭＯＳトランジスタＰ４のソースに接続され、ゲートは
出力ノードｏｕｔ、すなわち、ｐ型ＭＯＳトランジスタ
Ｐ１およびｎ型ＭＯＳトランジスタＮ１のドレインに接
続されている。

【００７２】本実施形態の信号レベル変換回路の動作に
ついて説明する。ｐ型ＭＯＳトランジスタＰ２のドレイ
ン側をノードＡ１、ｎ型ＭＯＳトランジスタＮ４のドレ
イン側をノードＡ２とする。入力ノードｉｎに第３の電
源線１０３の電位レベルに等しい電位レベルが入力され
た場合を考える。この場合、ｐ型ＭＯＳトランジスタＰ
４はオン状態となり、ノードＡ２は第３の電源線１０３
の電位レベルに等しい電位レベルとなるので、ｎ型ＭＯ
ＳトランジスタＮ１はオン状態となり、出力ノードｏｕ
ｔには第２の電源線１０２の電位レベルが出力される。
また、出力ノードｏｕｔが第２の電源線１０２の電位レ
ベルとなるので、ｎ型ＭＯＳトランジスタＮ４はオフ状
態となる。

【００７３】一方、ｎ型ＭＯＳトランジスタＮ２は、ノ
ードＡ１が第４の電源線１０４の電位レベルから、第３
の電源線１０３の電位レベルよりもしきい値電位Ｖｔｈ
ｎ分低い電位（第３の電源線１０３の電位−Ｖｔｈｎ）
レベルまでオン状態となり、その後ノードＡ１が（第３
の電源線１０３の電位−Ｖｔｈｎ）レベル以上になると
オフ状態となる。この時、ｐ型ＭＯＳトランジスタＰ１
はオフ状態となるが、完全にはオフ状態とはなっていな
い。しかし、出力ノードｏｕｔが第２の電源線１０２の
電位レベルとなっているため、ｐ型ＭＯＳトランジスタ
Ｐ２のゲートは第２の電源線１０２の電位レベルになる
ので、オン状態となり、ノードＡ１は第１の電源線１０
１の電位レベルに等しくなる。この時、ｐ型ＭＯＳトラ
ンジスタＰ１は完全にオフ状態となる。

【００７４】したがって、入力が第３の電源線１０３の
電位レベルに等しい場合、ｐ型ＭＯＳトランジスタＰ１
は完全にオフ状態となるので、第１の電源線１０１から
第２の電源線１０２に貫通電流は流れない。また、ｎ型
ＭＯＳトランジスタＮ２もノードＡ１が（第３の電源線
１０３の電位−Ｖｔｈｎ）レベル以上となるとオフ状態
となるので、第１の電源線１０１から入力ノードｉｎに
貫通電流は流れない。よって、低消費電力となる。

【００７５】次に、入力ノードｉｎに第４の電源線１０
４の電位レベルに等しい電位レベルが入力された場合を
考える。この場合、ｎ型ＭＯＳトランジスタＮ２はオン
状態となり、ノードＡ１は第４の電源線１０４の電位レ
ベルに等しい電位レベルになるので、ｐ型ＭＯＳトラン
ジスタＰ１はオン状態となり、出力ノードｏｕｔには第
１の電源線１０１の電位レベルが出力される。また、出
力ノードｏｕｔが第１の電源線１０１の電位レベルとな
るので、ｐ型ＭＯＳトランジスタＰ２はオフ状態とな
る。

【００７６】一方、ｐ型ＭＯＳトランジスタＰ４は、ノ
ードＡ２が第３の電源線１０３の電位レベルから、第４
の電源線１０４の電位レベルよりもしきい値電位Ｖｔｈ
ｐ分高い電位（第４の電源線１０４の電位＋Ｖｔｈｐ）
レベルまでオン状態となり、その後ノードＡ２が（第４
の電源線１０４の電位＋Ｖｔｈｐ）レベル以下になると
オフ状態となる。この時、ｎ型ＭＯＳトランジスタＮ１
はオフ状態となるが、完全にはオフ状態とはなっていな
い。一方、出力ノードｏｕｔが第１の電源線１０１の電
位レベルになると、ｎ型ＭＯＳトランジスタＮ４のゲー
トは第１の電源線１０１の電位レベルになるので、オン
状態となり、ノードＡ２は第２の電源線１０２の電位レ
ベルに等しくなる。この時、ｎ型ＭＯＳトランジスタＮ
１は完全にオフ状態となる。

【００７７】したがって、入力が第４の電源線１０４の
電位レベルに等しい場合、ｎ型ＭＯＳトランジスタＮ１
はオフ状態となるので、第１の電源線１０１から第２の
電源線１０２に貫通電流は流れない。また、ｐ型ＭＯＳ
トランジスタＰ２はオフ状態となるので、第１の電源線
１０１から入力ノードｉｎに貫通電流は流れない。よっ
て、低消費電力となる。

【００７８】また、出力段をトランジスタ２段で直列に
構成しており、駆動力を減少させない。（第９の実施形態）図１１は、第９の実施形態にかかる
信号レベル変換回路の詳細な回路図である。図１１に示
すように、本実施形態の信号レベル変換回路は、高電位
の第１の電源線１０１と、低電位の第２の電源線１０２
と、第１の電源線１０１よりも若干低電位の第３の電源
線１０３と、第２の電源線１０２よりも若干高電位の第
４の電源線１０４と、ｐ型ＭＯＳトランジスタＰ１〜Ｐ
５と、ｎ型ＭＯＳトランジスタＮ１〜Ｎ５で構成されて
いる。尚、第９の実施形態は、第３および第６の実施形
態を組み合わせたものであり、第７の実施形態のスイッ
チ回路Ｓｗ１をｐ型ＭＯＳトランジスタＰ２，Ｐ３とｎ
型ＭＯＳトランジスタＮ２，Ｎ３で、スイッチ回路Ｓｗ
２をｐ型ＭＯＳトランジスタＰ４，Ｐ５とｎ型ＭＯＳト
ランジスタＮ４，Ｎ５で構成したものである。

【００７９】第３の電源線１０３の電位レベルは、第１
の電源線１０１と第４の電源線１０４の電位レベル間に
あり、第４の電源線１０４の電位レベルは、第２の電源
線１０２と第３の電源線１０３の電位レベル間にある。

【００８０】ｐ型ＭＯＳトランジスタＰ１とｎ型ＭＯＳ
トランジスタＮ１とは、第１の電源線１０１と第２の電
源線１０２との間に直列に接続されている。すなわち、
ｐ型ＭＯＳトランジスタＰ１のソースは、第１の電源線
１０１に接続されており、ｐ型ＭＯＳトランジスタＰ１
のドレインは、ｎ型ＭＯＳトランジスタＮ１のドレイン
と接続されている。ｎ型ＭＯＳトランジスタＮ１のソー
スは、第２の電源線１０２に接続されている。ｐ型ＭＯ
ＳトランジスタＰ１およびｎ型ＭＯＳトランジスタＮ１
のドレインは、共に出力ノードｏｕｔに接続されてい
る。

【００８１】ｎ型ＭＯＳトランジスタＮ２のゲートは第
３の電源線１０３に接続され、ソースは入力ノードｉｎ
に接続され、ドレインはｐ型ＭＯＳトランジスタＰ１の
ゲートに接続されている。また、ｐ型ＭＯＳトランジス
タＰ２のソースは第１の電源線１０１に接続され、ドレ
インはｐ型ＭＯＳトランジスタＰ１のゲートおよびｎ型
ＭＯＳトランジスタＮ２のドレインに接続されている。

【００８２】ｐ型ＭＯＳトランジスタＰ４のゲートは第
４の電源線１０４に接続され、ドレインは入力ノードｉ
ｎに接続され、ソースはｎ型ＭＯＳトランジスタＮ１の
ゲートに接続されている。また、ｎ型ＭＯＳトランジス
タＮ４のドレインは第２の電源線１０２に接続され、ソ
ースはｎ型ＭＯＳトランジスタＮ１のゲートおよびｐ型
ＭＯＳトランジスタＰ４のソースに接続されている。

【００８３】ｎ型ＭＯＳトランジスタＮ３のゲートはｐ
型ＭＯＳトランジスタＰ４のソースおよびに接続され、
ソースはｐ型ＭＯＳトランジスタＰ２のゲートに接続さ
れ、ドレインは第４の電源線１０４に接続されている。
また、ｐ型ＭＯＳトランジスタＰ３のゲートはｎ型ＭＯ
ＳトランジスタＮ１，Ｎ３のゲート、および、ｐ型ＭＯ
ＳトランジスタＰ４およびｎ型ＭＯＳトランジスタＮ４
のソースに接続され、ソースはｐ型ＭＯＳトランジスタ
Ｐ２のゲートおよびｎ型ＭＯＳトランジスタＮ３のソー
スに接続され、ドレインは出力ノードｏｕｔ、すなわ
ち、ｐ型ＭＯＳトランジスタＰ１およびｎ型ＭＯＳトラ
ンジスタＮ１のドレインに接続されている。

【００８４】ｐ型ＭＯＳトランジスタＰ５のゲートはｐ
型ＭＯＳトランジスタＰ１のゲートおよびｎ型ＭＯＳト
ランジスタＮ２のドレインに接続され、ドレインはｎ型
ＭＯＳトランジスタＮ４のゲートに接続され、ソースは
第３の電源線１０３に接続されている。また、ｎ型ＭＯ
ＳトランジスタＮ５のゲートはｐ型ＭＯＳトランジスタ
Ｐ１，Ｐ５のゲート、および、ｎ型ＭＯＳトランジスタ
Ｎ２およびｐ型ＭＯＳトランジスタＰ２のドレインに接
続され、ドレインはｎ型ＭＯＳトランジスタＮ４のゲー
トおよびｐ型ＭＯＳトランジスタＰ５のドレインに接続
され、ソースは出力ノードｏｕｔ、すなわち、ｐ型ＭＯ
ＳトランジスタＰ１およびｎ型ＭＯＳトランジスタＮ１
のドレインに接続されている。

【００８５】本実施形態の信号レベル変換回路の動作に
ついて説明する。ｐ型ＭＯＳトランジスタＰ２のドレイ
ン側をノードＡ１、ｎ型ＭＯＳトランジスタＮ４のソー
ス側をノードＡ２とし、ｎ型ＭＯＳトランジスタＮ３お
よびｐ型ＭＯＳトランジスタＰ３の共通ソースをノード
Ｂ１、ｐ型ＭＯＳトランジスタＰ５およびｎ型ＭＯＳト
ランジスタＮ５の共通ドレインをノードＢ２とする。

【００８６】入力ノードｉｎに第３の電源線１０３の電
位レベルに等しい電位レベルが入力された場合を考え
る。すなわち、入力が第４の電源線１０４の電位レベル
から第３の電源線１０３の電位レベルに遷移する場合を
考える。この場合、ｐ型ＭＯＳトランジスタＰ４はオン
状態となり、ノードＡ２は第３の電源線１０３の電位レ
ベルに等しい電位レベルとなるので、ｎ型ＭＯＳトラン
ジスタＮ１はオン状態となり、出力ノードｏｕｔには第
２の電源線１０２の電位レベルが出力される。また、ｎ
型ＭＯＳトランジスタＮ２は、ノードＡ１が第４の電源
線１０４の電位レベルから、第３の電源線１０３の電位
レベルよりもしきい値電位Ｖｔｈｎ分低い電位（第３の
電源線１０３の電位−Ｖｔｈｎ）レベルまでオン状態と
なり、その後ノードＡ１が（第３の電源線１０３の電位
−Ｖｔｈｎ）レベル以上になるとオフ状態となる。この
時、ｐ型ＭＯＳトランジスタＰ１はオフ状態となるが、
完全にはオフ状態とはなっていない。

【００８７】ノードＡ２が第３の電源線１０３の電位レ
ベルと等しいので、ｐ型ＭＯＳトランジスタＰ３はオフ
状態となり、ｎ型ＭＯＳトランジスタＮ３はオン状態と
なるので、ノードＢ１は第４の電源線１０４の電位レベ
ルと等しくなる。したがって、ｐ型ＭＯＳトランジスタ
Ｐ２はオン状態となり、ノードＡ１は第１の電源線１０
１の電位レベルと等しくなる。ノードＡ１が第１の電源
線１０１の電位レベルと等しくなることにより、ｐ型Ｍ
ＯＳトランジスタＰ１は完全にオフ状態となる。また、
ｎ型ＭＯＳトランジスタＮ２もオフ状態となる。

【００８８】また、ノードＡ１が第１の電源線１０１の
電位レベルと等しいので、ｐ型ＭＯＳトランジスタＰ５
はオフ状態となり、ｎ型ＭＯＳトランジスタＮ５はオン
状態となり、ノードＢ２は出力ノードｏｕｔと同じ電位
レベル、すなわち、第２の電源線１０２の電位レベルと
等しくなるので、ｎ型ＭＯＳトランジスタＮ４はオフ状
態となる。

【００８９】したがって、入力が第３の電源線１０３の
電位レベルに等しい場合、ｐ型ＭＯＳトランジスタＰ１
は完全にオフ状態となるので、第１の電源線１０１から
第２の電源線１０２に貫通電流は流れない。また、ｎ型
ＭＯＳトランジスタＮ２はオフ状態となるので、第１の
電源線１０１から入力ノードｉｎに貫通電流は流れな
い。また、ｐ型ＭＯＳトランジスタＰ５はオフ状態とな
るので、第３の電源線１０３から第２の電源線１０２に
貫通電流は流れない。さらに、ｐ型ＭＯＳトランジスタ
Ｐ３はオフ状態となるので、第４の電源線１０４から第
２の電源線１０２に貫通電流は流れない。よって、低消
費電力となる。

【００９０】次に、入力ノードｉｎに第４の電源線１０
４の電位レベルに等しい電位レベルが入力された場合を
考える。すなわち、入力が第３の電源線１０３の電位レ
ベルから第４の電源線１０４の電位レベルに遷移する場
合を考える。この場合、ｎ型ＭＯＳトランジスタＮ２は
オン状態となり、ノードＡ１は第４の電源線１０４の電
位レベルに等しい電位レベルとなるので、ｐ型ＭＯＳト
ランジスタＰ１はオン状態となり、出力ノードｏｕｔに
は第１の電源線１０１の電位レベルが出力される。

【００９１】また、ｐ型ＭＯＳトランジスタＰ４は、ノ
ードＡ２が第３の電源線１０３の電位レベルから、第４
の電源線１４３の電位レベルよりもしきい値電位Ｖｔｈ
ｐ分高い電位（第４の電源線１０４の電位＋Ｖｔｈｐ）
レベルまでオン状態となり、その後ノードＡ２が（第４
の電源線１０４の電位＋Ｖｔｈｐ）レベル以下になると
オフ状態となる。この時、ｎ型ＭＯＳトランジスタＮ１
はオフ状態となるが、完全にはオフ状態とはなっていな
い。

【００９２】ノードＡ１が第４の電源線１０４の電位レ
ベルと等しいので、ｎ型ＭＯＳトランジスタＮ５はオフ
状態となり、ｐ型ＭＯＳトランジスタＰ５はオン状態と
なるので、ノードＢ２は第３の電源線１０３の電位レベ
ルと等しくなる。したがって、ｎ型ＭＯＳトランジスタ
Ｎ４はオン状態となり、ノードＡ２は第２の電源線１０
２の電位レベルと等しくなる。ノードＡ２が第２の電源
線１０２の電位レベルと等しくなることにより、ｎ型Ｍ
ＯＳトランジスタＮ１は完全にオフ状態となる。また、
ｐ型ＭＯＳトランジスタＰ４もオフ状態となる。

【００９３】また、ノードＡ２が第２の電源線１０２の
電位レベルと等しいので、ｎ型ＭＯＳトランジスタＮ３
はオフ状態となり、ｐ型ＭＯＳトランジスタＰ３はオン
状態となり、ノードＢ１は出力ノードｏｕｔと同じ電位
レベル、すなわち、第１の電源線１０１の電位レベルと
等しくなるので、ｐ型ＭＯＳトランジスタＰ２はオフ状
態となる。

【００９４】したがって、入力が第４の電源線１０４の
電位レベルと等しい場合、ｎ型ＭＯＳトランジスタＮ１
はオフ状態となるので、第１の電源線１０１から第２の
電源線１０２に貫通電流は流れない。また、ｐ型ＭＯＳ
トランジスタＰ２はオフ状態となるので、第１の電源線
１０１から入力ノードｉｎに貫通電流は流れない。よっ
て、低消費電力となる。

【００９５】また、出力段をトランジスタ２段で直列に
構成しており、駆動力を減少させない。また、出力ノー
ドｏｕｔからの帰還ループが存在しないので高速な動作
が可能となる。

【００９６】尚、図１１では、ｐ型ＭＯＳトランジスタ
Ｐ５のソースは第３の電源線１０３に接続されている
が、第１の電源線１０１に接続してもよい。また、ｎ型
ＭＯＳトランジスタＮ３のドレインは第４の電源線１０
４に接続されているが、第２の電源線に接続してもよ
い。

【００９７】

【発明の効果】以上、詳述したようにこの発明によれ
ば、貫通電流を抑え、駆動電力を減少させることなく、
低消費電力に信号レベルを変換する信号レベル変換回路
を提供できる。また、出力ノードｏｕｔからの帰還ルー
プが存在しないので高速な動作が可能となる。

【図面の簡単な説明】

【図１】第１の実施形態にかかる信号レベル変換回路の
詳細な回路図。

【図２】第２の実施形態にかかる信号レベル変換回路の
詳細な回路図。

【図３】第２の実施形態の信号レベル変換回路における
タイミング図。

【図４】第３の実施形態にかかる信号レベル変換回路の
詳細な回路図。

【図５】第４の実施形態にかかる信号レベル変換回路の
詳細な回路図。

【図６】第５の実施形態にかかる信号レベル変換回路の
詳細な回路図。

【図７】第５の実施形態の信号レベル変換回路における
タイミング図。

【図８】第６の実施形態にかかる信号レベル変換回路の
詳細な回路図。

【図９】第７の実施形態にかかる信号レベル変換回路の
詳細な回路図。

【図１０】第８の実施形態にかかる信号レベル変換回路
の詳細な回路図。

【図１１】第９の実施形態にかかる信号レベル変換回路
の詳細な回路図。

【図１２】従来のレベル変換回路の一例を示す回路図。

【図１３】従来のレベル変換回路の一例を示す回路図。

【符号の説明】

１０１…第１の電源線１０２…第２の電源線１０３…第３の電源線１０４…第４の電源線ｉｎ…入力ノードｏｕｔ…出力ノードＳｗ１，Ｓｗ２…スイッチ回路Ｐ１〜Ｐ５…ｐ型ＭＯＳトランジスタＮ１〜Ｎ５…ｎ型ＭＯＳトランジスタ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J056 AA32 AA38 BB02 BB12 BB17 BB19 CC21 DD13 DD28 DD29 EE11 FF08 GG06

Claims

【特許請求の範囲】

【請求項１】高電位の第１の電源線と、低電位の第２の電源線と、前記第１の電源線よりも低電位の第３の電源線と、入力信号が供給される入力信号線と、前記入力信号が前記第３の電源線の電位レベルの時に
は、前記第１の電源線の電位レベルを出力し、前記入力
信号が前記第２の電源線の電位レベルの時には、その入
力レベルをそのまま出力する第１のスイッチ回路と、ソースに前記第１の電源線が接続され、ゲートに前記第
１のスイッチ回路を介して前記入力信号が供給される第
１のｐ型ＭＯＳトランジスタと、ソースに前記第２の電源線が接続され、ドレインに前記
第１のｐ型ＭＯＳトランジスタのドレインが接続され、
ゲートに前記入力信号が供給される第１のｎ型ＭＯＳト
ランジスタとを備えたことを特徴とする信号レベル変換
回路。
【請求項２】高電位の第１の電源線と、低電位の第２の電源線と、前記第２の電源線よりも高電位の第４の電源線と、入力信号が供給される入力信号線と、前記入力信号が前記第４の電源線の電位レベルの時に
は、前記第２の電源線の電位レベルを出力し、前記入力
信号が前記第１の電源線の電位レベルの時には、その入
力レベルをそのまま出力する第２のスイッチ回路と、ソースに前記第１の電源線が接続され、ゲートに前記入
力信号が供給される第１のｐ型ＭＯＳトランジスタと、ソースに前記第２の電源線が接続され、ドレインに前記
第１のｐ型ＭＯＳトランジスタのドレインが接続され、
ゲートに前記第２のスイッチ回路を介して前記入力信号
が供給される第１のｎ型ＭＯＳトランジスタとを備えた
ことを特徴とする信号レベル変換回路。
【請求項３】高電位の第１の電源線と、低電位の第２の電源線と、前記第１の電源線よりも低電位の第３の電源線と、前記第２の電源線よりも高電位の第４の電源線と、入力信号を供給される入力信号線と、前記入力信号が前記第３の電源線の電位レベルの時に
は、前記第１の電源線の電位レベルを出力し、前記入力
信号が前記第４の電源線の電位レベルの時には、その入
力レベルをそのまま出力する第１のスイッチ回路と、前記入力信号が前記第４の電源線の電位レベルの時に
は、前記第２の電源線の電位レベルを出力し、前記入力
信号が前記第３の電源線の電位レベルの時には、その入
力レベルをそのまま出力する第２のスイッチ回路と、ソースに前記第１の電源線が接続され、ゲートに前記第
１のスイッチを介して前記入力信号が供給される第１の
ｐ型ＭＯＳトランジスタと、ソースに前記第２の電源線が接続され、ドレインに前記
第１のｐ型ＭＯＳトランジスタのドレインが接続され、
ゲートに前記第２のスイッチ回路を介して前記入力信号
が供給される第１のｎ型ＭＯＳトランジスタとを備えた
ことを特徴とする信号レベル変換回路。
【請求項４】前記第１のスイッチ回路は、ソースに前記入力信号線が接続され、ドレインに前記第
１のｐ型ＭＯＳトランジスタのゲートが接続され、ゲー
トに前記第３の電源線が接続された第２のｎ型ＭＯＳト
ランジスタと、ソースに前記第１の電源線が接続され、ドレインに前記
第１のｐ型ＭＯＳトランジスタのゲートが接続され、ゲ
ートに前記第１のｐ型ＭＯＳトランジスタおよび前記第
１のｎ型ＭＯＳトランジスタの各ドレインが接続された
第２のｐ型ＭＯＳトランジスタとで構成される請求項１
または３記載の信号レベル変換回路。
【請求項５】前記第２のスイッチ回路は、ソースに前記第１のｎ型ＭＯＳトランジスタのゲートが
接続され、ドレインに前記入力信号線が接続され、ゲー
トに前記第４の電源線が接続された第２のｐ型ＭＯＳト
ランジスタと、ソースに前記第２の電源線前記が接続され、ドレインに
第１のｎ型ＭＯＳトランジスタのゲートが接続され、ゲ
ートに前記第１のｐ型ＭＯＳトランジスタおよび前記第
１のｎ型ＭＯＳトランジスタの各ドレインが接続された
第２のｎ型ＭＯＳトランジスタとで構成される請求項２
または３記載の信号レベル変換回路。
【請求項６】前記第１のスイッチ回路は、ソースに前記入力信号線が接続され、ドレインに前記第
１のｐ型ＭＯＳトランジスタのゲートが接続され、ゲー
トに前記第３の電源線が接続された第２のｎ型ＭＯＳト
ランジスタと、ソースに前記第１の電源線が接続され、ドレインに前記
第１のｐ型ＭＯＳトランジスタのゲートが接続された第
２のｐ型ＭＯＳトランジスタと、ソースに前記第２のｐ型ＭＯＳトランジスタのゲートが
接続され、ドレインに第２の電源線が接続され、ゲート
に前記入力信号線が接続された第３のｎ型ＭＯＳトラン
ジスタと、ソースに前記第２のｐ型ＭＯＳトランジスタのゲートが
接続され、ドレインに前記第１のｐ型ＭＯＳトランジス
タおよび前記第１のｎ型ＭＯＳトランジスタの各ドレイ
ンが接続され、ゲートに前記入力信号線が接続された第
３のｐ型ＭＯＳトランジスタとで構成される請求項１ま
たは３記載の信号レベル変換回路。
【請求項７】前記第２のスイッチ回路は、ソースに前記第１のｎ型ＭＯＳトランジスタのゲートが
接続され、ドレインに前記入力信号線が接続され、ゲー
トに前記第４の電源線が接続された第２のｐ型ＭＯＳト
ランジスタと、ソースに前記第２の電源線が接続され、ドレインに前記
第１のｎ型ＭＯＳトランジスタのゲートが接続された第
２のｎ型ＭＯＳトランジスタと、ソースに前記第１の電源線が接続され、ドレインに前記
第２のｎ型ＭＯＳトランジスタのゲートが接続され、ゲ
ートに前記入力信号線が接続された第３のｐ型ＭＯＳト
ランジスタと、ソースに前記第１のｐ型ＭＯＳトランジスタおよび前記
第１のｎ型ＭＯＳトランジスタの各ドレインが接続さ
れ、ドレインに前記第２のｎ型ＭＯＳトランジスタのゲ
ートが接続され、ゲートに前記入力信号線が接続された
第３のｎ型ＭＯＳトランジスタとで構成される請求項２
または３記載の信号レベル変換回路。
【請求項８】前記第１のスイッチ回路は、ソースに前記入力信号線が接続され、ドレインに前記第
１のｐ型ＭＯＳトランジスタのゲートが接続され、ゲー
トに前記第３の電源線が接続された第２のｎ型ＭＯＳト
ランジスタと、ソースに前記第１の電源線が接続され、ドレインに前記
第１のｐ型ＭＯＳトランジスタのゲートが接続された第
２のｐ型ＭＯＳトランジスタと、ソースに前記第２のｐ型ＭＯＳトランジスタのゲートが
接続され、ドレインに第４の電源線が接続され、ゲート
に前記入力信号線が接続された第３のｎ型ＭＯＳトラン
ジスタと、ソースに前記第２のｐ型ＭＯＳトランジスタのゲートが
接続され、ドレインに前記第１のｐ型ＭＯＳトランジス
タおよび前記第１のｎ型ＭＯＳトランジスタの各ドレイ
ンが接続され、ゲートに前記入力信号線が接続された第
３のｐ型ＭＯＳトランジスタとで構成される請求項３記
載の信号レベル変換回路。
【請求項９】前記第２のスイッチ回路は、ソースに前記第１のｎ型ＭＯＳトランジスタのゲートが
接続され、ドレインに前記入力信号線が接続され、ゲー
トに前記第４の電源線が接続された第２のｐ型ＭＯＳト
ランジスタと、ソースに前記第１のｎ型ＭＯＳトランジスタのゲートが
接続され、ドレインに前記第２の電源線が接続された第
２のｎ型ＭＯＳトランジスタと、ソースに前記第３の電源線が接続され、ドレインに前記
第２のｎ型ＭＯＳトランジスタのゲートが接続され、ゲ
ートに前記入力信号線が接続された第３のｐ型ＭＯＳト
ランジスタと、ソースに前記第１のｐ型ＭＯＳトランジスタおよび前記
第１のｎ型ＭＯＳトランジスタの各ドレインが接続さ
れ、ドレインに前記第２のｎ型ＭＯＳトランジスタのゲ
ートが接続され、ゲートに前記入力信号線が接続された
第３のｎ型ＭＯＳトランジスタとで構成される請求項３
記載の信号レベル変換回路。
【請求項１０】前記入力信号は、前記第２の電源線およ
び前記第３の電源線の電位レベル間で振幅することを特
徴とする請求項１、４、６または８記載の信号レベル変
換回路。
【請求項１１】前記入力信号は、前記第１の電源線およ
び前記第４の電源線の電位レベル間で振幅することを特
徴とする請求項２、５、７または９記載の信号レベル変
換回路。
【請求項１２】前記入力信号は、前記第３の電源線およ
び前記第４の電源線の電位レベル間で振幅することを特
徴とする請求項３乃至９のいずれかに記載の信号レベル
変換回路。
【請求項１３】前記第１のｐ型ＭＯＳトランジスタのド
レイン、および、前記第１のｎ型ＭＯＳトランジスタの
ドレインの接続点は、出力信号線に接続されていること
を特徴とする請求項１乃至１２のいずれかに記載の信号
レベル変換回路。
【請求項１４】前記出力信号線に出力される出力信号
は、前記第１の電源線および前記第２の電源線の電位レ
ベル間で振幅することを特徴とする請求項１３記載の信
号レベル変換回路。