JP2002043448A - 集積回路とメモリセルのトラップチャージ層のチャージ方法 - Google Patents
集積回路とメモリセルのトラップチャージ層のチャージ方法Info
- Publication number
- JP2002043448A JP2002043448A JP2001213820A JP2001213820A JP2002043448A JP 2002043448 A JP2002043448 A JP 2002043448A JP 2001213820 A JP2001213820 A JP 2001213820A JP 2001213820 A JP2001213820 A JP 2001213820A JP 2002043448 A JP2002043448 A JP 2002043448A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trap charge
- region
- disposed
- charge layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
- H10D30/684—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection
- H10D30/685—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection from the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
- G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 ゲート−ソース間電圧とドレイン−ソース間
電圧がＶＤＤ以下でプログラム可能であり、かつ過剰消
去の問題を有さず、また高いプログラミングパワー、電
圧およびプログラム時間を必要としないようなＥＰＲＯ
Ｍを提供する。 【解決手段】半導体基板（１１０）内に配置され、電気
接点（１１０）を具備するウェル領域（１２０）と、前
記半導体基板上に配置されるトラップチャージ層（１６
０）と、前記トラップチャージ層の上に配置される制御
ゲート（１７０）と、を有することを特徴とする。
電圧がＶＤＤ以下でプログラム可能であり、かつ過剰消
去の問題を有さず、また高いプログラミングパワー、電
圧およびプログラム時間を必要としないようなＥＰＲＯ
Ｍを提供する。 【解決手段】半導体基板（１１０）内に配置され、電気
接点（１１０）を具備するウェル領域（１２０）と、前
記半導体基板上に配置されるトラップチャージ層（１６
０）と、前記トラップチャージ層の上に配置される制御
ゲート（１７０）と、を有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路に関し、
特に、トラップチャージ層とチャネル励起二次電子注入
（channel-initiated secondary electron injection：
ＣＩＳＥＩ）構造を用いた、非揮発性半導体メモリセル
に関する。
特に、トラップチャージ層とチャネル励起二次電子注入
（channel-initiated secondary electron injection：
ＣＩＳＥＩ）構造を用いた、非揮発性半導体メモリセル
に関する。
【０００２】
【従来の技術】ＥＥＰＲＯＭおよびフラッシュＥＥＰＲ
ＯＭデバイスを含むＥＰＲＯＭデバイスは、通信および
コンピュータの領域で幅広く現在用いられている。メモ
リセルとアレイのサイズが小さいために、ＥＥＰＲＯＭ
メモリは従来のＳＲＡＭデバイスに対し、大幅なコスト
的に利点を有する。さらにまたＥＰＲＯＭは、ＤＲＡＭ
デバイスよりもＣＭＯＳ論理構成により適合性を有し、
これによりチップ上にシステムを組み込んだアプリケー
ションにさらに適したものとなる。しかしチップ上にシ
ステムを組み込んだＥＰＲＯＭデバイスが広く用いられ
るにつれて問題もある。
ＯＭデバイスを含むＥＰＲＯＭデバイスは、通信および
コンピュータの領域で幅広く現在用いられている。メモ
リセルとアレイのサイズが小さいために、ＥＥＰＲＯＭ
メモリは従来のＳＲＡＭデバイスに対し、大幅なコスト
的に利点を有する。さらにまたＥＰＲＯＭは、ＤＲＡＭ
デバイスよりもＣＭＯＳ論理構成により適合性を有し、
これによりチップ上にシステムを組み込んだアプリケー
ションにさらに適したものとなる。しかしチップ上にシ
ステムを組み込んだＥＰＲＯＭデバイスが広く用いられ
るにつれて問題もある。
【０００３】このような問題の１つは、プログラミング
するのに必要とされる低電圧が高くなることである。フ
ラッシュＥＥＰＲＯＭセルをプログラムすることは、セ
ル電圧をドレイン電圧（ＶＤＤ）以上にあげてトランジ
スタのチャネル内の電子を加速し（すなわちホット状態
にし）そしてその結果電子がゲート酸化物層に注入され
るよう、十分に高いエネルギーを電子に与えることによ
り行われる。これはホットエレクトロン注入（hot elec
tron injection：ＣＨＥＩ）と称する。電子がホット状
態となるよう加速するためには、通常ゲート−ソース間
電圧（Ｖｇｓ）は７−１２Ｖである。ところが通常のＶ
ＤＤ電圧は２．５Ｖである。また必要とされるドレイン
−ソース間電圧（Ｖｄｓ）は、６−１０Ｖである。しか
し、低電圧ＣＭＯＳ論理トランジスタは、このような電
圧を発生させることができず、また電圧を切り替えるこ
ともできない。かくして、低電圧ＣＭＯＳ技術において
は、高電圧に耐えるトランジスタを製造するのに必要
な、コストのかかるさらに余分のプロセスを必要とす
る。
するのに必要とされる低電圧が高くなることである。フ
ラッシュＥＥＰＲＯＭセルをプログラムすることは、セ
ル電圧をドレイン電圧（ＶＤＤ）以上にあげてトランジ
スタのチャネル内の電子を加速し（すなわちホット状態
にし）そしてその結果電子がゲート酸化物層に注入され
るよう、十分に高いエネルギーを電子に与えることによ
り行われる。これはホットエレクトロン注入（hot elec
tron injection：ＣＨＥＩ）と称する。電子がホット状
態となるよう加速するためには、通常ゲート−ソース間
電圧（Ｖｇｓ）は７−１２Ｖである。ところが通常のＶ
ＤＤ電圧は２．５Ｖである。また必要とされるドレイン
−ソース間電圧（Ｖｄｓ）は、６−１０Ｖである。しか
し、低電圧ＣＭＯＳ論理トランジスタは、このような電
圧を発生させることができず、また電圧を切り替えるこ
ともできない。かくして、低電圧ＣＭＯＳ技術において
は、高電圧に耐えるトランジスタを製造するのに必要
な、コストのかかるさらに余分のプロセスを必要とす
る。
【０００４】上記に説明した要件以外にも、十分な電流
でもって高電圧を生成するためには、約２００□Ａ／セ
ルの複雑な大きなチャージポンプ回路が、ＣＭＯＳデバ
イス内に必要とされる。この大きなチャージポンプ回路
は、必要とされるシリコンの表面積が大きいためにコス
ト高である。同時にまた、大きなチャージポンプ回路
は、高い動作電力を必要とし、バッテリーを長寿命化さ
せるのに必要な低電力操作と相容れないものとなってい
る。
でもって高電圧を生成するためには、約２００□Ａ／セ
ルの複雑な大きなチャージポンプ回路が、ＣＭＯＳデバ
イス内に必要とされる。この大きなチャージポンプ回路
は、必要とされるシリコンの表面積が大きいためにコス
ト高である。同時にまた、大きなチャージポンプ回路
は、高い動作電力を必要とし、バッテリーを長寿命化さ
せるのに必要な低電力操作と相容れないものとなってい
る。
【０００５】ＥＰＲＯＭデバイスを使用する際の別の問
題は、プログラム時間が長い（数十マイクロ秒）である
点である。プログラム時間は、セルがプログラムされる
間のチャネル電流を減らすと長くなる。チャネル電流
は、デバイスのしきい値が上がると減少し、そしてこれ
はプログラム操作により行われる。
題は、プログラム時間が長い（数十マイクロ秒）である
点である。プログラム時間は、セルがプログラムされる
間のチャネル電流を減らすと長くなる。チャネル電流
は、デバイスのしきい値が上がると減少し、そしてこれ
はプログラム操作により行われる。
【０００６】従来のＥＰＲＯＭデバイスの制約の一部を
解決する試みは、低電圧および低電力消費でプログラム
できるＥＰＲＯＭデバイスを得ることである。産業界で
は、チャネル励起二次電子注入（ＣＩＳＥＩ）を具備し
たフローティングゲートのフラッシュＥＥＰＲＯＭを開
発した。このＣＩＳＥＩデバイスは、フローティングゲ
ートに注入された電子は、インパクトイオン化フィード
バックにより加熱された、二次電子となるようなプログ
ラム環境を作り出す。このＣＩＳＥＩプロセスは、デバ
イスのチャネルにインパクトイオン化により開始され
る。チャネルの電子の流れに直交する垂直方向電界は、
エネルギーを二次電子に与えて、ポテンシャルバリアを
介してフローティングゲート上への電子の注入を可能と
する。この垂直方向電界の一例は、基板とドレインとの
間の電界および、基板とドレイン端部近傍の酸化物イン
タフェースとの間の電界である。その結果ＣＩＳＥＩデ
バイスは、ドレイン−ソース間電圧が低く（約３．３
Ｖ）、ゲート−ソース間電圧も低く（約５Ｖ）、そして
ドレイン電流が低く（約２０□Ａ／セル）でもってプロ
グラム可能となる。しかしプログラム中にはチャネル導
通状態が必要なために、ＣＩＳＥＩデバイスは、ゲート
−ソース電圧は必要によりプログラムされたしきい値電
圧（ＶＤＤよりも１．５Ｖ以上）よりも高いことが必要
である。ＣＩＳＥＩプログラミングを用いる場合でも、
必要とされるプログラミングゲート−ソース電圧は、Ｖ
ＤＤよりも少なくとも２．５Ｖ高いオーダーであり、こ
のためさらに高い電圧トランジスタとチャージポンプ回
路を必要とする。
解決する試みは、低電圧および低電力消費でプログラム
できるＥＰＲＯＭデバイスを得ることである。産業界で
は、チャネル励起二次電子注入（ＣＩＳＥＩ）を具備し
たフローティングゲートのフラッシュＥＥＰＲＯＭを開
発した。このＣＩＳＥＩデバイスは、フローティングゲ
ートに注入された電子は、インパクトイオン化フィード
バックにより加熱された、二次電子となるようなプログ
ラム環境を作り出す。このＣＩＳＥＩプロセスは、デバ
イスのチャネルにインパクトイオン化により開始され
る。チャネルの電子の流れに直交する垂直方向電界は、
エネルギーを二次電子に与えて、ポテンシャルバリアを
介してフローティングゲート上への電子の注入を可能と
する。この垂直方向電界の一例は、基板とドレインとの
間の電界および、基板とドレイン端部近傍の酸化物イン
タフェースとの間の電界である。その結果ＣＩＳＥＩデ
バイスは、ドレイン−ソース間電圧が低く（約３．３
Ｖ）、ゲート−ソース間電圧も低く（約５Ｖ）、そして
ドレイン電流が低く（約２０□Ａ／セル）でもってプロ
グラム可能となる。しかしプログラム中にはチャネル導
通状態が必要なために、ＣＩＳＥＩデバイスは、ゲート
−ソース電圧は必要によりプログラムされたしきい値電
圧（ＶＤＤよりも１．５Ｖ以上）よりも高いことが必要
である。ＣＩＳＥＩプログラミングを用いる場合でも、
必要とされるプログラミングゲート−ソース電圧は、Ｖ
ＤＤよりも少なくとも２．５Ｖ高いオーダーであり、こ
のためさらに高い電圧トランジスタとチャージポンプ回
路を必要とする。
【０００７】ＣＩＳＥＩデバイスは、好ましくない過剰
消去の問題にさらされ、これによりＥＰＲＯＭデバイス
が早いうちに劣化して、さらにまたセルをプログラムす
るのが難しくなる。さらにまた上記したようにプログラ
ム時間は、セルをプログラムする間のチャネル電流を低
減することにより長くなる。このＣＩＳＥＩプロセスの
詳細な説明は、米国特許第５６５９５０４号に開示され
ている。
消去の問題にさらされ、これによりＥＰＲＯＭデバイス
が早いうちに劣化して、さらにまたセルをプログラムす
るのが難しくなる。さらにまた上記したようにプログラ
ム時間は、セルをプログラムする間のチャネル電流を低
減することにより長くなる。このＣＩＳＥＩプロセスの
詳細な説明は、米国特許第５６５９５０４号に開示され
ている。
【０００８】
【発明が解決しようとする課題】本発明の目的は、ゲー
ト−ソース間電圧とドレイン−ソース間電圧がＶＤＤ以
下でプログラム可能であり、かつ過剰消去の問題を有さ
ず、また高いプログラミングパワー、電圧およびプログ
ラム時間を必要としないような半導体デバイスを提供す
ることである。
ト−ソース間電圧とドレイン−ソース間電圧がＶＤＤ以
下でプログラム可能であり、かつ過剰消去の問題を有さ
ず、また高いプログラミングパワー、電圧およびプログ
ラム時間を必要としないような半導体デバイスを提供す
ることである。
【０００９】
【課題を解決するための手段】本発明の半導体デバイス
は、半導体基板内にウェル領域を有し、このウェル領域
がウェル用電気接点を有する。さらに本発明の半導体デ
バイスは、第１絶縁層の上にトラップチャージ絶縁層
と、このトラップチャージ絶縁層の上に制御ゲート等を
有する。制御ゲートは、プログラム中に第１バイアス電
圧とは逆の極性の第２バイアス電圧を半導体デバイスに
与えるゲート接点を有する。
は、半導体基板内にウェル領域を有し、このウェル領域
がウェル用電気接点を有する。さらに本発明の半導体デ
バイスは、第１絶縁層の上にトラップチャージ絶縁層
と、このトラップチャージ絶縁層の上に制御ゲート等を
有する。制御ゲートは、プログラム中に第１バイアス電
圧とは逆の極性の第２バイアス電圧を半導体デバイスに
与えるゲート接点を有する。
【００１０】
【発明の実施の形態】図１において、本発明のメモリデ
バイス１００は、半導体基板１１０内に第１ウェル領域
１２０を有し、そしてこの第１ウェル領域１２０はウェ
ル用電気接点１２５を有する。本発明のこの実施例はさ
らに、半導体基板１１０の上にトラップチャージ層１６
０を有する。メモリデバイス１００は、第１ウェル領域
１２０内のウェル用電気接点１２５と、トラップチャー
ジ層１６０とを組み合わせることにより、従来のデバイ
スより優れた利点を有する。本発明のこの利点の１つ
は、プログラム電圧が低いことである。第１ウェル領域
１２０内のウェル用電気接点１２５により、バイアス電
圧をウェル用電気接点１２５にかけることができ、これ
によりドレインとウェルの接合領域近傍に垂直方向電界
を形成することができる。この垂直方向電界は、ソース
とドレインの間にバイアスを提供することにより、電子
の一部に十分なエネルギーを加え、これにより第１絶縁
層１５０のポテンシャルバリアを越えて、電子をトラッ
プチャージ層１６０内に入れる。その結果、デバイスを
プログラムするのに必要とされるパワーは低くて済む。
さらにまた、トラップチャージ層１６０が存在するため
に、電荷はトラップチャージ層１６０の局部領域内に閉
じこめられる。その結果、プログラミングバイアス状態
のもとでのセルのしきい値は、必ずしも増加せず、かく
してチャネルプログラム電流は、セルがプログラムされ
る間必ずしも減少しない。これにより、プログラムパワ
ーを低く、かつプログラム時間を短くすることができ
る。
バイス１００は、半導体基板１１０内に第１ウェル領域
１２０を有し、そしてこの第１ウェル領域１２０はウェ
ル用電気接点１２５を有する。本発明のこの実施例はさ
らに、半導体基板１１０の上にトラップチャージ層１６
０を有する。メモリデバイス１００は、第１ウェル領域
１２０内のウェル用電気接点１２５と、トラップチャー
ジ層１６０とを組み合わせることにより、従来のデバイ
スより優れた利点を有する。本発明のこの利点の１つ
は、プログラム電圧が低いことである。第１ウェル領域
１２０内のウェル用電気接点１２５により、バイアス電
圧をウェル用電気接点１２５にかけることができ、これ
によりドレインとウェルの接合領域近傍に垂直方向電界
を形成することができる。この垂直方向電界は、ソース
とドレインの間にバイアスを提供することにより、電子
の一部に十分なエネルギーを加え、これにより第１絶縁
層１５０のポテンシャルバリアを越えて、電子をトラッ
プチャージ層１６０内に入れる。その結果、デバイスを
プログラムするのに必要とされるパワーは低くて済む。
さらにまた、トラップチャージ層１６０が存在するため
に、電荷はトラップチャージ層１６０の局部領域内に閉
じこめられる。その結果、プログラミングバイアス状態
のもとでのセルのしきい値は、必ずしも増加せず、かく
してチャネルプログラム電流は、セルがプログラムされ
る間必ずしも減少しない。これにより、プログラムパワ
ーを低く、かつプログラム時間を短くすることができ
る。
【００１１】この実施例においては第１ウェル領域１２
０は、ＥＰＩ層のように、半導体基板１１０内に従来通
り形成され、この半導体基板１１０は第１ウェル領域１
２０とは逆の極性にドーピングされている。ここに示し
たＮＭＯＳデバイスにおいては、第１ウェル領域１２０
は従来と同様ｐ型ドーパントでドーピングされている。
また第１ウェル領域１２０は、メモリデバイス１００に
バイアス電圧（Ｖｔｓ）を与えるためのウェル用電気接
点１２５を有する。この実施例においては、半導体基板
１１０は、ＥＰＲＯＭデバイス１００への接地を与える
ために、基板用電気接点１１５を有する。半導体基板１
１０は、ウェハレベルにある層、あるいはウェハレベル
より上にある層を含むメモリデバイス１００内に形成さ
れたいずれかの層である。
０は、ＥＰＩ層のように、半導体基板１１０内に従来通
り形成され、この半導体基板１１０は第１ウェル領域１
２０とは逆の極性にドーピングされている。ここに示し
たＮＭＯＳデバイスにおいては、第１ウェル領域１２０
は従来と同様ｐ型ドーパントでドーピングされている。
また第１ウェル領域１２０は、メモリデバイス１００に
バイアス電圧（Ｖｔｓ）を与えるためのウェル用電気接
点１２５を有する。この実施例においては、半導体基板
１１０は、ＥＰＲＯＭデバイス１００への接地を与える
ために、基板用電気接点１１５を有する。半導体基板１
１０は、ウェハレベルにある層、あるいはウェハレベル
より上にある層を含むメモリデバイス１００内に形成さ
れたいずれかの層である。
【００１２】図１に示すように、ソース領域１３０とド
レイン領域１４０が第１ウェル領域１２０内に従来通り
形成されている。第１ウェル領域１２０は、ソース領域
１３０とドレイン領域１４０とは逆の極性のドーパント
を含有する。かくして第１ウェル領域１２０が従来と同
様ｐ型ドーパントでドーピングされている場合には、ソ
ース領域１３０とドレイン領域１４０はｎ型ドーパント
でドーピングされる。さらにソース領域１３０とドレイ
ン領域１４０はそれぞれ、ソース用電気接点１３５、ド
レイン用電気接点１４５を有する。ソース用電気接点１
３５、ドレイン用電気接点１４５は、ドレイン領域１４
０とソース領域１３０の間のバイアス電圧（Ｖｄｓ）を
メモリデバイス１００に与え、このバイアス電圧はプロ
グラミング中は、ウェル用電気接点１２５により与えら
れるバイアス電圧の極性とは逆である。同様に、ソース
領域１３０とドレイン領域１４０の間にチャネル領域１
４８が存在する。
レイン領域１４０が第１ウェル領域１２０内に従来通り
形成されている。第１ウェル領域１２０は、ソース領域
１３０とドレイン領域１４０とは逆の極性のドーパント
を含有する。かくして第１ウェル領域１２０が従来と同
様ｐ型ドーパントでドーピングされている場合には、ソ
ース領域１３０とドレイン領域１４０はｎ型ドーパント
でドーピングされる。さらにソース領域１３０とドレイ
ン領域１４０はそれぞれ、ソース用電気接点１３５、ド
レイン用電気接点１４５を有する。ソース用電気接点１
３５、ドレイン用電気接点１４５は、ドレイン領域１４
０とソース領域１３０の間のバイアス電圧（Ｖｄｓ）を
メモリデバイス１００に与え、このバイアス電圧はプロ
グラミング中は、ウェル用電気接点１２５により与えら
れるバイアス電圧の極性とは逆である。同様に、ソース
領域１３０とドレイン領域１４０の間にチャネル領域１
４８が存在する。
【００１３】第１絶縁層１５０は半導体基板１１０の上
に形成され、少なくともその一部はソース領域１３０と
ドレイン領域１４０の上にも存在する。本発明の一実施
例においては、第１絶縁層１５０はＳｉＯ2を含有す
る。しかし他の実施例においては、類似の絶縁特性を有
する他の材料を使用することも可能である。
に形成され、少なくともその一部はソース領域１３０と
ドレイン領域１４０の上にも存在する。本発明の一実施
例においては、第１絶縁層１５０はＳｉＯ2を含有す
る。しかし他の実施例においては、類似の絶縁特性を有
する他の材料を使用することも可能である。
【００１４】基板用電気接点１１５の上にトラップチャ
ージ層１６０が形成されている。このトラップチャージ
層１６０は、ＳｉＮ層である。トラップチャージ層１６
０の詳細は、米国特許第５７６８１９２号に開示されて
いる。
ージ層１６０が形成されている。このトラップチャージ
層１６０は、ＳｉＮ層である。トラップチャージ層１６
０の詳細は、米国特許第５７６８１９２号に開示されて
いる。
【００１５】しかし本発明の他の実施例においては、ト
ラップチャージ層１６０は、微細結晶孤立領域、例えば
ポリシリコン製結晶孤立領域を含むＳｉＯ2層でもよ
い。この実施例を図２に示す。図２に示すように本発明
のメモリデバイス１００は、ポリシリコン製結晶孤立領
域２１０を含むＳｉＯ2層を含むトラップチャージ層１
６０を有する。図２に示されたトラップチャージ層１６
０は、従来のポリシリコン製の薄膜層を形成して、ポリ
シリコン製結晶孤立領域２１０を構成する。ポリシリコ
ン製結晶孤立領域２１０が形成された後、ＳｉＯ2製の
コンフォーマル層が従来どおり形成され、これによりト
ラップチャージ層１６０の形成を完了する。
ラップチャージ層１６０は、微細結晶孤立領域、例えば
ポリシリコン製結晶孤立領域を含むＳｉＯ2層でもよ
い。この実施例を図２に示す。図２に示すように本発明
のメモリデバイス１００は、ポリシリコン製結晶孤立領
域２１０を含むＳｉＯ2層を含むトラップチャージ層１
６０を有する。図２に示されたトラップチャージ層１６
０は、従来のポリシリコン製の薄膜層を形成して、ポリ
シリコン製結晶孤立領域２１０を構成する。ポリシリコ
ン製結晶孤立領域２１０が形成された後、ＳｉＯ2製の
コンフォーマル層が従来どおり形成され、これによりト
ラップチャージ層１６０の形成を完了する。
【００１６】図１において、トラップチャージ層１６０
の上に制御ゲート１７０が形成される。制御ゲート１７
０はこの実施例ではポリシリコン製であるが、当業者は
ポリシリコンのかわりに他の類似の材料を使用すること
ができる。制御ゲート１７０は、制御ゲート１７０とソ
ース領域１３０の間のバイアス電圧をメモリデバイス１
００にかけるための、ゲート用電気接点１７５を有す
る。プログラミング中、このバイアス電圧は、ウェル用
電気接点１２５により提供されるバイアス電圧とは逆の
極性を有する。
の上に制御ゲート１７０が形成される。制御ゲート１７
０はこの実施例ではポリシリコン製であるが、当業者は
ポリシリコンのかわりに他の類似の材料を使用すること
ができる。制御ゲート１７０は、制御ゲート１７０とソ
ース領域１３０の間のバイアス電圧をメモリデバイス１
００にかけるための、ゲート用電気接点１７５を有す
る。プログラミング中、このバイアス電圧は、ウェル用
電気接点１２５により提供されるバイアス電圧とは逆の
極性を有する。
【００１７】他の絶縁材料も設計アプリケーションによ
っては、メモリデバイス１００内に従来どおり形成する
ことができる。本発明の一実施例においては、第２絶縁
層１９０は、制御ゲート１７０とトラップチャージ層１
６０の間に従来どおり形成される。第１絶縁層１５０の
場合と同様に、トラップチャージ層１６０はＳｉＯ
2製、あるいは類似の絶縁特性を有する材料製である。
っては、メモリデバイス１００内に従来どおり形成する
ことができる。本発明の一実施例においては、第２絶縁
層１９０は、制御ゲート１７０とトラップチャージ層１
６０の間に従来どおり形成される。第１絶縁層１５０の
場合と同様に、トラップチャージ層１６０はＳｉＯ
2製、あるいは類似の絶縁特性を有する材料製である。
【００１８】メモリデバイス１００が、ウェル用電気接
点１２５を有する第１ウェル領域１２０と、トラップチ
ャージ層１６０とを有する構造をしている結果、このメ
モリデバイス１００は、低い電圧およびパワーでもって
書き込むことができる。例えば本発明のメモリデバイス
１００は、特定のソース電圧（Ｖｓ）、ドレイン電圧
（Ｖｄ）、ゲート電圧（Ｖｇ）、ウェル電圧（Ｖｔ）、
基板電圧（Ｖｂ）をかけることにより、かくして第１バ
イアス電圧（Ｖｔｓ）、第２バイアス電圧（Ｖｇｓ）、
第３バイアス電圧（Ｖｄｓ）を形成することにより、書
き込むこと、すなわちプログラムすることができる。本
発明の一実施例においては、プログラム中はＶｇｓは
１．８〜３．０Ｖの範囲であり、Ｖｄｓは１．８〜３．
０Ｖの範囲であり、Ｖｔｓは−０．５〜−３．０Ｖの範
囲である。さらにまた好ましい実施例においては、Ｖｓ
は０Ｖで、Ｖｂも０Ｖである。デバイスの設計によって
は、他の電圧およびバイアス電圧を用いることもでき
る。
点１２５を有する第１ウェル領域１２０と、トラップチ
ャージ層１６０とを有する構造をしている結果、このメ
モリデバイス１００は、低い電圧およびパワーでもって
書き込むことができる。例えば本発明のメモリデバイス
１００は、特定のソース電圧（Ｖｓ）、ドレイン電圧
（Ｖｄ）、ゲート電圧（Ｖｇ）、ウェル電圧（Ｖｔ）、
基板電圧（Ｖｂ）をかけることにより、かくして第１バ
イアス電圧（Ｖｔｓ）、第２バイアス電圧（Ｖｇｓ）、
第３バイアス電圧（Ｖｄｓ）を形成することにより、書
き込むこと、すなわちプログラムすることができる。本
発明の一実施例においては、プログラム中はＶｇｓは
１．８〜３．０Ｖの範囲であり、Ｖｄｓは１．８〜３．
０Ｖの範囲であり、Ｖｔｓは−０．５〜−３．０Ｖの範
囲である。さらにまた好ましい実施例においては、Ｖｓ
は０Ｖで、Ｖｂも０Ｖである。デバイスの設計によって
は、他の電圧およびバイアス電圧を用いることもでき
る。
【００１９】図３において、上記の実施例で説明した電
圧をメモリデバイス１００にかけると、チャージの反転
によりチャネルが導通状態となる。導電性チャネル反転
領域３１０を図３に示す。横方向電界３１１はドレイン
近傍のチャネルピンチオフ領域３１４に存在し、垂直方
向電界３１２が半導体基板１１０とドレイン領域１４０
の間に存在する。別の垂直方向電界３１３が半導体基板
１１０と、ドレイン領域１４０端部近傍の第１絶縁層１
５０の間に存在する。横方向電界３１１により、ソース
領域１３０からの電子は、導電性チャネル反転領域３１
０内を伝搬して、ドレイン領域１４０の方向に向かって
加速する。この電子は、ドレインとウェル領域近傍でイ
ンパクトイオン化を引き起こし、その結果得られたホー
ルが、垂直方向電界３１２により第１絶縁層１５０の方
向に向かってウェル内で加速される。次にこのホールが
ウェル内でインパクトイオン化を引き起こし、その結果
得られた電子が、垂直方向電界３１３によりドレイン表
面の半導体基板１１０とドレイン近傍の第１絶縁層１５
０の方向に向かって加速される。垂直方向電界３１３
は、十分なエネルギーをこれらの電子に与え、その結
果、これらが第１絶縁層１５０のポテンシャルバリアを
越える。
圧をメモリデバイス１００にかけると、チャージの反転
によりチャネルが導通状態となる。導電性チャネル反転
領域３１０を図３に示す。横方向電界３１１はドレイン
近傍のチャネルピンチオフ領域３１４に存在し、垂直方
向電界３１２が半導体基板１１０とドレイン領域１４０
の間に存在する。別の垂直方向電界３１３が半導体基板
１１０と、ドレイン領域１４０端部近傍の第１絶縁層１
５０の間に存在する。横方向電界３１１により、ソース
領域１３０からの電子は、導電性チャネル反転領域３１
０内を伝搬して、ドレイン領域１４０の方向に向かって
加速する。この電子は、ドレインとウェル領域近傍でイ
ンパクトイオン化を引き起こし、その結果得られたホー
ルが、垂直方向電界３１２により第１絶縁層１５０の方
向に向かってウェル内で加速される。次にこのホールが
ウェル内でインパクトイオン化を引き起こし、その結果
得られた電子が、垂直方向電界３１３によりドレイン表
面の半導体基板１１０とドレイン近傍の第１絶縁層１５
０の方向に向かって加速される。垂直方向電界３１３
は、十分なエネルギーをこれらの電子に与え、その結
果、これらが第１絶縁層１５０のポテンシャルバリアを
越える。
【００２０】電子が、第１絶縁層１５０のポテンシャル
バリアを越えるような十分なエネルギーを確保すると、
この電子は、ドレイン領域１４０近傍のトラップチャー
ジ層１６０の局部領域３２０内に閉じこめられる。この
トラップは、ドレイン領域１４０近傍のチャネルピンチ
オフ領域３１４上にあるために、セルのしきい値はプロ
グラミングバイアス条件のもとでは増加せず、かくして
チャネルプログラム電流は、セルをプログラムしている
間、減少することはない。これによりプログラム時間が
短くなる。さらにトラップされた電荷は、プログラミン
グフローティングゲートフラッシュに関連する注入電荷
よりも少なくて済む。これは、トラップチャージ層が非
導電性だからである。
バリアを越えるような十分なエネルギーを確保すると、
この電子は、ドレイン領域１４０近傍のトラップチャー
ジ層１６０の局部領域３２０内に閉じこめられる。この
トラップは、ドレイン領域１４０近傍のチャネルピンチ
オフ領域３１４上にあるために、セルのしきい値はプロ
グラミングバイアス条件のもとでは増加せず、かくして
チャネルプログラム電流は、セルをプログラムしている
間、減少することはない。これによりプログラム時間が
短くなる。さらにトラップされた電荷は、プログラミン
グフローティングゲートフラッシュに関連する注入電荷
よりも少なくて済む。これは、トラップチャージ層が非
導電性だからである。
【００２１】かくしてトラップチャージ層１６０は、導
電性フローティングゲート層と同様に、チャージする必
要はない。プログラムするために必要とされる電荷の量
が減ることにより、ＣＩＳＥＩフローティングゲートＥ
ＰＲＯＭをプログラムするのに必要とされるよりも、プ
ログラミングパワーが少なくて済む。さらにまた、過剰
消去の可能性は、チャネルの一部の上にのみプログラミ
ングトラップ電荷を配置した結果減らすことができる。
読み出し時には、チャネルの残りの部分が消去およびプ
ログラミング操作により変化しないしきい値をもち、そ
して製造時には０Ｖ以上かつＶＤＤ以下に固定される。
かくして、メモリアレイのコラムに沿ってセルを配置し
たことにより、ゲートが接地電位にあるような選択され
なかったセルは、消去時でも導通状態ではない。
電性フローティングゲート層と同様に、チャージする必
要はない。プログラムするために必要とされる電荷の量
が減ることにより、ＣＩＳＥＩフローティングゲートＥ
ＰＲＯＭをプログラムするのに必要とされるよりも、プ
ログラミングパワーが少なくて済む。さらにまた、過剰
消去の可能性は、チャネルの一部の上にのみプログラミ
ングトラップ電荷を配置した結果減らすことができる。
読み出し時には、チャネルの残りの部分が消去およびプ
ログラミング操作により変化しないしきい値をもち、そ
して製造時には０Ｖ以上かつＶＤＤ以下に固定される。
かくして、メモリアレイのコラムに沿ってセルを配置し
たことにより、ゲートが接地電位にあるような選択され
なかったセルは、消去時でも導通状態ではない。
【００２２】本発明の一実施例においては、本発明のメ
モリデバイス１００を消去することは、ＣＨＥＩまたは
ＣＩＳＥＩによりプログラムされた、フローティングゲ
ートＥＰＲＯＭセルを消去するのに類似する。従来公知
のように消去は、局部領域３２０から第１ウェル領域１
２０への電子のFowler-Nordheim トンネル現象により行
われる。これは、４〜１２Ｖの正電圧をウェルにかけ、
選択的事項として−２．０〜−０．８Ｖの負のバイアス
電圧を制御ゲート１７０にかけることにより行われる。
別の消去方法は、ドレインからトラップチャージ領域に
ホットホールを注入することである。これは、４〜８Ｖ
の正電圧をドレイン領域１４０にかけ、選択的事項とし
て−２〜−６Ｖの負のバイアス電圧を制御ゲート１７０
にかけることにより行われる。
モリデバイス１００を消去することは、ＣＨＥＩまたは
ＣＩＳＥＩによりプログラムされた、フローティングゲ
ートＥＰＲＯＭセルを消去するのに類似する。従来公知
のように消去は、局部領域３２０から第１ウェル領域１
２０への電子のFowler-Nordheim トンネル現象により行
われる。これは、４〜１２Ｖの正電圧をウェルにかけ、
選択的事項として−２．０〜−０．８Ｖの負のバイアス
電圧を制御ゲート１７０にかけることにより行われる。
別の消去方法は、ドレインからトラップチャージ領域に
ホットホールを注入することである。これは、４〜８Ｖ
の正電圧をドレイン領域１４０にかけ、選択的事項とし
て−２〜−６Ｖの負のバイアス電圧を制御ゲート１７０
にかけることにより行われる。
【００２３】本発明の他の実施例においては、本発明の
メモリデバイス１００の読み込みは、ＣＨＥＩまたはＣ
ＩＳＥＩによりプログラムされた、フローティングゲー
トＥＰＲＯＭセルの読み込みと類似である。ただし、Ｖ
ｄｓに対しては０．０ＶのＶｓとＶｔおよび１Ｖ以下の
Ｖｄｓで行われる類似のバイアス電圧が用いられる。フ
ローティングゲートＥＰＲＯＭは、ゲート−ソース間電
圧ＶｄｓとＶＤＤ以上に上げることにより読み出すこと
もできる。フローティングゲートＥＰＲＯＭの過剰消去
を回避するために用いられる技術により、高い消去セル
しきい値に起因して、ＶＤＤ以上のＶｇｓを与え、これ
により読み出し動作中に所望のセル電流を得ることがで
きる。
メモリデバイス１００の読み込みは、ＣＨＥＩまたはＣ
ＩＳＥＩによりプログラムされた、フローティングゲー
トＥＰＲＯＭセルの読み込みと類似である。ただし、Ｖ
ｄｓに対しては０．０ＶのＶｓとＶｔおよび１Ｖ以下の
Ｖｄｓで行われる類似のバイアス電圧が用いられる。フ
ローティングゲートＥＰＲＯＭは、ゲート−ソース間電
圧ＶｄｓとＶＤＤ以上に上げることにより読み出すこと
もできる。フローティングゲートＥＰＲＯＭの過剰消去
を回避するために用いられる技術により、高い消去セル
しきい値に起因して、ＶＤＤ以上のＶｇｓを与え、これ
により読み出し動作中に所望のセル電流を得ることがで
きる。
【００２４】この高いセル電流がない場合には、メモリ
の読み出しアクセス時間は増加してしまう。本発明にお
いては、所望の読み出し電流は、ゲート−ソース間電圧
（Ｖｇｓ）を、Ｖｄｄにすることにより得られる。これ
は、チャネル領域の大部分のしきい値は、製造時に所望
の値に正確に設定され、そして局部領域３２０（この領
域においては、電子はプログラミング中には保持され、
消去中には取り除かれている）の一部のしきい値が消去
中は０以下に設定されるために達成可能である。
の読み出しアクセス時間は増加してしまう。本発明にお
いては、所望の読み出し電流は、ゲート−ソース間電圧
（Ｖｇｓ）を、Ｖｄｄにすることにより得られる。これ
は、チャネル領域の大部分のしきい値は、製造時に所望
の値に正確に設定され、そして局部領域３２０（この領
域においては、電子はプログラミング中には保持され、
消去中には取り除かれている）の一部のしきい値が消去
中は０以下に設定されるために達成可能である。
【００２５】本発明のメモリセルは、従来公知のように
行と列の形式で配置することができる。フラッシュＥＥ
ＰＲＯＭメモリセルは、通常セクタの形で配列される。
セクタは、同時に消去されるセルのグループであるが、
必ずしも他のセクタとは同時である必要はない。通常メ
モリアレイは、１つあるいは複数のセクタを含む。本発
明のセルにおいては、セクタ内の全てのセルは同一のウ
ェルを共有する。これにより、あるセクタ内のセルのみ
を消去し、他のセクタのセルを消去しないようにするこ
とができる。
行と列の形式で配置することができる。フラッシュＥＥ
ＰＲＯＭメモリセルは、通常セクタの形で配列される。
セクタは、同時に消去されるセルのグループであるが、
必ずしも他のセクタとは同時である必要はない。通常メ
モリアレイは、１つあるいは複数のセクタを含む。本発
明のセルにおいては、セクタ内の全てのセルは同一のウ
ェルを共有する。これにより、あるセクタ内のセルのみ
を消去し、他のセクタのセルを消去しないようにするこ
とができる。
【００２６】本発明は、図４に示すように第２ウェル領
域４１０を半導体基板内に具備し、この第２ウェル領域
４１０内に第１ウェル領域１２０を具備する形式でも実
行することができる。さらにまたこの構成においては、
半導体基板１１０はｐ型であり、第２ウェル領域４１０
はｎ型であり、第１ウェル領域１２０はｐ型である。ま
たｎ型ソースとｐ型ドレインとチャネル領域は第１ウェ
ル領域１２０内に配置される。さらにまた、第２ウェル
用電極４２０は基板用電気接点１１５に接続され、ウェ
ル用電気接点１２５が前述したように電圧を与える。
域４１０を半導体基板内に具備し、この第２ウェル領域
４１０内に第１ウェル領域１２０を具備する形式でも実
行することができる。さらにまたこの構成においては、
半導体基板１１０はｐ型であり、第２ウェル領域４１０
はｎ型であり、第１ウェル領域１２０はｐ型である。ま
たｎ型ソースとｐ型ドレインとチャネル領域は第１ウェ
ル領域１２０内に配置される。さらにまた、第２ウェル
用電極４２０は基板用電気接点１１５に接続され、ウェ
ル用電気接点１２５が前述したように電圧を与える。
【００２７】ｎ型ソースとｎ型ドレインとチャネル領域
を、直接ｐ型半導体製基板内に配置することにより、半
導体基板内にウェルを形成しなくても、本発明を実現す
ることができる。しかし本発明は、ｐ型ウェル領域とｎ
型ソース領域、ドレイン領域、すなわちＮＭＯＳデバイ
スに限定されず、他のデバイスも本発明により構成する
ことができる。
を、直接ｐ型半導体製基板内に配置することにより、半
導体基板内にウェルを形成しなくても、本発明を実現す
ることができる。しかし本発明は、ｐ型ウェル領域とｎ
型ソース領域、ドレイン領域、すなわちＮＭＯＳデバイ
スに限定されず、他のデバイスも本発明により構成する
ことができる。
【００２８】ここに示した実施例においては、メモリデ
バイス１００は順方向で読み出されるが、逆方向でも読
み出すこともできる。これはソースバイアスとドレイン
バイアスを逆にすることにより可能であり、メモリデバ
イス１００あたり２つのビットの情報を記憶することが
できる。
バイス１００は順方向で読み出されるが、逆方向でも読
み出すこともできる。これはソースバイアスとドレイン
バイアスを逆にすることにより可能であり、メモリデバ
イス１００あたり２つのビットの情報を記憶することが
できる。
【００２９】図５は本発明のメモリデバイス１００を組
み込んだ、従来の集積回路５００の断面図である。同図
において、上記したメモリデバイス１００の様々な素子
が示されている。さらにまた、従来の相互接続構造５３
０は、レベル間誘電体層５２０の形態で形成され、そし
てトランジスタ５１５を用いてＣＭＯＳのような従来の
半導体デバイスを構成する。メモリデバイス１００と従
来のトランジスタ５１５の両方が半導体ウェハ５１０の
上に形成される。相互接続構造５３０は、レベル間誘電
体層５２０内に配置され、メモリデバイス１００とトラ
ンジスタ５１５を電気的に接続して、メモリデバイスを
有する集積回路５００を構成する。
み込んだ、従来の集積回路５００の断面図である。同図
において、上記したメモリデバイス１００の様々な素子
が示されている。さらにまた、従来の相互接続構造５３
０は、レベル間誘電体層５２０の形態で形成され、そし
てトランジスタ５１５を用いてＣＭＯＳのような従来の
半導体デバイスを構成する。メモリデバイス１００と従
来のトランジスタ５１５の両方が半導体ウェハ５１０の
上に形成される。相互接続構造５３０は、レベル間誘電
体層５２０内に配置され、メモリデバイス１００とトラ
ンジスタ５１５を電気的に接続して、メモリデバイスを
有する集積回路５００を構成する。
【００３０】特許請求の範囲の発明の要件の後に括弧で
記載した番号は本発明の一実施例の態様関係を示すもの
で本発明の範囲を限定するものと解釈してはならない。
記載した番号は本発明の一実施例の態様関係を示すもの
で本発明の範囲を限定するものと解釈してはならない。
【図１】本発明のＥＰＲＯＭの部分断面図。
【図２】微細結晶構造のＳｉＯ２層を具備するトラップ
チャージ絶縁層を具備する、本発明のＥＰＲＯＭの部分
断面図。
チャージ絶縁層を具備する、本発明のＥＰＲＯＭの部分
断面図。
【図３】プログラム中のＥＰＲＯＭの部分断面図。
【図４】基板内の第２タブ内に図３のＥＰＲＯＭを配置
した図。
した図。
【図５】本発明のＥＰＲＯＭデバイスを組み込んだ従来
の集積回路の断面図。
の集積回路の断面図。
１００ メモリデバイス １１０ 半導体基板 １１５ 基板用電気接点 １２０ 第１ウェル領域 １２５ ウェル用電気接点 １３０ ソース領域 １３５ ソース用電気接点 １４０ ドレイン領域 １４５ ドレイン用電気接点 １４８ チャネル領域 １５０ 第１絶縁層 １６０ トラップチャージ層 １７０ 制御ゲート １７５ ゲート用電気接点 １９０ 第２絶縁層 ２１０ ポリシリコン製結晶孤立領域 ３１０ 導電性チャネル反転領域 ３１１ 横方向電界 ３１２、３１３ 垂直方向電界 ３１４ チャネルピンチオフ領域 ３２０ 局部領域 ４１０ 第２ウェル領域 ４２０ 第２ウェル用電極 ５００ 集積回路 ５１０ 半導体ウェハ ５１５ トランジスタ ５２０ レベル間誘電体層 ５３０ 相互接続構造
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ジェフリー デビン ブード アメリカ合衆国、07974 ニュージャージ ー州、ニュー プロヴィデンス、ウォーカ ー ドライブ 15 (72)発明者 リチャード ジョセフ マクパートランド アメリカ合衆国、18064 ペンシルベニア 州、ナザレス、レキシントン ロード 683 (72)発明者 ランビル シン アメリカ合衆国、32819 フロリダ州、オ ーランド、シュガー ビュー コート 7867 Ｆターム(参考） 5F083 EP17 EP18 EP22 ER02 ER05 ER11 ER19 ER22 ER30 GA05 GA16 MA15 MA19 PR25 PR43 PR44 PR45 PR46 PR53 PR54 PR55 PR56 ZA21 5F101 BA45 BA52 BA54 BB02 BC02 BC11 BD02 BD36 BE05 BE07 BF05 BH11 BH21
Claims (10)
- 【請求項１】 半導体基板（１１０）内に配置され、電
気接点（１１０）を具備するウェル領域（１２０）と、 前記半導体基板上に配置されるトラップチャージ層（１
６０）と、 前記トラップチャージ層の上に配置される制御ゲート
（１７０）と、を有することを特徴とする集積回路。 - 【請求項２】 前記半導体基板の上に配置された第１絶
縁層（１５０）をさらに有し、 前記第１絶縁層の少なくとも一部は、チャネル領域（１
４８）の上に配置されることを特徴とする請求項１記載
の集積回路。 - 【請求項３】 前記チャネル領域（１４８）は、ウェル
内のソース領域（１３０）とドレイン領域（１４０）の
間にあり、 前記ソース領域（１３０）とドレイン領域（１４０）
は、第３のバイアス電圧を半導体デバイスにかけるため
の電気的接点（１３５，１４５）を有し、 この第３バイアス電圧は、プログラミング中は、前記第
１バイアス電圧の極性とは反対であることを特徴とする
請求項２記載の集積回路。 - 【請求項４】 前記ウェル領域（１２０）はｐ型ドーパ
ントを、ソース領域（１３０）とドレイン領域（１４
０）はｎ型ドーパントを含有することを特徴とする請求
項３記載の集積回路。 - 【請求項５】 前記トラップチャージ層（１６０）の上
に配置された第２絶縁層（１９０）をさらに有し、 前記制御ゲート（１７０）は、この第２絶縁層（１９
０）の上に配置されることを特徴とする請求項１記載の
集積回路。 - 【請求項６】 前記トラップチャージ層（１６０）は、
窒化シリコン層であることを特徴とする請求項１記載の
集積回路。 - 【請求項７】 前記トラップチャージ層（１６０）は、
微細結晶構造を含むに酸化シリコン層であることを特徴
とする請求項１記載の集積回路。 - 【請求項８】 ウェハ上に配置されたトランジスタと、 ＥＰＲＯＭデバイスと、 前記トランジスタとＥＰＲＯＭデバイスの上に配置さ
れ、トランジスタとＥＰＲＯＭデバイスを電気的に接続
する相互接続構造を有する誘電体層と、からなり、 前記ＥＰＲＯＭは、 半導体基板（１１０）内に配置され、電気接点（１１
０）を具備するウェル領域（１２０）と、 前記半導体基板上に配置されるトラップチャージ層（１
６０）と、 前記トラップチャージ層の上に配置される制御ゲート
（１７０）と、を有することを特徴とする集積回路。 - 【請求項９】 トラップチャージレイヤメモリセルのア
レイにおいて、 半導体基板内にある、ウェル領域内に形成されたソース
領域とドレイン領域を有する、少なくとも２個のセル
と、 前記半導体基板上に堆積された誘電体層と、 前記誘電体層の上に形成されたトラップチャージ層と、 前記トラップチャージ層の上に形成された第２誘電体層
と、 前記第２誘電体層の上に形成され、ゲート−ソースバイ
アス電圧を５Ｖ以下に制御する制御ゲートと、 少なくとも−０．５Ｖの負のウェル−ソースバイアス電
圧を提供するウェル接続部と、からなり、 前記トラップチャージ層にチャージする電流は、ソース
からドレインへの電子電流により開始されることを特徴
とするトラップチャージレイヤメモリセルのアレイ。 - 【請求項１０】 ソースと、ドレインと、制御ゲート
と、基板と、トラップチャージ層とを有するメモリセル
のトラップチャージ層にチャージする方法において、 チャネル励起二次電子注入（ＣＩＳＥＩ）プロセスによ
り、トラップチャージ層にチャージする電流を与えるス
テップを有することを特徴とするメモリセルのトラップ
チャージ層のチャージ方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/616,569 US6528845B1 (en) | 2000-07-14 | 2000-07-14 | Non-volatile semiconductor memory cell utilizing trapped charge generated by channel-initiated secondary electron injection |
| US09/616569 | 2000-07-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043448A true JP2002043448A (ja) | 2002-02-08 |
| JP2002043448A5 JP2002043448A5 (ja) | 2008-08-28 |
Family
ID=24470052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001213820A Pending JP2002043448A (ja) | 2000-07-14 | 2001-07-13 | 集積回路とメモリセルのトラップチャージ層のチャージ方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6528845B1 (ja) |
| JP (1) | JP2002043448A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004051753A1 (en) * | 2002-11-27 | 2004-06-17 | Advanced Micro Devices, Inc. | Silicon nitrade charge trapping memory device |
| JP2004349311A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置 |
| KR100468745B1 (ko) * | 2002-06-04 | 2005-01-29 | 삼성전자주식회사 | 실리콘-옥사이드-나이트라이드-옥사이드-실리콘 게이트구조를 갖는 불휘발성 메모리 셀 및 그 제조 방법 |
| KR100640973B1 (ko) | 2004-08-02 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 프로그래밍/소거 방법 |
| KR100874175B1 (ko) | 2002-04-17 | 2008-12-15 | 후지쯔 가부시끼가이샤 | 비휘발성 반도체 메모리 및 그 제조 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400033B1 (ko) * | 2001-02-08 | 2003-09-29 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 |
| TWI244165B (en) * | 2002-10-07 | 2005-11-21 | Infineon Technologies Ag | Single bit nonvolatile memory cell and methods for programming and erasing thereof |
| US6998317B2 (en) * | 2003-12-18 | 2006-02-14 | Sharp Laboratories Of America, Inc. | Method of making a non-volatile memory using a plasma oxidized high-k charge-trapping layer |
| US7724577B2 (en) | 2008-05-08 | 2010-05-25 | Micron Technology, Inc. | NAND with back biased operation |
| US10290352B2 (en) * | 2015-02-27 | 2019-05-14 | Qualcomm Incorporated | System, apparatus, and method of programming a one-time programmable memory circuit having dual programming regions |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5858773A (ja) * | 1981-10-05 | 1983-04-07 | Agency Of Ind Science & Technol | 不揮発性半導体メモリ |
| JPS5975671A (ja) * | 1982-10-25 | 1984-04-28 | Hitachi Ltd | 不揮発性半導体記憶装置 |
| JPH06204491A (ja) * | 1992-12-28 | 1994-07-22 | Nippon Steel Corp | 不揮発性半導体記憶装置及びその書き換え方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58500683A (ja) * | 1981-05-11 | 1983-04-28 | エヌ・シ−・ア−ル・コ−ポレ−シヨン | 閾値変更可能半導体メモリ−装置 |
| US5168334A (en) | 1987-07-31 | 1992-12-01 | Texas Instruments, Incorporated | Non-volatile semiconductor memory |
| US4859619A (en) * | 1988-07-15 | 1989-08-22 | Atmel Corporation | EPROM fabrication process forming tub regions for high voltage devices |
| JP3358663B2 (ja) * | 1991-10-25 | 2002-12-24 | ローム株式会社 | 半導体記憶装置およびその記憶情報読出方法 |
| US5659504A (en) | 1995-05-25 | 1997-08-19 | Lucent Technologies Inc. | Method and apparatus for hot carrier injection |
| US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| US5740104A (en) * | 1997-01-29 | 1998-04-14 | Micron Technology, Inc. | Multi-state flash memory cell and method for programming single electron differences |
| US5790460A (en) * | 1997-05-12 | 1998-08-04 | Eon Silicon Devices, Inc. | Method of erasing a flash EEPROM memory |
| US5956271A (en) * | 1997-12-12 | 1999-09-21 | Texas Instruments Incorporated | Channel hot electron programmed memory device having improved reliability and operability |
-
2000
- 2000-07-14 US US09/616,569 patent/US6528845B1/en not_active Expired - Lifetime
-
2001
- 2001-07-13 JP JP2001213820A patent/JP2002043448A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5858773A (ja) * | 1981-10-05 | 1983-04-07 | Agency Of Ind Science & Technol | 不揮発性半導体メモリ |
| JPS5975671A (ja) * | 1982-10-25 | 1984-04-28 | Hitachi Ltd | 不揮発性半導体記憶装置 |
| JPH06204491A (ja) * | 1992-12-28 | 1994-07-22 | Nippon Steel Corp | 不揮発性半導体記憶装置及びその書き換え方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100874175B1 (ko) | 2002-04-17 | 2008-12-15 | 후지쯔 가부시끼가이샤 | 비휘발성 반도체 메모리 및 그 제조 방법 |
| KR100468745B1 (ko) * | 2002-06-04 | 2005-01-29 | 삼성전자주식회사 | 실리콘-옥사이드-나이트라이드-옥사이드-실리콘 게이트구조를 갖는 불휘발성 메모리 셀 및 그 제조 방법 |
| WO2004051753A1 (en) * | 2002-11-27 | 2004-06-17 | Advanced Micro Devices, Inc. | Silicon nitrade charge trapping memory device |
| US6906959B2 (en) | 2002-11-27 | 2005-06-14 | Advanced Micro Devices, Inc. | Method and system for erasing a nitride memory device |
| KR101024079B1 (ko) * | 2002-11-27 | 2011-03-22 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 실리콘 질화물 전하 포획 메모리 장치 |
| JP2004349311A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置 |
| KR100640973B1 (ko) | 2004-08-02 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 프로그래밍/소거 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6528845B1 (en) | 2003-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100198911B1 (ko) | 전기적으로 소거 및 프로그램 가능한 판독전용 메모리셀과 그 프로그램방법 및 그 제조방법 | |
| US5493138A (en) | Single transistor non-volatile electrically alterable semiconductor memory device | |
| US5812449A (en) | Flash EEPROM cell, method of manufacturing the same, method of programming and method of reading the same | |
| US5455791A (en) | Method for erasing data in EEPROM devices on SOI substrates and device therefor | |
| US5790460A (en) | Method of erasing a flash EEPROM memory | |
| KR20020092114A (ko) | 드레인 턴온 현상과 과잉 소거 현상을 제거한 ｓｏｎｏｓ셀, 이를 포함하는 불휘발성 메모리 장치 및 그 제조방법 | |
| JPH08330456A (ja) | 半導体デバイス及びその動作方法 | |
| US7092291B2 (en) | Nonvolatile semiconductor memory device, charge injection method thereof and electronic apparatus | |
| JPH06302828A (ja) | 半導体不揮発性記憶装置 | |
| JPH05299615A (ja) | 半導体記憶装置 | |
| US20070147126A1 (en) | Low power flash memory devices | |
| US6653682B1 (en) | Non-volatile electrically alterable semiconductor memory device | |
| JP2002043448A (ja) | 集積回路とメモリセルのトラップチャージ層のチャージ方法 | |
| KR20040031655A (ko) | 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법 | |
| US7728378B2 (en) | Nonvolatile semiconductor memory device, manufacturing method thereof and method of programming information into the memory device | |
| JP3175665B2 (ja) | 不揮発性半導体記憶装置のデータ消去方法 | |
| US4486859A (en) | Electrically alterable read-only storage cell and method of operating same | |
| JPH04105368A (ja) | 不揮発性半導体記憶装置及びその書き込み・消去方法 | |
| JPH11238814A (ja) | 半導体記憶装置およびその制御方法 | |
| US7473599B2 (en) | Memory capable of storing information and the method of forming and operating the same | |
| JPH10223784A (ja) | フラッシュメモリセル | |
| JP3171235B2 (ja) | 不揮発性半導体メモリ | |
| US6850440B2 (en) | Method for improved programming efficiency in flash memory cells | |
| JPH06334194A (ja) | 不揮発性半導体メモリ | |
| KR100521430B1 (ko) | 플래쉬 메모리 및 이를 이용한 프로그램 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080711 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111020 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120117 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120416 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120924 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121122 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130318 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130322 |