JP2002040982A - Matrix type display device - Google Patents
Matrix type display deviceInfo
- Publication number
- JP2002040982A JP2002040982A JP2000223463A JP2000223463A JP2002040982A JP 2002040982 A JP2002040982 A JP 2002040982A JP 2000223463 A JP2000223463 A JP 2000223463A JP 2000223463 A JP2000223463 A JP 2000223463A JP 2002040982 A JP2002040982 A JP 2002040982A
- Authority
- JP
- Japan
- Prior art keywords
- value
- pulse
- voltage
- waveform
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 21
- 230000007423 decrease Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 5
- 238000012887 quadratic function Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、冷陰極電子放出素
子を用いたFED表示装置やエレクトロルミネセンス表
示装置等のマトリクス型表示装置の駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a matrix type display device such as an FED display device or an electroluminescence display device using a cold cathode electron-emitting device.
【0002】[0002]
【従来の技術】従来、アクティブマトリクス型の平面表
示装置として、冷陰極電子放出素子を用いたFED表示
装置やエレクトロルミネセンス(以下、ELと記す)表
示装置が知られている。図6は従来例のマトリクス型表
示装置の構成を示す図、図7は表示パネルにおける素子
の配線イメージを示す図である。図6において、表示パ
ネル10は、例えば、図7に示すような走査電極S1〜
Smに接続されている複数(m)個の行配線と、データ
電極D1〜Dnに接続されている複数(n)個の列配線
によって、マトリクス状に配置された冷陰極電子放出素
子を用いた表示パネルである。2. Description of the Related Art Conventionally, as an active matrix type flat display device, an FED display device using a cold cathode electron-emitting device and an electroluminescence (hereinafter, referred to as EL) display device have been known. FIG. 6 is a diagram showing a configuration of a conventional matrix type display device, and FIG. 7 is a diagram showing a wiring image of elements in a display panel. 6, the display panel 10 includes, for example, scan electrodes S1 to S1 shown in FIG.
A plurality of (m) row wirings connected to Sm and a plurality (n) column wirings connected to data electrodes D1 to Dn use cold cathode electron-emitting devices arranged in a matrix. It is a display panel.
【0003】入力端子1から入力された入力映像信号
は、シフトレジスタ2へ供給されている。シフトレジス
タ2は、入力映像信号の1行分のデータを書き込む。ラ
ッチ回路3は、シフトレジスタ2の出力信号(データ)を
ラッチし、PWM回路4へ供給している。PWM回路4
は、映像信号のデータ値に応じて増加するパルス幅を有
するパルスを生成し、スイッチSd1〜Sdnへ供給し
ている。スイッチSd1〜Sdnは、PWM回路4から
供給されるパルスがHighの期間、オンとなって表示
パネル10のデータ電極D1〜Dnに定電圧+Vdを供
給する。An input video signal input from an input terminal 1 is supplied to a shift register 2. The shift register 2 writes data for one row of the input video signal. The latch circuit 3 latches an output signal (data) of the shift register 2 and supplies the output signal (data) to the PWM circuit 4. PWM circuit 4
Generates a pulse having a pulse width that increases according to the data value of the video signal, and supplies the pulse to the switches Sd1 to Sdn. The switches Sd1 to Sdn are turned on during a period when the pulse supplied from the PWM circuit 4 is High, and supplies the constant voltage + Vd to the data electrodes D1 to Dn of the display panel 10.
【0004】又、入力端子5から入力された同期信号
は、タイミング制御回路6へ供給されている。タイミン
グ制御回路6は、同期信号を基準としたタイミングでラ
ッチ回路3及びシフトレジスタ7を制御する。シフトレ
ジスタ7は、タイミング制御回路6の制御により、1行
目から順次に、1ライン幅のスキャンパルスTsを発生
させ、スイッチSs1〜Ssmへ供給している。スイッ
チSs1〜Ssmは、シフトレジスタ7から供給される
スキャンパルスがHighの期間、オンとなって表示パ
ネル10の走査電極S1〜Smに定電圧−Vsを供給す
る。[0006] The synchronization signal input from the input terminal 5 is supplied to a timing control circuit 6. The timing control circuit 6 controls the latch circuit 3 and the shift register 7 at a timing based on the synchronization signal. The shift register 7 generates a scan pulse Ts of one line width sequentially from the first row under the control of the timing control circuit 6, and supplies the scan pulse Ts to the switches Ss1 to Ssm. The switches Ss1 to Ssm are turned on during a period when the scan pulse supplied from the shift register 7 is High, and supplies the constant voltage −Vs to the scan electrodes S1 to Sm of the display panel 10.
【0005】次に、M行N列に配置された単純マトリク
ス型の表示装置を駆動する場合を例にして動作原理を説
明する。まず、走査電極側において、走査電極S1〜S
mまで順次に駆動電圧が印加される。また、データ電極
D1〜Dnには、選択されているラインに対応したデー
タに応じてパルス幅変調(PWM)されたパルス幅を有
するパルス電圧が加えられる。即ち、i行j列のデータ
に対しては走査電極Siが選択されている期間にデータ
電極Djに電圧を印加する。発光の強弱(階調)は、P
WM変調された信号をデータ電極に印加し、そのパルス
幅の期間だけ発光することにより表現される。Next, the operation principle will be described by taking as an example the case of driving a simple matrix type display device arranged in M rows and N columns. First, on the scan electrode side, scan electrodes S1 to S
The drive voltage is sequentially applied up to m. A pulse voltage having a pulse width modulated (PWM) in accordance with data corresponding to the selected line is applied to the data electrodes D1 to Dn. That is, a voltage is applied to the data electrode Dj for the data in the i-th row and the j-th column while the scanning electrode Si is selected. The intensity (gradation) of light emission is P
It is expressed by applying a WM-modulated signal to the data electrode and emitting light only during the period of the pulse width.
【0006】図8は図6の動作を説明するための波形図
である。例えば、信号のビット数が8ビットとして、完
全な黒は0、完全な白は255として表現されている場
合を考える。この場合、1走査期間は、255単位時間
(以下、Tと記す)で構成され、階調表現はデータ電極
に印加するパルス幅を0T〜255Tで変化させること
により行われる。(実際には、1走査期間を255以上
の単位時間で構成すれば良い。)仮に、入力されている
信号が、i行j列では0/255、(i+1)行j列は1
28/255、(i+2)行j列は255/255である
とする。i行の走査期間においては、図8(A)に示す如
く、i行の走査電極Siには−Vsが供給され、その他
の走査電極は0である。この時、i行j列の信号が0/
255であるため、図8(D)に示す如く、j列のデータ
電極Djはこの期間0電位である。FIG. 8 is a waveform chart for explaining the operation of FIG. For example, consider a case where the number of bits of a signal is expressed as 8 bits, complete black is represented as 0, and complete white is represented as 255. In this case, one scanning period is constituted by 255 unit times (hereinafter, referred to as T), and gradation expression is performed by changing the pulse width applied to the data electrode from 0T to 255T. (Actually, one scanning period may be composed of 255 or more unit times.) Assuming that the input signal is 0/255 in the i-th row and the j-th column and 1 in the (i + 1) -th row and the j-th column.
It is assumed that 28/255, (i + 2) row j column is 255/255. In the scanning period of the i-th row, as shown in FIG. 8A, −Vs is supplied to the scanning electrode Si of the i-th row, and the other scanning electrodes are 0. At this time, the signal in the i-th row and the j-th column is 0 /
8D, the data electrode Dj in the j-th column is at the zero potential during this period as shown in FIG.
【0007】i行の走査期間が終了すると、(i+1)行
の走査期間に移る。(i+1)行の走査期間においては、
図8(B)に示す如く、(i+1)行の走査電極には−Vs
が供給され、その他の走査電極は0である。この時、
(i+1)行j列の信号が128/255であるため、図
8(D)に示す如く、j列のデータ電極Djには走査期間
(255T)の約半分の期間(128T)だけ+Vdが
供給され、その後0となる。(i+1)行の走査期間が終
了すると、(i+2)行の走査期間に移る。(i+2)行の
走査期間においては、図8(C)に示す如く、(i+2)行
の走査電極には−Vsが供給され、その他の走査電極は
0である。この時、(i+2)行j列の信号が255であ
るため、図8(D)に示す如く、j列のデータ電極Djに
は走査期間の全期間(255T)において、+Vdが供
給されている。When the scanning period of the i-th row is completed, the operation proceeds to the scanning period of the (i + 1) -th row. In the scanning period of the (i + 1) row,
As shown in FIG. 8 (B), the scanning electrodes in the (i + 1) -th row have −Vs
Are supplied, and the other scan electrodes are zero. At this time,
Since the signal of (i + 1) row and j column is 128/255, as shown in FIG. 8D, + Vd is supplied to the data electrode Dj of j column only for a period (128T) which is about half of the scanning period (255T). And then becomes zero. When the scanning period of the (i + 1) -th row is completed, the process proceeds to the scanning period of the (i + 2) -th row. In the scanning period of the (i + 2) -th row, as shown in FIG. 8C, −Vs is supplied to the scanning electrodes of the (i + 2) -th row, and the other scanning electrodes are at zero. At this time, since the signal of (i + 2) row and j column is 255, as shown in FIG. 8D, + Vd is supplied to the data electrode Dj of j column during the entire scanning period (255T). .
【0008】図9は冷陰極電子放出素子の特性図であ
る。冷陰極電子放出素子を用いた表示パネルは、一般的
に、電子放出するためのしきい値を有している。図9に
おいて、横軸は印加電圧Va、縦軸は放出電流ieを表
しており、実線は、冷陰極電子放出素子の印加電圧Va
に対する放出電流の特性を示したものである。図中のV
thは、放出電流が生じるしきい値である。走査期間に
おいて走査電極側に供給される電圧(絶対値)Vs、及
びデータ電極に供給される電圧Vdは、共にVth以下
に設定され、(Vd+Vs)はVthより大きく設定され
れば良い。冷陰極電子放出素子の印加電圧とは、データ
電極の電位と走査電極の電位の差であるから、この場
合、データ電極と走査電極のうち一方のみの電圧(Vd
又はVs)の印加では発光は起こらず、両方に印加され
た場合(Vd+Vs)のみで発光する。FIG. 9 is a characteristic diagram of a cold cathode electron-emitting device. A display panel using a cold cathode electron emission element generally has a threshold value for emitting electrons. In FIG. 9, the horizontal axis represents the applied voltage Va, the vertical axis represents the emission current ie, and the solid line represents the applied voltage Va of the cold cathode electron-emitting device.
3 shows the characteristics of the emission current with respect to. V in the figure
th is a threshold value at which emission current occurs. In the scanning period, the voltage (absolute value) Vs supplied to the scan electrode and the voltage Vd supplied to the data electrode are both set to Vth or less, and (Vd + Vs) may be set to be larger than Vth. Since the applied voltage of the cold cathode electron-emitting device is a difference between the potential of the data electrode and the potential of the scan electrode, in this case, the voltage (Vd) of only one of the data electrode and the scan electrode is used.
Or Vs) does not emit light, but emits light only when (Vd + Vs) is applied to both.
【0009】図8の例では、i行j列の素子の印加電圧
は常にVth以下になっているため、発光は起こらな
い。(i+1)行j列の素子の印加電圧は、図8(F)に示
す如く、斜線部の128T期間だけVthを越えている
ので、128T期間だけ発光が起きる。(i+2)行j列
の素子の印加電圧は、図8(G)に示す如く、斜線部の2
55T期間だけVthを超えているので、255T期間
発光が起きる。ここでは、i行から(i+2)行目までの
表示過程についてのみ説明したが、実際には1行からM
行まで順次に走査パルスが加えられ、この走査タイミン
グに合わせて1列からN列のデータ電極にPWM変調さ
れたパルスが供給される。そして、有効画素が480行
×640列の表示の場合には、走査電極が480本、デ
ータ電極が640本存在し、RGBストライプ構造のカ
ラー表示の場合には1920本のデータ電極が存在す
る。In the example shown in FIG. 8, no light emission occurs because the voltage applied to the element in the i-th row and the j-th column is always lower than Vth. As shown in FIG. 8 (F), the voltage applied to the element in the (i + 1) -th row and the j-th column exceeds Vth only for the shaded 128T period, so that light emission occurs only for the 128T period. As shown in FIG. 8 (G), the applied voltage to the element in the (i + 2) row and j column is 2
Since Vth is exceeded for only 55T, light emission occurs for 255T. Here, only the display process from the i-th row to the (i + 2) -th row has been described.
A scanning pulse is sequentially applied to the rows, and a PWM-modulated pulse is supplied to data electrodes in columns 1 to N in accordance with the scanning timing. In the case of display of 480 rows × 640 columns of effective pixels, there are 480 scanning electrodes and 640 data electrodes, and in the case of color display of an RGB stripe structure, there are 1920 data electrodes.
【0010】このようなPWM変調による階調表現にお
いては、画像データに対してほぼリニアな発光特性を示
すことができる。しかし、実際の映像信号は画像の輝度
に対する画像データの振幅の関係は、リニアではなく、
ガンマ特性を有している。従って、リニア特性の表示装
置においては画像信号に対して逆ガンマ補正を行う必要
がある。CRTによる画像表示においては、発光特性が
逆ガンマ特性を有しているために、その必要性はない。In such a gradation expression by PWM modulation, it is possible to exhibit a substantially linear light emission characteristic with respect to image data. However, in an actual video signal, the relationship between the image data amplitude and the image brightness is not linear,
It has gamma characteristics. Therefore, in a display device having a linear characteristic, it is necessary to perform inverse gamma correction on an image signal. In the image display by the CRT, there is no necessity because the light emission characteristic has the inverse gamma characteristic.
【0011】図10は他の従来例のマトリクス型表示装
置の構成を示す図、図11は図10の動作を説明するた
めの波形図であり、併せて説明する。図10において、
先に説明した図6と同一部分には同一符号を付し、その
説明を省略する。図6との主な相違点は、波形発生回路
8を有する点である。これは、駆動電圧を変調する方式
により、CRTのように逆ガンマ特性に類似した発光特
性を有するものであり、1走査期間内で電圧又は電流が
ある勾配で変化する波形を、各画素の画像データに応じ
たパルス幅で切り取った波形で表示素子に供給すること
により、逆ガンマ特性に類似した発光特性を有するよう
にしている。FIG. 10 is a diagram showing the structure of another conventional matrix type display device, and FIG. 11 is a waveform diagram for explaining the operation of FIG. 10, which will be described together. In FIG.
The same parts as those in FIG. 6 described above are denoted by the same reference numerals, and description thereof will be omitted. The main difference from FIG. 6 is that a waveform generator 8 is provided. This has a light emission characteristic similar to an inverse gamma characteristic like a CRT due to a method of modulating a drive voltage, and a waveform in which a voltage or a current changes with a certain gradient within one scanning period is represented by an image of each pixel. By supplying a waveform cut out with a pulse width corresponding to the data to the display element, the display device has a light emission characteristic similar to the inverse gamma characteristic.
【0012】図10において、波形発生回路8は、タイ
ミング制御回路6の制御により、図11(D)に示す如
く、走査期間周期でランプ状の波形を有する出力信号を
発生し、スイッチSd1〜Sdnへ供給している。PW
M回路4は、図6で説明したと同様に、映像信号(画像
データ)のデータ値0〜255に対応して0T〜255
Tのパルスを出力し、スイッチSd1〜Sdnへ供給し
て、このパルスのHigh期間にスイッチSd1〜Sd
nをオンさせる。この時、図11(E)に示す如く、j列
データ電極側に印加される電圧は、ランプ状の波形をパ
ルス幅で切り取った波形になる。そして、i行j列の素
子の印加電圧は図11(F)、(i+1)行j列の素子の印
加電圧は図11(G)、(i+2)行j列の素子の印加電圧
は図11(H)に示す波形になる。これらの波形で、実際
に発光が起きるのは、しきい値Vthを越えている斜線
で示した部分である。即ち、発光期間内で、勾配を持っ
た電圧が印加されている部分である。In FIG. 10, a waveform generating circuit 8 generates an output signal having a ramp-shaped waveform in a scanning period cycle as shown in FIG. 11D under the control of a timing control circuit 6, and switches Sd1 to Sdn. To supply. PW
As described with reference to FIG. 6, the M circuit 4 has 0T to 255 corresponding to the data values 0 to 255 of the video signal (image data).
The pulse of T is output and supplied to the switches Sd1 to Sdn. During the High period of this pulse, the switches Sd1 to Sd
Turn on n. At this time, as shown in FIG. 11 (E), the voltage applied to the j-th column data electrode has a waveform obtained by cutting a ramp-shaped waveform by a pulse width. The applied voltage of the element in the i-th row and the j-th column is shown in FIG. 11 (F), the applied voltage of the element in the (i + 1) -th row and the j-th column is shown in FIG. The waveform shown in FIG. In these waveforms, light emission actually occurs in the shaded portions exceeding the threshold value Vth. That is, it is a portion where a voltage having a gradient is applied within the light emitting period.
【0013】このような波形で駆動したときの発光特性
を具体的に説明する。なお、計算が複雑になることを避
けるために、図9に示す電子放出素子の印加電圧対放出
電流特性を、実際の実線ではなく破線で示す直線で近似
する。この直線を数式で表現すると、次式となる。ここ
で、ieは放出電流、vaは印加電圧、gは直線の傾き
(コンダクタンス)である。The light emission characteristics when driven with such a waveform will be specifically described. In order to avoid complicated calculations, the applied voltage vs. emission current characteristics of the electron-emitting device shown in FIG. 9 are approximated not by the actual solid line but by the straight line indicated by the broken line. When this straight line is expressed by a mathematical formula, the following formula is obtained. Here, ie is the emission current, va is the applied voltage, and g is the slope (conductance) of the straight line.
【0014】[0014]
【数1】 (Equation 1)
【0015】図12は素子の印加電圧を説明するための
波形図である。各素子に印加される電圧vaは、図12
に示す如くt=0の電圧がv0、t=twの電圧がv1
になるよう直線的に増加すると仮定すると、次式の様に
時間tの関数として表現できる。FIG. 12 is a waveform chart for explaining the applied voltage of the element. The voltage va applied to each element is shown in FIG.
As shown in the figure, the voltage at t = 0 is v0 and the voltage at t = tw is v1.
Assuming that it increases linearly as follows, it can be expressed as a function of time t as in the following equation.
【0016】[0016]
【数2】 (Equation 2)
【0017】これらの式から、時間0から時間tpに至
るまでのパルス幅において各素子から放出する電子量q
を導くと、次式の様になり、パルス幅tpに対する放出
電子量qは2次関数を示すことが分かる。From these equations, the amount of electrons q emitted from each element in the pulse width from time 0 to time tp is obtained.
Is derived, the following equation is obtained, and it can be seen that the emitted electron quantity q with respect to the pulse width tp shows a quadratic function.
【0018】[0018]
【数3】 (Equation 3)
【0019】図13は素子の発光特性を示す図である。
発光は電子放出素子からの電子の照射を受けて生じるの
で、画像データ(パルス数)に対する発光量は、図13に
示す如く、2次関数に近似した逆ガンマ曲線となる。な
お、実際には図9に示す印加電圧対放出電流特性を直線
で近似したことによる誤差や、電子の照射を受けて発光
する蛍光体の飽和現象などの影響によって、完全な2次
関数にはならない。又、ここでは、図12に示す如く、
ランプ状波形の開始電圧より終了電圧の方が高くなる場
合で説明したが、開始電圧より終了電圧の方が低くなる
ようにして、PWM回路から発生するパルスがランプ状
波形の終了側を切り取るように制御しても全く同じ効果
を生じることは勿論である。FIG. 13 is a diagram showing the light emission characteristics of the device.
Since light emission is caused by the irradiation of electrons from the electron-emitting device, the light emission amount with respect to the image data (the number of pulses) becomes an inverse gamma curve approximated to a quadratic function as shown in FIG. In practice, a complete quadratic function may be generated due to an error caused by approximating the applied voltage vs. emission current characteristic shown in FIG. 9 with a straight line or a saturation phenomenon of a phosphor that emits light upon irradiation with electrons. No. Also, here, as shown in FIG.
Although the case where the end voltage is higher than the start voltage of the ramp waveform has been described, the pulse generated from the PWM circuit cuts off the end side of the ramp waveform so that the end voltage is lower than the start voltage. It is needless to say that the same effect can be obtained even if the control is performed in the above manner.
【0020】[0020]
【発明が解決しようとする課題】この様なPWM変調に
よる階調表現においては、画像データに対してほぼリニ
アな発光特性を示すことができる。図10で説明した従
来例では、素子に印加する波形をランプ状、ステップ状
に変化する波形とすることによって、逆ガンマ特性を有
することができる。しかし、この方法では、逆ガンマ補
正による輝度低下が発生するという問題点がある。In such gradation expression by PWM modulation, it is possible to exhibit a substantially linear light emission characteristic with respect to image data. In the conventional example described with reference to FIG. 10, an inverse gamma characteristic can be obtained by changing the waveform applied to the element to a ramp-like or step-like waveform. However, in this method, there is a problem that the luminance is reduced due to the inverse gamma correction.
【0021】図14は輝度低下を説明するための特性図
である。印加する最大電圧v2は決まっているため、図
14(A)に示す如く、ランプ波形のピーク値を従来の一
定電圧に合わせなければならない。得られる輝度(発光
量)は投入電子量の総和で決まるため、ランプ状波形で
駆動した場合、図14(B)の斜線部分に相当する電荷量
が減少し、その結果、図14(C)に示す如く、逆ガンマ
補正をすると、輝度(発光量)が逆ガンマ補正をしない場
合に対して低下するという問題点がある。ある条件下の
実験によると、勾配を付けた場合に輝度が半減する結果
になった。本発明は、前記課題を解決するためになされ
たものであり、2つのPWM回路を組み合わせた波形で
素子を駆動することにより、逆ガンマ特性に近似した発
光特性を有し、しかも輝度低下の無いマトリクス型表示
装置を提供することを目的とする。FIG. 14 is a characteristic diagram for explaining a decrease in luminance. Since the maximum voltage v2 to be applied is determined, the peak value of the ramp waveform must be adjusted to a conventional constant voltage as shown in FIG. Since the obtained luminance (light emission amount) is determined by the total amount of injected electrons, when driven by a ramp-shaped waveform, the charge amount corresponding to the hatched portion in FIG. 14B decreases, and as a result, FIG. As shown in (1), when inverse gamma correction is performed, there is a problem that the luminance (light emission amount) is lower than when the inverse gamma correction is not performed. Experiments under certain conditions have shown that the brightness is reduced by half when the gradient is applied. The present invention has been made to solve the above-mentioned problem, and has a light emission characteristic approximate to an inverse gamma characteristic by driving an element with a waveform obtained by combining two PWM circuits, and furthermore, there is no reduction in luminance. It is an object to provide a matrix display device.
【0022】[0022]
【課題を解決するための手段】以上の目的を達成するた
めに、複数の素子の複数の走査電極に接続されている複
数の行配線及び複数のデータ電極に接続されている複数
の列配線でマトリクス配線した表示パネルを有するマト
リクス型表示装置において、入力映像信号のデータ値に
応じて増加するパルス幅を有し、前記入力映像信号のデ
ータ値が所定値以下の部分では前記入力映像信号に同期
して時間的に波高値が変化し、前記データ値が所定値以
上の部分では一定の波高値となるパルス電圧を出力する
第1の駆動手段と、前記データ値が所定値以下の場合に
はパルス電圧を出力せず、前記データ値が所定値以上の
場合には入力映像信号のデータ値に応じて増加するパル
ス幅を有し、一定の波高値となるパルス電圧を出力する
第2の駆動手段と、前記第1の駆動手段の出力パルスと
前記第2の駆動手段の出力パルスとを重畳して前記複数
のデータ電極へ供給する重畳手段とを備えたことを特徴
とするマトリクス型表示装置を提供するものである。In order to achieve the above object, a plurality of row wirings connected to a plurality of scanning electrodes of a plurality of elements and a plurality of column wirings connected to a plurality of data electrodes are provided. In a matrix type display device having a display panel with a matrix wiring, a pulse width which increases in accordance with a data value of an input video signal is synchronized with a portion where the data value of the input video signal is equal to or less than a predetermined value. A first driving unit that outputs a pulse voltage having a constant peak value in a portion where the peak value changes with time and the data value is equal to or higher than a predetermined value; and when the data value is equal to or lower than a predetermined value, A second drive that does not output a pulse voltage and outputs a pulse voltage having a pulse width that increases according to the data value of the input video signal and has a constant peak value when the data value is equal to or greater than a predetermined value; Means A matrix type display device comprising: superimposing means for superimposing an output pulse of the first driving means and an output pulse of the second driving means and supplying the superposed output pulses to the plurality of data electrodes. Things.
【0023】[0023]
【発明の実施の形態】図1は本発明の実施例を示すブロ
ック図、図2〜図4は図1を説明するための波形図、図
5は本実施例における素子の発光特性を示す図であり、
併せて説明する。図1において、従来例の図6,図10
と同一部分には同一符号を付し、その説明を省略する。
図10との構成上の主な相違点は、PWM回路が第1P
WM回路11と第2PWM回路12の並列構成となって
いる点、及びスイッチSxd1〜Sxdnを追加した点
であり、以下詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing an embodiment of the present invention, FIGS. 2 to 4 are waveform diagrams for explaining FIG. 1, and FIG. And
Also described. In FIG. 1, FIG. 6 and FIG.
The same reference numerals are given to the same parts as in FIG.
The main difference in configuration from FIG. 10 is that the PWM circuit
The point that the WM circuit 11 and the second PWM circuit 12 are in a parallel configuration and that the switches Sxd1 to Sxdn are added will be described in detail below.
【0024】図1において、ラッチ回路3の出力信号
は、第1PWM回路11及び第2PWM回路12へ供給
されている。第1PWM回路11、波形発生回路13及
びスイッチSd1〜Sdnは第1の駆動手段を構成し、
第2PWM回路12、定電圧+Vd及びスイッチSxd
1〜Sxdnは第2の駆動手段を構成している。まず、
第1の駆動手段においては、波形発生回路13の出力信
号は、スイッチSd1〜Sdnへ供給されている。スイ
ッチSd1〜Sdnは、第1PWM回路11から供給さ
れるパルスのHigh期間のみでオンとなり、この期
間、波形発生回路13の出力信号を表示パネル10のデ
ータ電極D1〜Dnへ供給している。In FIG. 1, the output signal of the latch circuit 3 is supplied to a first PWM circuit 11 and a second PWM circuit 12. The first PWM circuit 11, the waveform generation circuit 13, and the switches Sd1 to Sdn constitute first driving means,
Second PWM circuit 12, constant voltage + Vd and switch Sxd
1 to Sxdn constitute a second driving unit. First,
In the first driving means, the output signal of the waveform generating circuit 13 is supplied to the switches Sd1 to Sdn. The switches Sd1 to Sdn are turned on only during the High period of the pulse supplied from the first PWM circuit 11, and supply the output signal of the waveform generating circuit 13 to the data electrodes D1 to Dn of the display panel 10 during this period.
【0025】次に、第2の駆動手段においては、スイッ
チSxd1〜Sxdnは、第2PWM回路12から供給
されるパルスのHigh期間のみでオンとなり、この期
間、定電圧+Vdを表示パネル10のデータ電極D1〜
Dnへ供給している。従って、表示パネル10のデータ
電極D1〜Dnへは、第1の駆動手段の出力信号と、第
2の駆動手段の出力信号とが重畳して供給されることと
なる。以下、詳細な動作を説明する。Next, in the second driving means, the switches Sxd1 to Sxdn are turned on only during the High period of the pulse supplied from the second PWM circuit 12, and during this period, the constant voltage + Vd is applied to the data electrode of the display panel 10. D1
Dn. Therefore, the output signals of the first driving unit and the output signals of the second driving unit are supplied to the data electrodes D1 to Dn of the display panel 10 in a superimposed manner. Hereinafter, the detailed operation will be described.
【0026】第1PWM回路11は、従来例におけるP
WM回路4と同様に、映像信号のデータ値に応じて増加
するパルス幅を有するパルスを生成して出力している。
波形発生回路13の出力信号は、従来例の波形発生回路
8の出力信号とは異なり、図3(D)に示す様に、例えば
走査周期の半分(画像データ値が所定値、例えば12
8)までの部分では、入力映像信号に同期して波高値が
時間的に勾配を持って変化し、データ値が所定値128
以上の部分では、波高値が一定電圧Vd2になってい
る。図2(A)は、第1PWM回路11の出力パルスによ
り、スイッチSd1〜Sdnで画像データに合わせて切
り出されてスイッチSxd1〜Sxdnへ供給される信
号を示しており、画像データに応じた期間のパルス幅
は、第1PWM回路11の画像データ値128の位置か
らスタートし、順方向(図2(A)において、tpから右
方向)に増加する。一方、図2(B)は、第2PWM回路
12の出力パルスを示しており、データ値が所定値12
8以下の場合にはパルス電圧を出力せず、データ値が所
定値128以上の場合には一定の波高値となるパルス電
圧を出力し、そのパルス幅は入力映像信号のデータ値に
応じて増加するパルス幅を有し、第1PWM回路11の
出力パルスとは、逆方向(図2(B)において、tpから
左方向)に増加する。The first PWM circuit 11 is the same as the conventional PWM circuit.
Similarly to the WM circuit 4, a pulse having a pulse width that increases according to the data value of the video signal is generated and output.
The output signal of the waveform generation circuit 13 is different from the output signal of the conventional waveform generation circuit 8 and, for example, as shown in FIG.
In the portion up to 8), the peak value changes with a time gradient in synchronization with the input video signal, and the data value becomes a predetermined value of 128.
In the above part, the peak value is the constant voltage Vd2. FIG. 2A shows a signal that is cut out in accordance with the image data by the switches Sd1 to Sdn and supplied to the switches Sxd1 to Sxdn in response to the output pulse of the first PWM circuit 11. The pulse width starts from the position of the image data value 128 of the first PWM circuit 11 and increases in the forward direction (rightward from tp in FIG. 2A). On the other hand, FIG. 2B shows an output pulse of the second PWM circuit 12, where the data value is a predetermined value 12
When the data value is equal to or less than 8, the pulse voltage is not output. When the data value is equal to or more than the predetermined value 128, a pulse voltage having a constant peak value is output, and the pulse width increases according to the data value of the input video signal. The output pulse of the first PWM circuit 11 increases in the opposite direction (to the left from tp in FIG. 2B).
【0027】次に、画像データ値が特定の値の場合の素
子の印加電圧を説明する。図2(C)は、画像データ値が
64(即ち、所定値128以下)の場合の素子の印加電圧
であり、図2(A)に示す第1PWM回路11に関係する
パルスのみに依存していることが分かる。図2(D)は、
画像データ値が192(即ち、所定値128以上)の場合
の場合の素子の印加電圧であり、図2(A)に示すパルス
と、図2(B)に示すパルスとが合成されたパルス波形と
なっていることが分かる。Next, the voltage applied to the element when the image data value is a specific value will be described. FIG. 2C shows the applied voltage of the element when the image data value is 64 (that is, the predetermined value is 128 or less), and depends only on the pulse related to the first PWM circuit 11 shown in FIG. You can see that there is. FIG. 2 (D)
A pulse waveform obtained by combining the pulse shown in FIG. 2A and the pulse shown in FIG. 2B when the image data value is 192 (that is, the predetermined value is 128 or more). It turns out that it becomes.
【0028】この時、j列データ電極に印加される電圧
は、図3(E)に示す様に、図3(D)に示す波形を画素デ
ータ値が0〜127の範囲ではランプ状に勾配を持った
パルス幅で切り取った波形になる。又、画像データ値が
128〜255の時、波形は左右両方向に一定電圧のパ
ルス幅が画像データに合わせて増加して素子に印加され
る。そして、i行j列の素子の印加電圧は図3(F)、
(i+1)行j列の素子の印加電圧は図3(G)、(i+2)
行j列の素子の印加電圧は図3(H)に示す波形になる。
これらの波形で、実際に発光が起きるのは、しきい値V
thを越えている斜線で示した部分である。i行j列で
は、画像データが0のためVthは越えない。(i+1)
行j列では、画像データが127のため、127T期間
のランプ波形がVthを越える。又、(i+2)行j列の
画像データは224であるので、224T期間一定電圧
(Vd+Vs)が素子へ供給されている。At this time, as shown in FIG. 3E, the voltage applied to the j-th column data electrode is such that the waveform shown in FIG. 3D has a ramp shape when the pixel data value is in the range of 0 to 127. It becomes a waveform cut by the pulse width having. When the image data value is 128 to 255, the waveform is applied to the element with a constant voltage pulse width increased in both the left and right directions in accordance with the image data. Then, the applied voltage of the element in the i-th row and the j-th column is shown in FIG.
FIG. 3 (G), (i + 2)
The applied voltage to the element in the row j column has a waveform shown in FIG.
In these waveforms, light emission actually occurs when the threshold value V
This is a portion indicated by oblique lines exceeding th. In the i-th row and the j-th column, Vth does not exceed since the image data is 0. (i + 1)
In the row j column, since the image data is 127, the ramp waveform in the 127T period exceeds Vth. Further, since the image data of the (i + 2) row and the j th column is 224, the constant voltage
(Vd + Vs) is supplied to the element.
【0029】このような波形で駆動した場合の発光特性
を具体的に説明する。ランプ状波形を印加した場合に
は、逆ガンマ特性(2次関数)が得られる原理について
は、従来例の図10で説明したので同様の効果が得られ
るものとする。ここで、画像データ値が所定値128以
上の場合には、発光素子にかかる電圧は、図4(A)に示
す様に、走査周期の半分より一定電圧Vdで左右に増え
ていくことになる。これを素子にかかる電圧増加として
考えた場合、図4(B)に示す様に、ランプ状に増加する
波形と相似になると考えられる。且つ、画像データ値が
255の時には、図4(C)に示す様に、ランプ波形にせ
ず、一定電圧を印加した場合と同じになる。即ち、電子
量は積分値であるから、印加する電圧の面積で決まるの
で、輝度低下は起こらない。The light emission characteristics when driven with such a waveform will be specifically described. When a ramp-shaped waveform is applied, the principle of obtaining an inverse gamma characteristic (quadratic function) has been described with reference to FIG. Here, when the image data value is equal to or more than the predetermined value 128, the voltage applied to the light emitting element increases left and right at a constant voltage Vd more than half of the scanning period as shown in FIG. . When this is considered as an increase in the voltage applied to the element, it is considered that the waveform becomes similar to a waveform that increases like a ramp as shown in FIG. In addition, when the image data value is 255, as shown in FIG. 4 (C), it is the same as when a constant voltage is applied without using a ramp waveform. That is, since the amount of electrons is an integral value, it is determined by the area of the applied voltage, so that the brightness does not decrease.
【0030】図5は本実施例における素子の発光特性を
示す図である。図5の実線で示されるように、画像デー
タ値255において、従来のランプ状でなく一定電圧で
駆動した場合と同等の輝度(発光出力)を得ることがで
きる。なお、図5における破線は、図10で説明した従
来例における発光特性である。FIG. 5 is a diagram showing the light emission characteristics of the device in this embodiment. As shown by the solid line in FIG. 5, in the image data value 255, it is possible to obtain the same luminance (light emission output) as when driving with a constant voltage instead of the conventional lamp shape. Note that the broken line in FIG. 5 is the light emission characteristic in the conventional example described with reference to FIG.
【0031】以上説明の如く、本発明のマトリクス型表
示装置においては、第1の駆動手段は、入力映像信号の
データ値に応じて増加するパルス幅を有し、入力映像信
号のデータ値が所定値以下の部分では入力映像信号に同
期して時間的に波高値が変化し、データ値が所定値以上
の部分では一定の波高値となるパルス電圧を出力する。
そして、第2の駆動手段は、入力映像信号のデータ値が
所定値以下の場合にはパルス電圧を出力せず、データ値
が所定値以上の場合には入力映像信号のデータ値に応じ
て増加するパルス幅を有し、一定の波高値となるパルス
電圧を出力する。これら第1の駆動手段の出力パルスと
第2の駆動手段の出力パルスとが重畳されて、表示パネ
ルのデータ電極へ供給されている。その結果、逆ガンマ
特性に近似した発光特性を示し、しかも輝度低下が無
い。As described above, in the matrix type display device of the present invention, the first driving means has a pulse width which increases in accordance with the data value of the input video signal, and the data value of the input video signal is a predetermined value. In the portion below the value, the peak value changes with time in synchronization with the input video signal, and in the portion where the data value is more than the predetermined value, a pulse voltage having a constant peak value is output.
The second driving means does not output the pulse voltage when the data value of the input video signal is equal to or less than a predetermined value, and increases according to the data value of the input video signal when the data value is equal to or more than the predetermined value. And outputs a pulse voltage having a constant peak value. The output pulse of the first driver and the output pulse of the second driver are superimposed and supplied to the data electrodes of the display panel. As a result, the light emission characteristic approximates to the inverse gamma characteristic, and the luminance does not decrease.
【0032】なお、実施例では、水平周期の半分(所定
値が画像データ値の半分の128)で第1PWMと第2
PWMの動作点を分けたが、任意の期間で分けても良い
ことは勿論である。又、図2〜図4では、直線増加のラ
ンプ波形の場合で説明したが、任意の波形でも良いこと
は勿論である。さらに、本発明は、必ずしも冷陰極電子
放出素子を用いたものでなくても、EL素子などパルス
幅で階調表現できる自発光素子をマトリクス状に配置し
た表示装置一般に適用することができる。本発明によれ
ば、冷陰極電子放出素子やEL素子などをマトリクス状
に配置した表示装置において、絶対輝度を落とさずに、
画像データに対する発光特性が逆ガンマ特性を有するこ
とができる。又、図示はしていないが、ランプ状波形の
開始電圧より終了電圧の方が絶対値が高くなる場合にお
いては、リンギング(オーバーシュート)が起こりに難
いという効果もある。In the embodiment, the first PWM and the second PWM are set at a half of the horizontal period (the predetermined value is 128 of the half of the image data value).
Although the operating points of the PWM are divided, it is needless to say that the operating points may be divided in an arbitrary period. In addition, in FIGS. 2 to 4, the case of the ramp waveform increasing linearly has been described, but it is needless to say that an arbitrary waveform may be used. Further, the present invention can be applied to a general display device in which self-luminous elements, such as EL elements, which can express a gradation by a pulse width are arranged in a matrix even if they do not necessarily use cold cathode electron-emitting elements. According to the present invention, in a display device in which cold-cathode electron-emitting devices, EL devices, and the like are arranged in a matrix, without decreasing the absolute luminance,
The light emission characteristic for the image data may have an inverse gamma characteristic. Although not shown, when the end voltage has a higher absolute value than the start voltage of the ramp waveform, there is also an effect that ringing (overshoot) is unlikely to occur.
【0033】[0033]
【発明の効果】本発明のマトリクス型表示装置は、2つ
のPWM回路を組み合わせた波形で素子を駆動すること
により、逆ガンマ特性に近似した発光特性を有し、しか
も輝度低下の無いという極めて優れた効果がある。According to the matrix type display device of the present invention, by driving the elements with a waveform obtained by combining two PWM circuits, the matrix type display device has an excellent light emission characteristic close to the inverse gamma characteristic and no luminance reduction. Has an effect.
【図1】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】図1の動作を説明するための波形図である。FIG. 2 is a waveform chart for explaining the operation of FIG.
【図3】図1の動作を説明するための波形図である。FIG. 3 is a waveform chart for explaining the operation of FIG. 1;
【図4】図1の動作を説明するための波形図である。FIG. 4 is a waveform chart for explaining the operation of FIG. 1;
【図5】本実施例における素子の発光特性を示す図であ
る。FIG. 5 is a diagram showing the light emission characteristics of the device in this example.
【図6】従来例のマトリクス型表示装置の構成を示す図
である。FIG. 6 is a diagram showing a configuration of a conventional matrix type display device.
【図7】表示パネルにおける素子の配線イメージを示す
図である。FIG. 7 is a diagram showing a wiring image of elements in a display panel.
【図8】図6の動作を説明するための波形図である。FIG. 8 is a waveform chart for explaining the operation of FIG.
【図9】冷陰極電子放出素子の特性図である。FIG. 9 is a characteristic diagram of the cold cathode electron-emitting device.
【図10】他の従来例のマトリクス型表示装置の構成を
示す図である。FIG. 10 is a diagram showing a configuration of another conventional matrix type display device.
【図11】図10の動作を説明するための波形図であ
る。FIG. 11 is a waveform chart for explaining the operation of FIG.
【図12】素子の印加電圧を説明するための波形図であ
る。FIG. 12 is a waveform chart for explaining an applied voltage of an element.
【図13】素子の発光特性を示す図である。FIG. 13 is a graph showing light emission characteristics of the device.
【図14】輝度低下を説明するための特性図である。FIG. 14 is a characteristic diagram for explaining a decrease in luminance.
1,5 入力端子 2,7 シフトレジスタ 3 ラッチ回路 4 PWM回路 6 タイミング制御回路 8,13 波形発生回路 10 表示パネル 11 第1PWM回路 12 第2PWM回路 1,5 input terminal 2,7 shift register 3 latch circuit 4 PWM circuit 6 timing control circuit 8,13 waveform generation circuit 10 display panel 11 first PWM circuit 12 second PWM circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/30 G09G 3/30 K ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) G09G 3/30 G09G 3/30 K
Claims (1)
いる複数の行配線及び複数のデータ電極に接続されてい
る複数の列配線でマトリクス配線した表示パネルを有す
るマトリクス型表示装置において、 入力映像信号のデータ値に応じて増加するパルス幅を有
し、前記入力映像信号のデータ値が所定値以下の部分で
は前記入力映像信号に同期して時間的に波高値が変化
し、前記データ値が所定値以上の部分では一定の波高値
となるパルス電圧を出力する第1の駆動手段と、 前記データ値が所定値以下の場合にはパルス電圧を出力
せず、前記データ値が所定値以上の場合には入力映像信
号のデータ値に応じて増加するパルス幅を有し、一定の
波高値となるパルス電圧を出力する第2の駆動手段と、 前記第1の駆動手段の出力パルスと前記第2の駆動手段
の出力パルスとを重畳して前記複数のデータ電極へ供給
する重畳手段とを備えたことを特徴とするマトリクス型
表示装置。A matrix-type display device having a display panel in which a plurality of row wirings connected to a plurality of scanning electrodes of a plurality of elements and a plurality of column wirings connected to a plurality of data electrodes are arranged in a matrix. A pulse width that increases in accordance with the data value of the input video signal, and where the data value of the input video signal is less than or equal to a predetermined value, the peak value changes with time in synchronization with the input video signal; First driving means for outputting a pulse voltage having a constant peak value in a portion where the value is equal to or more than a predetermined value; and outputting no pulse voltage when the data value is equal to or less than the predetermined value; In the above case, a second driving unit that has a pulse width that increases in accordance with the data value of the input video signal and outputs a pulse voltage having a constant peak value, and an output pulse of the first driving unit, The second Matrix display device characterized by by superimposing the output pulse of the driving means and a superimposition means for supplying to said plurality of data electrodes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000223463A JP4595177B2 (en) | 2000-07-25 | 2000-07-25 | Matrix type display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000223463A JP4595177B2 (en) | 2000-07-25 | 2000-07-25 | Matrix type display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002040982A true JP2002040982A (en) | 2002-02-08 |
JP4595177B2 JP4595177B2 (en) | 2010-12-08 |
Family
ID=18717550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000223463A Expired - Fee Related JP4595177B2 (en) | 2000-07-25 | 2000-07-25 | Matrix type display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4595177B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006505000A (en) * | 2002-11-04 | 2006-02-09 | アイファイアー・テクノロジー・コープ | Gray scale gamma correction method and apparatus for EL display |
JP2007518118A (en) * | 2003-12-23 | 2007-07-05 | トムソン ライセンシング | Circuit and method for driving a light emitting display |
WO2021153352A1 (en) * | 2020-01-27 | 2021-08-05 | ソニーセミコンダクタソリューションズ株式会社 | Display device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS508819U (en) * | 1973-05-19 | 1975-01-29 | ||
JPH07225567A (en) * | 1994-02-14 | 1995-08-22 | Oki Electric Ind Co Ltd | Gradation driving circuit for active matrix liquid crystal display device and liquid crystal display device therefor |
JPH11272242A (en) * | 1998-03-24 | 1999-10-08 | Seiko Epson Corp | Digital driver circuit for electro-optical device and electro-optical device having the same |
JPH11352923A (en) * | 1998-06-05 | 1999-12-24 | Canon Inc | Image display method and device |
JP2000148074A (en) * | 1998-11-06 | 2000-05-26 | Victor Co Of Japan Ltd | Matrix type display device |
JP2001250472A (en) * | 1992-12-29 | 2001-09-14 | Canon Inc | Electron source and image forming device |
JP2001350442A (en) * | 1999-10-04 | 2001-12-21 | Matsushita Electric Ind Co Ltd | Display panel driving method, display panel luminance correction device and driving device |
-
2000
- 2000-07-25 JP JP2000223463A patent/JP4595177B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS508819U (en) * | 1973-05-19 | 1975-01-29 | ||
JP2001250472A (en) * | 1992-12-29 | 2001-09-14 | Canon Inc | Electron source and image forming device |
JPH07225567A (en) * | 1994-02-14 | 1995-08-22 | Oki Electric Ind Co Ltd | Gradation driving circuit for active matrix liquid crystal display device and liquid crystal display device therefor |
JPH11272242A (en) * | 1998-03-24 | 1999-10-08 | Seiko Epson Corp | Digital driver circuit for electro-optical device and electro-optical device having the same |
JPH11352923A (en) * | 1998-06-05 | 1999-12-24 | Canon Inc | Image display method and device |
JP2000148074A (en) * | 1998-11-06 | 2000-05-26 | Victor Co Of Japan Ltd | Matrix type display device |
JP2001350442A (en) * | 1999-10-04 | 2001-12-21 | Matsushita Electric Ind Co Ltd | Display panel driving method, display panel luminance correction device and driving device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006505000A (en) * | 2002-11-04 | 2006-02-09 | アイファイアー・テクノロジー・コープ | Gray scale gamma correction method and apparatus for EL display |
JP2007518118A (en) * | 2003-12-23 | 2007-07-05 | トムソン ライセンシング | Circuit and method for driving a light emitting display |
KR101127212B1 (en) | 2003-12-23 | 2012-03-29 | 톰슨 라이센싱 | Circuit and method for driving a light-emitting display |
WO2021153352A1 (en) * | 2020-01-27 | 2021-08-05 | ソニーセミコンダクタソリューションズ株式会社 | Display device |
US12022581B2 (en) | 2020-01-27 | 2024-06-25 | Sony Semiconductor Solutions Corporation | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP4595177B2 (en) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7176876B2 (en) | Display apparatus | |
CN113674678B (en) | Display device and driving method | |
JP3712104B2 (en) | Matrix type display device and driving method thereof | |
JP2000221945A (en) | Matrix type display device | |
KR20230093825A (en) | Display Device Including Self-Luminous Elements | |
JPH11231835A (en) | Display device | |
CN100382118C (en) | display device | |
JP2001306018A (en) | Matrix-type display device | |
US10283041B2 (en) | Display device | |
US10152909B2 (en) | Display apparatus | |
US20060071881A1 (en) | Line-at-a-time addressed display and drive method | |
JP4595177B2 (en) | Matrix type display device | |
JP2009251046A (en) | Image display apparatus and control method of the same | |
KR101022658B1 (en) | Signal delay driving method | |
JP3931470B2 (en) | Matrix type display device | |
JP2004212537A (en) | Image display device | |
JP2001306021A (en) | Matrix-type image display device | |
JP2000148074A (en) | Matrix type display device | |
JP2000172217A (en) | Matrix type display device | |
JP4453136B2 (en) | Matrix type image display device | |
US20060066523A1 (en) | Display device and display method | |
JP4096441B2 (en) | Drive circuit for matrix display device | |
JPH11249614A (en) | Driving circuit for matrix type display device | |
JP2000148073A (en) | Matrix type display device | |
JP3642452B2 (en) | Drive circuit for matrix display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |