JP2002015939A

JP2002015939A - 積層型電子部品およびその製法

Info

Publication number: JP2002015939A
Application number: JP2000199127A
Authority: JP
Inventors: Shinichi Osawa; 真一大沢
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-06-30
Filing date: 2000-06-30
Publication date: 2002-01-18
Anticipated expiration: 2020-06-30
Also published as: JP4573956B2

Abstract

(57)【要約】【課題】静電容量の向上とばらつきの低減を図ると同時
に、内部電極層と外部電極との接続強度の高い積層型電
子部品およびその製法を提供する。【解決手段】誘電体層と内部電極層とが交互に積層され
た電子部品本体の端面に、前記内部電極層が交互に接続
される一対の外部電極を形成してなる積層型電子部品に
おいて、前記電子部品本体１と、一対の外部電極３との
間に被覆層７を配設するとともに、該被覆層７に前記内
部電極層１１と外部電極３とを電気的に接続するための
貫通孔４を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層型電子部品お
よびその製法に関し、特に、積層セラミックコンデンサ
に用いられる積層型電子部品およびその製法に関する。

【０００２】

【従来技術】近年、電子機器の小型化、高密度化に伴
い、積層型電子部品、例えば、積層セラミックコンデン
サは、小型、高容量、および、その容量バラツキの低減
が求められており、このため、誘電体層の薄層化と積
層数の増加、内部電極層の有効面積の大面積化、内
部電極層と外部電極との接合の強化が図られている。

【０００３】このような積層セラミックコンデンサとし
ては、内部電極層と外部電極との接合部に関し、例え
ば、特開平３−９１２１７号公報に開示されるようなも
のが知られている。この公報に開示された積層セラミッ
クコンデンサでは、誘電体セラミックグリーンシート上
に内部電極パターンを形成し、内部電極パターンが形成
されたグリーンシートを複数積層して得られた積層成形
体を所望の大きさのチップに切断後、該チップ状成形体
の両端部に露出した内部電極パターンについて、先ず、
一方のチップ状成形体の端面部に露出した一方の内部電
極パターンの端部を一層置きにスパッタリング等によっ
て絶縁処理を行い、他方の端面部に露出した内部電極パ
ターンの端部は、短絡を避けるため、前記絶縁処理を行
わなかった内部電極パターンの端部を一層置きにスパッ
タリング等によって絶縁処理を行った後に焼成し、その
後、両端部に外部電極を設けることにより、内部電極層
の端部を一層置きにずらして積層して作製する従来の積
層セラミックコンデンサよりも、従来通りの積層数で大
きな静電容量を得ることができる。

【０００４】あるいは、特開平４−１７００１６号公報
に開示されているように、内部電極層を有する積層セラ
ミック焼結体を酸化雰囲気中で加熱することにより、内
部電極層の両側縁近傍部分を絶縁体化した後、前記内部
電極層と電気的に接続される外部電極を形成することに
よって、積層セラミックコンデンサのサイドマージン領
域の幅を狭くし、小型・大容量化を果たすことができ
る。

【０００５】

【発明が解決しようとする課題】近年、積層セラミック
コンデンサは、小型、高容量化のため、誘電体層および
内部電極層の薄層化が行われており、例えば、誘電体層
の厚みを５μｍ以下とした積層セラミックコンデンサも
開発されている。

【０００６】しかしながら、上記特開平３−９１２１７
号公報に開示された積層セラミックコンデンサでは、露
出した内部電極層の端面部のみを絶縁処理しており、絶
縁膜の接合面積が小さいため、絶縁処理部分の欠損や欠
落が発生し易くなり、ショート故障に至ること、また、
両端部に露出した内部電極の絶縁処理において微小なマ
スキングが必要となるため、絶縁処理方法として、例え
ば、スパッタ法や蒸着法などコストの高い手法に限られ
るいう問題があった。

【０００７】また、露出した内部電極層を酸化処理して
絶縁体化する特開平４−１７００１６号公報では、内部
電極層が金属粉末を焼結したものであるから、粒界や気
孔が存在するため、金属組織的に不均質であり、加熱に
よる酸化処理では、酸化する領域が不均質となり、積層
セラミックコンデンサの静電容量がばらつきやすくなる
という問題があった。

【０００８】従って、本発明は、静電容量の向上とばら
つきの低減を図ると同時に、内部電極層と外部電極との
接続強度の高い積層型電子部品およびその製法を提供す
ることを目的とする。

【０００９】

【課題を解決するための手段】本発明の積層型電子部品
は、誘電体層と内部電極層とが交互に積層された電子部
品本体の端面に、前記内部電極層が交互に接続される一
対の外部電極を形成してなる積層型電子部品において、
前記電子部品本体と、一対の外部電極との間に被覆層を
配設するとともに、該被覆層に前記内部電極層と外部電
極とを電気的に接続するための貫通孔を設けたことを特
徴とするものである。

【００１０】このような構成によれば、被覆層の厚みを
薄くすることにより、内部電極層と外部電極との間を絶
縁するための距離を最小にでき、内部電極層の有効面積
を大きくすることができ、静電容量を大きくすることが
できる。

【００１１】また、誘電体層の間に形成される内部電極
層の面積は、誘電体層とほぼ同じ面積であるため、静電
容量のばらつきが殆ど無く、電子部品本体の場所による
厚み差が生じることが無いために厚み差に起因する内部
応力からデラミネーションが発生することを防止でき
る。

【００１２】また、内部電極層の端部を交互に絶縁処理
して外部電極を形成した従来の場合に比較して、被覆層
が電子部品本体の端面の全面に被覆されているために、
被覆層と、誘電体層あるいは内部電極層の端部との接着
強度を高めることができ、電子部品本体と被覆層との接
続強度を向上できる。

【００１３】上記積層型電子部品は、被覆層の厚さが５
０μｍ以下であることが望ましい。５０μｍ以下であれ
ば、被覆層に形成される貫通孔に充填して接続される外
部電極と内部電極層との接続性を高め、且つ、積層型電
子部品の小型、高容量化に対して、静電容量の体積効率
を高めることができる。

【００１４】上記積層型電子部品では、被覆層には、同
一の内部電極層が露出する貫通孔が、複数形成されてい
ることが望ましい。例えば、電子部品本体の端面におい
て、1層の内部電極上に、被覆層が残るように、複数の
貫通孔を形成することにより、被覆層と電子部品本体と
の接着面積を大きくでき、接合強度を高めることができ
る。

【００１５】上記積層型電子部品では、電子部品本体の
同一端面に複数の外部電極を設けることが望ましい。例
えば、積層セラミックコンデンサの一つの端面に、内部
電極層に交互に接続される一対の複数の外部電極を近接
して形成することにより、電流経路の対称性が増すため
に、高周波におけるインピーダンスを下げることがで
き、さらに、前記コンデンサ内に流れる電流を分散でき
ることから、コンデンサの電磁界分布を均一化し、自己
インダクタンスを低くすることができる。

【００１６】本発明の積層型電子部品の製法は、誘電体
グリーンシートと内部電極パターンとを交互に積層し、
内部電極パターンの端部が端面に導出する電子部品本体
成形体を作製するとともに、該電子部品本体成形体の少
なくとも端面にセラミックペーストを塗布して被覆層成
形体を作製する工程と、前記電子部品本体成形体及び被
覆層成形体を焼成し、少なくとも端面に被覆層が被着さ
れている誘電体層と内部電極層とが交互に積層されてな
る電子部品本体を作製する工程と、前記被覆層に内部電
極層の端部が交互に露出するように複数個の貫通孔を形
成する工程と、前記被覆層表面および貫通孔内に外部電
極ペーストを塗布充填するとともに焼き付け内部電極層
が交互に接続している一対の外部電極を作製する工程と
を具備する製法である。

【００１７】この製法においては、内部電極パターンの
形状、形成位置を制御する必要がないために、積層型電
子部品を容易に作製できる。

【００１８】また、被覆層が形成された電子部品本体の
端面に貫通孔を形成することから、例えば、電子部品本
体の端面に露出した内部電極層にマスキングなどを行っ
て絶縁部を形成する従来の場合に比較して、電子部品本
体の端面に、被覆層を一体化して強固な被覆層を形成で
きるため、高信頼性の積層型電子部品を作製することが
できる。

【００１９】

【発明の実施の形態】本発明の積層型電子部品である積
層セラミックコンデンサについて、図１の概略断面図を
もとに詳細に説明する。

【００２０】本発明の積層型電子部品は、直方体状の電
子部品本体１と、一対の外部電極３との間に、貫通孔４
を形成した被覆層７を形成して構成されている。この外
部電極３の上面には、図示しないが、例えば、順にＮｉ
のめっき膜、ＳｎもしくはＳｎ−Ｐｂ合金のめっき層が
形成されている。これらは外部電極３のはんだ食われ防
止やはんだ濡れ性を補うものである。

【００２１】図２は電子部品本体１に被覆層７を形成し
た状態を示す斜視図である。電子部品本体１の両端表面
を含む全周面には被覆層７が形成され、前記電子部品本
体１の一端面９において、内部電極層１１の端部が交互
に露出するように被覆層７に貫通孔４を形成し、他端面
１５においては、一端面において貫通孔４が形成されな
かった内部電極層１１の端部が交互に露出するように被
覆層７に貫通孔４を形成したものである。

【００２２】また、電子部品本体１は、図３に示すよう
に、誘電体層１９と内部電極層１１が交互に積層され、
電子部品本体１の端面には全内部電極層１１の端部が露
出している。

【００２３】誘電体層１９の厚みは、１０μｍ以下が好
ましく、小型、大容量化、および絶縁信頼性を高める上
で、特に、２〜４μｍ以下が望ましい。

【００２４】内部電極層１１の厚みは、コンデンサの小
型化という点から２μｍ以下が好ましく、内部電極層１
１によるデラミネーションを防止し、信頼性を高める上
で、特には０．５〜１μｍの範囲であることが望まし
い。

【００２５】被覆層７の厚みは５０μｍ以下であれば、
積層型電子部品の静電容量の体積効率を高めることがで
きるが、積層型電子部品の耐湿性と、電子部品本体１と
被覆層７の接着強度を高めるために、特には、０．１〜
２０μｍが望ましい。

【００２６】被覆層７に形成された貫通孔４は、図４に
示すように、内部電極層１１から外部電極３へ向けて拡
径している。即ち、テーパ状に形成することが望まし
い。これにより貫通孔４への外部電極ペーストの充填が
容易にでき、且つ、内部電極層１１と外部電極３の接合
を確実に行うことができる。

【００２７】電子部品本体１に用いている誘電体層１９
は、シート状のセラミック焼結体からなり、例えば、Ｂ
ａＴｉＯ₃を主成分とするグリーンシートを焼成して形
成した誘電体磁器からなる。

【００２８】内部電極層１１は、導電性ペーストの膜を
焼結させた金属膜からなり、導電性ペーストとしては、
例えば、Ｎｉ、Ｃｏ、Ｃｕ等の卑金属が使用されてい
る。

【００２９】また、外部電極３の金属成分は、内部電極
層１１の金属と同一のＮｉ、Ｃｏ、Ｃｕ等を含有する金
属からなり、その他にガラス成分を含有している。

【００３０】被覆層７は、絶縁体であればどのような材
料でもよいが、特に、誘電体と同一の材料を用いること
により熱膨張率の違いによる応力が緩和され、熱衝撃に
対する耐性が大きくなる。

【００３１】また、被覆層７として、ガラスを用いるこ
とにより内部電極の被覆性が高くなるため、ショート率
が低く、また耐熱性が高くなる。

【００３２】また、被覆層７として、樹脂を用いること
により電子部品本体１表面における応力が緩和され、強
度が高くなる。

【００３３】次に、本発明の積層セラミックコンデンサ
からなる積層型電子部品の製法について説明する。ま
ず、誘電体粉末を用いて、ドクターブレード法、引き上
げ法、リバースロールコータ法、グラビアコータ法、ス
クリーン印刷法、グラビア印刷等の成形法により誘電体
層のセラミックグリーンシートを作製する。

【００３４】誘電体材料としては、具体的には、ＢａＴ
ｉＯ₃−ＭｎＯ−ＭｇＯ−Ｙ₂Ｏ₃等の誘電体粉末と焼結
助剤が好適に使用できる。また、この誘電体層のセラミ
ックグリーンシートの厚みは、１２μｍ以下が好まし
く、特に、小型、大容量化という理由から２．５〜４．
５μｍの範囲が望ましい。

【００３５】次に、この誘電体層のセラミックグリーン
シートの表面に、スクリーン印刷法などにより内部電極
パターンを形成する。内部電極パターンの厚みは、コン
デンサの小型、高信頼性化という点から２．４μｍ以
下、特には０．６〜１．２μｍの範囲であることが望ま
しい。

【００３６】そして、内部電極パターンが形成された誘
電体層のセラミックグリーンシートを複数枚積層圧着
し、所定の形状にカットすることにより、電子部品本体
成形体を得る。

【００３７】その後、塗布法、スクリーン印刷法などに
より被覆層成形体を形成する。塗布法やスクリーン印刷
法であれば、被覆層成形体となる材料のスラリーを調製
し、ディッピングにより形成することができ、容易且つ
安価に被覆層成形体を形成することができる。例えば、
塗布法を用いて形成する被覆層７のスラリーは、誘電体
層１９と同じ誘電体の粉末と、有機ビヒクル、添加剤、
および溶剤とを混合し、粘度１〜１０Ｐａ・Ｓ（せん断
速度＝１００Ｓ^-1）のスラリーを調製し、この中に電子
部品本体成形体を入れ、その電子部品本体成形体の表面
に被覆層成形体を形成する。この後、６０〜１００℃で
乾燥した後、焼成した。

【００３８】他の方法としては、塗布法で用いたスラリ
ーの粘度を２〜１２Ｐａ・Ｓ調製した後、吸引可能なパ
レット内に電子部品本体成形体の端面を揃えて置き、２
５０〜３００メッシュのスクリーンを用いて、電子部品
本体成形体の端面に印刷を行った。この場合には、内部
電極パターンが露出した面に対して、塗布膜の印刷を行
う。

【００３９】この他に被覆層成形体の形成方法として
は、被覆層７の薄膜化に対して、スパッタ法や蒸着法な
どを用いることもできる。

【００４０】尚、被覆層成形体の形成は電子部品本体成
形体の焼成後あるいは熱処理後に行うこともある。例え
ば、被覆層７は、誘電体層１９と同一材料やガラスを用
いて形成する場合は、焼成前または焼成後に形成され
る。

【００４１】被覆層７が樹脂である場合は、電子部品本
体成形体を焼成した後に形成することが必要である。

【００４２】その後、被覆層成形体が形成された、この
電子部品本体成形体を大気中２５０〜３００℃または酸
素分圧０．１〜１Ｐａの低酸素雰囲気中５００〜８００
℃で脱バイした後、非酸化性雰囲気で１１００〜１３０
０℃で２〜３時間焼成し、被覆層７が形成された電子部
品本体１を作製する。

【００４３】さらに、所望の誘電特性を得るために、酸
素分圧が０．１〜１０^-4Ｐａ程度の低酸素分圧下、９０
０〜１１００℃で３〜１０時間熱処理を施すこともあ
る。

【００４４】次に、イオンビームエッチング法やレーザ
ー加工法などを用いて、内部電極層１１が交互に露出す
るように被覆層７に貫通孔４を形成する。尚、貫通孔４
の形成は脱バイ前に行うこともある。

【００４５】また、他の被覆層７および貫通孔４の形成
においては、フォトリソグラフィー法を用いて、樹脂か
らなる被覆層７を形成することができる。この場合に
は、電子部品本体１を焼成した後に、フォトレジスト加
工を行う。内部電極層１１の端部が露出した電子部品本
体１の端面全面に、例えば、被覆層７となるネガ型のエ
ポキシアクリル系の感光性材料を塗布した後、前記電子
部品本体１の端面に対して、内部電極層１１が交互に露
出するように開口したマスクパターンを置き、３００〜
８００ｍＪの紫外線を照射する。次に、アルカリ現像液
を用いて、現像を行い、内部電極層１１が露出した貫通
孔４を被覆層７に形成する。次に、この樹脂からなる被
覆層７に対し、熱硬化型樹脂を含有した導電性ペースト
を用いて、外部電極３を形成する。

【００４６】最後に、得られた焼結体の両端部に形成さ
れた被覆層の表面および貫通孔内に、外部電極ペースト
を塗布充填し、内部電極層１１と電気的に接続された外
部電極３を形成し、積層セラミックコンデンサを作製す
る。

【００４７】以上のように構成された積層型電子部品で
は、電子部品本体１と、一対の外部電極３との間に被覆
層７を配設するとともに、該被覆層７に内部電極層１１
と外部電極３とを電気的に接続するための貫通孔４を設
けたことにより、内部電極層１１を誘電体層１９の全面
に形成し、且つ、内部電極層１１の他端と外部電極３と
の間の絶縁するための距離を最小にすることができ、こ
れにより有効面積を大きくすることができ、静電容量を
大きくすることができるとともに、静電容量のばらつき
を小さくできる。

【００４８】また、誘電体層１９の間に形成される内部
電極層１１の面積は、誘電体層１９と同じ面積であるた
め、積層型電子部品の場所による厚み差が生じることが
無いために厚み差に起因する内部応力からデラミネーシ
ョンが発生することを防止できる。

【００４９】そして、内部電極層１１の端部を交互に絶
縁処理して外部電極３を形成した、従来と比較して、被
覆層７を内部電極を露出させる部分を除いて、電子部品
本体１の端面の全面に被覆するために、被覆層７と誘電
体層１９あるいは内部電極層１１の端部との接着強度を
高めることができる。

【００５０】また、図５は、本発明の積層型電子部品の
他の形態を示すもので、この積層型電子部品では、被覆
層２１に同一の内部電極層２３が露出する貫通孔２５
ａ、２５ｂが２つ形成されている。即ち、電子部品本体
の端面において、1層の内部電極層２３上に、被覆層２
１が残るように、２つの貫通孔２５ａ、２５ｂを形成す
ることにより、被覆層２１と電子部品本体と１の接着面
積を大きくでき、接合強度を高めることができる。

【００５１】また、図６は、本発明の他の積層型電子部
品１を示すもので、この積層型電子部品では、被覆層３
０を形成して構成された電子部品本体１の同一端面に一
対の外部電極３３ａ、３３ｂが形成されている。

【００５２】この場合、図７に示すように、電子部品本
体１に形成した内部電極層のうち、奇数層の内部電極層
３１ａを被覆層３０から露出させる貫通孔３５ａを左側
に、偶数層の内部電極層３１ｂを被覆層３０から露出さ
せる貫通孔３５ｂを右側に、それぞれ形成し、左右に形
成された貫通孔３５ａ、３５ｂは積層方向からみて重畳
しないように隔離されている。このように、同一端面に
外部電極３３ａ、３３ｂを２個形成することにより、電
流経路が対称的となるために高周波におけるインピーダ
ンスを下げることができ、また、実装性に関して、高い
自由度を有することができ、実装面積を小さくすること
ができる。

【００５３】尚、上記例では、電子部品本体１の全周面
に被覆層７を形成したが、本発明では、外部電極３が形
成される面に、被覆層７が形成されていればよい。この
場合、側面については、予め、マージン領域を形成して
おくことが望ましい。

【００５４】

【実施例】まず、ＢａＴｉＯ₃、ＭｇＣＯ₃、ＭｎＣＯ₃
およびＹ₂Ｏ₃粉末と、粒界相成分として、ＣａＯ、Ｓｉ
Ｏ₂等と、有機成分として、ブチラール樹脂、およびト
ルエンからなるセラミックスラリーを作製し、これをド
クターブレード法によりＰＥＴフィルム上に塗布するこ
とによって、誘電体層１９となるグリーンシートを作製
した。

【００５５】その後、グリーンシートをＰＥＴフィルム
から剥離して、厚み９μｍのセラミックグリーンシート
を形成し、これを１０枚積層して端面セラミックグリー
ンシート層を形成した。そして、これらの端面セラミッ
クグリーンシート層を乾燥させた。この端面セラミック
グリーンシート層を台板上に配置し、プレス機により圧
着して台板上にはりつけた。

【００５６】一方、ＰＥＴフィルム上に、上記と同一の
セラミックスラリーをドクターブレード法により塗布
し、乾燥後、厚み４μｍのセラミックグリーンシートを
作製した。

【００５７】次に、平均粒径０．２μｍのＮｉ粉末、エ
チルセルロース、有機ビヒクルを３本ロールで混練して
内部電極ペーストを作製した。

【００５８】この後、得られたセラミックグリーンシー
トの一方主面に、スクリーン印刷装置を用いて、上記し
た内部電極ペーストを印刷し、乾燥後、剥離した。

【００５９】この後、端面セラミックグリーンシート層
の上に、内部電極が形成されたグリーンシートを４００
枚積層し、この後、さらに、端面セラミックグリーンシ
ート層を積層し、積層成形体を作製した。

【００６０】次に、積層成形体を金型上に載置し、積層
方向からプレス機の加圧板により圧力を段階的に増加し
て圧着し、この後、この積層成形体を所定のチップ形状
にカットし、全内部電極パターンの端部が端面に導出し
た電子部品本体成形体を作製した。

【００６１】次に、塗布法、あるいはスクリーン印刷法
を用いて、電子部品本体成形体に上記セラミックペース
ト、あるいはＣａＯ・ＳｉＯ₂系ガラスを含むペースト
を固着させることにより被覆層成形体を形成した。

【００６２】塗布法を用いて形成する被覆層７のスラリ
ーは、誘電体層７と同じ誘電体の粉末と、有機ビヒク
ル、添加剤、および溶剤とを混合し、粘度４〜７Ｐａ・
Ｓ（せん断速度＝１００Ｓ^-1）のスラリーを調製し、こ
の中に電子部品本体成形体を入れ（ディッピング）、そ
の電子部品本体成形体の表面に被覆層成形体を塗布形成
した。この後、８０〜９０℃で乾燥した。

【００６３】次に、大気中３００℃または０．１Ｐａの
酸素／窒素雰囲気中５００℃に加熱し、脱バイを行っ
た。さらに、１０^-7Ｐａの酸素／窒素雰囲気中、１３０
０℃で２時間焼成し、さらに、１０^-2Ｐａの酸素／窒素
雰囲気中にて１０００℃で熱処理を行い、被覆層７を形
成した電子部品本体１を得た。このときの被覆層７の厚
さは０．０５〜７０μｍであった。

【００６４】他方、被覆層が樹脂の試料は、熱硬化型樹
脂とシリカ粉末とを混合して調製したスラリーを、予め
焼成、熱処理した電子部品本体１の表面に塗布した後、
硬化して作製した。

【００６５】また、マスキングを用いたスパッタ法を用
いて、内部電極層１１のみに一層おきに絶縁処理を施し
た比較例の試料も用意した。

【００６６】その後、表１に示す貫通孔形成法を用い
て、内部電極層が交互に露出するように被覆層７に貫通
孔４を形成した。イオンビームエッチング法はビーム径
を内部電極層１１の端部の幅に設定し、貫通孔４の加工
領域が１層の内部電極層１１の全域にわたって加工し
た。

【００６７】その後、電子部品本体１の端面に形成され
た被覆層７およびその貫通孔４にＣｕペーストを塗布、
充填し、９００℃で焼き付け、さらにＮｉ／Ｓｎメッキ
を施し、内部電極層１１と接続する外部電極３を形成
し、図１の積層型電子部品を作製した。尚、試料Ｎｏ．
８については、図５の積層型電子部品を作製した。

【００６８】このようにして得られた積層セラミックコ
ンデンサの内部電極層１１間に介在する誘電体層１９の
厚みは３μｍであり、誘電体層９の有効積層数は４００
層とした。

【００６９】次に、作製した各１００個のサンプルにつ
いて、下記の測定を行った。結果を表１に示す。静電容
量計を用いて周波数１ｋＨｚ、交流電圧１Ｖでの静電容
量を測定し、ショート率も合わせて評価した。

【００７０】また、外部電極上に銅線を接続し、それを
両側から引っ張ることにより、外部電極接続部の強度を
測定した。

【００７１】

【表１】

【００７２】表１の結果から明らかなように、電子部品
本体１の端面に、貫通孔４を有する被覆層７を形成した
本発明の試料Ｎｏ．１〜１５は、静電容量が９μＦ以
上、外部電極３の引張強度が４．７ｋｇｆ以上と高く、
且つ、ショートが殆ど無く、積層コンデンサの特性を改
善できた。

【００７３】一方、内部電極層１１の印刷パターンを制
御し、マージン部を形成して作製した試料Ｎｏ．１６で
は、引張強度が高く、ショートはなかったが、内部電極
層１１の有効面積が小さいために静電容量が低くなっ
た。

【００７４】また、電子部品本体１の端面にマスキング
を行い、スパッタ法により交互に絶縁処理を施して作製
した試料Ｎｏ．１７では、絶縁処理部の面積が小さく、
誘電体層と一体化していないために、静電容量が低く、
ショートが発生し、引張強度は著しく低下した。

【００７５】

【発明の効果】本発明の積層型電子部品は、電子部品本
体と、一対の外部電極との間に被覆層を配設するととも
に、該被覆層に内部電極層と外部電極とを電気的に接続
するための貫通孔を設けているため、内部電極層と外部
電極との間を絶縁するための距離を最小にでき、内部電
極層の有効面積を大きくすることができ、静電容量を大
きくすることができる。

【００７６】また、誘電体層の間に形成される内部電極
層の面積は、誘電体層とほぼ同じ面積であるため、電子
部品本体の場所による厚み差が生じることが無いために
厚み差に起因する内部応力からデラミネーションが発生
することを防止できる。

【００７７】さらに、被覆層が電子部品本体の端面の全
面に被覆されているために、被覆層と、誘電体層あるい
は内部電極層の端部との接着強度を高めることができ
る。

【図面の簡単な説明】

【図１】本発明の積層型電子部品の概略断面図である。

【図２】電子部品本体に被覆層を形成した状態を示す斜
視図である。

【図３】本発明の電子部品本体を示す斜視図である。

【図４】貫通孔が形成された被覆層およびその近傍を示
す断面図である。

【図５】被覆層に一つの内部電極層が露出する貫通孔を
２個形成した本発明の他の積層型電子部品を示す斜視図
である。

【図６】同一端面に２個の外部電極を設けた本発明のさ
らに他の積層型電子部品を示す斜視図である。

【図７】図６の被覆層における貫通孔の形成位置を示す
斜視図である。

【符号の説明】

１電子部品本体３外部電極４貫通孔７被覆層１１内部電極層１９誘電体層

Claims

【特許請求の範囲】

【請求項１】誘電体層と内部電極層とが交互に積層され
た電子部品本体の端面に、前記内部電極層が交互に接続
される一対の外部電極を形成してなる積層型電子部品に
おいて、前記電子部品本体と、一対の外部電極との間に
被覆層を配設するとともに、該被覆層に前記内部電極層
と外部電極とを電気的に接続するための貫通孔を設けた
ことを特徴とする積層型電子部品。
【請求項２】被覆層の厚さが５０μｍ以下であることを
特徴とする請求項１記載の積層型電子部品。
【請求項３】被覆層には、同一の内部電極層が露出する
貫通孔が複数形成されていることを特徴とする請求項１
または２記載の積層型電子部品。
【請求項４】電子部品本体の同一端面に一対の外部電極
を設けてなることを特徴とする請求項１乃至３のうちい
ずれかに記載の積層型電子部品。
【請求項５】誘電体グリーンシートと内部電極パターン
とを交互に積層し、内部電極パターンの端部が端面に導
出する電子部品本体成形体を作製するとともに、該電子
部品本体成形体の少なくとも端面にセラミックペースト
を塗布して被覆層成形体を作製する工程と、前記電子部
品本体成形体及び被覆層成形体を焼成し、少なくとも端
面に被覆層が被着されている誘電体層と内部電極層とが
交互に積層されてなる電子部品本体を作製する工程と、
前記被覆層に内部電極層の端部が交互に露出するように
複数個の貫通孔を形成する工程と、前記被覆層表面およ
び貫通孔内に外部電極ペーストを塗布充填するとともに
焼き付け、内部電極層が交互に接続している一対の外部
電極を作製する工程とから成る積層型電子部品の製法。