[go: up one dir, main page]

JP2001345177A - 薄膜形成装置およびその薄膜形成方法、及び自発光装置 - Google Patents

薄膜形成装置およびその薄膜形成方法、及び自発光装置

Info

Publication number
JP2001345177A
JP2001345177A JP2001061104A JP2001061104A JP2001345177A JP 2001345177 A JP2001345177 A JP 2001345177A JP 2001061104 A JP2001061104 A JP 2001061104A JP 2001061104 A JP2001061104 A JP 2001061104A JP 2001345177 A JP2001345177 A JP 2001345177A
Authority
JP
Japan
Prior art keywords
mask
layer
thin film
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001061104A
Other languages
English (en)
Other versions
JP4574039B2 (ja
JP2001345177A5 (ja
Inventor
正明 ▲ひろ▼木
Masaaki Hiroki
Shunpei Yamazaki
舜平 山崎
Noriko Ishimaru
典子 石丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001061104A priority Critical patent/JP4574039B2/ja
Publication of JP2001345177A publication Critical patent/JP2001345177A/ja
Publication of JP2001345177A5 publication Critical patent/JP2001345177A5/ja
Application granted granted Critical
Publication of JP4574039B2 publication Critical patent/JP4574039B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 EL層を形成する材料を蒸着する際に、EL
層を形成する材料を所望の位置に選択的に蒸着する手段
を提供する。 【解決手段】 EL層を形成する材料を蒸着する際に試
料ボート111と基板110の間にマスク113が設け
られており、マスク113に電圧をかけることによっ
て、EL層を形成する材料の進行方向が制御され、所望
の位置に選択的に蒸着することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、陽極、陰極及びそ
れらの間にEL(Electro Luminescence)が得られる発
光性有機材料(以下、有機EL材料という)を挟んだ構
造でなるEL素子を絶縁体上に形成した自発光装置及び
その自発光装置を表示部(表示ディスプレイまたは表示
モニター)として有する電気器具、及び有機EL材料の
薄膜形成方法及び薄膜形成装置に関する。なお、上記自
発光装置はOLED(Organic Light Emitting Diode
s)ともいう。
【0002】
【従来の技術】近年、発光性有機材料のEL現象を利用
した自発光素子としてEL素子を用いた自発光装置(E
L表示装置)の開発が進んでいる。EL表示装置は自発
光型であるため、液晶表示装置のようなバックライトが
不要であり、さらに視野角が広いことから電気器具の表
示部として有望視されている。
【0003】EL表示装置にはパッシブ型(単純マトリ
クス型)とアクティブ型(アクティブマトリクス型)の
2種類があり、どちらも盛んに開発が行われている。特
に現在はアクティブマトリクス型EL表示装置が注目さ
れている。また、EL素子の中心とも言えるEL層とな
るEL材料は、低分子系有機EL材料と高分子系(ポリ
マー系)有機EL材料とがそれぞれ研究されている。
【0004】EL材料の成膜方法には、インクジェット
法や蒸着法及びスピンコーティング法といった方法があ
るが、このうち蒸着法においては、マスクを用いて成膜
位置をコントロールするという方法が採られているが、
このときEL材料がマスクを通過せずにマスク上に成膜
されてしまうという問題がある。
【0005】
【発明が解決しようとする課題】本発明は上記問題点を
鑑みてなされたものであり、EL材料をマスクを用いて
電界制御する蒸着法でEL材料を無駄なく選択的に成膜
する手段を提供することを課題とする。また、成膜位置
の制御精度を上げることを課題とする。さらに、このよ
うな手段を用いたEL表示装置及びその作製方法を提供
することを課題とする。そして、このようなEL表示装
置を表示部として有する電気器具を提供することを課題
とする。
【0006】
【課題を解決するための手段】上記課題を達成するため
に用いるマスクと、成膜する画素電極には、電圧がかけ
られている。
【0007】本発明においてEL材料は、試料ボートに
備えられており、これが気化してさらに電荷を持つと、
気化したことで試料ボートの開口部から飛び出し、基板
に到達する前にマスクにかけられた電圧により生じる電
界により進行方向が制御され、蒸着位置を制御すること
ができる。
【0008】また、マスクを複数用いてもよい。例え
ば、第1マスク及び第2マスクにそれぞれ印加された電
圧により生じた電界により進行方向が制御され、蒸着位
置を制御することができる。
【0009】
【発明の実施の形態】ここで本発明の実施の形態につい
て図1を用いて説明する。
【0010】図1(A)は、本発明を実施してEL材料
を成膜する様子を模式的に示す図である。図1(A)に
おいて、110は基板であり、基板上の画素電極は、接
地電位に接続されている。また、111は、試料ボート
である。なお、試料ボート111にはEL材料が備えら
れている。
【0011】なお、赤色EL層を形成させるときには、
試料ボート111には赤色に発光するEL材料(以下、
赤色EL材料という)、緑色EL層を形成させるときに
は、試料ボート111には緑色に発光するEL材料(以
下、緑色EL材料という)、青色EL層を形成させると
きには、試料ボート111には青色に発光するEL材料
(以下、青色EL材料という)を備えておく。
【0012】本発明の場合、試料ボート111のEL材
料が電極120による抵抗加熱により気化され放出され
る。放出されるときEL材料は電極112にかけられた
負の電圧により負に帯電した帯電粒子となり、導電性材
料からなるマスク113の隙間を通過した後、基板11
0上の画素電極に蒸着される。また、電極112と電極
120との間には絶縁体が設けられており、互いに異な
る電圧が印加される。
【0013】なお、EL材料は、マスク113を通過す
る際に図1(B)117の拡大図で示すようにマスク1
13における遮断部118により進行方向を制御され
る。また、マスク113は、遮断部118の部分が銅、
鉄、アルミニウム、タンタル、チタン、タングステンと
いった導電性材料でできている複数の導電線が互いに平
行に配置されたもの(ストライプ状)、もしくは、網目
状の構造物(メッシュ状)、もしくは、板状の構造物で
ある。蒸気状態のEL材料は、遮断部118にかけられ
た負の電圧により生じる電界と反発するため、遮断部1
18間の隙間を通過して基板に蒸着される。
【0014】また、図1では断面形状が円形である例を
示したが、特に限定されず矩形であっても楕円形であっ
ても多角形状であってもよい。
【0015】なお、マスク113の遮断部118には、
蒸気状態のEL材料がマスク113の遮断部118と反
発しあう電位にするための電圧をかけておく。これによ
り、EL材料は、マスク113における遮断部118間
の隙間を通過することができる。なお、ここでは、蒸気
状態のEL材料を負の電圧をかけた電極112により生
じる電界により帯電させ、マスクの遮断部にも電極11
5により負の電圧をかけて電界を発生させる。これらに
より、蒸気状態のEL材料の帯電粒子は、遮断部と電気
的に反発し、各遮断部の隙間を通過するようになる。
【0016】図1(A)に示すような構造とし、遮断部
118に印加される負の電圧を数10V〜10kVの範
囲で適宜調節することによって、蒸着位置を高精度に制
御することができる。
【0017】なお、マスク113と基板との間隔距離、
各遮断部118間の距離等は実施者が適宜設定すればよ
い。例えば、各遮断部118間の距離は、基板上に形成
される画素電極の画素ピッチにすると良い。
【0018】また、マスク113の目合わせを正確にす
るために、2枚の導電板を重ねてスリット状もしくは円
状の穴を放電加工で同時に切削してマスク113を形成
してもよい。
【0019】また、ここでは1つのマスクを用いた例を
示したが、二つ以上のマスクに電圧を印加して蒸気状態
のEL材料の飛翔方向を制御してもよい。また、ある一
つの平面上に二つ以上のマスクを組み合わせたものに電
圧を印加して蒸気状態のEL材料の飛翔方向を制御して
もよい。
【0020】まず、試料ボート111赤色EL材料を備
え、これを蒸着させると画素上にストライプ状の赤色E
L層が形成される。
【0021】次にマスクを矢印kの方向に一画素列分移
動させた後、試料ボート111から緑色EL材料を蒸着
させ、緑色EL層を形成させる。さらにマスクを矢印k
の方向に一画素列分移動させ、同様に蒸着を行い青色E
L層を形成させる。
【0022】即ち、マスクを矢印kの方向に移動させな
がら赤、緑、青色に発光する画素列を色ごとに3回に分
けて蒸着することで3色のストライプ状のEL層が形成
される。なお、ここで形成されるEL層の膜厚は、10
nm〜10μmであることが望ましい。
【0023】また、ここでいう画素列とはバンク119
に仕切られた画素の列を指し、バンクは画素列間の隙間
を埋めるように土手状に画素列のソース配線の上方に形
成されている。つまり、バンクで画素列が仕切られてい
るので画素上に形成させたEL層を隣り合う画素列と区
別して形成させることができる。即ち、ソース配線に沿
って複数の画素が直列に並んだ列を画素列と呼んでい
る。但し、ここではバンクがソース配線の上方に形成さ
れた場合を説明したが、ゲート配線の上方に設けられて
いても良い。この場合は、ゲート配線に沿って複数の画
素が直列に並んだ列を画素列と呼ぶ。
【0024】従って、画素電極上の画素部(図示せず)
は、複数のソース配線もしくは複数のゲート配線の上方
に設けられたストライプ状のバンクにより分割された複
数の画素列の集合体として見ることができる。そのよう
にして見た場合、画素電極上の画素部は、赤色に発光す
るストライプ状のEL層が形成された画素列、緑色に発
光するストライプ状のEL層が形成された画素列及び青
色に発光するストライプ状のEL層が形成された画素列
からなるとも言える。
【0025】また、上記ストライプ状のバンクは、複数
のソース配線もしくは複数のゲート配線の上方に設けら
れているため、実質的に画素部は、複数のソース配線も
しくは複数のゲート配線により分割された複数の画素列
の集合体と見ることもできる。
【0026】さらに、本実施の形態において、基板11
0上に形成されている画素電極(陽極)上に電圧をかけ
ておきマスクを通過した蒸気状態のEL材料をさらに制
御して、選択的に所望の位置に蒸着するような電界を与
えておくと良い。
【0027】また、試料ボート111、マスク、及び基
板110が備えられている蒸着室121の内側側面に電
極114で負の電圧をかけておくことで負に帯電した蒸
気状態のEL材料と蒸着室の内側側面を反発させること
ができるので蒸気状態のEL材料を蒸着室の内側に付着
させることなく被形成面に蒸着することができる。
【0028】
【実施例】〔実施例1〕本実施例では、試料ボートにお
いて気化されたEL材料(以下蒸気状態のEL材料とい
う)を電界で制御して基板上に成膜する方法について説
明する。なお、本実施例における蒸着方法は、図1を用
いる。
【0029】図1において、110は基板であり、11
1は、試料ボートである。なお、試料ボート111には
EL層用材料が備えられている。
【0030】なお、赤色EL層を形成させるときには、
試料ボート111には赤色に発光するEL材料(以下、
赤色EL材料という)、緑色EL層を形成させるときに
は、試料ボート111には緑色に発光するEL材料(以
下、緑色EL材料という)、青色EL層を形成させると
きには、試料ボート111には青色に発光するEL材料
(以下、青色EL材料という)を備えておく。
【0031】なお、本実施例では、EL材料として、赤
色EL層には、Alqをホスト材料として赤色の蛍光色
素DCMをドープしたものを用いた。また、緑色に発光
するEL層には、アルミニウムの8−ヒドロキシキノリ
ン錯体であるAlqを用い、青色に発光するEL層には
亜鉛のベンズオキサゾール錯体(Zn(oxz)2)を
用いる。
【0032】なお、上記に示したEL材料は、実施例の
一つであり他の公知のEL材料を用いてもよい。また、
発光色を赤、緑、青としてEL材料を選択しているが、
この限りではなく、黄色、オレンジ、グレーといった色
を用いてもよい。
【0033】本実施例では、はじめに試料ボートに赤色
EL材料を備えておき、基板上に赤色EL層を形成させ
た後、緑色EL材料が備えられた試料ボートを用いて基
板上に緑色EL層を形成させる。そして、最後に青色E
L材料が備えられた試料ボートを用いて基板上に青色E
L層を形成させる。
【0034】以上のように、赤、緑、青色EL材料を3回
に分けて蒸着させることによりEL層を形成させること
ができる。
【0035】各色のEL材料は、試料ボートにおいて、
電極120による抵抗加熱により気化され、試料ボート
111から放出される際、電極112が与える電界によ
り電荷を持つ。この時、EL材料は、気化することで得
られた、より高い運動エネルギーにより飛び出し、マス
ク113に到達する。
【0036】マスク113には、電圧がかけられている
ためマスク113付近に電界が生じている。マスク11
3に到達した気体EL層用材料は、マスク113により
生じる電界により制御された後、マスク113を通過し
て基板110に蒸着される。
【0037】また、試料ボート111の赤色EL材料を
蒸着させると画素上にストライプ状の赤色EL層が形成
される。ここで、マスクを矢印kの方向に画素一列分移
動させ、同様に試料ボート111から緑色EL材料を蒸
着する。これにより、赤色EL層の横に緑色EL層が形
成される。さらにマスクを矢印kの方向に画素一列分移
動させながら試料ボート111から青色EL材料を蒸着
させる。これにより、緑色EL層の横に青色EL層が形
成される。即ち、以上のようにマスクを移動させながら
赤、緑、青色に発光する画素列を色ごとに3回に分けて
蒸着させることで3色のストライプ状のEL層が形成さ
れる。なお、ここで形成されるEL層の膜厚は、100
nm〜1μmであることが望ましい。
【0038】なお、ここでいう画素列とはバンク119
に仕切られた画素の列を指し、バンクはソース配線の上
方に形成されている。即ち、ソース配線に沿って複数の
画素が直列に並んだ列を画素列と呼んでいる。但し、こ
こではバンクがソース配線の上方に形成された場合を説
明したが、ゲート配線の上方に設けられていても良い。
この場合は、ゲート配線に沿って複数の画素が直列に並
んだ列を画素列と呼ぶ。
【0039】従って、画素部(図示せず)は、複数のソ
ース配線もしくは複数のゲート配線の上方に設けられた
ストライプ状のバンクにより分割された複数の画素列の
集合体として見ることができる。そのようにして見た場
合、画素部は、赤色に発光するストライプ状のEL層が
形成された画素列、緑色に発光するストライプ状のEL
層が形成された画素列及び青色に発光するストライプ状
のEL層が形成された画素列からなるとも言える。
【0040】また、上記ストライプ状のバンクは、複数
のソース配線もしくは複数のゲート配線の上方に設けら
れているため、実質的に画素部は、複数のソース配線も
しくは複数のゲート配線により分割された複数の画素列
の集合体と見ることもできる。
【0041】また、基板110上に形成されている画素
電極(陽極)上に電圧をかけておき、マスクを通過した
蒸気状態のEL材料をさらに制御して、選択的に所望の
位置に蒸着するような電界を与えるようにすると良い。
【0042】〔実施例2〕本実施例であるEL表示装置
の画素部の断面図を図2に、その上面図を図3(A)
に、その回路構成を図3(B)に示す。実際には画素が
マトリクス状に複数配列されて画素部(画像表示部)が
形成される。なお、図3(A)をA−A’で切断した断
面図が図2に相当する。従って図2及び図3で共通の符
号を用いているので、適宜両図面を参照すると良い。ま
た、図3(A)の上面図では二つの画素を図示している
が、どちらも同じ構造である。
【0043】図2において、11は基板、12は下地と
なる絶縁膜(以下、下地膜という)である。基板11と
してはガラス、ガラスセラミックス、石英、シリコン、
セラミックス、金属若しくはプラスチックでなる基板を
用いることができる。
【0044】また、下地膜12は特に可動イオンを含む
基板や導電性を有する基板を用いる場合に有効である
が、石英基板には設けなくても構わない。下地膜12と
しては、珪素(シリコン)を含む絶縁膜を用いれば良
い。なお、本明細書において「珪素を含む絶縁膜」と
は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸
化珪素膜(SiOxNyで示される)など珪素、酸素若
しくは窒素を所定の割合で含む絶縁膜を指す。
【0045】また、下地膜12に放熱効果を持たせるこ
とによりTFTの発熱を発散させることはTFTの劣化
又はEL素子の劣化を防ぐためにも有効である。放熱効
果を持たせるには公知のあらゆる材料を用いることがで
きる。
【0046】ここでは画素内に二つのTFTを形成して
いる。201はスイッチング用TFTであり、nチャネ
ル型TFTで形成され、202は電流制御用TFTであ
り、pチャネル型TFTで形成されている。
【0047】ただし、本実施例において、スイッチング
用TFTをnチャネル型TFT、電流制御用TFTをp
チャネル型TFTに限定する必要はなく、スイッチング
用TFTをpチャネル型TFT、電流制御用TFTをn
チャネル型TFTにしたり、両方ともnチャネル型又p
チャネル型TFTを用いることも可能である。
【0048】スイッチング用TFT201は、ソース領
域13、ドレイン領域14、LDD領域15a〜15d、
高濃度不純物領域16及びチャネル形成領域17a、1
7bを含む活性層、ゲート絶縁膜18、ゲート電極19
a、19b、第1層間絶縁膜20、ソース配線21並びに
ドレイン配線22を有して形成される。
【0049】また、図3に示すように、ゲート電極19
a、19bは別の材料(ゲート電極19a、19bよりも低
抵抗な材料)で形成されたゲート配線211によって電
気的に接続されたダブルゲート構造となっている。勿
論、ダブルゲート構造だけでなく、シングルゲートもし
くはトリプルゲート構造といったいわゆるマルチゲート
構造(直列に接続された二つ以上のチャネル形成領域を
有する活性層を含む構造)であっても良い。マルチゲー
ト構造はオフ電流値を低減する上で極めて有効であり、
ここでは画素のスイッチング素子201をマルチゲート
構造とすることによりオフ電流値の低いスイッチング素
子を実現している。
【0050】また、活性層は結晶構造を含む半導体膜で
形成される。即ち、単結晶半導体膜でも良いし、多結晶
半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁
膜18は珪素を含む絶縁膜で形成すれば良い。また、ゲ
ート電極、ソース配線若しくはドレイン配線としてはあ
らゆる導電膜を用いることができる。
【0051】さらに、スイッチング用TFT201にお
いては、LDD領域15a〜15dは、ゲート絶縁膜18
を挟んでゲート電極19a、19bと重ならないように設
ける。このような構造はオフ電流値を低減する上で非常
に効果的である。
【0052】なお、チャネル形成領域とLDD領域との
間にオフセット領域(チャネル形成領域と同一組成の半
導体層でなり、ゲート電圧が印加されない領域)を設け
ることはオフ電流値を下げる上でさらに好ましい。ま
た、二つ以上のゲート電極を有するマルチゲート構造の
場合、チャネル形成領域の間に設けられた高濃度不純物
領域がオフ電流値の低減に効果的である。
【0053】次に、電流制御用TFT202は、ソース
領域31、ドレイン領域32及びチャネル形成領域34
を含む活性層、ゲート絶縁膜18、ゲート電極35、第
1層間絶縁膜20、ソース配線36並びにドレイン配線
37を有して形成される。なお、ゲート電極35はシン
グルゲート構造となっているが、マルチゲート構造であ
っても良い。
【0054】図2に示すように、スイッチング用TFT
のドレインは電流制御用TFT202のゲートに接続さ
れている。具体的には電流制御用TFT202のゲート
電極35はスイッチング用TFT201のドレイン領域
14とドレイン配線(接続配線とも言える)22を介し
て電気的に接続されている。また、ソース配線36は電
源供給線212に接続して形成、または電流供給線の一
部として形成する。
【0055】電流制御用TFT202はEL素子203
に注入される電流量を制御するための素子であるが、E
L素子の劣化を考慮するとあまり多くの電流を流すこと
は好ましくない。そのため、電流制御用TFT202に
過剰な電流が流れないように、チャネル長(L)は長め
に設計することが好ましい。望ましくは一画素あたり
0.5〜2μA(好ましくは1〜1.5μA)となるよ
うにする。
【0056】また、スイッチング用TFT201に形成
されるLDD領域の長さ(幅)は0.5〜3.5μm、
代表的には2.0〜2.5μmとすれば良い。
【0057】また、図3に示すように電流制御用TFT
202のゲート電極35を含む配線36は、50で示さ
れる領域で電流制御用TFT202の電源供給線212
と絶縁膜を挟んで重なる。このとき50で示される領域
では、保持容量(コンデンサ)が形成される。保持容量
50は電源供給線212と電気的に接続された半導体膜
51、ゲート絶縁膜と同一層の絶縁膜(図示せず)及び
電源供給線212で形成される容量も保持容量として用
いることが可能である。
【0058】この保持容量50は、電流制御用TFT2
02のゲート電極35にかかる電圧を保持するためのコ
ンデンサとして機能する。
【0059】また、流しうる電流量を多くするという観
点から見れば、電流制御用TFT202の活性層(特に
チャネル形成領域)の膜厚を厚くする(好ましくは50
〜100nm、さらに好ましくは60〜80nm)こと
も有効である。逆に、スイッチング用TFT201の場
合はオフ電流値を小さくするという観点から見れば、活
性層(特にチャネル形成領域)の膜厚を薄くする(好ま
しくは20〜50nm、さらに好ましくは25〜40n
m)ことも有効である。
【0060】次に、38は第1パッシベーション膜であ
り、膜厚は10nm〜10μm(好ましくは200〜5
00nm)とすれば良い。材料としては、珪素を含む絶
縁膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)
を用いることができる。
【0061】第1パッシベーション膜38の上には、各
TFTを覆うような形で第2層間絶縁膜(平坦化膜と言
っても良い)39を形成し、TFTによってできる段差
の平坦化を行う。第2層間絶縁膜39としては、有機樹
脂膜が好ましく、ポリイミド、ポリアミド、アクリル樹
脂、BCB(ベンゾシクロブテン)等を用いると良い。
勿論、十分な平坦化が可能であれば、無機膜を用いても
良い。
【0062】第2層間絶縁膜39によってTFTによる
段差を平坦化することは非常に重要である。後に形成さ
れるEL層は非常に薄いため、段差が存在することによ
って発光不良を起こす場合がある。従って、EL層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
【0063】また、40は透明導電膜でなる画素電極
(EL素子の陽極に相当する)であり、第2層間絶縁膜
39及び第1パッシベーション膜38にコンタクトホー
ル(開孔)を開けた後、形成された開口部において電流
制御用TFT202のドレイン配線37に接続されるよ
うに形成される。
【0064】本実施例では、画素電極として酸化インジ
ウムと酸化スズの化合物でなる導電膜を用いる。また、
これに少量のガリウムを添加しても良い。さらに酸化イ
ンジウムと酸化亜鉛との化合物や酸化亜鉛と酸化ガリウ
ムの化合物を用いることもできる。
【0065】画素電極を形成したら、樹脂材料でなるバ
ンクを形成する。バンクは、バンクa(41a)バンク
b(41b)のそれぞれエッチング材料に対する選択比
の異なる有機樹脂膜、レジスト材料を用いパターニング
して形成されている。なお、ここでは、バンクa(41
a)バンクb(41b)を積層させた後エッチングさ
せ、エッチング速度の違いにより図2で示すような形状
を形成させることができる。なお、このときのエッチン
グ速度は、(バンクaを形成する樹脂)>(バンクbを
形成する樹脂)なる関係が成り立つようにしておく。こ
のバンクa(41a)およびバンクb(41b)は、画
素と画素との間に図3(C)に示すようにストライプ状
に形成される。なお、図3(C)のh1は、0.5〜3
μmがよく、EL層、陰極および保護電極を積層した膜
厚よりも大きいことが望ましい。本実施例ではソース配
線21に沿って形成するがゲート配線35に沿って形成
しても良い。
【0066】次にEL層42が図1で説明したような薄
膜形成方法により形成される。なお、ここでは一画素し
か図示していないが、図1で説明したようにR(赤)、
G(緑)、B(青)の各色に対応したEL層が形成され
る。
【0067】まず、試料ボート111に備えられたEL
材料が電極120による抵抗加熱により気化(蒸発)す
る。この蒸気状態のEL材料が試料ボート111から飛
び出す瞬間に試料ボート111の開口部に取り付けられ
ている電極112による電界の影響で蒸気状態のEL材
料が帯電し、帯電粒子となる。この帯電粒子はマスク1
13を通過する際に遮断部118に電圧がかけられるこ
とにより生じるマスク付近の電界により進行方向を制御
される。
【0068】なお、試料ボートとマスクの間に電極を設
けて電界を発生させ、試料ボートから放出される蒸気状
態のEL材料の電荷を制御しても良い。
【0069】結果的には、気体EL材料は、各遮断部の
隙間を通過して基板上の被形成面に蒸着される。
【0070】なお、本明細書中でいうマスクの遮断部と
は、マスクの導電性材料で形成されている部分のことを
指し、導電性材料とは、チタン、タンタル、タングステ
ン及びアルミニウムといった材料のことをいう。また、
マスクの開口部は、各遮断部の隙間のことを指してい
る。
【0071】さらに、本明細書中では、被形成面とは、
画素電極や有機膜の表面の一部であり、薄膜を形成させ
ようとする面のことをいう。
【0072】また、マスクには、数10V〜10kVの
電圧がかけられていれば良く、好ましくは、10V〜1
kVの電圧がかけられているとよい。また、実施者は、
各電極に適宜、これらの範囲で電圧を設定すればよい。
【0073】本実施例においては、まず、試料ボート1
11に備えられている赤色EL材料を気化(蒸発)させ
て蒸着させることで、画素上の赤色に発光する画素列を
形成する。次にマスクを横方向(矢印kの方向)に移動
した後、試料ボート111に備えられている緑色EL材
料を蒸着させ、緑色に発光すべき画素列を形成する。さ
らにマスクを横方向(矢印kの方向)に移動して試料ボ
ート111に備えられている青色EL材料を蒸着させ、
青色に発光すべき画素列を形成する。
【0074】なお、EL材料を備えている試料ボート1
11は、EL材料の種類を変える度に一緒に変えても良
いし、試料ボートを変えずにEL材料のみを入れ替えて
用いても良い。
【0075】また、ここで説明した試料ボート111、
マスクは別々に設けられていても良いが、一体形成され
て装置化されていても良い。
【0076】以上のように、マスクを移動させながら
赤、緑、青色に発光する画素列を色ごとに3回に分けて
蒸着させることで3色のストライプ状のEL層を形成す
る。
【0077】EL層とするEL材料としては低分子系材
料を用いるとよい。代表的な低分子系材料としては、ト
リス(8−キノリノナト)アルミニウム錯体(Alq)
やビス(ベンゾキノリノラト)ベリリウム錯体(BeB
q)といったEL材料などが挙げられる。
【0078】なお、本実施例では、EL材料として、赤
色EL層には、Alqをホスト材料として赤色の蛍光色
素DCMをドープしたものを用いた。また、緑色に発光
するEL層には、アルミニウムの8−ヒドロキシキノリ
ン錯体であるAlqを用い、青色に発光するEL層には
亜鉛のベンズオキサゾール錯体(Zn(oxz)2)を
用いる。
【0079】但し、以上の例は本実施例のEL層として
用いることのできるEL材料の一例であって、これに限
定する必要はまったくない。
【0080】つまり、ここでは述べなかったような高分
子有機EL材料を塗布法で用いたり、高分子材料と併せ
て用いて形成させても良い。
【0081】さらに、EL層42を形成する際、EL層
は水分や酸素の存在によって容易に劣化してしまうた
め、処理雰囲気は水分や酸素の少ない雰囲気とし、窒素
やアルゴンといった不活性ガス中で行うことが望まし
い。
【0082】以上のようにしてEL層42を形成した
ら、次に遮光性導電膜でなる陰極43、保護電極44及
び第2パッシベーション膜45が形成される。本実施例
では陰極43として、MgAgでなる導電膜を用い、保
護電極44としてアルミニウムからなる導電膜を用い
る。また、第2パッシベーション膜45としては、10
nm〜10μm(好ましくは200〜500nm)の厚
さの窒化珪素膜を用いる。
【0083】なお、上述のようにEL層は熱に弱いの
で、陰極43及び第2パッシベーション膜45はなるべ
く低温(好ましくは室温から120℃までの温度範囲)
で成膜するのが望ましい。従って、プラズマCVD法、
真空蒸着法又は溶液塗布法(スピンコート法)が望まし
い成膜方法と言える。
【0084】ここまで完成したものをアクティブマトリ
クス基板とよび、アクティブマトリクス基板に対向し
て、対向基板(図示せず)が設けられる。本実施例では
対向基板としてガラス基板を用いる。なお、対向基板と
しては、プラスチックやセラミックスでなる基板を用い
ても良い。
【0085】また、アクティブマトリクス基板と対向基
板はシール剤(図示せず)によって接着され、密閉空間
(図示せず)が形成される。本実施例では、密閉空間を
アルゴンガスで充填している。勿論、この密閉空間内に
酸化バリウムといった乾燥剤を配置したり酸化防止剤を
配置することも可能である。
【0086】また、本実施例の構成は、実施例1の構成
と自由に組み合わせることができる。
【0087】〔実施例3〕ここで、図3(C)に示した
バンクa及びバンクbからなるバンクを形成させる方法
について説明する。バンクa及びバンクbはいずれもポ
ジ型のものを用いる。
【0088】まず、画素電極形成後に、メラミン樹脂か
らなる有機樹脂膜を形成させる。これは、後にバンクa
を形成する。このメラミン樹脂には、染料を混合させて
おき反射防止膜としての機能を持たせておく。また、こ
れらは、ジメチルアセトアミドといった溶媒に溶解させ
て用いると良い。なお、染料を選択する際には、露光に
用いる光のスペクトルに近い位置に発光スペクトルを持
つ染料を選択する必要がある。
【0089】次に、メラミン樹脂の上にポリイミドを積
層させる。ここでは、ポリイミドの代わりに感光性ポリ
イミドを用いても良いし、ノボラック系樹脂を用いても
良い。これは、のちにバンクbを形成する。
【0090】なお、ここで2層の有機樹脂膜が形成され
る。これを露光してパターニングを行う。パターニング
の際の現像液としては、水溶性のものを用いると良い。
本実施例では、テトラメチルアンモニウムハイドロオキ
サイドを用いると良い。これは、水溶性であり、アルカ
リ性であるため本実施例に適している。しかし、現像液
としては、これに限られることはなく、公知の現像液を
用いても良い。
【0091】現像液で現像することによりバンクa、及
びバンクbは図3(C)に示すような形状になる。これ
は、バンクaに染料を混合させたことにより露光強度が
変化したためであり、現像液で等方的にエッチングされ
るためである。なお、ここで示しているh2は、0.5
〜3μmであることが望ましい。
【0092】なお、バンクa及びバンクbは、上記に示
したように有機樹脂膜の積層構造に限られる必要はな
く、バンクaを酸化珪素や窒化珪素といった無機膜で形
成させた後、バンクbをポリイミドや、ポリアミド、感
光性樹脂といった有機樹脂膜で形成させても良いし、バ
ンクa及びバンクbに用いたこれらの材料を逆に用いて
も良い。
【0093】また、本実施例の構成は、実施例1〜実施
例2の構成と自由に組み合わせることができる。
【0094】〔実施例4〕本発明における画素部とその
周辺に設けられる駆動回路部のTFTを同時に作製する
方法について図4〜図6を用いて説明する。但し、説明
を簡単にするために、駆動回路に関しては基本回路であ
るCMOS回路を図示することとする。
【0095】まず、図4(A)に示すように、ガラス基
板300上に下地膜301を300nmの厚さに形成す
る。本実施例では下地膜301として100nm厚の窒
化酸化珪素膜と200nmの窒化酸化珪素膜とを積層し
て用いる。この時、ガラス基板300に接する方の窒素
濃度を10〜25wt%としておくと良い。もちろん下
地膜を設けずに石英基板上に直接素子を形成しても良
い。
【0096】次に下地膜301の上に50nmの厚さの
非晶質珪素膜(図示せず))を公知の成膜法で形成す
る。なお、非晶質珪素膜に限定する必要はなく、非晶質
構造を含む半導体膜(微結晶半導体膜を含む)であれば
良い。さらに非晶質シリコンゲルマニウム膜などの非晶
質構造を含む化合物半導体膜でも良い。また、膜厚は2
0〜100nmの厚さであれば良い。
【0097】そして、公知の技術により非晶質珪素膜を
結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポ
リシリコン膜ともいう)302を形成する。公知の結晶
化方法としては、電熱炉を使用した熱結晶化方法、レー
ザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、X
eClガスを用いたエキシマレーザー光を用いて結晶化
する。
【0098】なお、本実施例では線状に加工したパルス
発振型のエキシマレーザー光を用いるが、矩形であって
も良いし、連続発振型のアルゴンレーザー光や連続発振
型のエキシマレーザー光を用いることもできる。
【0099】本実施例では結晶質珪素膜をTFTの活性
層として用いるが、非晶質珪素膜を用いることも可能で
ある。また、オフ電流を低減する必要のあるスイッチン
グ用TFTの活性層を非晶質珪素膜で形成し、電流制御
用TFTの活性層を結晶質珪素膜で形成することも可能
である。非晶質珪素膜はキャリア移動度が低いため電流
を流しにくくオフ電流が流れにくい。即ち、電流を流し
にくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の
両者の利点を生かすことができる。
【0100】次に、図4(B)に示すように、結晶質珪
素膜302上に酸化珪素膜でなる保護膜303を130
nmの厚さに形成する。この厚さは100〜200nm
(好ましくは130〜170nm)の範囲で選べば良
い。また、珪素を含む絶縁膜であれば他の膜でも良い。
この保護膜303は不純物を添加する際に結晶質珪素膜
が直接プラズマに曝されないようにするためと、微妙な
濃度制御を可能にするために設ける。
【0101】そして、その上にレジストマスク304
a、304bを形成し、保護膜303を介してn型を付与
する不純物元素(以下、n型不純物元素という)を添加
する。なお、n型不純物元素としては、代表的には15
族に属する元素、典型的にはリン又は砒素を用いること
ができる。なお、本実施例ではホスフィン(PH3)を
質量分離しないでプラズマ励起したプラズマ(イオン)
ドーピング法を用い、リンを1×1018atoms/cm3の濃
度で添加する。勿論、質量分離を行うイオンインプラン
テーション法を用いても良い。
【0102】この工程により形成されるn型不純物領域
305には、n型不純物元素が2×1016〜5×1019
atoms/cm3(代表的には5×1017〜5×1018atoms/c
m3)の濃度で含まれるようにドーズ量を調節する。
【0103】次に、図4(C)に示すように、保護膜3
03およびレジスト304a、304bを除去し、添加
した15族に属する元素の活性化を行う。活性化手段は
公知の技術を用いれば良いが、本実施例ではエキシマレ
ーザー光の照射により活性化する。勿論、パルス発振型
でも連続発振型でも良いし、エキシマレーザー光に限定
する必要はない。但し、添加された不純物元素の活性化
が目的であるので、結晶質珪素膜が溶融しない程度のエ
ネルギーで照射することが好ましい。なお、保護膜30
3をつけたままレーザー光を照射しても良い。
【0104】なお、このレーザー光による不純物元素の
活性化に際して、熱処理による活性化を併用しても構わ
ない。熱処理による活性化を行う場合は、基板の耐熱性
を考慮して450〜550℃程度の熱処理を行えば良
い。
【0105】この工程によりn型不純物領域305の端
部、即ち、n型不純物領域305、の周囲に存在するn
型不純物元素を添加していない領域との境界部(接合
部)が明確になる。このことは、後にTFTが完成した
時点において、LDD領域とチャネル形成領域とが非常
に良好な接合部を形成しうることを意味する。
【0106】次に、図4(D)に示すように、結晶質珪
素膜の不要な部分を除去して、島状の半導体膜(以下、
活性層という)306〜309を形成する。
【0107】次に、図4(E)に示すように、活性層3
06〜309を覆ってゲート絶縁膜310を形成する。
ゲート絶縁膜310としては、10〜200nm、好ま
しくは50〜150nmの厚さの珪素を含む絶縁膜を用
いれば良い。これは単層構造でも積層構造でも良い。本
実施例では110nm厚の窒化酸化珪素膜を用いる。
【0108】次に、200〜400nm厚の導電膜を形
成し、パターニングしてゲート電極311〜315を形
成する。このゲート電極311〜315の端部をテーパ
ー状にすることもできる。なお、本実施例ではゲート電
極と、ゲート電極に電気的に接続された引き回しのため
の配線(以下、ゲート配線という)とを別の材料で形成
する。具体的にはゲート電極よりも低抵抗な材料をゲー
ト配線として用いる。これは、ゲート電極としては微細
加工が可能な材料を用い、ゲート配線には微細加工はで
きなくとも配線抵抗が小さい材料を用いるためである。
勿論、ゲート電極とゲート配線とを同一材料で形成して
も構わない。
【0109】また、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極の材料としては公知の
あらゆる導電膜を用いることができる。ただし、上述の
ように微細加工が可能、具体的には2μm以下の線幅に
パターニング可能な材料が好ましい。
【0110】代表的には、タンタル(Ta)、チタン
(Ti)、モリブデン(Mo)、タングステン(W)、
クロム(Cr)、シリコン(Si)から選ばれた元素で
なる膜、または前記元素の窒化物膜(代表的には窒化タ
ンタル膜、窒化タングステン膜、窒化チタン膜)、また
は前記元素を組み合わせた合金膜(代表的にはMo−W
合金、Mo−Ta合金)、または前記元素のシリサイド
膜(代表的にはタングステンシリサイド膜、チタンシリ
サイド膜)を用いることができる。勿論、単層で用いて
も積層して用いても良い。
【0111】本実施例では、50nm厚の窒化タンタル
(TaN)膜と、350nm厚のタンタル(Ta)膜と
でなる積層膜を用いる。これはスパッタ法で形成すれば
良い。また、スパッタガスとしてXe、Ne等の不活性
ガスを添加すると応力による膜はがれを防止することが
できる。
【0112】またこの時、ゲート電極312はn型不純
物領域305の一部とゲート絶縁膜310を挟んで重な
るように形成する。この重なった部分が後にゲート電極
と重なったLDD領域となる。なお、ゲート電極31
3,314は、断面では、二つに見えるが実際には電気
的に接続されている。
【0113】次に、図5(A)に示すように、ゲート電
極311〜315をマスクとして自己整合的にn型不純
物元素(本実施例ではリン)を添加する。こうして形成
される不純物領域316〜323にはn型不純物領域3
05の1/2〜1/10(代表的には1/3〜1/4)
の濃度でリンが添加されるように調節する。具体的に
は、1×1016〜5×1018atoms/cm3(典型的には3
×1017〜3×1018atoms/cm3)の濃度が好ましい。
【0114】次に、図5(B)に示すように、ゲート電
極等を覆う形でレジストマスク324a〜324dを形
成し、n型不純物元素(本実施例ではリン)を添加して
高濃度にリンを含む不純物領域325〜329を形成す
る。ここでもホスフィン(PH3)を用いたイオンドー
プ法で行い、この領域のリンの濃度は1×1020〜1×
1021atoms/cm3(代表的には2×1020〜5×1021a
toms/cm3)となるように調節する。
【0115】この工程によってnチャネル型TFTのソ
ース領域若しくはドレイン領域が形成されるが、スイッ
チング用TFTでは、図5(A)の工程で形成したn型
不純物領域319〜321の一部を残す。この残された
領域が、図5におけるスイッチング用TFT201のL
DD領域15a〜15dに対応する。
【0116】次に、図5(C)に示すように、レジスト
マスク324a〜324dを除去し、新たにレジストマ
スク332を形成する。そして、p型不純物元素(本実
施例ではボロン)を添加し、高濃度にボロンを含む不純
物領域333〜336を形成する。ここではジボラン
(B26)を用いたイオンドープ法により3×1020
3×1021atoms/cm3(代表的には5×1020〜1×1
21atoms/cm3ノ)濃度となるようにボロンを添加する。
【0117】なお、不純物領域333〜336には既に
1×1020〜1×1021atoms/cm3の濃度でリンが添加
されているが、ここで添加されるボロンはその少なくと
も3倍以上の濃度で添加される。そのため、予め形成さ
れていたn型の不純物領域は完全にp型に反転し、p型
の不純物領域として機能する。
【0118】次に、レジストマスク332を除去した
後、それぞれの濃度で添加されたn型またはp型不純物
元素を活性化する。活性化手段としては、ファーネスア
ニール法、レーザーアニール法、またはランプアニール
法で行うことができる。本実施例では電熱炉において窒
素雰囲気中、550℃、4時間の熱処理を行う。
【0119】このとき雰囲気中の酸素を極力排除するこ
とが重要である。なぜならば酸素が少しでも存在してい
ると露呈したゲート電極の表面が酸化され、抵抗の増加
を招くと共に後にオーミックコンタクトを取りにくくな
るからである。従って、上記活性化工程における処理雰
囲気中の酸素濃度は1ppm以下、好ましくは0.1p
pm以下とすることが望ましい。
【0120】次に、活性化工程が終了したら図5(D)
に示すように300nm厚のゲート配線337を形成す
る。ゲート配線337の材料としては、アルミニウム
(Al)又は銅(Cu)を主成分(組成として50〜1
00%を占める。)とする金属を用いれば良い。配置と
しては図3のようにゲート配線211とスイッチング用
TFTのゲート電極19a、19b(図4(E)の31
3、314)が電気的に接続するように形成する。
【0121】このような構造とすることでゲート配線の
配線抵抗を非常に小さくすることができるため、面積の
大きい画像表示領域(画素部)を形成することができ
る。即ち、画面の大きさが対角10インチ以上(さらに
は30インチ以上)のEL表示装置を実現する上で、本
実施例の画素構造は極めて有効である。
【0122】次に、図6(A)に示すように、第1層間
絶縁膜338を形成する。第1層間絶縁膜338として
は、珪素を含む絶縁膜を単層で用いるか、2種類以上の
珪素を含む絶縁膜を組み合わせた積層膜を用いれば良
い。また、膜厚は400nm〜1.5μmとすれば良
い。本実施例では、200nm厚の窒化酸化珪素膜の上
に800nm厚の酸化珪素膜を積層した構造とする。
【0123】さらに、3〜100%の水素を含む雰囲気
中で、300〜450℃で1〜12時間の熱処理を行
い、水素化処理をする。この工程は熱的に励起された水
素により半導体膜の不対結合手を水素終端する工程であ
る。水素化の他の手段として、プラズマ水素化(プラズ
マ化して生成された水素を用いる)を行っても良い。
【0124】なお、水素化処理は第1層間絶縁膜338
を形成する間に入れても良い。即ち、200nm厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り800nm厚の酸化珪素膜を形成し
てもよい。
【0125】次に、第1層間絶縁膜338及びゲート絶
縁膜310に対してコンタクトホールを形成し、ソース
配線339〜342と、ドレイン配線343〜345を
形成する。なお、本実施例ではこの電極を、Ti膜を1
00nm、Tiを含むアルミニウム膜を300nm、T
i膜150nmをスパッタ法で連続形成した3層構造の
積層膜とする。勿論、他の導電膜でも良い。
【0126】次に、50〜500nm(代表的には20
0〜300nm)の厚さで第1パッシベーション膜34
6を形成する。本実施例では第1パッシベーション膜3
46として300nm厚の窒化酸化珪素膜を用いる。こ
れは窒化珪素膜で代用しても良い。
【0127】なお、窒化酸化珪素膜の形成に先立ってH
2、NH3等水素を含むガスを用いてプラズマ処理を行う
ことは有効である。この前処理により励起された水素が
第1層間絶縁膜338に供給され、熱処理を行うこと
で、第1パッシベーション膜346の膜質が改善され
る。それと同時に、第1層間絶縁膜338に添加された
水素が下層側に拡散するため、効果的に活性層を水素化
することができる。
【0128】次に、図6(B)に示すように有機樹脂か
らなる第2層間絶縁膜347を形成する。有機樹脂とし
てはポリイミド、ポリアミド、アクリル樹脂、BCB
(ベンゾシクロブテン)等を使用することができる。特
に、第2層間絶縁膜347は平坦化の意味合いが強いの
で、平坦性に優れたアクリル樹脂が好ましい。本実施例
ではTFTによって形成される段差を十分に平坦化しう
る膜厚でアクリル樹脂膜を形成する。好ましくは1〜5
μm(さらに好ましくは2〜4μm)とすれば良い。
【0129】次に、第2層間絶縁膜347及び第1パッ
シベーション膜346に対してコンタクトホールを形成
し、ドレイン配線345と電気的に接続される画素電極
348を形成する。本実施例では酸化インジウム・スズ
(ITO)膜を110nmの厚さに形成し、パターニン
グを行って画素電極とする。また、酸化インジウムに2
〜20%の酸化亜鉛(ZnO)を混合した化合物や、酸
化亜鉛と酸化ガリウムからなる化合物を透明電極として
用いても良い。この画素電極がEL素子の陽極となる。
【0130】次に、図6(C)に示すように、樹脂材料
でなるバンクa(349a)及びバンクb(349b)
を形成する。バンクa(349a)及びバンクb(34
9b)は合計で1〜2μm厚のアクリル樹脂膜またはポ
リイミド膜といった膜を積層した後、パターニングして
形成すれば良い。なお、バンクa(349a)を形成さ
せる膜は、バンクb(349b)を形成させる膜よりも
同一のエッチング材料にたいしてエッチング速度の速い
材料を選択する必要がある。このバンクa(349a)
及びバンクb(349b)は図6に示したように、画素
と画素との間にストライプ状に形成される。本実施例で
はソース配線341に沿って形成するがゲート配線33
7に沿って形成しても良い。
【0131】次に、EL層350を、図1で説明した薄
膜形成方法により形成する。なお、ここでは一画素しか
図示していないが、図1で説明したようにR(赤)、G
(緑)、B(青)の各色に対応したEL層が形成され
る。
【0132】まず、試料ボートに備えられたEL材料が
電極からの抵抗加熱により蒸発し、蒸気状態のEL材料
となる。この蒸気状態のEL材料を意図的に帯電させた
後、放出される。放出された蒸気状態のEL材料は電圧
がかけられているマスクを通過した後、基板110上の
画素部に蒸着される。なお、蒸気状態のEL材料は、マ
スクを通過する際にマスク付近の電界により進行方向を
制御される。
【0133】本実施例においては、まず、試料ボートか
ら赤色EL材料を蒸気状態のEL材料として放出させ、
画素上の赤色に発光する画素列を形成する。次にマスク
を横方向に移動した後、試料ボートから緑色EL材料を
蒸着させ、緑色に発光すべき画素列を形成する。さらに
マスクを横方向に移動して試料ボートから青色EL材料
を蒸着させ、青色に発光すべき画素列を形成する。
【0134】以上のように、マスクを移動させながら
赤、緑、青色に発光する画素列を色ごとに3回に分けて
蒸着させることで3色のストライプ状のEL層を形成す
る。
【0135】なお、本実施例では一画素しか図示されて
いないが、同じ色に発光するEL層は、このとき同時に
形成される。
【0136】なお、本実施例では、EL材料として、赤
色EL層には、Alqをホスト材料として赤色の蛍光色
素DCMをドープしたものを用いた。また、緑色に発光
するEL層には、アルミニウムの8−ヒドロキシキノリ
ン錯体であるAlqを用い、青色に発光するEL層には
亜鉛のベンズオキサゾール錯体(Zn(oxz)2)を
用い、各々50nmの厚さに形成する。
【0137】EL層350としては公知の材料を用いる
ことができる。公知の材料としては、駆動電圧を考慮す
ると有機材料を用いるのが好ましい。なお、本実施例で
はEL層350を上記EL層のみの単層構造とするが、
必要に応じて電子注入層、電子輸送層、正孔輸送層、正
孔注入層、電子阻止層もしくは正孔素子層を設けても良
い。また、本実施例ではEL素子の陰極351としてM
gAg電極を用いた例を示すが、公知の他の材料であっ
ても良い。
【0138】又、EL層は、各色のEL層ごとに蒸着を
行うがこれらの電子注入層、電子輸送層、正孔輸送層、
正孔注入層、電子阻止層もしくは正孔素子層は、EL層
の色に関係なく同一材料をスピンコート法、蒸着法とい
った方法を用いて、一度に形成させてもよい。
【0139】EL層350を形成した後、陰極(MgA
g電極)351を真空蒸着法を用いて形成する。なお、
EL層350の膜厚は80〜200nm(典型的には1
00〜120nm)、陰極351の厚さは180〜30
0nm(典型的には200〜250nm)とすれば良
い。
【0140】さらに、陰極351上には、保護電極35
2を設ける。保護電極352としてはアルミニウムを主
成分とする導電膜を用いれば良い。保護電極352は、
マスクを用いて真空蒸着法で形成すれば良い。
【0141】最後に、窒化珪素膜でなる第2パッシベー
ション膜353を300nmの厚さに形成する。実際に
は保護電極352がEL層を水分等から保護する役割を
果たすが、さらに第2パッシベーション膜353を形成
しておくことで、EL素子の信頼性をさらに高めること
ができる。
【0142】画素部のTFTとして、nチャネル型のス
イッチング用TFTの断面構造を図7に示した。
【0143】まず、図7に示したスイッチング用TFT
であるが、図7(A)は、LDD領域15a〜15dが
ゲート絶縁膜18を挟んでゲート電極19a及び19b
と重ならないように設けられている。このような構造
は、オフ電流値を低減する上で非常に効果的である。
【0144】これに対して、図7(B)には、これらの
LDD領域15a〜15dは設けられていない。図7
(B)の構造とする場合には、図7(A)の構造を形成
させる場合に比べて工程を減らすことができるので生産
効率を向上させることができる。
【0145】本実施例において、スイッチング用TFT
としては、図7(A)及び図7(B)のどちらの構造を
用いても良い。
【0146】次に、画素部のTFTとして、図8には、
nチャネル型の電流制御用TFTの断面構造図を示す。
【0147】図8(A)に示した電流制御用TFTにお
いて、ドレイン領域32とチャネル形成領域34との間
にLDD領域33が設けられる。ここでは、LDD領域
33がゲート絶縁膜18を挟んでゲート電極35に重な
っている領域と重なっていない領域とを有する構造を示
したが、図8(B)に示すようにLDD領域33を設け
ない構造としてもよい。
【0148】電流制御用TFTは、EL素子を発光させ
るための電流を供給すると同時に、その供給量を制御し
て階調表示を可能とする。そのため、電流を流しても劣
化しないようにホットキャリア注入による劣化対策を講
じておく必要がある
【0149】ホットキャリア注入による劣化に関して
は、ゲート電極に対してLDD領域が重なった構造が非
常に効果的であることが知られている。そのため、図8
(A)に示したようにゲート絶縁膜18を挟んでゲート
電極35に重なっている領域にLDD領域を設けるとい
う構造が適当であるが、ここではオフ電流対策としてゲ
ート電極に重ならないLDD領域も設けるという構造を
示した。しかし、ゲート電極に重ならないLDD領域
は、必ずしも設けなくて良い。また、場合によっては、
図8(B)に示すようにこれらのLDD領域を設けなく
ても良い。
【0150】本実施例の場合、図6(C)に示すよう
に、nチャネル型205の活性層は、ソース領域35
5、ドレイン領域356、LDD領域357及びチャネ
ル形成領域358を含み、LDD領域357はゲート絶
縁膜310を挟んでゲート電極312と重なっている。
【0151】ドレイン領域側のみにLDD領域を形成し
ているのは、動作速度を落とさないための配慮である。
また、このnチャネル型TFT205はオフ電流値をあ
まり気にする必要はなく、それよりも動作速度を重視し
た方が良い。従って、LDD領域357は完全にゲート
電極に重ねてしまい、極力抵抗成分を少なくすることが
望ましい。即ち、いわゆるオフセットはなくした方がよ
い。
【0152】こうして図6(C)に示すような構造のア
クティブマトリクス基板が完成する。なお、バンク34
9を形成した後、パッシベーション膜353を形成する
までの工程をマルチチャンバー方式(またはインライン
方式)の薄膜形成装置を用いて、大気解放せずに連続的
に処理することは有効である。
【0153】ところで、本実施例のアクティブマトリク
ス基板は、画素部だけでなく駆動回路部にも最適な構造
のTFTを配置することにより、非常に高い信頼性を示
し、動作特性も向上しうる。
【0154】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路部を形成するCMOS回路のnチャネル型TF
T205として用いる。なお、ここでいう駆動回路とし
ては、シフトレジスタ、バッファ、レベルシフタ、サン
プリング回路(サンプル及びホールド回路)などが含ま
れる。デジタル駆動を行う場合には、D/Aコンバータ
などの信号変換回路も含まれうる。
【0155】なお、実際には図6(C)まで完成した
ら、さらに外気に曝されないように気密性の高いガラ
ス、石英、プラスチックといったカバー材でパッケージ
ング(封入)することが好ましい。その際、カバー材の
内部に酸化バリウムといった吸湿剤や酸化防止剤を配置
するとよい。
【0156】また、パッケージング等の処理により気密
性を高めたら、絶縁体上に形成された素子又は回路から
引き回された端子と外部信号端子とを接続するためのコ
ネクター(フレキシブルプリントサーキット:FPC)
を取り付けて製品として完成する。このような出荷でき
る状態にまでした状態を本明細書中ではEL表示装置
(またはELモジュール)をという。
【0157】ここで本実施例のアクティブマトリクス型
EL表示装置の構成を図9の斜視図を用いて説明する。
本実施例のアクティブマトリクス型EL表示装置は、ガ
ラス基板601上に形成された、画素部602と、ゲー
ト側駆動回路603と、ソース側駆動回路604を含
む。画素部のスイッチング用TFT605はnチャネル
型TFTであり、ゲート側駆動回路603に接続された
ゲート配線606、ソース側駆動回路604に接続され
たソース配線607の交点に配置されている。また、ス
イッチング用TFT605のドレインは電流制御用TF
T608のゲートに接続されている。
【0158】さらに、電流制御用TFT608のソース
側は電源供給線609に接続される。本実施例のような
構造では、電源供給線609には接地電位(アース電
位)が与えられている。また、電流制御用TFT608
のドレインにはEL素子610が接続されている。ま
た、このEL素子610の陽極には所定の電圧(3〜1
2V、好ましくは3〜5V)が加えられる。
【0159】そして、外部入出力端子となるFPC61
1には駆動回路部まで信号を伝達するための接続配線6
12、613、及び電源供給線609に接続された接続
配線614が設けられている。
【0160】また、図9に示したEL表示装置の回路構
成の一例を図10に示す。本実施例のEL表示装置は、
ソース側駆動回路801、ゲート側駆動回路(A)80
7、ゲート側駆動回路(B)811、画素部806を有
している。なお、本明細書中において、駆動回路部とは
ソース側処理回路およびゲート側駆動回路を含めた総称
である。
【0161】ソース側駆動回路801は、シフトレジス
タ802、レベルシフタ803、バッファ804、サン
プリング回路(サンプル及びホールド回路)805を備
えている。また、ゲート側駆動回路(A)807は、シ
フトレジスタ808、レベルシフタ809、バッファ8
10を備えている。ゲート側駆動回路(B)811も同
様な構成である。
【0162】ここでシフトレジスタ802、808は駆
動電圧が5〜16V(代表的には10V)であり、回路
を形成するCMOS回路に使われるnチャネル型TFT
は図6(C)の205で示される構造が適している。
【0163】また、レベルシフタ803、809、バッ
ファ804、810はシフトレジスタと同様に、図6
(C)のnチャネル型TFT205を含むCMOS回路
が適している。なお、ゲート配線をダブルゲート構造、
トリプルゲート構造といったマルチゲート構造とするこ
とは、各回路の信頼性を向上させる上で有効である。
【0164】また、画素部806は図5に示した構造の
画素を配置する。
【0165】なお、上記構成は、図4〜6に示した作製
工程に従ってTFTを作製することによって容易に実現
することができる。また、本実施例では画素部と駆動回
路部の構成のみ示しているが、本実施例の作製工程に従
えば、その他にも信号分割回路、D/Aコンバータ回
路、オペアンプ回路、γ補正回路など駆動回路以外の論
理回路を同一絶縁体上に形成することが可能であり、さ
らにはメモリ部やマイクロプロセッサ等を形成しうると
考えている。
【0166】さらに、カバー材をも含めた本実施例のE
Lモジュールについて図11(A)、(B)を用いて説
明する。なお、必要に応じて図9、図10で用いた符号
を引用することにする。
【0167】図11(A)は、図9に示した状態にシー
リング構造を設けた状態を示す上面図である。点線で示
された602は画素部、603はゲート側駆動回路、6
04はソース側駆動回路である。本実施例のシーリング
構造は、図9の状態に対してカバー材1101、シール
材(図示せず)を設けた構造である。
【0168】ここで、図11(A)をA−A’で切断し
た断面図を図11(B)に示す。なお、図11(A)、
(B)では同一の部位に同一の符号を用いている。
【0169】図11(B)に示すように、基板601上
には画素部602、ゲート側駆動回路603が形成され
ており、画素部602は電流制御用TFT202とそれ
に電気的に接続された画素電極346を含む複数の画素
により形成される。また、ゲート側駆動回路603はn
チャネル型TFT205とpチャネル型TFT206と
を相補的に組み合わせたCMOS回路を用いて形成され
る。
【0170】画素電極348はEL素子の陽極として機
能する。また、画素電極348間の隙間にはバンクa
(349a)及びバンクb(349b)が形成され、バ
ンクa(349a)及びバンクb(349b)の内側に
EL層350、陰極351が形成される。また、その上
には保護電極352、第2パッシベーション膜353が
形成される。勿論、発明の実施の形態にも述べたように
EL素子の構造を反対とし、画素電極を陰極としても構
わない。
【0171】本実施例の場合、保護電極352は画素列
ごとに共通の配線としても機能し、接続配線612を経
由してFPC611に電気的に接続されている。さら
に、画素部602及びゲート側駆動回路603に含まれ
る素子は全て第2パッシベーション膜353で覆われて
いる。この第2パッシベーション膜353は省略するこ
とも可能であるが、各素子を外部と遮断する上で設けた
方が好ましい。
【0172】また、シール材1004によりカバー材1
001が貼り合わされている。なお、カバー材1001
と発光素子との間隔を確保するために樹脂膜からなるス
ペーサを設けても良い。なお、シール材1004の内側
1103は密閉された空間になっており、窒素やアルゴ
ンなどの不活性ガスが充填されている。また、この密閉
された空間1103の中に酸化バリウムに代表される吸
湿材を設けることも有効である。
【0173】さらに、この空間1103には充填材を設
けることも可能である。充填材としては、PVC(ポリ
ビニルクロライド)、エポキシ樹脂、シリコーン樹脂、
PVB(ポリビニルブチラル)またはEVA(エチレン
ビニルアセテート)を用いることができる。
【0174】また、本実施例ではカバー材1101とし
ては、ガラス、プラスチック、およびセラミックスでな
る材料を用いることができる。
【0175】シール材1104としては、光硬化性樹脂
を用いるのが好ましいが、EL層の耐熱性が許せば熱硬
化性樹脂を用いても良い。なお、シール材1104はで
きるだけ水分や酸素を透過しない材料であることが望ま
しい。また、シール材1104の内部に乾燥剤を添加し
ても良い。
【0176】以上のような方式を用いてEL素子を封止
することにより、EL素子を外部から完全に遮断するこ
とができ、外部から水分や酸素等のEL層の酸化による
劣化を促す物質が侵入することを防ぐことができる。従
って、信頼性の高いEL表示装置を作製することができ
る。なお、本実施例において、赤色、緑色または青色に
発光する三種類のストライプ状のEL層をそれぞれ縦方
向に形成する例を示したが横方向に形成しても良い。
【0177】また、本実施例の構成は、実施例1〜実施
例3の構成と自由に組み合わせることができる。
【0178】〔実施例5〕図11(A)の向きに本発明
のアクティブマトリクス型EL表示装置を見た時、画素
列は縦方向にストライプ状に形成しても良いし、デルタ
配置になるように形成しても良い。
【0179】ここで、基板上に赤、緑、青の三色の画素
がストライプ状に形成される様子を説明する。なお、画
素の色は、必ずしも三色である必要はなく、一色また
は、二色であってもよい。また、色は、赤、緑、青に限
られることはなく、黄色、オレンジ、グレーといった他
の色を用いてもよい。
【0180】なお、基板、EL材料が備えられている試
料ボート及び蒸気状態のEL材料を制御するためのマス
クの位置関係は図1(A)に示す通りである。
【0181】まず、試料ボートに赤色EL層用EL材料
を備えておき、試料ボートで気化されると試料ボートか
ら蒸気状態のEL材料が放出される。このときマスクに
は、それぞれ所定の電圧がかけられているので、放出さ
れた蒸気状態のEL材料は、マスクに到達したところで
電界により制御されてマスクを通過して所望の画素部に
到達する。これにより、画素部の所望の位置への蒸着制
御が可能となる。マスクには、数10V〜10kVの電
圧がかけられていれば良い。
【0182】まず、赤色EL材料を蒸着させる。マスク
には電圧がかけられているので選択的に画素部の所望の
位置にEL材料を蒸着させることができる。
【0183】また、ストライプ状のEL層を画素部70
4に形成させるマスクとしては、図12(A)に示すス
トライプ状用マスク500を用いると良い。なお、マス
クとしては、デルタ配置の画素形成が可能なマスクを用
いても良い。
【0184】本実施例では、図12(A)で示したスト
ライプ状用マスク500を用いて、まず、赤色EL材料
を蒸着させ、次にストライプ状用マスク500を矢印i
で示す横方向に1画素列分移動させた後、緑色EL材料
を蒸着させる。そして、この後で、マスク500を矢印
iで示す横方向にさらに1画素列分移動させた後、青色
EL材料を蒸着させて、画素部に赤、緑、青でなるスト
ライプ状のEL層を形成させる。
【0185】なお、これらのマスクを用いて赤色EL材
料、緑EL材料及び青色EL材料を画素部に形成させる
ことで、図13(A)に示すように画素部にストライプ
状の画素を形成させることができる。
【0186】また、ストライプ状のEL層を画素部70
4に形成させるマスクとしては、図12(A)に示すス
トライプ状用マスク500を用い、デルタ配置の画素を
形成させるマスクとしては、図12(B)に示すデルタ
配置用マスク501を用いると良い。
【0187】図13(A)において、704aは赤色に
発光するEL層、704bは緑色に発光するEL層であ
り、さらに青色に発光するEL層704cが形成され
る。なお、バンク(図示せず)は絶縁膜を介したソース
配線の上方に、ソース配線に沿って縦方向にストライプ
状に形成されている。
【0188】ここでいうEL層とは、EL層、電荷注入
層、電荷輸送層等の発光に寄与する有機EL材料でなる
層を指している。EL層単層とする場合もありうるが、
例えば正孔注入層とEL層とを積層した場合は、その積
層膜をEL層と呼ぶ。
【0189】このとき、同じ色のライン状に隣り合う画
素の相互の距離(D)は、EL層の膜厚(t)の5倍以
上(好ましくは10倍以上)とすることが望ましい。こ
れは、D<5tでは画素間でクロストークの問題が発生
しうるからである。なお、距離(D)が離れすぎても高
精細な画像が得られなくなるので、5t<D<50t
(好ましくは10t<D<35t)とすることが好まし
い。
【0190】また、バンクを横方向にストライプ状に形
成し、赤色に発光するEL層、緑色に発光するEL層及
び青色に発光するEL層をそれぞれ横に形成させても良
い。このときバンク(図示せず)は絶縁膜を介したゲー
ト配線の上方に、ゲート配線に沿って形成される。
【0191】この場合も同じ色のライン状に隣り合う画
素の相互の距離(D)は、EL層の膜厚(t)の5倍以
上(好ましくは10倍以上)、さらに好ましくは5t<
D<50t(好ましくは10t<D<35t)とすると
良い。
【0192】本実施例のようにEL層を蒸着により形成
する際の蒸気状態のEL材料を電気的に制御することで
蒸着位置の制御が可能となる。
【0193】なお、本実施例の構成は、実施例1〜実施
例4のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
【0194】〔実施例6〕本実施例では本発明をパッシ
ブ型(単純マトリクス型)のEL表示装置に用いた場合
について説明する。説明には図14を用いる。図14に
おいて、1301はプラスチックでなる基板、1302
は透明導電膜でなる陽極である。本実施例では、透明導
電膜として酸化インジウムと酸化亜鉛との化合物を蒸着
法により形成する。なお、図14では図示されていない
が、複数本の陽極が紙面と平行な方向へストライプ状に
配列されている。
【0195】また、ストライプ状に配列された陰極13
05の間を埋めるように紙面に垂直な方向にバンクa
(1303a)及びバンクb(1303b)でなるバン
クが形成される。
【0196】次に、EL材料でなるEL層1304a〜
1304cが図1に示したように蒸着法により形成され
る。なお、1304aは赤色に発光するEL層、130
4bは緑色に発光するEL層、1304cは青色に発光す
るEL層である。用いる有機EL材料は実施例1と同様
のものを用いれば良い。これらのEL層はバンクa(1
303a)及びバンクb(1303b)によって形成さ
れた溝に沿って形成されるため、紙面に垂直な方向にス
トライプ状に配列される。
【0197】なお、本実施例において、EL材料が陽極
上に蒸着される位置をマスクで制御するだけでなく、陽
極上に電圧をかけることにより制御すると良い。
【0198】その後、図14では図示されていないが、
複数本の陰極及び保護電極が紙面に垂直な方向が長手方
向となり、且つ、陽極1302と直交するようにストラ
イプ状に配列されている。なお、本実施例では、陰極1
305は、MgAgでなり、保護電極1306はアルミ
ニウム合金膜でなり、それぞれ蒸着法により形成され
る。また、図示されないが保護電極1306は所定の電
圧が加えられるように、後にFPCが取り付けられる部
分まで配線が引き出されている。
【0199】また、ここでは図示していないが保護電極
1306を形成したら、パッシベーション膜として窒化
珪素膜を設けても良い。
【0200】以上のようにして基板1301上にEL素
子を形成する。なお、本実施例では下側の電極が透光性
の陽極となっているため、EL層1304a〜1304c
で発生した光は下面(基板1301)に放射される。し
かしながら、EL素子の構造を反対にし、下側の電極を
遮光性の陰極とすることもできる。その場合、EL層1
304a〜1304cで発生した光は上面(基板1301
とは反対側)に放射されることになる。
【0201】次に、カバー材1307としてセラミック
ス基板を用意する。本実施例の構造では遮光性で良いの
でセラミックス基板を用いたが、勿論、前述のようにE
L素子の構造を反対にした場合、カバー材は透光性のほ
うが良いので、プラスチックやガラスでなる基板を用い
るとよい。
【0202】こうして用意したカバー材1307は、紫
外線硬化樹脂でなるシール剤1309により貼り合わさ
れる。なお、シール材1309の内側1308は密閉さ
れた空間になっており、窒素やアルゴンなどの不活性ガ
スが充填されている。また、この密閉された空間130
8の中に酸化バリウムに代表される吸湿材を設けること
も有効である。最後に異方導電性フィルム(FPC)1
311を取り付けてパッシブ型のEL表示装置が完成す
る。
【0203】なお、本実施例の構成は、実施例1〜実施
例5のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
【0204】〔実施例7〕本発明を実施してアクティブ
マトリクス型のEL表示装置を作製する際に、基板とし
てシリコン基板(シリコンウェハー)を用いることは有
効である。基板としてシリコン基板を用いた場合、画素
部に形成するスイッチング用素子や電流制御用素子また
は駆動回路部に形成する駆動用素子を、従来のICやL
SIなどに用いられているMOSFETの作製技術を用
いて作製することができる。
【0205】MOSFETはICやLSIで実績がある
ように非常にばらつきの小さい回路を形成することが可
能であり、特に電流値で階調表現を行うアナログ駆動の
アクティブマトリクス型EL表示装置には有効である。
【0206】なお、シリコン基板は遮光性であるので、
EL層からの光は基板とは反対側に放射されるような構
造とする必要がある。本実施例のEL表示装置は構造的
には図14と似ているが、画素部602、駆動回路部6
03を形成するTFTの代わりにMOSFETを用いる
点で異なる。
【0207】なお、本実施例の構成は、実施例1〜実施
例6のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
【0208】〔実施例8〕上記各実施例を実施して形成
されたEL表示装置は、自発光型であるため液晶表示装
置に比べて明るい場所での視認性に優れ、しかも視野角
が広い。従って、様々な電子機器の表示部として用いる
ことができる。例えば、TV放送等を大画面で鑑賞する
には対角30インチ以上(典型的には40インチ以上)
のELディスプレイ(EL表示装置を筐体に組み込んだ
ディスプレイ)の表示部として本発明のEL表示装置を
用いるとよい。
【0209】なお、ELディスプレイには、パソコン用
ディスプレイ、TV放送受信用ディスプレイ、広告表示
用ディスプレイ等の全ての情報表示用ディスプレイが含
まれる。また、その他にも様々な電子機器の表示部とし
て本発明のEL表示装置を用いることができる。
【0210】その様な本発明の電子機器としては、ビデ
オカメラ、デジタルカメラ、ゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)、ナビゲーションシス
テム、音響再生装置(カーオーディオ、オーディオコン
ポ等)、ノート型パーソナルコンピュータ、ゲーム機
器、携帯情報端末(モバイルコンピュータ、携帯電話、
携帯型ゲーム機または電子書籍等)、記録媒体を備えた
画像再生装置(具体的にはデジタルビデオディスク(D
VD)等の記録媒体を再生し、その画像を表示しうるデ
ィスプレイを備えた装置)などが挙げられる。特に、斜
め方向から見ることの多い携帯情報端末は視野角の広さ
が重要視されるため、EL表示装置を用いることが望ま
しい。それら電子機器の具体例を図15、図16に示
す。
【0211】図15(A)はELディスプレイであり、
筐体2001、支持台2002、表示部2003等を含
む。本発明は表示部2003に用いることができる。E
Lディスプレイは自発光型であるためバックライトが必
要なく、液晶ディスプレイよりも薄い表示部とすること
ができる。
【0212】図15(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。本発明のEL表示装置は表示部2102に
用いることができる。
【0213】図15(C)は頭部取り付け型のELディ
スプレイの一部(右片側)であり、本体2201、信号
ケーブル2202、頭部固定バンド2203、表示部2
204、光学系2205、EL表示装置2206等を含
む。本発明はEL表示装置2206に用いることができ
る。
【0214】図15(D)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体230
1、記録媒体(DVD等)2302、操作スイッチ23
03、表示部(a)2304、表示部(b)2305等
を含む。表示部(a)は主として画像情報を表示し、表
示部(b)は主として文字情報を表示するが、本発明の
EL表示装置はこれら表示部(a)、(b)に用いるこ
とができる。なお、記録媒体を備えた画像再生装置には
家庭用ゲーム機器なども含まれる。
【0215】図15(E)は携帯型(モバイル)コンピ
ュータであり、本体2401、カメラ部2402、受像
部2403、操作スイッチ2404、表示部2405等
を含む。本発明のEL表示装置は表示部2405に用い
ることができる。
【0216】図15(F)はパーソナルコンピュータで
あり、本体2501、筐体2502、表示部2503、
キーボード2504等を含む。本発明のEL表示装置は
表示部2503に用いることができる。
【0217】なお、将来的に有機EL材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。
【0218】また、上記電気器具はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機EL材料の応
答速度は非常に高いため、EL表示装置は動画表示に好
ましいが、画素間の輪郭がぼやけてしまっては動画全体
もぼけてしまう。従って、画素間の輪郭を明瞭にすると
いう本発明のEL表示装置を電気器具の表示部として用
いることは極めて有効である。
【0219】また、EL表示装置は発光している部分が
電力を消費するため、発光部分が極力少なくなるように
情報を表示することが望ましい。従って、携帯情報端
末、特に携帯電話や音響再生装置のような文字情報を主
とする表示部にEL表示装置を用いる場合には、非発光
部分を背景として文字情報を発光部分で形成するように
駆動することが望ましい。
【0220】ここで図16(A)は携帯電話であり、本
体2601、音声出力部2602、音声入力部260
3、表示部2604、操作スイッチ2605、アンテナ
2606を含む。本発明のEL表示装置は表示部260
4に用いることができる。なお、表示部2604は黒色
の背景に白色の文字を表示することで携帯電話の消費電
力を抑えることができる。
【0221】また、図16(B)は音響再生装置、具体
的にはカーオーディオであり、本体2701、表示部2
702、操作スイッチ2703、2704を含む。本発
明のEL表示装置は表示部2702に用いることができ
る。また、本実施例では車載用オーディオを示すが、携
帯型や家庭用の音響再生装置に用いても良い。なお、表
示部2704は黒色の背景に白色の文字を表示すること
で消費電力を抑えられる。これは携帯型の音響再生装置
において特に有効である。
【0222】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に用いることが可能であ
る。また、本実施例の電気器具は実施例1〜7に示した
いずれの構成のEL表示装置を用いても良い。
【0223】〔実施例9〕本実施例では、試料ボートに
おいて気化されたEL材料(以下蒸気状態のEL材料と
いう)を複数のマスクにより電界で制御して基板上に成
膜する方法について説明する。なお、本実施例における
蒸着方法は、図17を用いる。
【0224】図17において、1010は基板であり、
1011は、試料ボートである。なお、試料ボート10
11にはEL材料が備えられている。
【0225】また、ここで説明した試料ボート101
1、第1マスク、及び第2マスクは別々に設けられてい
ても良いが、一体形成されて装置化されていても良い。
【0226】なお、赤色EL層を形成させるときには、
試料ボート1011には赤色に発光するEL材料(以
下、赤色EL材料という)、緑色EL層を形成させると
きには、試料ボート1011には緑色に発光するEL材
料(以下、緑色EL材料という)、青色EL層を形成さ
せるときには、試料ボート1011には青色に発光する
EL材料(以下、青色EL材料という)を備えておく。
【0227】なお、本実施例では、EL材料として、赤
色EL層には、Alqをホスト材料として赤色の蛍光色
素DCMをドープしたものを用いた。また、緑色に発光
するEL層には、アルミニウムの8−ヒドロキシキノリ
ン錯体であるAlqを用い、青色に発光するEL層には
亜鉛のベンズオキサゾール錯体(Zn(oxz)2)を
用いる。
【0228】なお、上記に示したEL材料は、実施例の
一つであり他の公知のEL材料を用いてもよい。また、
発光色を赤、緑、青としてEL材料を選択しているが、
この限りではなく、黄色、オレンジ、グレーといった色
を用いてもよい。
【0229】本実施例では、はじめに試料ボートに赤色
EL材料を備えておき、基板上に赤色EL層を形成させ
た後、緑色EL材料が備えられた試料ボートを用いて基
板上に緑色EL層を形成させる。そして、最後に青色E
L材料が備えられた試料ボートを用いて基板上に青色E
L層を形成させる。
【0230】以上のように、赤、緑、青色EL材料を3回
に分けて蒸着させることによりEL層を形成させること
ができる。
【0231】まず、試料ボート1011に備えられたE
L材料が電極1012による抵抗加熱により気化(蒸
発)する。この蒸気状態のEL材料が試料ボート101
1から飛び出す瞬間に試料ボート1011の開口部に取
り付けられている電極1020による電界の影響で蒸気
状態のEL材料が帯電し、帯電粒子となる。この帯電粒
子はマスク1013を通過する際に第1遮断部1018
及び第2遮断部1019bに電圧がかけられることによ
り生じるマスク付近の電界により進行方向を制御され
る。
【0232】なお、試料ボートとマスクの間に電極を設
けて電界を発生させ、試料ボートから放出される蒸気状
態のEL材料の電荷を制御しても良い。
【0233】結果的には、気体EL材料は、各第1遮断
部及び各第2遮断部の隙間を通過して基板上の被形成面
に蒸着される。
【0234】また、第1マスク1013は、第1遮断部
1018の部分が銅、鉄、アルミニウム、タンタル、チ
タン、タングステンといった導電性材料でできている複
数の導電線が互いに平行に配置されたもの(ストライプ
状)、もしくは、網目状の構造物(メッシュ状)、もし
くは、板状の構造物である。また、第2マスク1019
aは、第2遮断部1019bの部分が銅、鉄、アルミニ
ウム、タンタル、チタン、タングステンといった導電性
材料でできている複数の導電線が互いに平行に配置され
たもの(ストライプ状)、もしくは、網目状の構造物
(メッシュ状)、もしくは板状の構造物である。蒸気状
態のEL材料は、第1遮断部1018にかけられた負の
電圧により生じる電界と反発するため、第1遮断部10
18間の隙間を通過し、さらに第2遮断部1019bに
かけられた負の電圧により生じる電界と反発するため、
第2遮断部1019b間の隙間を通過して基板に蒸着さ
れる。
【0235】また、図17では断面形状が円形である例
を示したが、特に限定されず矩形であっても楕円形であ
っても多角形状であってもよい。
【0236】なお、第1マスク1013の第1遮断部1
018には、蒸気状態のEL材料が第1マスク1013
の第1遮断部1018と反発しあう電位にするための電
圧をかけておく。これにより、EL材料は、第1マスク
1013における第1遮断部1018間の隙間を通過す
ることができる。なお、ここでは、蒸気状態のEL材料
を負の電圧をかけた電極1012により生じる電界によ
り帯電させ、第1マスクの第1遮断部にも電極1015
aにより負の電圧をかけて電界を発生させる。また、第
2マスクの第2遮断部にも電極1015bにより負の電
圧をかけて電界を発生させる。これらにより、蒸気状態
のEL材料の帯電粒子は、第1遮断部及び第2遮断部と
電気的に反発し、各第1遮断部及び各第2遮断部の隙間
を通過するようになる。
【0237】図1(A)に示すような構造とし、第1遮
断部1018に印加される負の第1電圧と第2遮断部1
019bに印加される負の第2電圧を数10V〜10k
Vの範囲で適宜調節することによって、蒸着位置を高精
度に制御することができる。
【0238】なお、第1マスク1013と第2マスク1
019aの間隔距離、第2マスク1019aと基板との
間隔距離、各第1遮断部1018間の距離、各第2遮断
部1019bの距離等は実施者が適宜設定すればよい。
例えば、各第1遮断部1018間の距離や各第2遮断部
1019bの距離は、基板上に形成される画素電極の画
素ピッチにすると良い。
【0239】また、マスクの開口部は、各第1遮断部の
隙間または各第2遮断部の隙間のことを指している。
【0240】さらに、本明細書中では、被形成面とは、
画素電極や有機膜の表面の一部であり、薄膜を形成させ
ようとする面のことをいう。
【0241】また、試料ボート1011、第1マスク、
第2マスク、及び基板1010が備えられている蒸着室
1021の内側側面に電極1014で負の電圧をかけて
おくことで負に帯電した蒸気状態のEL材料と蒸着室の
内側側面を反発させることができるので蒸気状態のEL
材料を蒸着室の内側に付着させることなく被形成面に蒸
着することができる。
【0242】また、試料ボート1011の赤色EL材料
を蒸着させると画素上にストライプ状の赤色EL層が形
成される。ここで、マスクを矢印kの方向に画素一列分
移動させ、同様に試料ボート1011から緑色EL材料
を蒸着する。これにより、赤色EL層の横に緑色EL層
が形成される。さらにマスクを矢印kの方向に画素一列
分移動させながら試料ボート1011から青色EL材料
を蒸着させる。これにより、緑色EL層の横に青色EL
層が形成される。即ち、以上のようにマスクを移動させ
ながら赤、緑、青色に発光する画素列を色ごとに3回に
分けて蒸着させることで3色のストライプ状のEL層が
形成される。なお、ここで形成されるEL層の膜厚は、
100nm〜1μmであることが望ましい。
【0243】なお、EL材料を備えている試料ボート1
011は、EL材料の種類を変える度に一緒に変えても
良いし、試料ボートを変えずにEL材料のみを入れ替え
て用いても良い。
【0244】なお、ここでいう画素列とはバンク(図示
せず)に仕切られた画素の列を指し、バンクはソース配
線の上方に形成されている。即ち、ソース配線に沿って
複数の画素が直列に並んだ列を画素列と呼んでいる。但
し、ここではバンクがソース配線の上方に形成された場
合を説明したが、ゲート配線の上方に設けられていても
良い。この場合は、ゲート配線に沿って複数の画素が直
列に並んだ列を画素列と呼ぶ。
【0245】従って、画素部(図示せず)は、複数のソ
ース配線もしくは複数のゲート配線の上方に設けられた
ストライプ状のバンクにより分割された複数の画素列の
集合体として見ることができる。そのようにして見た場
合、画素部は、赤色に発光するストライプ状のEL層が
形成された画素列、緑色に発光するストライプ状のEL
層が形成された画素列及び青色に発光するストライプ状
のEL層が形成された画素列からなるとも言える。
【0246】また、上記ストライプ状のバンクは、複数
のソース配線もしくは複数のゲート配線の上方に設けら
れているため、実質的に画素部は、複数のソース配線も
しくは複数のゲート配線により分割された複数の画素列
の集合体と見ることもできる。
【0247】また、基板1010上に形成されている画
素電極(陽極)上に電圧をかけておき、第1マスク及び
第2マスクを通過した蒸気状態のEL材料をさらに制御
して、選択的に所望の位置に蒸着するような電界を与え
るようにすると良い。
【0248】また、第1マスク1013と第2マスク1
019aの目合わせを正確にするために、2枚の導電板
を重ねてスリット状もしくは円状の穴を放電加工で同時
に切削して第1マスク1013と第2マスク1019a
を形成してもよい。
【0249】なお、本実施例の構成は、実施例1〜実施
例8のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
【0250】〔実施例10〕本発明において、三重項励
起子からの燐光を発光に利用できるEL材料(トリプレ
ット化合物ともいう)を用いることも可能である。燐光
を発光に利用できるEL材料を用いた自発光装置は、外
部発光量子効率を飛躍的に向上させることができる。こ
れにより、EL素子の低消費電力化、長寿命化、および
軽量化が可能になる。
【0251】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.)
【0252】上記の論文により報告されたEL材料(ク
マリン色素)の分子式を以下に示す。
【0253】
【化1】
【0254】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)
【0255】上記の論文により報告されたEL材料(P
t錯体)の分子式を以下に示す。
【0256】
【化2】
【0257】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)
【0258】上記の論文により報告されたEL材料(I
r錯体)の分子式を以下に示す。
【0259】
【化3】
【0260】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より3〜4倍の高い外部発光量子効率の実
現が可能となる。
【0261】なお、本実施例の構成は、実施例1〜実施
例9のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
【0262】
【発明の効果】本発明を実施することで、マスクを通し
て被形成面に蒸着法でEL材料を成膜させる際、EL材
料がマスクを通過できずにマスク上に蒸着されるという
事態を防ぐことができる。さらに、本発明では、複数の
マスクを用いて成膜位置の位置あわせ精度を向上させる
ことができる。
【0263】また、電気的な反発により、マスク上にE
L材料が蒸着されることを防ぐことができるのでマスク
を何度も使用することができ、かつ位置あわせ精度の問
題なく精密にEL材料を成膜することができるため、E
L材料を用いたEL表示装置の製造歩留まりを向上させ
たり、低コスト化をはかることができる。さらに、蒸着
直前に蒸気状態のEL材料の蒸着位置を制御するため、
これまでの蒸着方法を用いることができ、幅広い応用が
可能である。
【図面の簡単な説明】
【図1】 本発明の有機EL材料の蒸着方法を示す
図。
【図2】 画素部の断面構造を示す図。
【図3】 画素部の上面構造及び構成を示す図。
【図4】 EL表示装置の作製工程を示す図。
【図5】 EL表示装置の作製工程を示す図。
【図6】 EL表示装置の作製工程を示す図。
【図7】 EL表示装置の画素部のTFTの断面構造
を示す図。
【図8】 EL表示装置の画素部のTFTの断面構造
を示す図。
【図9】 EL表示装置の外観を示す図。
【図10】 EL表示装置の回路ブロック構成を示す
図。
【図11】 アクティブマトリクス型のEL表示装置の
断面構造を示す図。
【図12】 有機EL材料の蒸着パターンを示す図。
【図13】 マスクパターンを示す図。
【図14】 パッシブ型のEL表示装置の断面構造を示
す図。
【図15】 電気器具の具体例を示す図。
【図16】 電気器具の具体例を示す図。
【図17】 本発明の有機EL材料の蒸着方法を示す
図。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 3K007 AB04 AB18 BA06 BB01 CB01 DA01 DB03 EA01 EB00 FA01 4K029 BA62 BC07 BD00 EA01 EA07 HA03

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】EL材料を有する試料ボートと、電極が設
    けられた基板と、前記試料ボートと前記基板との間にマ
    スクとを有し、前記EL材料を試料ボートで蒸気状態と
    し、蒸気状態の前記EL材料を前記試料ボートから前記
    基板に向かって放出し、前記電極に対応したマスクの開
    口部を通過させ、前記基板上の電極に蒸着させて、該電
    極上に薄膜を形成することを特徴とする薄膜形成方法。
  2. 【請求項2】請求項1において、前記マスクに電圧を印
    加することを特徴とする薄膜形成方法。
  3. 【請求項3】請求項1または請求項2において、前記E
    L材料を試料ボートで蒸気状態とし、蒸気状態の前記E
    L材料を前記試料ボートから前記基板に向かって放出す
    る際、蒸気状態の前記EL材料を帯電させることを特徴
    とする薄膜形成方法。
  4. 【請求項4】請求項1乃至3のいずれか一において、前
    記マスクの開口部は、遮断部の隙間であることを特徴と
    する薄膜形成方法。
  5. 【請求項5】請求項1乃至3のいずれか一において、前
    記マスクは複数のマスクからなり、それぞれ異なる電圧
    を印加することを特徴とする薄膜形成方法。
  6. 【請求項6】請求項1乃至5のいずれか一において、前
    記電極は画素電極であることを特徴とする薄膜形成方
    法。
  7. 【請求項7】請求項1乃至6のいずれか一において、前
    記EL材料は、低分子材料からなることを特徴とする薄
    膜形成方法。
  8. 【請求項8】請求項1乃至7のいずれか一において、前
    記薄膜の膜厚は、10nm〜10μmであることを特徴
    とする薄膜形成方法。
  9. 【請求項9】請求項1乃至8のいずれか一において、前
    記マスクは、導電材料からなる導電線、または導電線か
    らなる網目状の構造物、または導電材料からなる板状の
    構造物、または複数の導電線が互いに平行に配置された
    ものであることを特徴とする薄膜形成方法。
  10. 【請求項10】請求項1乃至9のいずれか一に記載の薄
    膜形成方法を用いて作製した自発光装置。
  11. 【請求項11】EL材料を有する試料ボートと、前記試
    料ボートで前記EL材料を蒸気状態とする手段と、電極
    が設けられた基板と、前記試料ボートと前記基板との間
    にマスクと、前記マスクに電圧を印加する手段とを有す
    ることを特徴とする薄膜形成装置。
  12. 【請求項12】請求項11において、前記マスクに電圧
    を印加する手段により前記蒸気状態のEL材料の進行方
    向または蒸着位置を制御することを特徴とする薄膜形成
    装置。
  13. 【請求項13】請求項11または請求項12において、
    前記薄膜形成装置は、前記蒸気状態のEL材料を帯電さ
    せる手段を有することを特徴とする前記薄膜形成装置。
  14. 【請求項14】請求項11乃至13のいずれか一におい
    て、前記薄膜形成装置は、前記基板と前記マスクとの間
    に該マスクに印加された電圧とは異なる電圧が印加され
    たマスクを有することを特徴とする薄膜形成装置。
JP2001061104A 2000-03-06 2001-03-06 El表示装置の作製方法 Expired - Fee Related JP4574039B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001061104A JP4574039B2 (ja) 2000-03-06 2001-03-06 El表示装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000061274 2000-03-06
JP2000087696 2000-03-27
JP2000-61274 2000-03-27
JP2000-87696 2000-03-27
JP2001061104A JP4574039B2 (ja) 2000-03-06 2001-03-06 El表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2001345177A true JP2001345177A (ja) 2001-12-14
JP2001345177A5 JP2001345177A5 (ja) 2008-04-17
JP4574039B2 JP4574039B2 (ja) 2010-11-04

Family

ID=27342588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001061104A Expired - Fee Related JP4574039B2 (ja) 2000-03-06 2001-03-06 El表示装置の作製方法

Country Status (1)

Country Link
JP (1) JP4574039B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255858A (ja) * 2002-02-28 2003-09-10 Sanyo Electric Co Ltd 表示装置
JP2004043965A (ja) * 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 蒸着源ホルダ、蒸着装置、蒸着方法、及び発光装置の作製方法
JP2004119304A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置およびその製造方法
JP2006072385A (ja) * 2002-10-03 2006-03-16 Seiko Epson Corp 電子装置及び電子機器
EP1617481A3 (en) * 2004-06-30 2006-04-19 Samsung SDI Co., Ltd. Electronic structure of an electronic device, thin film transistor structure and flat panel display having the same
JP2006301581A (ja) * 2005-04-18 2006-11-02 Lg Phillips Lcd Co Ltd 表示装置およびその駆動方法
KR100695236B1 (ko) 2005-12-16 2007-03-14 엘지전자 주식회사 유기 발광 디스플레이 소자 제조 장치 및 제조 방법
US7199515B2 (en) 2001-06-01 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Organic light emitting element and light emitting device using the element
US7355459B2 (en) 2002-10-03 2008-04-08 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2008257271A (ja) * 2008-07-04 2008-10-23 Canon Inc 表示装置
US7616423B2 (en) 2002-04-23 2009-11-10 Seiko Epson Corporation Electronic equipment, driving method thereof and method of driving electronic circuit
US7880690B2 (en) 2002-08-30 2011-02-01 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
US8206507B2 (en) 2002-05-17 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Evaporation method, evaporation device and method of fabricating light emitting device
US8254865B2 (en) 2006-04-07 2012-08-28 Belair Networks System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US8280337B2 (en) 2006-04-07 2012-10-02 Belair Networks Inc. System and method for zero intermediate frequency filtering of information communicated in wireless networks
US8853678B2 (en) 2009-07-02 2014-10-07 Sharp Kabushiki Kaisha Organic EL element, method for manufacturing the same, and organic EL display device
US8877557B2 (en) 2012-07-05 2014-11-04 Samsung Display Co., Ltd. Method of manufacturing organic light emitting display device
KR20230052396A (ko) * 2021-10-13 2023-04-20 (주) 사성파워 전자빔을 이용한 미세패턴 형성 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH059716A (ja) * 1991-07-05 1993-01-19 Ricoh Co Ltd 薄膜形成装置
JPH05101890A (ja) * 1991-10-08 1993-04-23 Tdk Corp 電界発光素子の電極作製方法
JPH07186436A (ja) * 1993-12-27 1995-07-25 Sharp Corp 画像形成装置
JPH09234870A (ja) * 1996-03-01 1997-09-09 Toshiba Corp インクジェット記録装置
JPH1167454A (ja) * 1997-08-27 1999-03-09 Futaba Corp マルチカラー有機エレクトロルミネッセンス素子及びその製造方法
JPH11102543A (ja) * 1997-09-26 1999-04-13 Mitsubishi Chemical Corp 光記録媒体への表示形成方法
JPH11214157A (ja) * 1998-01-22 1999-08-06 Nec Corp 多色発光有機elパネルおよびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH059716A (ja) * 1991-07-05 1993-01-19 Ricoh Co Ltd 薄膜形成装置
JPH05101890A (ja) * 1991-10-08 1993-04-23 Tdk Corp 電界発光素子の電極作製方法
JPH07186436A (ja) * 1993-12-27 1995-07-25 Sharp Corp 画像形成装置
JPH09234870A (ja) * 1996-03-01 1997-09-09 Toshiba Corp インクジェット記録装置
JPH1167454A (ja) * 1997-08-27 1999-03-09 Futaba Corp マルチカラー有機エレクトロルミネッセンス素子及びその製造方法
JPH11102543A (ja) * 1997-09-26 1999-04-13 Mitsubishi Chemical Corp 光記録媒体への表示形成方法
JPH11214157A (ja) * 1998-01-22 1999-08-06 Nec Corp 多色発光有機elパネルおよびその製造方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199515B2 (en) 2001-06-01 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Organic light emitting element and light emitting device using the element
US7567031B2 (en) 2001-06-01 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Organic light emitting element and light emitting device using the element
JP2003255858A (ja) * 2002-02-28 2003-09-10 Sanyo Electric Co Ltd 表示装置
US7616423B2 (en) 2002-04-23 2009-11-10 Seiko Epson Corporation Electronic equipment, driving method thereof and method of driving electronic circuit
JP2004043965A (ja) * 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 蒸着源ホルダ、蒸着装置、蒸着方法、及び発光装置の作製方法
US8206507B2 (en) 2002-05-17 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Evaporation method, evaporation device and method of fabricating light emitting device
US7880690B2 (en) 2002-08-30 2011-02-01 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
KR100944861B1 (ko) * 2002-09-27 2010-03-04 산요덴키가부시키가이샤 유기 일렉트로 루미네센스 표시 장치 및 그 제조 방법
JP2004119304A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置およびその製造方法
US7279834B2 (en) 2002-09-27 2007-10-09 Sanyo Electric Co., Ltd. Organic electroluminescent display apparatus and method of fabricating the same
US7355459B2 (en) 2002-10-03 2008-04-08 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2006072385A (ja) * 2002-10-03 2006-03-16 Seiko Epson Corp 電子装置及び電子機器
US7705359B2 (en) 2004-06-30 2010-04-27 Samsung Mobile Display Co., Ltd. Electronic device, thin film transistor structure and flat panel display having the same
US7358533B2 (en) 2004-06-30 2008-04-15 Samsung Sdi Co., Ltd. Electronic device, thin film transistor structure and flat panel display having the same
EP1617481A3 (en) * 2004-06-30 2006-04-19 Samsung SDI Co., Ltd. Electronic structure of an electronic device, thin film transistor structure and flat panel display having the same
JP2006301581A (ja) * 2005-04-18 2006-11-02 Lg Phillips Lcd Co Ltd 表示装置およびその駆動方法
KR101213937B1 (ko) 2005-04-18 2012-12-18 엘지디스플레이 주식회사 일렉트로-루미네센스 표시장치
US7808454B2 (en) 2005-04-18 2010-10-05 Lg. Display Co., Ltd. Display device and method of driving the same
KR100695236B1 (ko) 2005-12-16 2007-03-14 엘지전자 주식회사 유기 발광 디스플레이 소자 제조 장치 및 제조 방법
US8433254B2 (en) 2006-04-07 2013-04-30 Belair Networks Inc. System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US8280337B2 (en) 2006-04-07 2012-10-02 Belair Networks Inc. System and method for zero intermediate frequency filtering of information communicated in wireless networks
US8254865B2 (en) 2006-04-07 2012-08-28 Belair Networks System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US8447232B2 (en) 2006-04-07 2013-05-21 Belair Networks Inc. System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US8583066B2 (en) 2006-04-07 2013-11-12 Belair Networks Inc. System and method for frequency offsetting of information communicated in MIMO-based wireless networks
JP2008257271A (ja) * 2008-07-04 2008-10-23 Canon Inc 表示装置
US8853678B2 (en) 2009-07-02 2014-10-07 Sharp Kabushiki Kaisha Organic EL element, method for manufacturing the same, and organic EL display device
US8877557B2 (en) 2012-07-05 2014-11-04 Samsung Display Co., Ltd. Method of manufacturing organic light emitting display device
KR20230052396A (ko) * 2021-10-13 2023-04-20 (주) 사성파워 전자빔을 이용한 미세패턴 형성 장치
KR102722670B1 (ko) * 2021-10-13 2024-10-28 (주) 사성파워 전자빔을 이용한 미세패턴 형성 장치

Also Published As

Publication number Publication date
JP4574039B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
KR100764178B1 (ko) 박막 형성 장치
KR100823582B1 (ko) 성막 방법 및 발광장치 제조방법
TWI226205B (en) Self-light emitting device and method of manufacturing the same
US6420834B2 (en) Light emitting device and a method of manufacturing the same
JP2019175874A (ja) 自発光装置
JP4637391B2 (ja) 発光装置の作製方法
JP4574039B2 (ja) El表示装置の作製方法
JP4601842B2 (ja) 薄膜形成方法
JP4618918B2 (ja) 自発光装置の作製方法
JP4637390B2 (ja) 発光装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees