JP2001337654A - 平面表示装置 - Google Patents

Abstract

(57)【要約】 【課題】複雑な構成を必要とせずに表示ムラ等の表示不
良を改善する。 【解決手段】平面表示装置は絶縁性パネル１０と、パネ
ル１０上にマトリクス状に配置される複数の表示画素Ｐ
Ｘと、各列の表示画素の一方側に配置され互いに略平行
な複数の信号線Ｘ1〜Ｘ2nと、各々対応信号線および対
応表示画素間に接続され各行の表示画素を同時に選択す
るよう導通する複数のスイッチング素子Ｗと、各々２本
の隣接信号線で構成される複数のブロックに複数の信号
線を区分するように配置され各行の表示画素の選択期間
において対応ブロックの隣接信号線に１／２水平走査期
間ずつ画素映像信号を振分ける複数の信号振分部ＡＳ１
〜ＡＳｎと、２本の信号線で挟まれない端部となる列の
表示画素の他方側に配置されるダミー信号線ＸＤとを備
える。この装置はさらにダミー信号線ＸＤにダミー画素
映像信号を１／２水平走査期間だけ印加するダミー電位
制御部ＡＳＤを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の表示画素が
マトリクス状に配置されこれら表示画素の列に沿って形
成される複数の信号線を介して駆動される平面表示装置
に関し、例えば奇数列信号線および偶数列信号線に画素
映像信号を所定時間ずつ振分ける平面表示装置に関す
る。

【０００２】

【従来の技術】液晶表示装置に代表される平面表示装置
は、軽量かつ低消費電力という特性からパーソナルコン
ピュータや携帯情報端末などの機器で使用されている。
典型的な液晶表示装置は、液晶パネルおよびこの液晶パ
ネルを制御する制御部により構成される。液晶パネルは
マトリクス状に配置される複数の表示画素、複数の表示
画素の行に沿って形成される複数の走査線、複数の表示
画素の列に沿って形成される複数の信号線、これら信号
線および走査線の交差位置にそれぞれ隣接して配置され
各々対応走査線からの走査信号に応答して対応信号線か
らの画素映像信号を対応表示画素に供給する複数の薄膜
トランジスタ（ＴＦＴ）を有する。制御部はこれら走査
線をそれぞれ駆動する走査線駆動回路、これら信号線を
それぞれ駆動する信号線駆動回路、これら走査線駆動回
路および信号線駆動回路の動作を制御する表示タイミン
グコントロール部を含む。各表示画素は対応走査線を介
して駆動される薄膜トランジスタおよびこの薄膜トラン
ジスタを介して対応信号線に接続される画素電極を含
み、画素映像信号に対応する信号線の電位がこの表示画
素の光透過率を制御するために薄膜トランジスタを介し
て画素電極に設定される。信号線駆動回路は例えば液晶
パネルの一端側に固定される複数のＴＡＢ−ＩＣで構成
される。一般に、これらＴＡＢ−ＩＣは複数の信号線に
それぞれ接続される複数の出力端を持ち、各水平走査期
間においてこれら出力端から順次画素映像信号を出力す
るように構成される。しかしながら、液晶パネルを高解
像度化するために画素サイズを低減して画素数を増大す
るような場合には、パネル寸法の制約の下でＴＡＢ−Ｉ
Ｃの出力端数を増大しなくてはならず、ＴＡＢ−ＩＣの
全出力端と信号線との接続ピッチも微細化され、これら
の接続が困難な状況となってくる。

【０００３】従来、このような問題を解消するためにＴ
ＡＢ−ＩＣの各出力を対応アナログスイッチを介して奇
数列信号線および偶数列信号線に振分けて駆動する時分
割駆動技術が知られている。この技術では、ＴＡＢ−Ｉ
Ｃが１水平走査期間の前半でアナログスイッチ群を介し
て奇数列信号線に順次画素映像信号を供給し、この水平
走査期間の後半でアナログスイッチ群を介して偶数列信
号線に順次画素映像信号を供給する。このように画素映
像信号が振分けられる場合、全ＴＡＢ−ＩＣの合計出力
端数を信号線数の１／２に低減することができる。

【０００４】

【発明が解決しようとする課題】しかし、この時分割駆
動技術では、ＴＡＢ−ＩＣ出力にアナログスイッチによ
って電気的に接続されない信号線がフローティング状態
となる。各信号線はフローティング状態においてこの信
号線に狭い間隔で隣接して容量結合する信号線の電位変
化に影響されやすく、このため表示ムラが発生する場合
がある。

【０００５】本発明の目的は、このような問題に鑑み、
複雑な構成を必要とせずに表示ムラ等の表示不良を改善
できる平面表示装置を提供することにある。

【０００６】

【課題を解決するための手段】本発明によれば、絶縁性
パネルと、この絶縁性パネル上にマトリクス状に配置さ
れる複数の表示画素と、各列の表示画素の一方側に配置
され互いに略平行な複数の信号線と、各々対応信号線お
よび対応表示画素間に接続され各行の表示画素を同時に
選択するよう導通する複数のスイッチング素子と、各々
所定数の隣接信号線で構成される複数のブロックに複数
の信号線を区分するように配置され各行の表示画素の選
択期間において対応ブロックの隣接信号線に所定時間ず
つ画素映像信号を振分ける複数の信号振分部と、複数の
信号線のうちの２本によって挟まれない端部となる列の
表示画素の他方側に配置されるダミー信号線とを備え、
さらにダミー信号線にダミー画素映像信号を所定時間だ
け印加するダミー電位制御部を備える平面表示装置が提
供される。

【０００７】この平面表示装置では、ダミー電位制御部
がダミー信号線にダミー画素映像信号を所定時間だけ印
加する。これにより、ダミー信号線の隣に配置された表
示画素が他の表示画素と電気的に同様な環境に設定でき
る。従って、端部表示画素で発生する表示ムラを改善す
ることが可能である。

【０００８】

【発明の実施の形態】以下、本発明の一実施形態に係る
平面表示装置について添付図面を参照して説明する。図
１はこの平面表示装置の構造を概略的に示す。この平面
表示装置は、液晶層ＬＱがアレイ基板ＡＲおよび対向基
板ＣＴ間に保持される構造の液晶パネル１０およびこの
液晶パネル１０を制御する制御回路基板２０を備える。
液晶パネル１０はマトリクス状に配置される複数の表示
画素ＰＸで構成される矩形表示部を有する。

【０００９】図２は図１に示すアレイ基板ＡＲの一部を
より詳細に示す。アレイ基板ＡＲはマトリクス状に配置
されるｍ×２ｎ個の画素電極ＰＥ、これら画素電極ＰＥ
の行に沿って形成されるｍ本の走査線Ｙ1〜Ｙｍ、これ
ら画素電極ＰＥの列に沿って形成される２ｎ本の信号線
Ｘ1〜Ｘ2n、これら信号線Ｘ1〜Ｘ2nおよび走査線Ｙ1〜
Ｙｍの交差位置近傍にそれぞれ配置され各々対応走査線
からの走査信号に応答して対応信号線の電位を対応画素
電極ＰＥに供給するスイッチング素子を構成する複数の
ポリシリコン薄膜トランジスタＷを有する。対向基板Ｃ
Ｔは複数の画素電極ＰＥに対向する単一の共通電極ＣＥ
を有する。また、アレイ基板ＡＲは各々対応行の画素電
極ＰＥを横切るように絶縁して形成され共通電極ＣＥの
電位に設定されるｍ本の補助容量線を有する。各画素電
極ＰＥは補助容量線と協力して補助容量Ｃｓを構成し、
共通電極ＣＥと協力して液晶容量ＣＬＣを構成する。各
表示画素ＰＸは薄膜トランジスタＷ、画素電極ＰＥ、共
通電極ＣＥ、液晶容量、および補助容量Ｃｓを用いて構
成され、薄膜トランジスタＷを介して画素電極ＰＥに設
定される電位と共通電極ＣＥに設定される電位との電位
差に対応する光透過率に設定される。

【００１０】液晶パネル１０は、さらにアレイ基板ＡＲ
の一端に沿って表示画素ＰＸのマトリクスアレイの外側
領域に配置される走査線駆動回路１２を有する。この走
査線駆動回路１２は走査線Ｙ1〜Ｙｍに接続され、これ
ら走査線Ｙ1〜Ｙｍを順次駆動する。ここで、走査線駆
動回路１２はスイッチング素子を構成する薄膜トランジ
スタＷと同様にアレイ基板ＡＲ上に一体的に形成される
複数のポリシリコン薄膜トランジスタで構成される。ま
た、平面表示装置はアレイ基板ＡＲの一端および制御回
路基板２０の一端にそれぞれ固定される複数のＴＡＢ−
ＩＣ３０で構成される信号線駆動回路２２を有する。信
号線駆動回路２２は奇数列信号線Ｘ1,Ｘ3,…Ｘ2n-1およ
び偶数列信号線Ｘ2,Ｘ4,…,Ｘ2n用に画素映像信号を出
力端Ｄ1〜Ｄnから出力する。これら出力端Ｄ1〜Ｄnは表
示画素ＰＸのマトリクスアレイの外側領域に配置される
ｎ対の第１および第２アナログスイッチＡＳ1，ＡＳ2；
ＡＳ3，ＡＳ4；…；ＡＳ2n-1，ＡＳ2nにそれぞれ接続さ
れ、第１アナログスイッチＡＳ1，ＡＳ3，…，ＡＳ2n-1
はそれぞれ奇数列信号線Ｘ1,Ｘ3,…Ｘ2n-1に接続され、
第２アナログスイッチＡＳ2，ＡＳ4，…，ＡＳ2nはそれ
ぞれ偶数列信号線Ｘ2,Ｘ4,…,Ｘ2nに接続される。

【００１１】制御回路基板２０は走査線駆動回路１２お
よび信号線駆動回路２２のタイミング制御を行うタイミ
ングコントロール部２３を含む。このタイミングコント
ロール部２３は外部コンピュータＰＣから供給される映
像信号および同期信号を受取り、水平スタートパルスＳ
ＴＨ、水平クロック信号ＣＬＫ、垂直スタートパルスＳ
ＴＶ、垂直クロック信号φ1，φ2および映像信号ＤＡＴ
Ａを従来と同様に発生する。ここで、画素映像信号ＤＡ
ＴＡは行方向において隣合う表示画素ＰＸの画素電極Ｐ
Ｅに印加するために共通電極ＣＥの電位を基準として互
いに極性反転される信号であり、垂直スタートパルスＳ
ＴＶは各フレーム毎に発生されるパルスであり、垂直ク
ロック信号φ1，φ2は１水平走査期間に対応する垂直ク
ロックサイクルで発生される相補的なクロック信号であ
り、水平スタートパルスＳＴＨは１／２水平走査期間毎
に発生されるパルスであり、水平クロック信号ＣＬＫは
１／2ｎ水平走査期間に対応する水平クロックサイクル
で発生されるクロック信号である。映像信号ＤＡＴＡ、
水平スタートパルスＳＴＨ、および水平クロック信号Ｃ
ＬＫは信号線駆動回路２２に供給される。垂直スタート
パルスＳＴＶおよび垂直クロック信号φ1，φ2はＴＡＢ
−ＩＣの空き配線３０を利用して走査線駆動回路１２に
供給される。また、垂直クロック信号φ1はスイッチ制
御信号として第１アナログスイッチＡＳ1，ＡＳ3，…，
ＡＳ2n-1の非反転クロック入力端に供給されると共に、
第２アナログスイッチＡＳ2，ＡＳ4，…，ＡＳ2nの反転
クロック入力端に供給される。垂直クロック信号φ2は
スイッチ制御信号として第２アナログスイッチＡＳ2，
ＡＳ4，…，ＡＳ2nの非反転クロック入力端に供給され
ると共に、第１アナログスイッチＡＳ1，ＡＳ3，…，Ａ
Ｓ2n-1の反転クロック入力端に供給される。

【００１２】信号線駆動回路２２は例えば水平スタート
パルスＳＴＨを水平クロック信号ＣＬＫに同期して順次
シフトするシフトレジスタ、映像信号ＤＡＴＡをこのシ
フトレジスタの並列出力端から得られる出力信号に応答
してそれぞれサンプリングするｎ個のアナログスイッ
チ、およびこれらアナログスイッチによりサンプリング
された電圧信号を画素映像信号として出力端Ｄ1〜Ｄnか
ら出力するｎ個の出力バッファを含む。

【００１３】走査線駆動回路１２は図２に示すようにシ
フトレジスタＳＲおよび出力回路ＢＦを有する。シフト
レジスタＳＲは直列に接続されたｍ個のフリップフロッ
プＦ1〜Ｆｍで構成され、垂直スタートパルスＳＴＶを
および垂直クロック信号φ，φバーに同期して一方向に
シフトし、順次走査信号としてこれらフリップフロップ
Ｆ1〜Ｆｍの出力端から出力する。出力回路ＢＦはフリ
ップフロップＦ1〜Ｆｍの出力端から得られる走査信号
を走査線Ｙ1〜Ｙｍにそれぞれ出力するｍ個の出力バッ
ファＯＢ１〜ＯＢｍで構成される。走査線Ｙ1〜Ｙｍは
図３に示すように１水平走査期間毎に順次走査信号を受
取り、表示画素ＰＸの行を選択する。各行の表示画素Ｐ
Ｘにおいて、画素電極ＰＥは走査信号に応答して導通す
る対応薄膜トランジスタＷを介して信号線Ｘ1からＸ2n
に電気的に接続される。図３に示すように、垂直クロッ
ク信号φ1，φ2は１／２水平走査期間の位相差を持つク
ロックパルスである。このため、第１アナログスイッチ
ＡＳ1，ＡＳ3，…，ＡＳ2n-1および第２アナログスイッ
チＡＳ2，ＡＳ4，…，ＡＳ2nは１／２水平走査期間ずつ
交互に導通する。これにより、偶数列信号線Ｘ2,Ｘ4,
…,Ｘ2nが１水平走査期間の前半において順次画素映像
信号に対応する電位に設定され、奇数列信号線Ｘ1,Ｘ3,
…Ｘ2n-1は１水平走査期間の後半において順次画素映像
信号に対応する電位に設定される。すなわち、各行にお
いて、奇数列表示画素ＰＸの画素電極ＰＥは１水平走査
期間の前半で画素映像信号に応じた電位に設定され、偶
数列表示画素ＰＸの画素電極ＰＥは１水平走査期間の後
半で画素映像信号に応じた電位に設定される。

【００１４】この平面表示装置では、信号線Ｘ1〜Ｘ2n
が遮光層として機能するよう隣接する画素電極ＰＥのそ
れぞれと一部積層して表示画素ＰＸの列の左側に略平行
に配置される。信号線Ｘ2nは端部表示画素ＰＸの列の左
側を透過する光を遮ることになるが、この端部表示画素
ＰＸの列の右側を透過する光は信号線が配されないため
遮光できない。このため、ダミー信号線ＸＤがさらにこ
れら信号線Ｘ1〜Ｘ2nと同様に遮光層を構成するよう端
部表示画素ＰＸの列の右側に配置される。これにより、
表示画素ＰＸの列の全てがＸ1〜信号線Ｘ2nおよびダミ
ー信号線ＸＤのうちの２本に挟まれた状態になる。この
ダミー信号線ＸＤは、このダミー信号線ＸＤの電位を制
御するダミー電位制御部に接続される。このダミー電位
制御部は画素映像信号が行方向において隣合う表示画素
ＰＸの画素電極ＰＥに共通電極ＣＥの電位を基準として
互いに極性反転して印加される場合にダミー画素映像信
号をダミー信号線ＸＤに隣合う信号線Ｘ2nのさらに隣に
配置された信号線Ｘ2n-1に印加される画素映像信号に一
致させるよう構成される。ダミー電位制御部は例えばア
ナログスイッチＡＳ1〜ＡＳ2nと同様な構造を持ち信号
線駆動回路２２の出力端Ｄｎおよびダミー信号線ＸＤ間
に接続されるアナログスイッチＡＳＤである。この場
合、垂直クロック信号φ1がスイッチ制御信号としてア
ナログスイッチＡＳＤの非反転クロック入力端に供給さ
れ、垂直クロック信号φ2がスイッチ制御信号としてア
ナログスイッチＡＳＤの反転クロック入力端に供給され
る。

【００１５】ここで、平面表示装置の動作について図４
を参照して説明する。走査信号が例えば第１行目の表示
画素ＰＸを選択するために走査線Ｙ1に供給されると、
この走査線Ｙ1に接続された薄膜トランジスタＷが全て
導通し、走査線Ｙ2〜Ｙｍに接続された薄膜トランジス
タＷが全て非導通となる。第１行目の表示画素ＰＸは１
水平走査期間（１Ｈ）にわたって選択される。第１アナ
ログスイッチＡＳ1，ＡＳ3，…，ＡＳ2n-1はスイッチ制
御信号φ1（垂直クロック信号）の立上がりに応答して
導通すると、奇数列信号線Ｘ1,Ｘ3,…Ｘ2n-1の電位が信
号線駆動回路２２の出力端Ｄ1〜Ｄｎから出力される画
素映像信号に応じて変化する。例えば奇数信号線Ｘ2n-1
は図４に示すように初期電位Ｖ0から電位Ｖ1に向かって
上昇する。スイッチ制御信号φ1は１／２Ｈのサンプリ
ング期間Ｔｗ１だけ高レベルに維持され、このサンプリ
ング期間ＴＷ１の経過後に立ち下がる。第１アナログス
イッチＡＳ1，ＡＳ3，…，ＡＳ2n-1はスイッチ制御信号
φ1の立ち下がりに応答して非導通となる。これによ
り、奇数列信号線Ｘ1,Ｘ3,…Ｘ2n-1の電位がホールドさ
れ、奇数列薄膜トランジスタＷを介して画素電極ＰＥの
電位を設定する。

【００１６】他方、第２アナログスイッチＡＳ1，ＡＳ
3，…，ＡＳ2n-1はスイッチ制御信号φ2（垂直クロック
信号）の立上がりに応答して導通すると、偶数列信号線
Ｘ2,Ｘ4,…Ｘ2nの電位が信号線駆動回路２２の出力端Ｄ
1〜Ｄｎから出力される画素映像信号に応じて変化す
る。例えば偶数信号線Ｘ2nの電位は図４に示すように初
期電位Ｖ2から電位Ｖ0に向かって下降する。スイッチ制
御信号φ2は１／２Ｈのサンプリング期間ＴＷ２だけ高
レベルに維持され、このサンプリング期間ＴＷ２の経過
後に立ち下がる。第２アナログスイッチＡＳ2，ＡＳ4，
…，ＡＳ2nはスイッチ制御信号φ2の立ち下がりに応答
して非導通となる。これにより、偶数列信号線Ｘ2,Ｘ4,
…Ｘ2nの電位がホールドされ、偶数列薄膜トランジスタ
Ｗを介して画素電極ＰＥの電位を設定する。

【００１７】各行の薄膜トランジスタＷは走査信号が１
水平走査期間後に立ち下がることにより非導通となる。
従って、画素電極ＰＥの電位は走査信号が次のフレーム
で再び立上がるまでホールドされる。

【００１８】ここで、奇数列信号線Ｘ2n-1は図５および
図６においてＣｆで示すように偶数列信号線Ｘ2nに容量
結合した画素電極ＰＥに薄膜トランジスタＷを介して電
気的に接続されているため、サンプリング期間ＴＷ１に
おいてフローティング状態になると、偶数列信号線Ｘ2n
の電位変化に伴って図３に示すようにＶ1−ΔＶ1だけ電
位変動する。また、偶数列信号線Ｘ2nは図５および図６
においてＣｆで示すようにダミー信号線ＸＤに容量結合
した画素電極ＰＥに薄膜トランジスタＷを介して電気的
に接続されているため、サンプリング期間ＴＷ２におい
てフローティング状態になると、ダミー信号線ＸＤの電
位変化に伴って図３に示すようにＶ1−ΔＶ1だけ電位変
動する。ちなみに、従来のようにダミー信号線ＸＤの電
位が固定される場合には、信号線Ｘ2nの電位変動が生じ
ないため、右端部表示画素ＰＸの列だけ他の表示画素Ｐ
Ｘと電気的に異なる環境となる。

【００１９】本実施形態の平面表示装置では、アナログ
スイッチＡＳＤがダミー信号線ＸＤに信号線Ｘ2n-1に印
加される画素映像信号に一致するダミー画素映像信号を
１／２Ｈのサンプリング期間だけ印加する。これによ
り、ダミー信号線ＸＤの隣に配置された表示画素ＰＸの
列が他の表示画素ＰＸの列と電気的に同様な環境に設定
される。従って、複雑な構成を必要とせずに右端部表示
画素ＰＸの列だけやや黒くなるという表示ムラ等の表示
不良を無くすことができる。

【００２０】尚、複数のカラー表示画素ＣＰＸが各々行
方向において隣接する赤（Ｒ）、緑（Ｇ）、青（Ｂ）と
いう３個の表示画素ＰＸにより構成される場合には、ダ
ミー電位制御部がダミー画素映像信号をダミー信号線Ｘ
Ｄに隣合う信号線Ｘ2nを含むカラー表示画素ＣＰＸの隣
に配置されたカラー表示画素ＣＰＸの対応信号線Ｘ2n-5
に供給される画素映像信号に一致させるよう構成され
る。具体的には、図５に示すように、アナログスイッチ
ＡＳＤが信号線駆動回路２２の出力端Ｄn-2およびダミ
ー信号線ＸＤ間に接続され、アナログスイッチＡＳn-2
に連動して導通するように構成される。これにより、特
に色ラスター表示時に良好な画像表示を得ることができ
る。

【００２１】また、上述の実施形態では、図６に示すよ
うに、薄膜トランジスタＷが信号線Ｘ1〜2nの各々の右
側に配置されるが、薄膜トランジスタＷが信号線Ｘ1〜2
nの各々の左側に配置される場合には、左端部の表示画
素ＰＸの列だけ黒くなる表示ムラが発生する。この場合
に、ダミー信号線ＸＤを左端部の表示画素ＰＸの左側に
配置して、アナログスイッチＡＳＤをこのダミー信号線
ＸＤに接続すればよい。

【００２２】また、上述の実施形態の平面表示装置は、
信号線駆動回路２２の各出力端から得られる画素映像信
号を２本の信号線に振分ける構成であるが、この画素映
像信号を２本より多い信号線に振分けるように構成され
てもよい。

【００２３】また、図１に示す走査線駆動回路１２およ
び信号線駆動回路２２は、スイッチング素子である薄膜
トランジスタＷと同一の製造プロセスでアレイ基板ＡＲ
上に形成することができるので、製造工程を別途設ける
必要はない。

【００２４】

【発明の効果】本発明によれば、複雑な構成を必要とせ
ずに表示ムラ等の表示不良を改善できる平面表示装置を
提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る平面表示装置の構造
を概略的に示す平面図である。

【図２】図１に示すアレイ基板の一部をより詳細に示す
平面図である。

【図３】図２に示す走査線駆動回路の動作を示すタイム
チャートである。

【図４】図２に示すアナログスイッチを介して設定され
る信号線およびダミー信号線の電位を説明するためのタ
イムチャートである。

【図５】図２に示す複数の表示画素について画素電極お
よび信号線間の寄生容量を示す図である。

【図６】図２に示す端部表示画素について画素電極およ
び信号線間の寄生容量を示す図である。

【図７】図１に示す平面表示装置の変形例を説明するた
めの図である。

【符号の説明】

１０…液晶パネル ２０…制御回路基板 ３０…ＴＡＢ−ＩＣ １２…走査線駆動回路 ２２…信号線駆動回路 ２３…タイミングコントロール部 ＡＲ…アレイ基板 ＬＱ…液晶層 ＣＴ…対向基板 ＣＥ…共通電極 ＰＥ…画素電極 ＰＸ…表示画素 Ｘ1〜Ｘ2n…信号線 Ｙ1〜Ｙｍ…走査線

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NA33 NC16 NC22 NC50 ND09 ND34 5C006 AA21 AC21 AF59 BB16 BC11 BF24 FA22 FA31 5C080 AA10 BB05 CC03 DD05 DD10 DD12 FF11 JJ02 JJ03 JJ04 JJ06 5C094 AA03 BA03 BA43 CA19 CA24 EA01 EA04 EA07 EB02 FB12

Claims (4)

【特許請求の範囲】
1. 【請求項１】 絶縁性パネルと、この絶縁性パネル上に
   マトリクス状に配置される複数の表示画素と、各列の表
   示画素の一方側に配置され互いに略平行な複数の信号線
   と、各々対応信号線および対応表示画素間に接続され各
   行の表示画素を同時に選択するよう導通する複数のスイ
   ッチング素子と、各々所定数の隣接信号線で構成される
   複数のブロックに前記複数の信号線を区分するように配
   置され各行の表示画素の選択期間において対応ブロック
   の隣接信号線に所定時間ずつ画素映像信号を振分ける複
   数の信号振分部と、前記複数の信号線のうちの２本によ
   って挟まれない端部となる列の表示画素の他方側に配置
   されるダミー信号線とを備え、さらに前記ダミー信号線
   にダミー画素映像信号を前記所定時間だけ印加するダミ
   ー電位制御部を備えることを特徴とする平面表示装置。
2. 【請求項２】 前記絶縁性パネルが第１および第２透明
   基板およびこれら透明基板間に保持される液晶層で構成
   され、各表示画素が前記第１透明基板上においてマトリ
   クス状に配置される複数の画素電極、前記第２透明基板
   上において前記複数の画素電極に対向して配置される共
   通電極、およびこれら画素電極および共通電極間に対応
   する液晶層の一部で構成され、画素映像信号が行方向に
   おいて隣合う表示画素の画素電極に前記共通電極の電位
   を基準として互いに極性反転して印加される場合に、前
   記ダミー電位制御部はダミー画素映像信号を前記ダミー
   信号線に隣合う信号線のさらに隣に配置された信号線に
   印加される画素映像信号に一致させるよう構成されるこ
   とを特徴とする請求項１に記載の平面表示装置。
3. 【請求項３】 複数のカラー表示画素が各々行方向にお
   いて隣接する所定数の表示画素により構成される場合
   に、前記ダミー電位制御部はダミー画素映像信号をダミ
   ー信号線に隣合う信号線を含むカラー表示画素の隣に配
   置されたカラー表示画素の対応信号線に印加される画素
   映像信号に一致させるよう構成されることを特徴とする
   請求項２に記載の平面表示装置。
4. 【請求項４】 前記複数の信号線およびダミー信号線は
   これらに挟まれた列の表示画素に部分的に重なるよう積
   層配置されることを特徴とする請求項１に記載の平面表
   示装置。