JP2001306031A

JP2001306031A - 電流制御型発光装置

Info

Publication number: JP2001306031A
Application number: JP2000120195A
Authority: JP
Inventors: Hideaki Mori; 英明森; Masaaki Yamashita; 正明山下
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-04-21
Filing date: 2000-04-21
Publication date: 2001-11-02

Abstract

(57)【要約】【課題】定電流源のスイッチング遅れ時間を短縮し、
発光素子を高速に所定の輝度で発光させる輝度制御を実
現し、画素毎の輝度バラツキを抑える電流制御型発光装
置を提供する。【解決手段】定電流源トランジスタ４３が常に導通状
態になるように、その出力端子ｅ点にスイッチ部４５を
設け、発光素子側と定電圧源４６側を切り替えること
で、両者間のスイッチング遅れ時間を短縮し、即座に所
定電流を発光素子側に導通させる。また、横方向画素分
ある破線部の回路を一つの集積回路内に作りこむこと
で、発光輝度を決める定電流源トランジスタ４３の閾値
バラツキによる電流値のバラツキを抑え、発光輝度を均
一にできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電流制御型発光素
子を用いたディスプレイの輝度制御を精度良く、高速に
行い、かつ低電圧で駆動する電流制御型発光装置に関す
る。

【０００２】

【従来の技術】電流制御型発光素子である発光ダイオー
ドを用いたディスプレイでは、輝度制御が次のように実
施されている。

【０００３】図７は画素数ｍ×ｎの発光ダイオードを用
いたディスプレイを示し、１０１はディスプレイパネ
ル、１０２は輝度制御回路、１０３はライン制御回路、
１０４は各画素を形成する画素回路である。

【０００４】ディスプレイパネル１０１は、複数個の表
示画素をアレイ状に持ち、各画素の発光輝度を制御する
ことによりディスプレイ全体として画像が表示される。
輝度制御回路１０２は、各画素の輝度を制御する回路で
あり、各画素の発光輝度を制御する。

【０００５】ライン制御回路１０３は、ラインごとに画
素を走査してラインごとに画素を活性化して輝度制御回
路の出力を選択入力させる。プログレッシブ走査では一
ラインごと順次走査し、インタレース走査では一ライン
ごとに飛び越し走査し、奇数フレーム走査、偶数フレー
ム走査に分けて走査を行う。

【０００６】ディスプレイパネル１０１の表示画素一つ
一つに対応して画素回路が設けられている。画素回路の
構成例を図８に示す。各画素回路は、発光ダイオードで
構成される発光素子１１１と定電流源トランジスタ１１
２とスイッチング用トランジスタ１１３で構成され、定
電流源トランジスタ１１２のゲート端子には所定の電流
値になるように各画素共通の電圧Ｅ１が印加される。ス
イッチング用トランジスタ１１３のゲート端子には、輝
度制御回路１０２とライン制御回路１０３の両出力の論
理積をAND回路１１８でとった後、接続されている。

【０００７】輝度制御回路１０２の簡単なブロック構成
図を図９に示す。輝度制御回路１０２では輝度入力信号
を横方向に１ライン分のシフトレジスタ１２１に書き換
えた時点でそれぞれのデータをデューティ制御回路１２
２に出力し、ここで各画素の輝度レベルに対応した幅の
パルスを作製した後、Ｙ１〜Ｙｎより選択されたライン
の各画素へ出力する。図９のＸ１〜Ｘｍは図７中のＸ１
〜Ｘｍに対応しており、図８に示した各画素のAND回路
１１８の入力１１４に接続され、またライン制御回路１
０３の出力Ｙ１〜ＹｎはAND回路１１８のもう一つの入
力１１５に接続される。

【０００８】図８に示されるように、定電流源トランジ
スタ１１２およびスイッチング用トランジスタ１１３
は、それぞれ寄生容量１１６，１１７を持っている。こ
のようなディスプレイにおいて、１フレームの画像を作
り出す手順を説明する。例としてプログレッシブ走査の
場合を説明する。

【０００９】まず、図７においてライン制御回路１０３
のＹ１出力にハイレベル電圧が与えられ、ディスプレイ
パネル１０１の左上の第１のラインが選択される。輝度
制御回路１０２は第１ラインの各画素の輝度データに対
応したパルス信号をＸ１〜Ｘｍとして出力し、第１ライ
ンの各画素の発光素子１１１にはそれぞれＸ１〜Ｘｍの
うち対応するパルス信号が供給され、所定の輝度で発光
する。この間、第２ライン以降のラインは非選択つまり
オフ状態にある。

【００１０】次に、ライン制御回路１０３のＹ１出力は
ローレベルとなり、Ｙ２出力がハイレベルに切り替わる
ことにより第１ラインは非選択となり第２ラインが選択
される。第２ラインは選択期間において、第１ラインと
同様の輝度制御を行い、第２ラインの各画素を発光させ
る。この操作を第ｎラインまで繰り返すことで１枚の画
像を作り出している。

【００１１】

【発明が解決しようとする課題】この従来の輝度制御方
法によれば、図８に示したように定電流源トランジスタ
１１２およびスイッチング用トランジスタ１１３のそれ
ぞれに寄生容量１１６，１１７が生じているため、定電
流源トランジスタ１１２の電流値が小さいと、寄生容量
を充放電し、回路中のｄ点，ｅ点の電位を所定の電位ま
で充放電するまでに時間がかかり、正しい定電流源動作
を行うことができないという問題がある。

【００１２】つまり、ライン選択により画素が選択され
てもその画素の発光素子１１１に所定の電圧が印加され
て所望の輝度で発光するまでに遅れ時間が生じる問題が
ある。

【００１３】また、画素毎に定電流源を持っているため
定電流源トランジスタ１１２の閾値バラツキによって定
電流源の電流値にバラツキが生じ、発光輝度にバラツキ
が生じるという問題もある。

【００１４】画素の発光素子１１１に発光遅れ時間が生
じる様子を図１０を用いて説明する。図１０は定電流源
トランジスタ１１２の定電流源特性と発光素子１１１の
電流特性の関係を示す。発光素子１１１の発光定常状態
において、図８のｅ点は図１０の○印で示す動作点１３
１において動作するが、スイッチングトランジスタ１１
３がオフ状態になると、定電流源特性に従い図８のｅ点
の導通電流は図１０の×印で示すように原点付近の点１
３２に移動してしまう。次の選択期間が来て発光素子１
１１に輝度信号が与えられても、原点付近の点１３２に
移動したｅ点の電流はすぐには発光定常状態には戻ら
ず、遅れ時間が発生する。

【００１５】この遅れ時間は、定電流源トランジスタ１
１２の電流値や寄生容量１１６，１１７の大きさにより
異なるが、数十nsec〜数μsecに及ぶものである。画素
の選択期間がこの遅れ時間を無視できるほど長く確保で
きる制御方式ならば問題は少ないが、輝度制御をパルス
幅制御により行うデューティ制御方式では、選択期間に
おいて定電流源トランジスタ１１２のゲート端子１１４
に一定電圧を与え、スイッチングトランジスタ１１３の
ゲート端子１１５に与える電圧を画像信号に応じて細か
くパルス幅制御する必要があるため、選択期間に時間的
余裕が少なく、上記遅れ時間が与える影響が無視できな
い程に大きくなり、うまく発光輝度制御できないという
問題が生じている。

【００１６】本発明は上記問題点に鑑み、発光素子１１
１の選択回路における寄生容量に起因する定電流源スイ
ッチングの遅れ時間を短縮し、発光素子を高速に所定の
輝度で発光させる輝度制御が実現できる電流制御型発光
装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明の請求項１記載の
電流制御型発光装置は、画素毎に電流制御型発光素子を
有した発光装置であって、電流制御型発光素子と、前記
電流制御型発光素子に接続する第１のトランジスタを備
え、輝度制御回路に、横方向画素数の前記電流制御型発
光素子の発光を制御する定電流源トランジスタと、定電
圧源と、前記定電流源トランジスタの出力電流の接続先
を前記第１のトランジスタの一端とするか定電圧源とす
るかを選択するスイッチ部を備え、前記第１のトランジ
スタは、前記電流制御型発光素子の素子選択期間におい
てオンし素子選択期間以外においてオフし、前記スイッ
チ部は、前記電流制御型発光素子の側と前記定電圧源の
側の何れかに前記定電流源トランジスタを接続すること
を特徴とする。

【００１８】この構成により、定電流源トランジスタ
は、常に発光素子側か定電圧源のいずれかと接続され、
定電流源として動作しているので出力端の電位を所望の
範囲に制御することができ、スイッチングの遅れ時間が
なくなり、発光素子の選択期間の開始とともに即座に発
光素子に所望の発光素子電流を導通することができ、輝
度制御回路内に横方向画素数分だけ定電流源トランジス
タと、定電圧源と、スイッチ部を設置することで、定電
流源トランジスタの閾値バラツキによる定電流源の電流
値のバラツキを抑え、発光輝度を均一にできる。

【００１９】本発明の請求項２記載の電流制御型発光装
置は、請求項１において、前記スイッチ部は、一端が前
記定電流源トランジスタの出力端に接続され、他端が前
記電流制御型発光素子の側に接続された第２のトランジ
スタと、一端が前記定電流源トランジスタの出力端に接
続され、他端が前記定電圧源に接続された第３のトラン
ジスタとを備え、前記第２のトランジスタのゲートに前
記電流制御型発光素子の制御信号を入力し、前記第３の
トランジスタのゲートに前記制御信号の反転信号を入力
することを特徴とする。

【００２０】上記構成により、スイッチ部において、第
２のトランジスタと第３のトランジスタが相補的に一方
がオンすると他方がオフとなり、両者のオンオフが切り
換わり、かつ、発光素子と定電圧源のいずれか一方が確
実に定電流源と接続される。

【００２１】本発明の請求項３記載の電流制御型発光装
置は、請求項１において、前記スイッチ部は、一端が前
記定電流源トランジスタの出力端に接続され他端が前記
電流制御型発光素子の側に接続された第２のトランジス
タと、一端が前記定電流源トランジスタの出力端に接続
され他端が前記定電圧源に接続された第３のトランジス
タと、前記第２のトランジスタのゲートに前記電流制御
型発光素子の制御信号を入力し、前記第３のトランジス
タのゲートに前記制御信号の反転信号を入力するか前記
第３のトランジスタが常にオフする信号を入力するかを
選択する選択回路とを有することを特徴とする。

【００２２】上記構成により、スイッチ部において、前
記選択回路が第３のトランジスタのゲートに前記制御信
号の反転信号を入力する場合、第２のトランジスタと第
３のトランジスタが相補的に一方がオンすると他方がオ
フとなり、両者のオンオフが切り換わり、かつ、発光素
子と定電圧源のいずれか一方が確実に定電流源と接続さ
れることとなり、前記選択回路が前記第３のトランジス
タが常にオフする信号を入力する場合、発光に関係のな
い消費電力を抑えることができる。

【００２３】本発明の請求項４記載の電流制御型発光装
置は、請求項３において、前記選択回路は、２入力１出
力の回路であり、どちらか一方の入力にハイレベルが入
力されると出力は常にローレベルとなる回路であること
を特徴とする。

【００２４】この構成により、一方の入力に前記制御信
号を与え、もう一方の入力に通常動作か消費電力を抑え
た動作かを決める信号を入れることで高速応答か低消費
電力を選択することができる。

【００２５】本発明の請求項５記載の電流制御型発光装
置は、請求項１において、前記定電圧源の代わりに、発
光に関係しない画素回路を横方向画素数だけ設け、前記
発光に関係しない画素回路は、縦方向一列分の発光画素
に接続されることを特徴とする。

【００２６】この構成により、定電流源トランジスタは
常に、発光画素回路か発光に関係しない画素回路のいず
れかと接続され、定電流源として動作しているので出力
端の電位を一定に保つことができ、スイッチングの遅れ
時間がなくなり、発光素子の選択期間の開始とともに即
座に発光素子に所望の発光素子電流を導通することがで
きる。

【００２７】本発明の請求項６記載の電流制御型発光装
置は、請求項５において、前記発光に関係しない画素回
路は、発光がディスプレイ上で認識されないように処理
された電流制御型発光素子と、前記電流制御型発光素子
に接続する第４のトランジスタとを備え、前記第４のト
ランジスタは、前記第１のトランジスタと同等の性能で
あり、常にオン状態となるようにゲートに電圧を与えて
あることを特徴とする。

【００２８】この構成により、発光画素回路と発光に関
係しない画素回路が同等の電気特性を示すようになり、
定電流源トランジスタの出力端の電位を一定に保つこと
ができる。

【００２９】本発明の請求項７記載の電流制御型発光装
置は、請求項６において、前記発光がディスプレイ上で
認識されないように処理された電流制御型発光素子は、
蛍光体を用いないことで発光がディスプレイ上で認識さ
れないことを特徴とする。

【００３０】本発明の請求項８記載の電流制御型発光装
置は、請求項６において、前記発光がディスプレイ上で
認識されないように処理された電流制御型発光素子は、
発光面を黒くすることで発光がディスプレイ上で認識さ
れないことを特徴とする。

【００３１】本発明の請求項９記載の電流制御型発光装
置は、請求項５において、前記発光に関係しない画素回
路は、有効画素領域の上部もしくは下部に設けることを
特徴とする。

【００３２】この構成により、非有効画素領域を有効に
利用することができる。本発明の請求項１０記載の電流
制御型発光装置は、請求項１〜請求項９において、前記
第２のトランジスタのゲートに与える信号をデューティ
制御し、前記電流制御型発光素子の発光輝度を制御する
ようにしたことを特徴とする。

【００３３】この構成により、本発明を発光素子のスイ
ッチングをデューティ制御する電流制御型発光装置に適
用することができ、高速にスイッチングされる場合にお
いても発光素子の電流が追従してオン／オフすることが
でき、小刻みな輝度制御にも対応できる。

【００３４】

【発明の実施の形態】（実施の形態１）図１〜図３は
（実施の形態１）を示す。

【００３５】図１は、本発明の（実施の形態１）の電流
制御型発光装置を適用したディスプレイを示し、従来例
を示す図７のディスプレイパネル１０１，輝度制御回路
１０２，ライン制御回路１０３が、ディスプレイパネル
１，輝度制御回路２，ライン制御回路３に対応してい
る。

【００３６】図１において１はディスプレイ・パネルで
信号線数ｍ、走査線数ｎのｍ×ｎの画素を持っている。
ｍ、ｎの数値は規格に応じて変更することが可能であ
り、例えば、ｍ＝６４０、ｎ＝４８０である。４は各画
素を形成する画素回路である。走査方式としては、イン
タレース走査、プログレッシブ走査のいずれでも適用で
きる。ライン制御回路３は各ラインに対応する選択信号
Ｙ１〜Ｙｎを出力する。

【００３７】図２に画素回路４の構成を示す。各画素回
路４は、図２に示すように電圧源４０、電流制御型発光
素子４１、第１のトランジスタ４２を備えている。

【００３８】電圧源４０は、電流制御型発光素子４１に
対して電圧を供給する。発光素子４１は、例えば、冷電
子放出の電流制御型発光素子である。第１のトランジス
タ４２は、ゲート端子４２ａにライン駆動回路３から各
ラインに対応する選択信号Ｙ１〜Ｙｎを入力され、選択
信号Ｙ１〜Ｙｎがハイレベルの場合、輝度制御回路２の
出力Ｘ１〜Ｘｍを発光素子４１に導通する。

【００３９】図３に輝度制御回路２の構成を示す。輝度
制御回路２は、図３に示すようにシフトレジスタ２１、
ラッチ２２、鋸波発生器２３、コンパレータ２４からな
る１ライン分の信号線出力ｄ１〜ｄｍを出力する部分
と、定電流源トランジスタ４３、スイッチ部４５、定電
圧源４６からなり前記信号線出力ｄ１〜ｄｍを各画素回
路４の制御出力Ｘ１〜Ｘｍに変換する部分Ａで構成され
る。

【００４０】シフトレジスタ２１、ラッチ２２、鋸波発
生器２３、コンパレータ２４からなる部分は、シフトレ
ジスタ２１に入力された輝度信号を１ライン分の輝度信
号が入力された時点でラッチし、鋸波発生器２３はライ
ンの開始と同時に輝度信号のゼロスケールから上昇し１
ラインをかけて輝度信号のフルスケールを超えるレベル
までを発生し、次のラインの開始と同時に再度ゼロレベ
ルから同様のパターンを繰り返す一種のカウンタであ
り、コンパレータ２４（１）〜２４（ｍ）は入力信号の
一方がラッチされた輝度入力信号であり、他方が鋸波発
生器２３から供給される鋸波であり、この輝度入力信号
を非反転入力端子（＋）に接続し、鋸波を反転入力端子
（−）に接続することで、各画素の輝度信号と鋸波の比
較を行う。その結果、コンパレータ２４の出力ｄ１〜ｄ
ｍに輝度信号に応じた長さの期間だけハイレベルを出力
する。

【００４１】定電流源トランジスタ４３は、ゲート４３
ａに可変電圧源４４を接続し、電流制御型発光素子４１
に流れる電流量の制御を行う。スイッチ部４５は、第２
のトランジスタ４７、第３のトランジスタ４８、インバ
ータ４９を備えている。第２のトランジスタ４７は、ゲ
ート４７ａに前記出力ｄ１〜ｄｍが入力され、出力ｄ１
〜ｄｍがハイレベルのときに定電流源トランジスタ４３
を介して発光素子４１に対して通電する。

【００４２】第３のトランジスタ４８は、そのゲート４
８ａにインバータ４９を介して前記出力ｄ１〜ｄｍの反
転信号が入力される。つまり、前記出力ｄ１〜ｄｍがハ
イレベルであると、第２のトランジスタ４７がオン、第
３のトランジスタ４８がオフし、前記出力ｄ１〜ｄｍが
ローレベルの場合は、第２のトランジスタ４７がオフ、
第３のトランジスタ４８がオンする。

【００４３】この第３のトランジスタ４８は、定電流源
トランジスタ４３の出力端子と定電圧源４６間をスイッ
チングするものである。この時、定電流源トランジスタ
４３の出力端子ｅ点の状態は、前記出力ｄ１〜ｄｍがハ
イレベルのときは第２のトランジスタ４７を介して所定
電流が流れる導通状態にあり、前記出力ｄ１〜ｄｍがロ
ーレベルのときは第３のトランジスタ４８および定電圧
源４６により一定電位が与えられた状態にあり、いずれ
においても遮断状態となっておらず、両者間の切り替え
後の動作遷移が短時間で完了できる。

【００４４】また、横方向画素数ある図３内の破線で囲
まれた回路Ａを１チップＩＣ内に構成することで、定電
流源トランジスタの閾値バラツキによる定電流源の電流
値のバラツキを抑え、各画素回路４毎の発光輝度を均一
にできる。

【００４５】１フレーム分の画像が表示される手順は、
ライン制御回路３のＹ１出力のみにハイレベル（選択）
信号を出力し、輝度制御回路２より各画素へ輝度レベル
に応じてパルス幅制御された信号Ｘ１〜Ｘｍが出力され
る。これにより第１ラインの各画素は輝度レベルに応じ
た期間だけ発光を開始する。１ラインの期間が終わると
Ｙ１がローレベル（非選択）になり、続いてＹ２のみハ
イレベル（選択）にし、Ｘ１〜Ｘｍが入力されることで
第１ラインと同様に第２ラインの各画素が発光する。こ
の動作を第ｎラインまで繰り返すことで１フレーム分の
画像が完成する。

【００４６】（実施の形態２）図４〜図６は（実施の形
態２）を示す。図４は、本発明の（実施の形態２）の電
流制御型発光装置を適用したディスプレイを示し、（実
施の形態１）の輝度制御回路２がこの（実施の形態２）
では輝度制御回路２ａに変更されている。

【００４７】図４においてディスプレイパネル１には画
素回路４とは別にダミー画素回路５が設けられている。
ダミー画素回路５は、横方向画素数分だけディスプレイ
上の有効画素領域外などに設置し、発光をディスプレイ
上で認識できなくしている。ここでは輝度制御回路２ａ
およびダミー画素回路５を中心に説明する。

【００４８】図５に（実施の形態２）のダミー画素回路
５を示す。ダミー画素回路５は、図５に示すように、ダ
ミー素子５１、ダミー素子５１に対して画素回路４内の
電圧源４０と同等の電圧を供給する電圧源５０および画
素回路４内の前記第１のトランジスタ４２と同等の性能
を持つ第４のトランジスタ５２を備えることで画素回路
４の電気特性と同等の電気特性を示す構成であり、第４
のトランジスタ５２のゲート５２ａに常にオン状態の電
圧Ｅ２を与えておく。また、ダミー素子５１は蛍光体を
用いないかあるいは発光面を黒くすることで発光をディ
スプレイ上で認識できなくしている。

【００４９】図６に輝度制御回路２ａを示す。基本的な
構成は輝度制御回路２と同様で、輝度制御回路２との違
いは、スイッチ部４５ａとダミー画素回路５を用いるこ
とによる変更なので、ここではスイッチ部４５ａを中心
に説明する。

【００５０】スイッチ部４５ａは、第２のトランジスタ
４７、第３のトランジスタ４８、ＮＯＲ回路５３を備え
ている。第３のトランジスタ４８のドレインは図５に示
した第４のトランジスタ５２のソースに接続されてお
り、図５と図６では接続点Ｄ１〜Ｄｍとして表記されて
いる。

【００５１】第２のトランジスタ４７は、前記出力ｄ１
〜ｄｍによりオンとなれば定電流源トランジスタ４２の
出力をＸ１〜Ｘｍに導通する。ＮＯＲ回路５３は、第１
入力に前記出力ｄ１〜ｄｍが入力され、第２入力にコン
トロール信号（ＣＮＴ）が入力され、ＣＮＴがローレベ
ルのとき、出力信号として前記出力ｄ１〜ｄｍの反転信
号が出力される。また、ＣＮＴがハイレベルのとき、Ｎ
ＯＲ回路５３の出力信号は常にローレベルとなる。ＣＮ
Ｔがローレベルの場合において、図６に示した定電流源
トランジスタ４３の出力端子ｅ点は、前記出力ｄ１〜ｄ
ｍがハイレベルの場合に各画素回路４に接続され、前記
出力ｄ１〜ｄｍがローレベルの場合に各ダミー画素回路
５に接続される。

【００５２】各画素回路４と各ダミー画素回路５の電気
特性を同等にしてあるので、輝度入力信号のオン、オフ
で定電流源トランジスタ４３の出力端子ｅ点の電位変化
はない。つまり輝度入力信号に対して、高速なスイッチ
ング動作が可能である。

【００５３】ＣＮＴがハイレベルにおいて、図６に示し
た第３のトランジスタ４８は、ゲート４８ａに常にロー
レベルが入力されるため常にオフとなる。この場合、高
速なスイッチング動作は行う事ができないが、発光とは
関係のない消費電力を抑える事ができる。第２入力の信
号は、例えば、動画時はローレベルであり、静止画時は
ハイレベルである用い方や、据え置き時はローレベルで
あり、バッテリーによる駆動時はハイレベルであるよう
な用い方ができる。

【００５４】なお、１フレーム分の画像が表示される手
順は（実施の形態１）で説明した方法と同様でよいので
説明を省略する。なお、前記発光に関係しない画素回路
５は、有効画素領域の上部もしくは下部に配置される。
これにより、非有効画素領域を有効に利用することがで
きる。

【００５５】なお、この（実施の形態２）のスイッチ部
４５ａは、第３のトランジスタ４８のドレインを第４の
トランジスタ５２のソースに接続したが、第３のトラン
ジスタ４８のドレインを定電圧源４６に接続して、この
スイッチ部４５ａを（実施の形態１）のスイッチ部４５
として使用することもできる。

【００５６】なお、上記各実施の形態の説明では、ｍ＝
６４０，ｎ＝４８０としたが、ｍ，ｎが他の数値でも本
発明を利用することができることは言うまでもない。

【００５７】

【発明の効果】以上のように本発明の電流制御型発光装
置によれば、電流制御型発光素子と、前記電流制御型発
光素子に接続する第１のトランジスタを備え、輝度制御
回路に、横方向画素数の前記電流制御型発光素子の発光
を制御する定電流源トランジスタと、定電圧源と、前記
定電流源トランジスタの出力電流の接続先を前記第１の
トランジスタの一端とするか定電圧源とするかを選択す
るスイッチ部を備え、前記第１のトランジスタは、前記
電流制御型発光素子の素子選択期間においてオンし素子
選択期間以外においてオフし、前記スイッチ部は、前記
電流制御型発光素子の側と前記定電圧源の側の何れかに
前記定電流源トランジスタを接続するので、定電流源ト
ランジスタが常に発光素子の側か定電圧源のいずれかと
接続され、定電流源として動作しているので出力端の電
位を所望の範囲に制御することができ、スイッチングの
遅れ時間が少なくなり、発光素子の選択期間の開始とと
もに即座に発光素子に所望の発光素子電流を導通するこ
とができ、また、輝度制御回路内に定電流源トランジス
タと、定電圧源と、スイッチ部を設置することで、定電
流源トランジスタの閾値バラツキによる定電流源の電流
値のバラツキを抑え、発光輝度を均一にできる。

【００５８】また、前記スイッチ部を、一端が前記定電
流源トランジスタの出力端に接続され他端が前記電流制
御型発光素子の側に接続された第２のトランジスタと、
一端が前記定電流源トランジスタの出力端に接続され他
端が前記定電圧源に接続された第３のトランジスタと、
前記第２のトランジスタのゲートに前記電流制御型発光
素子の制御信号を入力し、前記第３のトランジスタのゲ
ートに前記制御信号の反転信号を入力するか前記第３の
トランジスタが常にオフする信号を入力するかを選択す
る選択回路とで構成した場合には、前記選択回路への入
力信号を切り換えることで、発光に関係のない消費電力
を抑えることができる。

【００５９】また、前記定電圧源の代わりに、発光に関
係しない画素回路を横方向画素数だけ設け、前記発光に
関係しない画素回路は、縦方向一列分の発光画素に接続
した場合には、定電流源トランジスタは、常に発光素子
の側か発光がディスプレイ上で認識されないように処理
された発光素子の側のいずれかに接続され、定電流源と
して動作しているので出力端の電位を一定に保つことが
でき、スイッチングの遅れ時間がなくなり、発光素子の
選択期間の開始とともに即座に発光素子に所望の発光素
子電流を導通することができる。

【００６０】また、前記第２のトランジスタのゲートに
与える信号をデューティ制御して前記電流制御型発光素
子の発光輝度を制御することにより、高速にスイッチン
グされる場合においても発光素子の電流が追従してオン
／オフできるため小刻みな輝度制御にも対応できるもの
である。

【図面の簡単な説明】

【図１】本発明の（実施の形態１）のディスプレイの構
成図

【図２】同実施の形態の画素回路の構成図

【図３】同実施の形態の輝度制御回路の構成図

【図４】本発明の（実施の形態２）のディスプレイの構
成図

【図５】同実施の形態のダミー画素回路の構成図

【図６】同実施の形態の輝度制御回路の構成図

【図７】一般的な画素数ｍ×ｎの発光素子を用いたディ
スプレイの構成図

【図８】同従来例の発光素子を用いたディスプレイの画
素回路の構成図

【図９】同従来例の輝度制御回路の簡単な構成図

【図１０】同従来例の定電流源トランジスタの定電流源
特性と発光素子の電流特性の関係を示す図

【符号の説明】

１ディスプレイパネル２，２ａ輝度制御回路３ライン制御回路４画素回路５ダミー画素回路（発光に関係しない画素回路）２１シフトレジスタ２２ラッチ２３鋸波発生器２４コンパレータ４０電圧源４１電流制御型発光素子４２第１のトランジスタ４３定電流源トランジスタ４４可変電圧源４５，４５ａスイッチ部４６定電圧源４７第２のスイッチングトランジスタ４８第３のスイッチングトランジスタ４９インバータ５０電圧源５１ダミー素子（電流制御型発光素子）５２第４のトランジスタ５３ＮＯＲ回路

Claims

【特許請求の範囲】

【請求項１】画素毎に電流制御型発光素子を有した発光
装置であって、電流制御型発光素子と、前記電流制御型発光素子に接続
する第１のトランジスタを備え、輝度制御回路に、横方
向画素数の前記電流制御型発光素子の発光を制御する定
電流源トランジスタと、定電圧源と、前記定電流源トラ
ンジスタの出力電流の接続先を前記第１のトランジスタ
の一端とするか定電圧源とするかを選択するスイッチ部
を備え、前記第１のトランジスタは、前記電流制御型発光素子の
素子選択期間においてオンし素子選択期間以外において
オフし、前記スイッチ部は、前記電流制御型発光素子の
側と前記定電圧源の側の何れかに前記定電流源トランジ
スタを接続する電流制御型発光装置。
【請求項２】前記スイッチ部は、一端が前記定電流源ト
ランジスタの出力端に接続され、他端が前記電流制御型
発光素子の側に接続された第２のトランジスタと、一端が前記定電流源トランジスタの出力端に接続され、
他端が前記定電圧源に接続された第３のトランジスタと
を備え、前記第２のトランジスタのゲートに前記電流制御型発光
素子の制御信号を入力し、前記第３のトランジスタのゲ
ートに前記制御信号の反転信号を入力する請求項１に記
載の電流制御型発光装置。
【請求項３】前記スイッチ部は、一端が前記定電流源ト
ランジスタの出力端に接続され他端が前記電流制御型発
光素子の側に接続された第２のトランジスタと、一端が
前記定電流源トランジスタの出力端に接続され他端が前
記定電圧源に接続された第３のトランジスタと、前記第２のトランジスタのゲートに前記電流制御型発光
素子の制御信号を入力し、前記第３のトランジスタのゲ
ートに前記制御信号の反転信号を入力するか前記第３の
トランジスタが常にオフする信号を入力するかを選択す
る選択回路とを有することを特徴とする請求項１に記載
の電流制御型発光装置。
【請求項４】前記選択回路は、２入力１出力の回路であ
り、どちらか一方の入力にハイレベルが入力されると出
力は常にローレベルとなる回路であることを特徴とする
請求項３に記載の電流制御型発光装置。
【請求項５】前記定電圧源の代わりに、発光に関係しな
い画素回路を横方向画素数だけ設け、前記発光に関係し
ない画素回路は、縦方向一列分の発光画素に接続される
ことを特徴とする請求項１に記載の電流制御型発光装
置。
【請求項６】前記発光に関係しない画素回路は、発光が
ディスプレイ上で認識されないように処理された電流制
御型発光素子と、前記電流制御型発光素子に接続する第
４のトランジスタとを備え、前記第４のトランジスタ
は、前記第１のトランジスタと同等の性能であり、常に
オン状態となるようにゲートに電圧を与えてあることを
特徴とする請求項５に記載の電流制御型発光装置。
【請求項７】前記発光がディスプレイ上で認識されない
ように処理された電流制御型発光素子は、蛍光体を用い
ないことで発光がディスプレイ上で認識されないことを
特徴とする請求項６に記載の電流制御型発光装置。
【請求項８】前記発光がディスプレイ上で認識されない
ように処理された電流制御型発光素子は、発光面を黒く
することで発光がディスプレイ上で認識されないことを
特徴とする請求項６に記載の電流制御型発光装置。
【請求項９】前記発光に関係しない画素回路は、有効画
素領域の上部もしくは下部に設けることを特徴とする請
求項５に記載の電流制御型発光装置。
【請求項１０】前記第２のトランジスタのゲートに与え
る信号をデューティ制御し、前記電流制御型発光素子の
発光輝度を制御するようにした請求項１〜請求項９のい
ずれかに記載の電流制御型発光装置。