JP2001284996A - ゲイン制御装置 - Google Patents
ゲイン制御装置Info
- Publication number
- JP2001284996A JP2001284996A JP2000098515A JP2000098515A JP2001284996A JP 2001284996 A JP2001284996 A JP 2001284996A JP 2000098515 A JP2000098515 A JP 2000098515A JP 2000098515 A JP2000098515 A JP 2000098515A JP 2001284996 A JP2001284996 A JP 2001284996A
- Authority
- JP
- Japan
- Prior art keywords
- average value
- convergence coefficient
- received signal
- gain control
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000012935 Averaging Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 10
- 230000001276 controlling effect Effects 0.000 description 5
- 238000005562 fading Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101100216045 Candida albicans (strain SC5314 / ATCC MYA-2876) GAM1 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/005—Control of transmission; Equalising
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
- H03M1/185—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter the determination of the range being based on more than one digital output value, e.g. on a running average, a power estimation or the rate of change
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 ディジタル変換された受信信号の受信レ
ベルを発散、発振させることなく、収束目標値に高速に
収束させること。 【解決手段】 収束係数決定器１０４は、平均値算出器
１０３において算出された平均値を予め設定されている
しきい値を用いてしきい値判定し、収束係数を決定す
る。ゲイン係数決定器１０６は、前記収束係数と前記平
均値とに基づいて制御ゲインを決定する。ゲイン電圧変
換器１０７は、ゲイン係数を電圧に変換して制御電圧を
求める。ＧＣＡ１０１は、ディジタル変換された制御電
圧に従って受信信号を増幅する。
ベルを発散、発振させることなく、収束目標値に高速に
収束させること。 【解決手段】 収束係数決定器１０４は、平均値算出器
１０３において算出された平均値を予め設定されている
しきい値を用いてしきい値判定し、収束係数を決定す
る。ゲイン係数決定器１０６は、前記収束係数と前記平
均値とに基づいて制御ゲインを決定する。ゲイン電圧変
換器１０７は、ゲイン係数を電圧に変換して制御電圧を
求める。ＧＣＡ１０１は、ディジタル変換された制御電
圧に従って受信信号を増幅する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＤＭＡ（Code D
ivision Multiple Access）移動体通信におけるゲイン
制御装置、及びゲイン制御方法に関する。
ivision Multiple Access）移動体通信におけるゲイン
制御装置、及びゲイン制御方法に関する。
【０００２】
【従来の技術】移動体通信においては、一般的に、受信
アナログ信号をディジタル信号に変換する際の精度向上
を目的として自動ゲイン制御（以下、「ＡＧＣ」（Auto
maticGain Control）という）が行われている。この自
動ゲイン制御は、ＡＤ変換器の入力信号の電力レベルが
予め設定された収束目標値に収束するようにＡＤ変換器
の前に設置された増幅器の利得をフィードバック制御す
るものである。この収束目標値は、ＡＤ変換器の特性に
応じて予め定められており、入力信号の電力レベルをこ
の収束目標値の近傍に保つように増幅器の利得を制御す
ることでＡ／Ｄ変換を精度良く行うことができる。
アナログ信号をディジタル信号に変換する際の精度向上
を目的として自動ゲイン制御（以下、「ＡＧＣ」（Auto
maticGain Control）という）が行われている。この自
動ゲイン制御は、ＡＤ変換器の入力信号の電力レベルが
予め設定された収束目標値に収束するようにＡＤ変換器
の前に設置された増幅器の利得をフィードバック制御す
るものである。この収束目標値は、ＡＤ変換器の特性に
応じて予め定められており、入力信号の電力レベルをこ
の収束目標値の近傍に保つように増幅器の利得を制御す
ることでＡ／Ｄ変換を精度良く行うことができる。
【０００３】従来のＡＧＣを行うゲイン制御装置は、受
信信号の受信レベルを監視し、監視した受信信号の受信
レベルとその目標値とのずれ（差分値）に基づいて制御
電圧を算出し、算出した制御電圧に従って増幅器の利得
（ゲイン）をフィードバック制御する。増幅器のゲイン
を制御する制御電圧は、前記差分値の対数に予め定めら
れた収束係数を乗算し、さらにその乗算結果と前回の制
御時における制御電圧を加算することによって求められ
る。この収束係数は、出力信号の電力レベルを目標値に
収束させるために乗算するもので、０以上１未満の値を
とる。
信信号の受信レベルを監視し、監視した受信信号の受信
レベルとその目標値とのずれ（差分値）に基づいて制御
電圧を算出し、算出した制御電圧に従って増幅器の利得
（ゲイン）をフィードバック制御する。増幅器のゲイン
を制御する制御電圧は、前記差分値の対数に予め定めら
れた収束係数を乗算し、さらにその乗算結果と前回の制
御時における制御電圧を加算することによって求められ
る。この収束係数は、出力信号の電力レベルを目標値に
収束させるために乗算するもので、０以上１未満の値を
とる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ＡＧＣにおいては、収束係数が０以上１未満に設定され
ることから、例えばトンネルの出口やビル影等でのシャ
ドウイング減少や、高速フェージングの影響、さらには
Compressed Mode時の周波数切り替えにより受信信号の
受信レベルが大きく変動する場合、急速に受信レベルを
目標値に近づける必要があるが、従来の制御では受信レ
ベルが目標値に近づくまでに長時間要し、その間はＡ／
Ｄ変換を精度良く行うことができずに通話状態が悪化す
るという問題がある。この問題は、受信信号の受信レベ
ルが大きく変動した場合に収束係数を１以上に設定する
ことにより解決することができるが、そのようにする
と、出力信号の電力レベルが発散、若しくは発振して目
標値に収束しないという問題が生じる。
ＡＧＣにおいては、収束係数が０以上１未満に設定され
ることから、例えばトンネルの出口やビル影等でのシャ
ドウイング減少や、高速フェージングの影響、さらには
Compressed Mode時の周波数切り替えにより受信信号の
受信レベルが大きく変動する場合、急速に受信レベルを
目標値に近づける必要があるが、従来の制御では受信レ
ベルが目標値に近づくまでに長時間要し、その間はＡ／
Ｄ変換を精度良く行うことができずに通話状態が悪化す
るという問題がある。この問題は、受信信号の受信レベ
ルが大きく変動した場合に収束係数を１以上に設定する
ことにより解決することができるが、そのようにする
と、出力信号の電力レベルが発散、若しくは発振して目
標値に収束しないという問題が生じる。
【０００５】本発明は、かかる点に鑑みてなされたもの
であり、ディジタル変換された受信信号の受信レベルを
発散、発振させることなく、収束目標値に高速に収束さ
せることが可能なゲイン制御装置を提供することを目的
とする。
であり、ディジタル変換された受信信号の受信レベルを
発散、発振させることなく、収束目標値に高速に収束さ
せることが可能なゲイン制御装置を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明のゲイン制御装置
は、受信信号の受信レベルに基づいて収束係数を決定す
る収束係数決定手段と、前記受信信号を用いて得られる
参照値と予め設定された目標値とのずれを検出する検出
手段と、前記検出手段の検出結果と前記収束係数とに基
づいて制御電圧を算出する制御電圧算出手段と、前記制
御電圧算出手段において算出された制御電圧に従って受
信信号を増幅する増幅手段と、を具備する構成を採る。
は、受信信号の受信レベルに基づいて収束係数を決定す
る収束係数決定手段と、前記受信信号を用いて得られる
参照値と予め設定された目標値とのずれを検出する検出
手段と、前記検出手段の検出結果と前記収束係数とに基
づいて制御電圧を算出する制御電圧算出手段と、前記制
御電圧算出手段において算出された制御電圧に従って受
信信号を増幅する増幅手段と、を具備する構成を採る。
【０００７】この構成によれば、受信信号の受信レベル
に基づいて収束係数を決定するので、ディジタル変換さ
れた受信信号の電力レベルを目標値に高速に収束させる
ことができる。つまり、受信信号を用いて得られる参照
値が目標値から大きく離れている場合には、大きな収束
係数を選択して制御電圧を大きく変化させるので、目標
値に対して高速に近づくことができる。一方、受信信号
を用いて得られる参照値が目標値に近い場合には、小さ
な収束係数を選択して制御電圧を小さく変化させるの
で、目標値に対して高速に収束することができる。
に基づいて収束係数を決定するので、ディジタル変換さ
れた受信信号の電力レベルを目標値に高速に収束させる
ことができる。つまり、受信信号を用いて得られる参照
値が目標値から大きく離れている場合には、大きな収束
係数を選択して制御電圧を大きく変化させるので、目標
値に対して高速に近づくことができる。一方、受信信号
を用いて得られる参照値が目標値に近い場合には、小さ
な収束係数を選択して制御電圧を小さく変化させるの
で、目標値に対して高速に収束することができる。
【０００８】本発明のゲイン制御装置は、上記ゲイン制
御装置において、受信信号の受信レベルの平均値を算出
する平均値算出手段を具備し、収束係数決定手段は、前
記平均値算出手段よりの平均値に基づいて収束係数を決
定する構成を採る。
御装置において、受信信号の受信レベルの平均値を算出
する平均値算出手段を具備し、収束係数決定手段は、前
記平均値算出手段よりの平均値に基づいて収束係数を決
定する構成を採る。
【０００９】この構成によれば、ディジタル変換された
受信信号の平均値に基づいて収束係数を決定するので、
ディジタル変換された受信信号の受信レベルを目標値に
高速に収束させることができる。
受信信号の平均値に基づいて収束係数を決定するので、
ディジタル変換された受信信号の受信レベルを目標値に
高速に収束させることができる。
【００１０】本発明のゲイン制御装置は、上記ゲイン制
御装置において、受信信号をディジタル変換するＡ／Ｄ
変換手段を具備し、収束係数決定手段は、前記Ａ／Ｄ変
換手段において設定されているビット数を超えてディジ
タル変換されたサンプル及び入力信号のレベルが低いた
めに出力信号が０に近似されてディジタル変換されたサ
ンプルを計数し、計数したサンプル数に基づいて収束係
数を決定する構成を採る。
御装置において、受信信号をディジタル変換するＡ／Ｄ
変換手段を具備し、収束係数決定手段は、前記Ａ／Ｄ変
換手段において設定されているビット数を超えてディジ
タル変換されたサンプル及び入力信号のレベルが低いた
めに出力信号が０に近似されてディジタル変換されたサ
ンプルを計数し、計数したサンプル数に基づいて収束係
数を決定する構成を採る。
【００１１】この構成によれば、ディジタル変換の際に
オーバーフローまたはアンダーフローをおこしているサ
ンプル数に基づいて収束係数を決定するので、ディジタ
ル変換された受信信号の受信レベルを目標値に高速に収
束させることができる。
オーバーフローまたはアンダーフローをおこしているサ
ンプル数に基づいて収束係数を決定するので、ディジタ
ル変換された受信信号の受信レベルを目標値に高速に収
束させることができる。
【００１２】本発明のゲイン制御装置は、上記ゲイン制
御装置において、受信信号の受信レベルと予め設定され
ているしきい値とを比較してしきい値判定を行うことに
より収束係数を決定する構成を採る。
御装置において、受信信号の受信レベルと予め設定され
ているしきい値とを比較してしきい値判定を行うことに
より収束係数を決定する構成を採る。
【００１３】この構成によれば、受信信号の受信レベル
に基づいてしきい値判定をして収束係数を決定するの
で、ディジタル変換された受信信号の平均値を目標値に
高速に収束させることができる。
に基づいてしきい値判定をして収束係数を決定するの
で、ディジタル変換された受信信号の平均値を目標値に
高速に収束させることができる。
【００１４】本発明のゲイン制御装置は、上記ゲイン制
御装置において、平均値算出手段において算出された平
均値と予め設定されているしきい値とを比較してしきい
値判定を行うことにより収束係数を決定する構成を採
る。
御装置において、平均値算出手段において算出された平
均値と予め設定されているしきい値とを比較してしきい
値判定を行うことにより収束係数を決定する構成を採
る。
【００１５】この構成によれば、ディジタル変換された
受信信号の平均値に基づいてしきい値判定をして収束係
数を決定するので、ディジタル変換された受信信号の平
均値を目標値に高速に収束させることができる。
受信信号の平均値に基づいてしきい値判定をして収束係
数を決定するので、ディジタル変換された受信信号の平
均値を目標値に高速に収束させることができる。
【００１６】本発明のゲイン制御装置は、上記ゲイン制
御装置において、計数したサンプル数と予め設定されて
いるしきい値とを比較してしきい値判定を行うことによ
り収束係数を決定する構成を採る。
御装置において、計数したサンプル数と予め設定されて
いるしきい値とを比較してしきい値判定を行うことによ
り収束係数を決定する構成を採る。
【００１７】この構成によれば、ディジタル変換の際に
オーバーフローまたはアンダーフローをおこしているサ
ンプル数に基づいてしきい値判定をして収束係数を決定
し、決定した収束係数を増幅器の特性と相関を有する差
分値に乗算して増幅器の制御電圧を算出するので、ディ
ジタル変換された受信信号の平均値を目標値に高速に収
束させることができる。
オーバーフローまたはアンダーフローをおこしているサ
ンプル数に基づいてしきい値判定をして収束係数を決定
し、決定した収束係数を増幅器の特性と相関を有する差
分値に乗算して増幅器の制御電圧を算出するので、ディ
ジタル変換された受信信号の平均値を目標値に高速に収
束させることができる。
【００１８】本発明のゲイン制御装置は、上記ゲイン制
御装置において、制御電圧算出手段が、差分値に収束係
数決定手段において決定された収束係数を乗算し、その
乗算結果に前回の制御タイミングにおける制御電圧を加
算して新たな制御電圧を算出する構成を採る。
御装置において、制御電圧算出手段が、差分値に収束係
数決定手段において決定された収束係数を乗算し、その
乗算結果に前回の制御タイミングにおける制御電圧を加
算して新たな制御電圧を算出する構成を採る。
【００１９】この構成によれば、検出手段の検出結果に
収束係数決定手段において決定された収束係数を乗算
し、その乗算結果に前回の制御タイミングにおける制御
電圧を加算して新たな制御電圧を算出するので、ディジ
タル変換された受信信号の平均値を目標値に高速に収束
させることができる。
収束係数決定手段において決定された収束係数を乗算
し、その乗算結果に前回の制御タイミングにおける制御
電圧を加算して新たな制御電圧を算出するので、ディジ
タル変換された受信信号の平均値を目標値に高速に収束
させることができる。
【００２０】本発明のゲイン制御装置は、上記ゲイン制
御装置において、平均値算出手段は、受信信号の同相成
分の平均値である同相平均値と受信信号の直交成分の平
均値である直交平均値とをそれぞれ算出し、算出した同
相平均値と直交平均値をそれぞれ２乗して加算する構成
を採る。
御装置において、平均値算出手段は、受信信号の同相成
分の平均値である同相平均値と受信信号の直交成分の平
均値である直交平均値とをそれぞれ算出し、算出した同
相平均値と直交平均値をそれぞれ２乗して加算する構成
を採る。
【００２１】この構成によれば、平均演算をした後に２
乗演算を行うことにより２乗演算を先に行う場合と比較
して乗算回数が少なく抑えられるので、ゲイン制御を行
う際の処理量を低減することができる。また、２乗演算
を先に行う場合と比較して２乗演算の回数を少なく抑え
ることにより、２乗処理の際のオーバーフローを少なく
抑えることができるので、精度良く平均値を算出するこ
とができる。
乗演算を行うことにより２乗演算を先に行う場合と比較
して乗算回数が少なく抑えられるので、ゲイン制御を行
う際の処理量を低減することができる。また、２乗演算
を先に行う場合と比較して２乗演算の回数を少なく抑え
ることにより、２乗処理の際のオーバーフローを少なく
抑えることができるので、精度良く平均値を算出するこ
とができる。
【００２２】本発明のゲイン制御装置は、上記ゲイン制
御装置において、平均値算出手段が、受信信号の同相成
分を２乗した値と受信信号の直交成分を２乗した値との
平均値を算出する構成を採る。
御装置において、平均値算出手段が、受信信号の同相成
分を２乗した値と受信信号の直交成分を２乗した値との
平均値を算出する構成を採る。
【００２３】この構成によれば、２乗演算をした後に平
均値を算出することにより平均値を先に算出する場合と
比較してノイズをより抑圧することができるので、精度
良く平均値を算出することができる。
均値を算出することにより平均値を先に算出する場合と
比較してノイズをより抑圧することができるので、精度
良く平均値を算出することができる。
【００２４】本発明のゲイン制御装置は、上記ゲイン制
御装置において、平均値算出手段が、受信信号の一定区
間の平均値を算出し、算出した平均値の平方根をとる構
成を採る。
御装置において、平均値算出手段が、受信信号の一定区
間の平均値を算出し、算出した平均値の平方根をとる構
成を採る。
【００２５】この構成によれば、平均値の平方根をとる
ことにより平均値を表すために必要なビット数を削減す
ることができるので、ハードウェア規模を削減すること
ができる。
ことにより平均値を表すために必要なビット数を削減す
ることができるので、ハードウェア規模を削減すること
ができる。
【００２６】本発明のゲイン制御装置は、上記ゲイン制
御装置において、平均値算出手段が、受信信号の平均値
を算出し、算出した平均値と以前の平均値とを加算する
構成を採る。
御装置において、平均値算出手段が、受信信号の平均値
を算出し、算出した平均値と以前の平均値とを加算する
構成を採る。
【００２７】この構成によれば、前回の処理タイミング
における平均値を今回の制御タイミングの平均値に加算
して受信信号の平均値とすることにより、平均値算出処
理による遅延を生じることなく長い区間の平均値を算出
することができるので、高速フェージングによる大きな
受信レベルの変動が起こる際にもゲイン制御を高速に行
うことができる。
における平均値を今回の制御タイミングの平均値に加算
して受信信号の平均値とすることにより、平均値算出処
理による遅延を生じることなく長い区間の平均値を算出
することができるので、高速フェージングによる大きな
受信レベルの変動が起こる際にもゲイン制御を高速に行
うことができる。
【００２８】本発明の通信端末装置は、上記ゲイン制御
装置を具備する構成を採る。この構成によれば、ディジ
タル変換された受信信号の電力レベルを目標値に高速に
収束させることができる通信端末装置を提供することが
できる。
装置を具備する構成を採る。この構成によれば、ディジ
タル変換された受信信号の電力レベルを目標値に高速に
収束させることができる通信端末装置を提供することが
できる。
【００２９】本発明の基地局装置は、上記ゲイン制御装
置を具備する構成を採る。この構成によれば、ディジタ
ル変換された受信信号の電力レベルを目標値に高速に収
束させることができる基地局装置を提供することができ
る。
置を具備する構成を採る。この構成によれば、ディジタ
ル変換された受信信号の電力レベルを目標値に高速に収
束させることができる基地局装置を提供することができ
る。
【００３０】本発明のゲイン制御方法は、受信信号の受
信レベルに基づいて収束係数を決定し、前記受信信号を
用いて得られる参照値と予め設定された目標値とのずれ
を検出し、検出結果と前記収束係数とに基づいて制御電
圧を算出し、算出した制御電圧に従って受信信号を増幅
するようにした。
信レベルに基づいて収束係数を決定し、前記受信信号を
用いて得られる参照値と予め設定された目標値とのずれ
を検出し、検出結果と前記収束係数とに基づいて制御電
圧を算出し、算出した制御電圧に従って受信信号を増幅
するようにした。
【００３１】この方法によれば、受信信号の受信レベル
に基づいて収束係数を決定するので、ディジタル変換さ
れた受信信号の電力レベルを目標値に高速に収束させる
ことができる。つまり、受信信号を用いて得られる参照
値が目標値から大きく離れている場合には、大きな収束
係数を選択して制御電圧を大きく変化させるので、目標
値に対して高速に近づくことができる。一方、受信信号
を用いて得られる参照値が目標値に近い場合には、小さ
な収束係数を選択して制御電圧を小さく変化させるの
で、目標値に対して高速に収束することができる。
に基づいて収束係数を決定するので、ディジタル変換さ
れた受信信号の電力レベルを目標値に高速に収束させる
ことができる。つまり、受信信号を用いて得られる参照
値が目標値から大きく離れている場合には、大きな収束
係数を選択して制御電圧を大きく変化させるので、目標
値に対して高速に近づくことができる。一方、受信信号
を用いて得られる参照値が目標値に近い場合には、小さ
な収束係数を選択して制御電圧を小さく変化させるの
で、目標値に対して高速に収束することができる。
【００３２】
【発明の実施の形態】本発明者は、フェージング等によ
り受信レベルが大きく変動した場合にも、監視した受信
レベルが差分値の算出にのみ反映され、収束係数には反
映されていないことに着目して本発明をするに至った。
り受信レベルが大きく変動した場合にも、監視した受信
レベルが差分値の算出にのみ反映され、収束係数には反
映されていないことに着目して本発明をするに至った。
【００３３】すなわち、本発明の骨子は、監視した受信
信号の受信レベルに基づいて、複数の収束係数の中から
ＡＤ変換器の入力信号を収束目標値に高速に収束させる
ために好適な収束係数を適宜選択して、差分値及び選択
した収束係数を用いて制御電圧を求めることである。
信号の受信レベルに基づいて、複数の収束係数の中から
ＡＤ変換器の入力信号を収束目標値に高速に収束させる
ために好適な収束係数を適宜選択して、差分値及び選択
した収束係数を用いて制御電圧を求めることである。
【００３４】具体的に、本発明に係るゲイン制御装置
は、ＡＤ変換器の出力信号とその目標値との差である差
分値の対数（受信レベルの監視結果）に基づいて制御電
圧を算出し、算出した制御電圧に従って増幅器の利得
（ゲイン）を制御する。増幅器のゲインを制御する制御
電圧は、前記差分値の対数に受信レベルに基づいて決定
される収束係数を乗算し、さらにその乗算結果と前回の
制御時における制御電圧を加算することによって求めら
れるゲイン計数を所定の変換式を用いて電圧のオーダー
に変換することにより算出される。この収束係数は、出
力信号の電力レベルを目標値に収束させるために乗算す
るもので、所定のしきい値判定を行うことにより決定さ
れる。
は、ＡＤ変換器の出力信号とその目標値との差である差
分値の対数（受信レベルの監視結果）に基づいて制御電
圧を算出し、算出した制御電圧に従って増幅器の利得
（ゲイン）を制御する。増幅器のゲインを制御する制御
電圧は、前記差分値の対数に受信レベルに基づいて決定
される収束係数を乗算し、さらにその乗算結果と前回の
制御時における制御電圧を加算することによって求めら
れるゲイン計数を所定の変換式を用いて電圧のオーダー
に変換することにより算出される。この収束係数は、出
力信号の電力レベルを目標値に収束させるために乗算す
るもので、所定のしきい値判定を行うことにより決定さ
れる。
【００３５】以下、本発明の実施の形態について、図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００３６】（実施の形態１）図１は、本発明の実施の
形態１に係るゲイン制御装置の構成を示すブロック図で
ある。この図に示すように、ゲイン制御装置は、ゲイン
制御アンプ１０１と、ＡＤ変換器１０２と、平均値算出
器１０３と、収束係数決定器１０４と、対数演算器１０
５と、ゲイン係数決定器１０６と、ゲイン／電圧変換器
１０７と、ＤＡ変換器１０８と、を備えて構成されてい
る。また、収束係数決定器１０４は、比較回路１０４−
Ａと、収束係数選択回路１０４−Ｂと、を備えて構成さ
れており、ゲイン係数決定器１０６は、差分値算出器１
０６−Ａと、乗算器１０６−Ｂと、加算器１０６−Ｃ
と、遅延器１０６−Ｄと、を備えて構成されている。
形態１に係るゲイン制御装置の構成を示すブロック図で
ある。この図に示すように、ゲイン制御装置は、ゲイン
制御アンプ１０１と、ＡＤ変換器１０２と、平均値算出
器１０３と、収束係数決定器１０４と、対数演算器１０
５と、ゲイン係数決定器１０６と、ゲイン／電圧変換器
１０７と、ＤＡ変換器１０８と、を備えて構成されてい
る。また、収束係数決定器１０４は、比較回路１０４−
Ａと、収束係数選択回路１０４−Ｂと、を備えて構成さ
れており、ゲイン係数決定器１０６は、差分値算出器１
０６−Ａと、乗算器１０６−Ｂと、加算器１０６−Ｃ
と、遅延器１０６−Ｄと、を備えて構成されている。
【００３７】このゲイン制御装置は、受信信号の１シン
ボル毎に制御電圧を算出してゲイン制御アンプ１０１の
制御を行うものとする。
ボル毎に制御電圧を算出してゲイン制御アンプ１０１の
制御を行うものとする。
【００３８】ゲイン制御アンプ（以下、「ＧＣＡ」とい
う）１０１は、後述するＤＡ変換器１０８より出力され
る制御電圧に基づいて受信信号を増幅する。ＡＤ変換器
１０２は、ＧＣＡ１０１において増幅された受信信号を
ディジタル変換し、平均値算出器１０３に出力する。平
均値算出器１０３は、ＡＤ変換器１０２よりのディジタ
ル変換された信号の０．５シンボル分の平均値を算出
し、算出した平均値を収束係数決定器１０４に備えられ
た比較回路１０４−Ａ及び対数演算器１０５に出力す
る。
う）１０１は、後述するＤＡ変換器１０８より出力され
る制御電圧に基づいて受信信号を増幅する。ＡＤ変換器
１０２は、ＧＣＡ１０１において増幅された受信信号を
ディジタル変換し、平均値算出器１０３に出力する。平
均値算出器１０３は、ＡＤ変換器１０２よりのディジタ
ル変換された信号の０．５シンボル分の平均値を算出
し、算出した平均値を収束係数決定器１０４に備えられ
た比較回路１０４−Ａ及び対数演算器１０５に出力す
る。
【００３９】比較回路１０４−Ａには、しきい値Ａ１及
びしきい値Ａ２が設定されている。比較回路１０４−Ａ
は、平均値算出器１０３より出力された平均値をしきい
値Ａ１及びしきい値Ａ２を用いてしきい値判定し、その
判定結果を示す信号を収束係数選択回路１０４−Ｂに出
力する。
びしきい値Ａ２が設定されている。比較回路１０４−Ａ
は、平均値算出器１０３より出力された平均値をしきい
値Ａ１及びしきい値Ａ２を用いてしきい値判定し、その
判定結果を示す信号を収束係数選択回路１０４−Ｂに出
力する。
【００４０】収束係数選択回路１０４−Ｂには、収束係
数Ｂ１及び収束係数Ｂ２が予め設定されている。なお、
この収束係数Ｂ１、収束係数Ｂ２はそれぞれ下記の条件
に従う。 ０ ≦ 収束係数Ｂ１ ≦ １ （式１） １ ≦ 収束係数Ｂ２ ≦ 収束係数上限値 （式２） 収束係数上限値とは、ＡＤ変換器１０２のビット数、収
束目標値、及びしきい値Ａ１から算出される値である。
収束係数Ｂ１及び収束係数Ｂ２は、本実施の形態に係る
ゲイン制御装置に過大ステップ信号が入力された時の入
出力特性を導出し、前記ステップ信号の振幅、サンプリ
ング間隔、制御周期、平均化長、しきい値Ａ１、しきい
値Ａ２、収束目標値、及びＡ／Ｄ変化器１０２のビット
数を考慮して収束条件を導出し、収束係数の値、及び収
束係数を可変させる条件を決定することにより算出され
る。前記制御周期とは制御電圧を更新する周期であり、
本実施の形態においては１シンボル長である。また、平
均化長とは、受信信号を平均する区間であり、本実施の
形態においては０．５シンボル長である。前記しきい値
Ａ２は、前記平均値が前記ＡＤ変換器１０２においてオ
ーバーフロー（クリッピング）されているか否かを判断
するしきい値であり、また、前記しきい値Ａ１とは、前
記平均値が前記ＡＤ変換器１０２においてアンダーフロ
ー（０にクリッピング）されているか否かを判断するし
きい値であり、また前記収束目標値とは、ＡＤ変換器１
０２のダイナミックレンジを１．０とした時の入力レベ
ルである。なお、オーバーフロー（クリッピング）と
は、ＡＤ変換器１０２の出力信号のビット数が、予め設
定されているビット数を超えてしまうことをいい、アン
ダーフロー（０にクリッピング）とは、ＡＤ変換器１０
２の入力信号のレベルが低いために、出力信号が０と認
識されることをいう。
数Ｂ１及び収束係数Ｂ２が予め設定されている。なお、
この収束係数Ｂ１、収束係数Ｂ２はそれぞれ下記の条件
に従う。 ０ ≦ 収束係数Ｂ１ ≦ １ （式１） １ ≦ 収束係数Ｂ２ ≦ 収束係数上限値 （式２） 収束係数上限値とは、ＡＤ変換器１０２のビット数、収
束目標値、及びしきい値Ａ１から算出される値である。
収束係数Ｂ１及び収束係数Ｂ２は、本実施の形態に係る
ゲイン制御装置に過大ステップ信号が入力された時の入
出力特性を導出し、前記ステップ信号の振幅、サンプリ
ング間隔、制御周期、平均化長、しきい値Ａ１、しきい
値Ａ２、収束目標値、及びＡ／Ｄ変化器１０２のビット
数を考慮して収束条件を導出し、収束係数の値、及び収
束係数を可変させる条件を決定することにより算出され
る。前記制御周期とは制御電圧を更新する周期であり、
本実施の形態においては１シンボル長である。また、平
均化長とは、受信信号を平均する区間であり、本実施の
形態においては０．５シンボル長である。前記しきい値
Ａ２は、前記平均値が前記ＡＤ変換器１０２においてオ
ーバーフロー（クリッピング）されているか否かを判断
するしきい値であり、また、前記しきい値Ａ１とは、前
記平均値が前記ＡＤ変換器１０２においてアンダーフロ
ー（０にクリッピング）されているか否かを判断するし
きい値であり、また前記収束目標値とは、ＡＤ変換器１
０２のダイナミックレンジを１．０とした時の入力レベ
ルである。なお、オーバーフロー（クリッピング）と
は、ＡＤ変換器１０２の出力信号のビット数が、予め設
定されているビット数を超えてしまうことをいい、アン
ダーフロー（０にクリッピング）とは、ＡＤ変換器１０
２の入力信号のレベルが低いために、出力信号が０と認
識されることをいう。
【００４１】対数演算器１０５は、平均値算出器１０３
より出力された平均値を対数化する演算を行い、対数化
した平均値をゲイン係数決定器１０６に備えられた差分
値算出器１０６−Ａに出力する。
より出力された平均値を対数化する演算を行い、対数化
した平均値をゲイン係数決定器１０６に備えられた差分
値算出器１０６−Ａに出力する。
【００４２】差分値算出器１０６−Ａには、予め、対数
化された平均値の目標とする値（以下、「目標値」とい
う）が設定されている。差分値算出器１０６−Ａは、対
数演算器１０５より出力される対数化された平均値と設
定されている目標値との差（以下「差分値」という）を
算出し、乗算器１０６−Ｂに出力する。乗算器１０６−
Ｂは、差分値算出器１０６−Ａより出力された差分値に
収束係数選択回路１０４−Ｂより出力された収束係数を
乗算し、乗算結果を加算器１０６−Ｃに出力する。加算
器１０６−Ｃは、乗算器１０６−Ｂの乗算結果と遅延器
１０６−Ｄより出力される１シンボル前のゲイン係数と
を加算し、今回の制御タイミングのゲイン係数を算出す
る。算出されたゲイン係数は、ゲイン／電圧変換器１０
７及び遅延器１０６−Ｄに出力される。遅延器１０６−
Ｄは、加算器１０６−Ｃより出力されたゲイン係数を１
シンボル遅延させて加算器１０６−Ｃに出力する。
化された平均値の目標とする値（以下、「目標値」とい
う）が設定されている。差分値算出器１０６−Ａは、対
数演算器１０５より出力される対数化された平均値と設
定されている目標値との差（以下「差分値」という）を
算出し、乗算器１０６−Ｂに出力する。乗算器１０６−
Ｂは、差分値算出器１０６−Ａより出力された差分値に
収束係数選択回路１０４−Ｂより出力された収束係数を
乗算し、乗算結果を加算器１０６−Ｃに出力する。加算
器１０６−Ｃは、乗算器１０６−Ｂの乗算結果と遅延器
１０６−Ｄより出力される１シンボル前のゲイン係数と
を加算し、今回の制御タイミングのゲイン係数を算出す
る。算出されたゲイン係数は、ゲイン／電圧変換器１０
７及び遅延器１０６−Ｄに出力される。遅延器１０６−
Ｄは、加算器１０６−Ｃより出力されたゲイン係数を１
シンボル遅延させて加算器１０６−Ｃに出力する。
【００４３】ゲイン電圧変換器１０７は、加算器１０６
−Ｃより出力されるゲイン係数を所定の変換式で変換し
て制御電力を生成し、生成した制御電圧をＤＡ変換器１
０８に出力する。ＤＡ変換器１０８は、ゲイン電圧変換
器１０７よりの制御電圧をＤ／Ａ変換し、ＧＣＡ１０１
に出力する。
−Ｃより出力されるゲイン係数を所定の変換式で変換し
て制御電力を生成し、生成した制御電圧をＤＡ変換器１
０８に出力する。ＤＡ変換器１０８は、ゲイン電圧変換
器１０７よりの制御電圧をＤ／Ａ変換し、ＧＣＡ１０１
に出力する。
【００４４】次に、上記構成を有するゲイン制御装置の
動作について再び図１を参照して説明する。
動作について再び図１を参照して説明する。
【００４５】受信信号は、ＧＣＡ１０１においてＤＡ変
換器１０８よりのアナログ変換された制御電圧に基づい
て決定される増幅率で増幅され、ＡＤ変換器１０２に出
力される。ＡＤ変換器１０２においては、増幅された受
信信号がディジタル変換され、平均値算出器１０３に出
力される。平均値算出器１０３においては、ディジタル
変換された受信信号の０．５シンボル分の平均値が算出
され、算出された平均値は収束係数決定器１０４及び対
数演算器１０５に出力される。
換器１０８よりのアナログ変換された制御電圧に基づい
て決定される増幅率で増幅され、ＡＤ変換器１０２に出
力される。ＡＤ変換器１０２においては、増幅された受
信信号がディジタル変換され、平均値算出器１０３に出
力される。平均値算出器１０３においては、ディジタル
変換された受信信号の０．５シンボル分の平均値が算出
され、算出された平均値は収束係数決定器１０４及び対
数演算器１０５に出力される。
【００４６】収束係数決定器１０４の比較回路１０４−
Ａには、予め、しきい値Ａ１及びしきい値Ａ２が設定さ
れ、収束係数選択回路１０４−Ｂには、収束係数Ｂ１及
び収束係数Ｂ２が設定されている。この比較回路１０４
−Ａにおいては、平均値算出器１０３より出力された平
均値がしきい値判定され、その判定結果を示す信号が収
束係数選択回路１０４−Ｂに出力される。具体的には、
平均値算出器１０３よりの平均値が下記の（式３）を満
たすか否かのしきい値判定を行う。 しきい値Ａ１＜平均値＜しきい値Ａ２ （式３）
Ａには、予め、しきい値Ａ１及びしきい値Ａ２が設定さ
れ、収束係数選択回路１０４−Ｂには、収束係数Ｂ１及
び収束係数Ｂ２が設定されている。この比較回路１０４
−Ａにおいては、平均値算出器１０３より出力された平
均値がしきい値判定され、その判定結果を示す信号が収
束係数選択回路１０４−Ｂに出力される。具体的には、
平均値算出器１０３よりの平均値が下記の（式３）を満
たすか否かのしきい値判定を行う。 しきい値Ａ１＜平均値＜しきい値Ａ２ （式３）
【００４７】収束係数選択回路１０４−Ｂにおいては、
比較回路１０４−Ａより出力されたしきい値判定結果を
示す信号が、上記（式３）を満たす旨の信号である場合
には収束係数Ｂ１が選択され、（式３）を満たさない旨
の信号である場合には収束係数Ｂ２が選択される。この
ようにして選択された収束係数は、ゲイン係数決定器１
０６に備えられた差分値算出器１０６−Ａに出力され
る。
比較回路１０４−Ａより出力されたしきい値判定結果を
示す信号が、上記（式３）を満たす旨の信号である場合
には収束係数Ｂ１が選択され、（式３）を満たさない旨
の信号である場合には収束係数Ｂ２が選択される。この
ようにして選択された収束係数は、ゲイン係数決定器１
０６に備えられた差分値算出器１０６−Ａに出力され
る。
【００４８】対数演算器１０５においては、平均値算出
器１０３から出力された平均値が対数化され、対数化さ
れた平均値が差分値算出器１０６−Ａに出力される。
器１０３から出力された平均値が対数化され、対数化さ
れた平均値が差分値算出器１０６−Ａに出力される。
【００４９】差分値算出器１０６−Ａにおいては、対数
演算器１０５より出力される対数化された平均値と予め
設定されている目標値との差である差分値が算出され、
乗算器１０６−Ｂに出力される。乗算器１０６−Ｂにお
いては、差分値算出器１０６−Ａより出力された差分値
に収束係数選択回路１０４−Ｂより出力された収束係数
が乗算され、この乗算結果が加算器１０６−Ｃに出力さ
れる。加算器１０６−Ｃにおいては、乗算器１０６−Ｂ
の乗算結果が遅延器１０６−Ｄより出力される１シンボ
ル前のゲイン係数と加算され、今回の制御タイミングの
ゲイン係数が算出される。算出されたゲイン係数は、ゲ
イン／電圧変換器１０７及び遅延器１０６−Ｄに出力さ
れる。遅延器１０６−Ｄにおいては、加算器１０６−Ｃ
より出力されたゲイン係数が１シンボル分の遅延処理を
行われて加算器１０６−Ｃに出力される。
演算器１０５より出力される対数化された平均値と予め
設定されている目標値との差である差分値が算出され、
乗算器１０６−Ｂに出力される。乗算器１０６−Ｂにお
いては、差分値算出器１０６−Ａより出力された差分値
に収束係数選択回路１０４−Ｂより出力された収束係数
が乗算され、この乗算結果が加算器１０６−Ｃに出力さ
れる。加算器１０６−Ｃにおいては、乗算器１０６−Ｂ
の乗算結果が遅延器１０６−Ｄより出力される１シンボ
ル前のゲイン係数と加算され、今回の制御タイミングの
ゲイン係数が算出される。算出されたゲイン係数は、ゲ
イン／電圧変換器１０７及び遅延器１０６−Ｄに出力さ
れる。遅延器１０６−Ｄにおいては、加算器１０６−Ｃ
より出力されたゲイン係数が１シンボル分の遅延処理を
行われて加算器１０６−Ｃに出力される。
【００５０】ゲイン電圧変換器１０７においては、ゲイ
ン係数決定器１０６よりのゲイン係数を下記（式４）に
従って変換され、制御電圧が生成される。 制御電圧 = 210／(50−(−50)) × ゲイン係数 ＋ 512 （式４） 生成された制御電圧は、ＤＡ変換器１０８に出力され
る。
ン係数決定器１０６よりのゲイン係数を下記（式４）に
従って変換され、制御電圧が生成される。 制御電圧 = 210／(50−(−50)) × ゲイン係数 ＋ 512 （式４） 生成された制御電圧は、ＤＡ変換器１０８に出力され
る。
【００５１】ＤＡ変換器１０８においては、ゲイン電圧
変換器１０７よりの制御電圧が下記（式５）に従ってア
ナログ変換され、ＧＣＡ１０１に出力される。 ＤＡ変換器１０８の出力電圧＝(2.0−1.0）×制御電圧／210 + 1.0 （式５）
変換器１０７よりの制御電圧が下記（式５）に従ってア
ナログ変換され、ＧＣＡ１０１に出力される。 ＤＡ変換器１０８の出力電圧＝(2.0−1.0）×制御電圧／210 + 1.0 （式５）
【００５２】本実施の形態に係るゲイン制御装置は、理
論計算を行うことにより最適なパラメーターを設定する
ことができる。具体的には、以下に示す条件の下で、パ
ラメータを以下の範囲に設定することによって、±８０
ｄｂのレベル変動が発生するような通信路においても、
１０シンボルの処理をする間に、受信信号レベルを収束
目標値に対して±２．０ｄｂ以内に収束させることがで
きると考えられる。
論計算を行うことにより最適なパラメーターを設定する
ことができる。具体的には、以下に示す条件の下で、パ
ラメータを以下の範囲に設定することによって、±８０
ｄｂのレベル変動が発生するような通信路においても、
１０シンボルの処理をする間に、受信信号レベルを収束
目標値に対して±２．０ｄｂ以内に収束させることがで
きると考えられる。
【００５３】（条件） ＡＤ変換器ビット数 = ６ 想定するステップ信号の振幅 = ２０〜８０ｄｂ サンプリング間隔 = ３．８４MHz 制御周期 = １シンボル 平均化長 = ０．３〜０．９シンボル
【００５４】（パラメータ設定値） しきい値Ａ１ = ＡＤ変換器最小値 しきい値Ａ２ = ＡＤ変換器最大値×０．８ 収束目標値 = ＡＤ変換器最大値×０．３ 収束係数Ｂ１ ０．３〜０．５ 収束係数Ｂ２ １．０〜２．８
【００５５】なお、上記条件は種々の要因によって変化
するものであり理論的に導出することが可能である。ま
た、条件の変化に応じて設定されるパラメーターも、そ
の条件の変化に応じて適宜変更されるものである。例え
ば、制御周期を１スロットにした場合には、１０スロッ
トの処理をする間に収束目標値に対して収束すると考え
られる。
するものであり理論的に導出することが可能である。ま
た、条件の変化に応じて設定されるパラメーターも、そ
の条件の変化に応じて適宜変更されるものである。例え
ば、制御周期を１スロットにした場合には、１０スロッ
トの処理をする間に収束目標値に対して収束すると考え
られる。
【００５６】このように、本実施の形態に係るゲイン制
御装置によれば、ＡＤ変換器１０２の出力信号の平均値
に応じて大きさの異なる収束係数を選択するので、ＡＤ
変換器の出力信号の電力レベルを目標値に高速に収束さ
せることができる。つまり、ＡＤ変換器１０２の出力信
号が目標値から大きく離れている場合には、大きな収束
係数を選択して制御電圧を大きく変化させるので、目標
値対して高速に近づくことができる。一方、目標値に近
い場合には、小さな収束係数を選択して制御電圧を小さ
く変化させるので、電力レベルが発散、若しくは発振す
ることがなくなり、目標値に対して高速に収束すること
ができる。
御装置によれば、ＡＤ変換器１０２の出力信号の平均値
に応じて大きさの異なる収束係数を選択するので、ＡＤ
変換器の出力信号の電力レベルを目標値に高速に収束さ
せることができる。つまり、ＡＤ変換器１０２の出力信
号が目標値から大きく離れている場合には、大きな収束
係数を選択して制御電圧を大きく変化させるので、目標
値対して高速に近づくことができる。一方、目標値に近
い場合には、小さな収束係数を選択して制御電圧を小さ
く変化させるので、電力レベルが発散、若しくは発振す
ることがなくなり、目標値に対して高速に収束すること
ができる。
【００５７】なお、本実施の形態に係るゲイン制御装置
は、１シンボル毎に制御電圧を算出してＧＣＡ１０１を
制御する場合について説明したが、本発明はこれに限ら
れず、どのような単位毎に制御を行っても良い。例え
ば、１スロット毎に制御を行っても良い。
は、１シンボル毎に制御電圧を算出してＧＣＡ１０１を
制御する場合について説明したが、本発明はこれに限ら
れず、どのような単位毎に制御を行っても良い。例え
ば、１スロット毎に制御を行っても良い。
【００５８】なお、本実施の形態においては、比較回路
１０４−Ａには、しきい値Ａ１及びしきい値Ａ２の２つ
のしきい値が設定されている場合についてのみ説明した
が、本発明はこれに限られず、しきい値Ａ１のみが設定
されていても良い。この場合には、比較回路１０４−Ａ
は、平均値算出器１０３よりの平均値が下記の（式６）
を満たすか否かのしきい値判定を行う。 しきい値Ａ１＜平均値 （式６）
１０４−Ａには、しきい値Ａ１及びしきい値Ａ２の２つ
のしきい値が設定されている場合についてのみ説明した
が、本発明はこれに限られず、しきい値Ａ１のみが設定
されていても良い。この場合には、比較回路１０４−Ａ
は、平均値算出器１０３よりの平均値が下記の（式６）
を満たすか否かのしきい値判定を行う。 しきい値Ａ１＜平均値 （式６）
【００５９】収束係数選択回路１０４−Ｂは、比較回路
１０４−Ａより出力されたしきい値判定結果を示す信号
が、上記（式６）を満たす旨の信号である場合には収束
係数Ｂ１を選択し、（式６）を満たさない旨の信号であ
る場合には収束係数Ｂ２を選択して収束係数を設定す
る。
１０４−Ａより出力されたしきい値判定結果を示す信号
が、上記（式６）を満たす旨の信号である場合には収束
係数Ｂ１を選択し、（式６）を満たさない旨の信号であ
る場合には収束係数Ｂ２を選択して収束係数を設定す
る。
【００６０】なお、比較回路１０４−Ａには、しきい値
Ａ２のみが設定されていても良い。この場合には、比較
回路１０４−Ａは、平均値算出器１０３よりの平均値が
下記の（式７）を満たすか否かのしきい値判定を行う。 平均値＜しきい値Ａ２ （式７）
Ａ２のみが設定されていても良い。この場合には、比較
回路１０４−Ａは、平均値算出器１０３よりの平均値が
下記の（式７）を満たすか否かのしきい値判定を行う。 平均値＜しきい値Ａ２ （式７）
【００６１】収束係数選択回路１０４−Ｂは、比較回路
１０４−Ａより出力されたしきい値判定結果を示す信号
が、上記（式７）を満たす旨の信号である場合には収束
係数Ｂ１を選択し、（式７）を満たさない旨の信号であ
る場合には収束係数Ｂ２を選択して収束係数を設定す
る。
１０４−Ａより出力されたしきい値判定結果を示す信号
が、上記（式７）を満たす旨の信号である場合には収束
係数Ｂ１を選択し、（式７）を満たさない旨の信号であ
る場合には収束係数Ｂ２を選択して収束係数を設定す
る。
【００６２】なお、比較回路１０４−Ａには、３つ以上
のしきい値が設定されていても良い。
のしきい値が設定されていても良い。
【００６３】本実施の形態に係るゲイン制御装置に備え
られた平均値算出器１０３は、図２に示す構成を有す
る。図２は、本実施の形態に係るゲイン制御装置に備え
られた平均値算出器１０３の構成を示すブロック図であ
る。
られた平均値算出器１０３は、図２に示す構成を有す
る。図２は、本実施の形態に係るゲイン制御装置に備え
られた平均値算出器１０３の構成を示すブロック図であ
る。
【００６４】図２に示すように、平均値算出器１０３
は、平均回路２０１、２０２と、２乗和計算回路２０３
と、を備えて構成される。平均回路２０１は、ＡＤ変換
器１０２より出力されるディジタル変換された受信信号
の同相成分（Ｉ成分）の０．５シンボル分の平均値を算
出して２乗和計算回路２０３に出力する。平均回路２０
２は、ＡＤ変換器１０２より出力されるディジタル変換
された受信信号の直交成分（Ｑ成分）の０．５シンボル
分の平均値を算出して２乗和計算回路２０３に出力す
る。２乗和計算回路２０３は、平均回路２０１及び平均
回路２０２から出力される各成分の平均値を２乗して、
その２乗した各成分の平均値の和をとる。そして、２乗
した各成分の平均値の和を、ＡＤ変換器１０２の出力の
平均値として収束係数決定器１０４及び対数演算器１０
５に出力する。
は、平均回路２０１、２０２と、２乗和計算回路２０３
と、を備えて構成される。平均回路２０１は、ＡＤ変換
器１０２より出力されるディジタル変換された受信信号
の同相成分（Ｉ成分）の０．５シンボル分の平均値を算
出して２乗和計算回路２０３に出力する。平均回路２０
２は、ＡＤ変換器１０２より出力されるディジタル変換
された受信信号の直交成分（Ｑ成分）の０．５シンボル
分の平均値を算出して２乗和計算回路２０３に出力す
る。２乗和計算回路２０３は、平均回路２０１及び平均
回路２０２から出力される各成分の平均値を２乗して、
その２乗した各成分の平均値の和をとる。そして、２乗
した各成分の平均値の和を、ＡＤ変換器１０２の出力の
平均値として収束係数決定器１０４及び対数演算器１０
５に出力する。
【００６５】このように、上記構成の平均値算出器１０
３によれば、平均回路２０１、２０１において平均演算
をした後に２乗和計算回路２０３において２乗演算を行
うことにより２乗演算を先に行う場合と比較して乗算回
数が少なく抑えることができるので、ゲイン制御を行う
際の処理量を低減することができる。また、２乗演算を
先に行う場合と比較して２乗演算の回数を少なく抑える
ことにより、２乗処理の際にオーバーフローを少なく抑
えることができるので、精度良く平均値を算出すること
ができる。
３によれば、平均回路２０１、２０１において平均演算
をした後に２乗和計算回路２０３において２乗演算を行
うことにより２乗演算を先に行う場合と比較して乗算回
数が少なく抑えることができるので、ゲイン制御を行う
際の処理量を低減することができる。また、２乗演算を
先に行う場合と比較して２乗演算の回数を少なく抑える
ことにより、２乗処理の際にオーバーフローを少なく抑
えることができるので、精度良く平均値を算出すること
ができる。
【００６６】なお、平均値算出器１０３は、図３に示す
構成であっても良い。図３は、本実施の形態に係るゲイ
ン制御装置に備えられた平均値算出器１０３の構成を示
すブロック図である。
構成であっても良い。図３は、本実施の形態に係るゲイ
ン制御装置に備えられた平均値算出器１０３の構成を示
すブロック図である。
【００６７】図３に示すように、平均値算出器１０３
は、２乗計算回路３０１、３０２と、平均回路３０３
と、を備えて構成される。２乗計算回路３０１は、ＡＤ
変換器１０２より出力されるディジタル変換された受信
信号の同相成分（Ｉ成分）を２乗して平均回路３０３に
出力する。２乗計算回路３０２は、ＡＤ変換器１０２よ
り出力されるディジタル変換された受信信号の直交成分
（Ｑ成分）を２乗して平均回路３０３に出力する。平均
回路３０３は、２乗計算回路３０１及び２乗計算回路３
０２から出力される各成分の２乗値の平均値を算出す
る。そして、算出した２乗値の平均値を、ＡＤ変換器１
０２の出力の平均値として収束係数決定器１０４及び対
数演算器１０５に出力する。
は、２乗計算回路３０１、３０２と、平均回路３０３
と、を備えて構成される。２乗計算回路３０１は、ＡＤ
変換器１０２より出力されるディジタル変換された受信
信号の同相成分（Ｉ成分）を２乗して平均回路３０３に
出力する。２乗計算回路３０２は、ＡＤ変換器１０２よ
り出力されるディジタル変換された受信信号の直交成分
（Ｑ成分）を２乗して平均回路３０３に出力する。平均
回路３０３は、２乗計算回路３０１及び２乗計算回路３
０２から出力される各成分の２乗値の平均値を算出す
る。そして、算出した２乗値の平均値を、ＡＤ変換器１
０２の出力の平均値として収束係数決定器１０４及び対
数演算器１０５に出力する。
【００６８】このように、上記構成の平均値算出器１０
３によれば、２乗計算回路３０１、３０２において２乗
演算をした後に平均回路３０３において平均値を算出す
ることにより平均値を先に算出する場合と比較してノイ
ズをより抑圧することができるので、精度良く平均値を
算出することができる。
３によれば、２乗計算回路３０１、３０２において２乗
演算をした後に平均回路３０３において平均値を算出す
ることにより平均値を先に算出する場合と比較してノイ
ズをより抑圧することができるので、精度良く平均値を
算出することができる。
【００６９】なお、平均値算出器１０３は、図４に示す
構成であっても良い。図４は、本実施の形態に係るゲイ
ン制御装置に備えられた平均値算出器１０３の構成を示
すブロック図である。
構成であっても良い。図４は、本実施の形態に係るゲイ
ン制御装置に備えられた平均値算出器１０３の構成を示
すブロック図である。
【００７０】図４に示すように、平均値算出器１０３
は、平均回路４０１と、平方根計算回路４０２と、を備
えて構成される。平均回路４０１は、ＡＤ変換器１０２
より出力されるディジタル変換された受信信号の同相成
分（Ｉ成分）及び直交成分（Ｑ成分）の平均値をそれぞ
れ算出し、平方根計算回路４０２に出力する。平方根計
算回路４０２は、平均回路４０１から出力される各成分
の平均値の平方根を計算する。そして、計算した平方根
をＡＤ変換器１０２の出力の平均値として収束係数決定
器１０４及び対数演算器１０５に出力する。
は、平均回路４０１と、平方根計算回路４０２と、を備
えて構成される。平均回路４０１は、ＡＤ変換器１０２
より出力されるディジタル変換された受信信号の同相成
分（Ｉ成分）及び直交成分（Ｑ成分）の平均値をそれぞ
れ算出し、平方根計算回路４０２に出力する。平方根計
算回路４０２は、平均回路４０１から出力される各成分
の平均値の平方根を計算する。そして、計算した平方根
をＡＤ変換器１０２の出力の平均値として収束係数決定
器１０４及び対数演算器１０５に出力する。
【００７１】このように、上記構成の平均値算出器１０
３によれば、平方根計算回路４０２において平均値の平
方根をとることにより平均値を表すために必要なビット
数を削減することができるので、ハードウェア規模を削
減することができる。
３によれば、平方根計算回路４０２において平均値の平
方根をとることにより平均値を表すために必要なビット
数を削減することができるので、ハードウェア規模を削
減することができる。
【００７２】なお、平均値算出器１０３は、図５に示す
構成であっても良い。図５は、本実施の形態に係るゲイ
ン制御装置に備えられた平均値算出器１０３の構成を示
すブロック図である。
構成であっても良い。図５は、本実施の形態に係るゲイ
ン制御装置に備えられた平均値算出器１０３の構成を示
すブロック図である。
【００７３】図５に示すように、平均値算出器１０３
は、平均回路５０１と、加算器５０２と、遅延器５０３
と、を備えて構成される。平均値算出器５０１は、ＡＤ
変換器１０２より出力されるディジタル変換された受信
信号の同相成分（Ｉ成分）及び直交成分（Ｑ成分）の平
均値をそれぞれ算出し、加算器５０２に出力する。加算
器５０２は、平均回路５０１から出力される平均値と遅
延器５０３から出力される１シンボル前の平均値とを加
算する。そして、加算した値をＡＤ変換器１０２の出力
の平均値として収束係数決定器１０４及び対数演算器１
０５に出力する。
は、平均回路５０１と、加算器５０２と、遅延器５０３
と、を備えて構成される。平均値算出器５０１は、ＡＤ
変換器１０２より出力されるディジタル変換された受信
信号の同相成分（Ｉ成分）及び直交成分（Ｑ成分）の平
均値をそれぞれ算出し、加算器５０２に出力する。加算
器５０２は、平均回路５０１から出力される平均値と遅
延器５０３から出力される１シンボル前の平均値とを加
算する。そして、加算した値をＡＤ変換器１０２の出力
の平均値として収束係数決定器１０４及び対数演算器１
０５に出力する。
【００７４】このように、上記構成の平均値算出器１０
３によれば、前回の処理タイミングにおける平均値を今
回の制御タイミングの平均値に加算してＡＤ変換器１０
２の出力信号の平均値とすることにより、平均値算出処
理による遅延を生じることなく長い区間の平均値を算出
することができるので、高速フェージングによる大きな
受信レベルの変動が起こる際にもゲイン制御を高速に行
うことができる。
３によれば、前回の処理タイミングにおける平均値を今
回の制御タイミングの平均値に加算してＡＤ変換器１０
２の出力信号の平均値とすることにより、平均値算出処
理による遅延を生じることなく長い区間の平均値を算出
することができるので、高速フェージングによる大きな
受信レベルの変動が起こる際にもゲイン制御を高速に行
うことができる。
【００７５】（実施の形態２）実施の形態２に係るゲイ
ン制御装置は、受信信号の受信レベルとその目標値との
ずれ（差分値）を検出して、その検出結果に基づいて制
御電圧を算出し、算出した制御電圧に従って増幅器のゲ
インを制御する。増幅器のゲインを制御する制御電圧
は、前記差分値の対数に受信信号の受信レベルに基づい
て決定される収束係数を乗算し、さらにその乗算結果と
前回の制御時における制御電圧を加算することによって
ゲイン計数を求め、求めたゲイン係数を電圧のオーダー
に変換することにより算出される。この収束係数は、デ
ィジタル変換の際にオーバーフローまたはアンダーフロ
ーをおこしているサンプル数を用いて所定のしきい値判
定を行うことにより決定される。
ン制御装置は、受信信号の受信レベルとその目標値との
ずれ（差分値）を検出して、その検出結果に基づいて制
御電圧を算出し、算出した制御電圧に従って増幅器のゲ
インを制御する。増幅器のゲインを制御する制御電圧
は、前記差分値の対数に受信信号の受信レベルに基づい
て決定される収束係数を乗算し、さらにその乗算結果と
前回の制御時における制御電圧を加算することによって
ゲイン計数を求め、求めたゲイン係数を電圧のオーダー
に変換することにより算出される。この収束係数は、デ
ィジタル変換の際にオーバーフローまたはアンダーフロ
ーをおこしているサンプル数を用いて所定のしきい値判
定を行うことにより決定される。
【００７６】すなわち、実施の形態２は、ディジタル変
換の際にオーバーフローまたはアンダーフローをおこし
ているサンプル数に基づいて収束係数を決定する点で実
施の形態１と相違する。図６は、本発明の実施の形態２
に係るゲイン制御装置の構成を示すブロック図である。
図６に示すゲイン制御装置において、図１と同じ部分に
ついては図１と同じ符号を付してその詳細な説明は省略
する。
換の際にオーバーフローまたはアンダーフローをおこし
ているサンプル数に基づいて収束係数を決定する点で実
施の形態１と相違する。図６は、本発明の実施の形態２
に係るゲイン制御装置の構成を示すブロック図である。
図６に示すゲイン制御装置において、図１と同じ部分に
ついては図１と同じ符号を付してその詳細な説明は省略
する。
【００７７】図６に示すゲイン制御装置は、ＧＣＡ１０
１において増幅された入力信号をＡ／Ｄ変換する際にオ
ーバーフローが生じたビット数及びアンダーフローが生
じたビット数を計数する計数器６０１と、前記計数器６
０１の出力信号に基づいて収束係数を決定する収束係数
決定器６０２と、を有して構成される。また、収束係数
決定器６０２は、比較回路６０２−Ａと、収束係数選択
回路６０２−Ｂと、を備えて構成されている。
１において増幅された入力信号をＡ／Ｄ変換する際にオ
ーバーフローが生じたビット数及びアンダーフローが生
じたビット数を計数する計数器６０１と、前記計数器６
０１の出力信号に基づいて収束係数を決定する収束係数
決定器６０２と、を有して構成される。また、収束係数
決定器６０２は、比較回路６０２−Ａと、収束係数選択
回路６０２−Ｂと、を備えて構成されている。
【００７８】上記構成のゲイン制御装置では、ＧＣＡ１
０１において増幅された受信信号は、ＡＤ変換器１０２
においてディジタル変換される。計数器６０１は、ＡＤ
変換器１０２においてディジタル変換する際に、一定区
間においてオーバーフローが生じたビット数及びアンダ
ーフローが生じたビット数を計数し、計数したそれぞれ
のビット数の合計数を収束係数決定器６０２に備えられ
た比較回路６０２−Ａに出力する。
０１において増幅された受信信号は、ＡＤ変換器１０２
においてディジタル変換される。計数器６０１は、ＡＤ
変換器１０２においてディジタル変換する際に、一定区
間においてオーバーフローが生じたビット数及びアンダ
ーフローが生じたビット数を計数し、計数したそれぞれ
のビット数の合計数を収束係数決定器６０２に備えられ
た比較回路６０２−Ａに出力する。
【００７９】比較回路６０２−Ａには、しきい値Ａ３が
設定されている。比較回路６０２−Ａは、しきい値Ａ３
を用いて計数器６０１より出力された合計数のしきい値
判定を行う。具体的には、計数器６０１よりの合計数が
下記の（式８）を満たすか否かのしきい値判定を行う。 合計値＜しきい値Ａ３ （式８） そして、比較回路６０２−Ａは、しきい値判定結果を示
す信号を収束係数選択回路６０２−Ｂに出力する。
設定されている。比較回路６０２−Ａは、しきい値Ａ３
を用いて計数器６０１より出力された合計数のしきい値
判定を行う。具体的には、計数器６０１よりの合計数が
下記の（式８）を満たすか否かのしきい値判定を行う。 合計値＜しきい値Ａ３ （式８） そして、比較回路６０２−Ａは、しきい値判定結果を示
す信号を収束係数選択回路６０２−Ｂに出力する。
【００８０】収束係数選択回路６０２−Ｂには、収束係
数Ｂ１及び収束係数Ｂ２が予め設定されている。なお、
この収束係数は実施の形態１と同様のものである。収束
係数選択回路６０２−Ｂにおいては、比較回路６０２−
Ａより出力されたしきい値判定結果を示す信号が上記
（式８）を満たす旨の信号である場合には収束係数Ｂ１
が選択され、（式８）を満たさない旨の信号である場合
には収束係数Ｂ２が選択される。このようにして選択さ
れた収束係数は、ゲイン係数決定器１０６に備えられた
差分値算出器１０６−Ａに出力される。
数Ｂ１及び収束係数Ｂ２が予め設定されている。なお、
この収束係数は実施の形態１と同様のものである。収束
係数選択回路６０２−Ｂにおいては、比較回路６０２−
Ａより出力されたしきい値判定結果を示す信号が上記
（式８）を満たす旨の信号である場合には収束係数Ｂ１
が選択され、（式８）を満たさない旨の信号である場合
には収束係数Ｂ２が選択される。このようにして選択さ
れた収束係数は、ゲイン係数決定器１０６に備えられた
差分値算出器１０６−Ａに出力される。
【００８１】このように、本実施の形態に係るゲイン制
御装置によれば、ＡＤ変換器１０２においてディジタル
変換する際にオーバーフローまたはアンダーフローした
サンプル数に応じて大きさの異なる収束係数を選択する
ので、ＡＤ変換器の出力信号の電力レベルを目標値に高
速に収束させることができる。つまり、ＡＤ変換器１０
２の出力信号が目標値から大きく離れている場合には、
大きな収束係数を選択して制御電圧を大きく変化させる
ので、目標値対して高速に近づくことができる。一方、
目標値に近い場合には、小さな収束係数を選択して制御
電圧を小さく変化させるので、目標値の前後を無駄に往
復することがなくなり、目標値に対して高速に収束する
ことができる。
御装置によれば、ＡＤ変換器１０２においてディジタル
変換する際にオーバーフローまたはアンダーフローした
サンプル数に応じて大きさの異なる収束係数を選択する
ので、ＡＤ変換器の出力信号の電力レベルを目標値に高
速に収束させることができる。つまり、ＡＤ変換器１０
２の出力信号が目標値から大きく離れている場合には、
大きな収束係数を選択して制御電圧を大きく変化させる
ので、目標値対して高速に近づくことができる。一方、
目標値に近い場合には、小さな収束係数を選択して制御
電圧を小さく変化させるので、目標値の前後を無駄に往
復することがなくなり、目標値に対して高速に収束する
ことができる。
【００８２】（実施の形態３）実施の形態３に係るゲイ
ン制御装置は、受信信号の受信レベルとその目標値との
ずれ（差分値）を検出して、その検出結果に基づいて制
御電圧を算出し、算出した制御電圧に従って増幅器のゲ
インを制御する。増幅器のゲインを制御する制御電圧
は、前記差分値の対数に受信信号の受信レベルに基づい
て決定される収束係数を乗算し、さらにその乗算結果と
前回の制御時における制御電圧を加算することによって
ゲイン計数を求め、求めたゲイン係数を電圧のオーダー
に変換することにより算出される。この収束係数は、受
信信号の受信レベルを用いて所定のしきい値判定を行う
ことにより決定される。
ン制御装置は、受信信号の受信レベルとその目標値との
ずれ（差分値）を検出して、その検出結果に基づいて制
御電圧を算出し、算出した制御電圧に従って増幅器のゲ
インを制御する。増幅器のゲインを制御する制御電圧
は、前記差分値の対数に受信信号の受信レベルに基づい
て決定される収束係数を乗算し、さらにその乗算結果と
前回の制御時における制御電圧を加算することによって
ゲイン計数を求め、求めたゲイン係数を電圧のオーダー
に変換することにより算出される。この収束係数は、受
信信号の受信レベルを用いて所定のしきい値判定を行う
ことにより決定される。
【００８３】すなわち、実施の形態３は、受信信号の電
力レベルをそのまましきい値判定することによって収束
係数を決定する点で実施の形態１と相違する。図７は、
本発明の実施の形態３に係るゲイン制御装置の構成を示
すブロック図である。図７に示すゲイン制御装置におい
て、図１と同じ部分については図１と同じ符号を付して
その詳細な説明は省略する。
力レベルをそのまましきい値判定することによって収束
係数を決定する点で実施の形態１と相違する。図７は、
本発明の実施の形態３に係るゲイン制御装置の構成を示
すブロック図である。図７に示すゲイン制御装置におい
て、図１と同じ部分については図１と同じ符号を付して
その詳細な説明は省略する。
【００８４】図７に示すゲイン制御装置は、受信信号レ
ベルに基づいて収束係数を決定する収束係数決定器７０
１を有して構成される。収束係数決定器７０１は、比較
回路７０１−Ａと、収束係数選択回路７０１−Ｂと、を
備えて構成されている。なお、ここでいう受信レベルと
は、ＳＩＲ（Signal to Interference Ratio）、ＲＳＣ
Ｐ、ＲＳＳＩ、ＥＣ／Ｉ０、ＢＥＲ（Bit Error Rati
o）若しくはＢＬＥＲのいずれかを指す。
ベルに基づいて収束係数を決定する収束係数決定器７０
１を有して構成される。収束係数決定器７０１は、比較
回路７０１−Ａと、収束係数選択回路７０１−Ｂと、を
備えて構成されている。なお、ここでいう受信レベルと
は、ＳＩＲ（Signal to Interference Ratio）、ＲＳＣ
Ｐ、ＲＳＳＩ、ＥＣ／Ｉ０、ＢＥＲ（Bit Error Rati
o）若しくはＢＬＥＲのいずれかを指す。
【００８５】上記構成のゲイン制御装置では、受信信号
は、ＧＣＡ１０１及び比較回路７０１−Ａに出力され
る。比較回路７０１−Ａには、しきい値Ａ４が設定され
ている。比較回路７０１−Ａは、しきい値Ａ４を用いて
受信信号レベルのしきい値判定を行う。具体的には、受
信信号レベルが下記の（式９）を満たすか否かのしきい
値判定を行う。 しきい値Ａ４＜受信信号レベル （式９） そして、比較回路７０１−Ａは、しきい値判定結果を示
す信号を収束係数選択回路７０１−Ｂに出力する。
は、ＧＣＡ１０１及び比較回路７０１−Ａに出力され
る。比較回路７０１−Ａには、しきい値Ａ４が設定され
ている。比較回路７０１−Ａは、しきい値Ａ４を用いて
受信信号レベルのしきい値判定を行う。具体的には、受
信信号レベルが下記の（式９）を満たすか否かのしきい
値判定を行う。 しきい値Ａ４＜受信信号レベル （式９） そして、比較回路７０１−Ａは、しきい値判定結果を示
す信号を収束係数選択回路７０１−Ｂに出力する。
【００８６】収束係数選択回路７０１−Ｂには、収束係
数Ｂ１及び収束係数Ｂ２が予め設定されている。なお、
この収束係数は実施の形態１と同様のものである。収束
係数選択回路７０１−Ｂにおいては、比較回路７０１−
Ａより出力されたしきい値判定結果を示す信号が上記
（式９）を満たす旨の信号である場合には収束係数Ｂ１
が選択され、（式９）を満たさない旨の信号である場合
には収束係数Ｂ２が選択される。このようにして選択さ
れた収束係数は、ゲイン係数決定器１０６に備えられた
差分値算出器１０６−Ａに出力される。
数Ｂ１及び収束係数Ｂ２が予め設定されている。なお、
この収束係数は実施の形態１と同様のものである。収束
係数選択回路７０１−Ｂにおいては、比較回路７０１−
Ａより出力されたしきい値判定結果を示す信号が上記
（式９）を満たす旨の信号である場合には収束係数Ｂ１
が選択され、（式９）を満たさない旨の信号である場合
には収束係数Ｂ２が選択される。このようにして選択さ
れた収束係数は、ゲイン係数決定器１０６に備えられた
差分値算出器１０６−Ａに出力される。
【００８７】このように、本実施の形態に係るゲイン制
御装置によれば、受信信号レベルに応じて大きさの異な
る収束係数を選択するので、ＡＤ変換器１０２の出力信
号の電力レベルを目標値に高速に収束させることができ
る。つまり、ＡＤ変換器１０２の出力信号が目標値から
大きく離れている場合には、大きな収束係数を選択して
制御電圧を大きく変化させるので、目標値対して高速に
近づくことができる。一方、目標値に近い場合には、小
さな収束係数を選択して制御電圧を小さく変化させるの
で、目標値の前後を無駄に往復することがなくなり、目
標値に対して高速に収束することができる。
御装置によれば、受信信号レベルに応じて大きさの異な
る収束係数を選択するので、ＡＤ変換器１０２の出力信
号の電力レベルを目標値に高速に収束させることができ
る。つまり、ＡＤ変換器１０２の出力信号が目標値から
大きく離れている場合には、大きな収束係数を選択して
制御電圧を大きく変化させるので、目標値対して高速に
近づくことができる。一方、目標値に近い場合には、小
さな収束係数を選択して制御電圧を小さく変化させるの
で、目標値の前後を無駄に往復することがなくなり、目
標値に対して高速に収束することができる。
【００８８】
【発明の効果】以上説明したように、本発明によれば、
受信信号の受信レベルに基づいて高速ＡＧＣに好適な収
束係数を選択するので、高速フェージング、あるいはCo
mpressed Mode時の周波数切り替え時においても、ディ
ジタル変換された受信信号の電力レベルを発散若しくは
発振させることなく、収束目標値に高速に収束させるこ
とが可能なゲイン制御装置を提供することができる。
受信信号の受信レベルに基づいて高速ＡＧＣに好適な収
束係数を選択するので、高速フェージング、あるいはCo
mpressed Mode時の周波数切り替え時においても、ディ
ジタル変換された受信信号の電力レベルを発散若しくは
発振させることなく、収束目標値に高速に収束させるこ
とが可能なゲイン制御装置を提供することができる。
【図１】本発明の実施の形態１に係るゲイン制御装置の
構成を示すブロック図
構成を示すブロック図
【図２】本発明の実施の形態１に係るゲイン制御装置に
備えられた平均値算出器の構成を示すブロック図
備えられた平均値算出器の構成を示すブロック図
【図３】本発明の実施の形態１に係るゲイン制御装置に
備えられた平均値算出器の構成を示すブロック図
備えられた平均値算出器の構成を示すブロック図
【図４】本発明の実施の形態１に係るゲイン制御装置に
備えられた平均値算出器の構成を示すブロック図
備えられた平均値算出器の構成を示すブロック図
【図５】本発明の実施の形態１に係るゲイン制御装置に
備えられた平均値算出器の構成を示すブロック図
備えられた平均値算出器の構成を示すブロック図
【図６】本発明の実施の形態２に係るゲイン制御装置の
構成を示すブロック図
構成を示すブロック図
【図７】本発明の実施の形態３に係るゲイン制御装置の
構成を示すブロック図
構成を示すブロック図
１０１ ＧＣＡ １０２ ＡＤ変換器 １０３ 平均値算出器 １０４、６０２、７０１ 収束係数決定器 １０５ 対数演算器 １０６ ゲイン係数決定器 １０７ ゲイン／電圧変換器 ２０１、２０２、３０３、４０１、５０１ 平均回路 ２０３ ２乗和計算回路 ３０１、３０２ ２乗計算回路 ４０２ 平方根計算回路 ５０２ 加算器 ５０３ 遅延器 ６０１ 計数器
Claims (14)
- 【請求項１】 受信信号の受信レベルに基づいて収束係
数を決定する収束係数決定手段と、前記受信信号を用い
て得られる参照値と予め設定された目標値とのずれを検
出する検出手段と、前記検出手段の検出結果と前記収束
係数とに基づいて制御電圧を算出する制御電圧算出手段
と、前記制御電圧算出手段において算出された制御電圧
に従って受信信号を増幅する増幅手段と、を具備するこ
とを特徴とするゲイン制御装置。 - 【請求項２】 受信信号の受信レベルの平均値を算出す
る平均値算出手段を具備し、収束係数決定手段は、前記
平均値算出手段よりの平均値に基づいて収束係数を決定
することを特徴とする請求項１に記載のゲイン制御装
置。 - 【請求項３】 受信信号をディジタル変換するＡ／Ｄ変
換手段を具備し、収束係数決定手段は、前記Ａ／Ｄ変換
手段において設定されているビット数を超えてディジタ
ル変換されたサンプル及び入力信号のレベルが０に近似
されてディジタル変換されたサンプルを計数し、計数し
たサンプル数に基づいて収束係数を決定することを特徴
とする請求項１に記載のゲイン制御装置。 - 【請求項４】 収束係数決定手段は、受信信号の受信レ
ベルと予め設定されているしきい値とを比較してしきい
値判定を行うことにより収束係数を決定することを特徴
とする請求項１に記載のゲイン制御装置。 - 【請求項５】 収束係数決定手段は、平均値算出手段に
おいて算出された平均値と予め設定されているしきい値
とを比較してしきい値判定を行うことにより収束係数を
決定することを特徴とする請求項２に記載のゲイン制御
装置。 - 【請求項６】 収束係数決定手段は、計数したサンプル
数と予め設定されているしきい値とを比較してしきい値
判定を行うことにより収束係数を決定することを特徴と
する請求項３に記載のゲイン制御装置。 - 【請求項７】 制御電圧算出手段は、検出手段の検出結
果に収束係数決定手段において決定された収束係数を乗
算し、その乗算結果に前回の制御タイミングにおける制
御電圧を加算して新たな制御電圧を算出することを特徴
とする請求項１から請求項６のいずれかに記載のゲイン
制御装置。 - 【請求項８】 平均値算出手段は、受信信号の同相成分
の平均値である同相平均値と受信信号の直交成分の平均
値である直交平均値とをそれぞれ算出し、算出した同相
平均値と直交平均値をそれぞれ２乗して加算することを
特徴とする請求項２又は請求項５に記載のゲイン制御装
置。 - 【請求項９】 平均値算出手段は、受信信号の同相成分
を２乗した値と受信信号の直交成分を２乗した値との平
均値を算出することを特徴とする請求項２又は請求項５
に記載のゲイン制御装置。 - 【請求項１０】 平均値算出手段は、受信信号の一定区
間の平均値を算出し、算出した平均値の平方根をとるこ
とを特徴とする請求項２又は請求項５に記載のゲイン制
御装置。 - 【請求項１１】 平均値算出手段は、受信信号の平均値
を算出し、算出した平均値と以前の平均値とを加算する
ことを特徴とする請求項２又は請求項５に記載のゲイン
制御装置。 - 【請求項１２】 請求項１から請求項１１のいずれかに
記載のゲイン制御装置を具備することを特徴とする通信
端末装置 - 【請求項１３】 請求項１から請求項１１のいずれかに
記載のゲイン制御装置を具備することを特徴とする基地
局装置 - 【請求項１４】 受信信号の受信レベルに基づいて収束
係数を決定し、前記受信信号を用いて得られる参照値と
予め設定された目標値とのずれを検出し、検出結果と前
記収束係数とに基づいて制御電圧を算出し、算出した制
御電圧に従って受信信号を増幅するゲイン制御方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000098515A JP2001284996A (ja) | 2000-03-31 | 2000-03-31 | ゲイン制御装置 |
| AU44654/01A AU4465401A (en) | 2000-03-31 | 2001-03-30 | Gain control device |
| PCT/JP2001/002728 WO2001073945A1 (fr) | 2000-03-31 | 2001-03-30 | Dispositif de commande de gain |
| US09/979,587 US20020160733A1 (en) | 2000-03-31 | 2001-03-30 | Gain control device |
| EP20010917682 EP1184975A1 (en) | 2000-03-31 | 2001-03-30 | Gain control device |
| KR1020017015342A KR20020016810A (ko) | 2000-03-31 | 2001-03-30 | 이득 제어 장치와 이득 제어 방법, 통신 단말 장치 및 기지국 장치 |
| CN01800662A CN1365538A (zh) | 2000-03-31 | 2001-03-30 | 增益控制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000098515A JP2001284996A (ja) | 2000-03-31 | 2000-03-31 | ゲイン制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284996A true JP2001284996A (ja) | 2001-10-12 |
Family
ID=18612984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000098515A Pending JP2001284996A (ja) | 2000-03-31 | 2000-03-31 | ゲイン制御装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20020160733A1 (ja) |
| EP (1) | EP1184975A1 (ja) |
| JP (1) | JP2001284996A (ja) |
| KR (1) | KR20020016810A (ja) |
| CN (1) | CN1365538A (ja) |
| AU (1) | AU4465401A (ja) |
| WO (1) | WO2001073945A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327807B2 (en) | 2002-03-20 | 2008-02-05 | Matsushita Electric Industrial Co., Ltd. | Method for controlling generation of transmission power control information, method of controlling characteristics of receiver circuit based on overflow information, and CDMA communication apparatus |
| USRE40376E1 (en) | 2001-09-21 | 2008-06-10 | Sanyo Electric Co., Ltd. | Radio apparatus carrying out automatic gain control and gain control method |
| US7436913B2 (en) | 2003-12-19 | 2008-10-14 | Electronics And Telecommunications Research Institute | Automatic gain control apparatus |
| JP2013141101A (ja) * | 2011-12-28 | 2013-07-18 | Icom Inc | 信号処理装置、信号処理方法及びプログラム |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002084859A1 (en) * | 2001-04-18 | 2002-10-24 | Nokia Corporation | Balanced circuit arrangement and method for linearizing such an arrangement |
| US7155018B1 (en) * | 2002-04-16 | 2006-12-26 | Microsoft Corporation | System and method facilitating acoustic echo cancellation convergence detection |
| EP1553698A4 (en) * | 2002-08-20 | 2006-07-26 | Mitsubishi Electric Corp | REINFORCING RULES, AMPLIFIERS, RECEIVER WITH AMPLIFIER AND MOBILE PHONE |
| US6738605B1 (en) * | 2002-09-26 | 2004-05-18 | Thomson Licensing S.A. | Method for optimizing an operating point of a power amplifier in a WCDMA mobile terminal |
| CN100488040C (zh) * | 2002-10-16 | 2009-05-13 | 卡西欧计算机株式会社 | 无线电波接收设备、无线电波时钟以及转发器 |
| US7099665B2 (en) * | 2003-01-27 | 2006-08-29 | The Boeing Company | Apparatus and method for providing satellite link status notification |
| JP2005286806A (ja) | 2004-03-30 | 2005-10-13 | Nec Corp | 自動利得制御装置および自動利得制御方法 |
| CN100440741C (zh) * | 2004-06-01 | 2008-12-03 | 大唐移动通信设备有限公司 | 移动通信终端的自动增益控制装置及其方法 |
| JP4584668B2 (ja) * | 2004-10-07 | 2010-11-24 | Ｏｋｉセミコンダクタ株式会社 | 自動利得制御回路および方法 |
| CN100407569C (zh) * | 2004-12-03 | 2008-07-30 | 北京大学 | 可减小增益波动的压控振荡器 |
| US7773324B2 (en) * | 2005-04-12 | 2010-08-10 | Stmicroelectronics, Inc. | Phase acquisition loop for a read channel and related read channel, system, and method |
| US7768732B2 (en) * | 2005-04-12 | 2010-08-03 | Stmicroelectronics, Inc. | Gain controller for a gain loop of a read channel and related gain loops, read channels, systems, and methods |
| US7656327B2 (en) * | 2006-07-24 | 2010-02-02 | Qualcomm, Incorporated | Saturation detection for analog-to-digital converter |
| US8510361B2 (en) * | 2010-05-28 | 2013-08-13 | George Massenburg | Variable exponent averaging detector and dynamic range controller |
| WO2013089191A1 (ja) * | 2011-12-13 | 2013-06-20 | 京セラ株式会社 | 移動端末、無線通信システム、および無線通信方法 |
| CN111162808A (zh) * | 2019-12-31 | 2020-05-15 | 京信通信系统（中国）有限公司 | 射频接收电路、接收机和基站 |
| CN111508513B (zh) * | 2020-03-30 | 2024-04-09 | 广州酷狗计算机科技有限公司 | 音频处理方法及装置、计算机存储介质 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619009A (ja) * | 1984-06-25 | 1986-01-16 | Oki Electric Ind Co Ltd | デイジタルａｇｃ回路 |
| JPS63237603A (ja) * | 1987-03-26 | 1988-10-04 | Toshiba Corp | 利得制御回路 |
| JPH04291519A (ja) * | 1991-03-19 | 1992-10-15 | Toa Corp | Ａｄ変換器の前置増幅器の利得可変回路 |
| JPH0541623A (ja) * | 1991-08-05 | 1993-02-19 | Oki Electric Ind Co Ltd | 自動利得制御回路 |
| JPH06216954A (ja) * | 1993-01-20 | 1994-08-05 | Nec Corp | バースト信号用ａｇｃ回路 |
| JPH06244754A (ja) * | 1992-12-25 | 1994-09-02 | Toshiba Corp | 無線受信装置 |
| JPH07273650A (ja) * | 1994-03-31 | 1995-10-20 | Nec Corp | 非線形信号用のａ／ｄ変換回路 |
| JPH0878982A (ja) * | 1994-09-09 | 1996-03-22 | Hitachi Ltd | Ａｇｃアンプ制御回路 |
| JPH08172417A (ja) * | 1994-10-21 | 1996-07-02 | Canon Inc | スペクトラム拡散通信装置 |
| JPH09148862A (ja) * | 1995-11-17 | 1997-06-06 | Sony Corp | オートゲインコントロール装置およびレベル表示装置 |
| JPH09247113A (ja) * | 1996-03-07 | 1997-09-19 | Matsushita Electric Ind Co Ltd | Ｔｄｍａデータ受信装置 |
| JPH09294146A (ja) * | 1996-04-25 | 1997-11-11 | Sony Corp | 自動利得制御回路 |
| JPH09307380A (ja) * | 1996-05-13 | 1997-11-28 | Toshiba Corp | Ａｇｃ機能を備えた無線通信装置 |
| JP2809468B2 (ja) * | 1989-03-06 | 1998-10-08 | レイセオン・カンパニー | スペクトラム拡散信号検出装置 |
| JP2000059158A (ja) * | 1998-08-07 | 2000-02-25 | Matsushita Electric Ind Co Ltd | デジタル自動利得制御方法および装置、自動利得制御機能を持った無線通信装置 |
| JP2000078110A (ja) * | 1998-08-31 | 2000-03-14 | Mitsubishi Electric Corp | Ｒａｋｅ受信機，無線受信装置およびｒａｋｅ受信機のパス検出方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432794A (en) * | 1991-01-29 | 1995-07-11 | Canon Kabushiki Kaisha | Automatic Equalizer |
| JPH05160653A (ja) * | 1991-12-09 | 1993-06-25 | Yamaha Corp | 自動利得制御装置 |
| JPH05299976A (ja) * | 1992-04-23 | 1993-11-12 | Fujitsu Ltd | 自動等化器 |
| AU673390B2 (en) * | 1993-01-20 | 1996-11-07 | Nec Corporation | An AGC circuit for burst signal |
| JPH09321559A (ja) * | 1996-05-24 | 1997-12-12 | Oki Electric Ind Co Ltd | 自動利得制御回路 |
| JP3329264B2 (ja) * | 1998-04-06 | 2002-09-30 | 日本電気株式会社 | Ａｇｃ回路 |
| US6321073B1 (en) * | 2000-01-31 | 2001-11-20 | Motorola, Inc. | Radiotelephone receiver and method with improved dynamic range and DC offset correction |
-
2000
- 2000-03-31 JP JP2000098515A patent/JP2001284996A/ja active Pending
-
2001
- 2001-03-30 EP EP20010917682 patent/EP1184975A1/en not_active Withdrawn
- 2001-03-30 WO PCT/JP2001/002728 patent/WO2001073945A1/ja not_active Application Discontinuation
- 2001-03-30 AU AU44654/01A patent/AU4465401A/en not_active Abandoned
- 2001-03-30 CN CN01800662A patent/CN1365538A/zh active Pending
- 2001-03-30 KR KR1020017015342A patent/KR20020016810A/ko not_active Application Discontinuation
- 2001-03-30 US US09/979,587 patent/US20020160733A1/en not_active Abandoned
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619009A (ja) * | 1984-06-25 | 1986-01-16 | Oki Electric Ind Co Ltd | デイジタルａｇｃ回路 |
| JPS63237603A (ja) * | 1987-03-26 | 1988-10-04 | Toshiba Corp | 利得制御回路 |
| JP2809468B2 (ja) * | 1989-03-06 | 1998-10-08 | レイセオン・カンパニー | スペクトラム拡散信号検出装置 |
| JPH04291519A (ja) * | 1991-03-19 | 1992-10-15 | Toa Corp | Ａｄ変換器の前置増幅器の利得可変回路 |
| JPH0541623A (ja) * | 1991-08-05 | 1993-02-19 | Oki Electric Ind Co Ltd | 自動利得制御回路 |
| JPH06244754A (ja) * | 1992-12-25 | 1994-09-02 | Toshiba Corp | 無線受信装置 |
| JPH06216954A (ja) * | 1993-01-20 | 1994-08-05 | Nec Corp | バースト信号用ａｇｃ回路 |
| JPH07273650A (ja) * | 1994-03-31 | 1995-10-20 | Nec Corp | 非線形信号用のａ／ｄ変換回路 |
| JPH0878982A (ja) * | 1994-09-09 | 1996-03-22 | Hitachi Ltd | Ａｇｃアンプ制御回路 |
| JPH08172417A (ja) * | 1994-10-21 | 1996-07-02 | Canon Inc | スペクトラム拡散通信装置 |
| JPH09148862A (ja) * | 1995-11-17 | 1997-06-06 | Sony Corp | オートゲインコントロール装置およびレベル表示装置 |
| JPH09247113A (ja) * | 1996-03-07 | 1997-09-19 | Matsushita Electric Ind Co Ltd | Ｔｄｍａデータ受信装置 |
| JPH09294146A (ja) * | 1996-04-25 | 1997-11-11 | Sony Corp | 自動利得制御回路 |
| JPH09307380A (ja) * | 1996-05-13 | 1997-11-28 | Toshiba Corp | Ａｇｃ機能を備えた無線通信装置 |
| JP2000059158A (ja) * | 1998-08-07 | 2000-02-25 | Matsushita Electric Ind Co Ltd | デジタル自動利得制御方法および装置、自動利得制御機能を持った無線通信装置 |
| JP2000078110A (ja) * | 1998-08-31 | 2000-03-14 | Mitsubishi Electric Corp | Ｒａｋｅ受信機，無線受信装置およびｒａｋｅ受信機のパス検出方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE40376E1 (en) | 2001-09-21 | 2008-06-10 | Sanyo Electric Co., Ltd. | Radio apparatus carrying out automatic gain control and gain control method |
| US7327807B2 (en) | 2002-03-20 | 2008-02-05 | Matsushita Electric Industrial Co., Ltd. | Method for controlling generation of transmission power control information, method of controlling characteristics of receiver circuit based on overflow information, and CDMA communication apparatus |
| US7436913B2 (en) | 2003-12-19 | 2008-10-14 | Electronics And Telecommunications Research Institute | Automatic gain control apparatus |
| JP2013141101A (ja) * | 2011-12-28 | 2013-07-18 | Icom Inc | 信号処理装置、信号処理方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020160733A1 (en) | 2002-10-31 |
| CN1365538A (zh) | 2002-08-21 |
| WO2001073945A1 (fr) | 2001-10-04 |
| AU4465401A (en) | 2001-10-08 |
| EP1184975A1 (en) | 2002-03-06 |
| KR20020016810A (ko) | 2002-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001284996A (ja) | ゲイン制御装置 | |
| JP3183078B2 (ja) | 制御信号生成回路、これを用いた自動利得制御回路、これを用いた受信機及びこれを用いた通信システム | |
| US6321073B1 (en) | Radiotelephone receiver and method with improved dynamic range and DC offset correction | |
| JP5746979B2 (ja) | 帯域幅及び遅延広がりに基づく自動利得制御 | |
| CN101826848B (zh) | 正交频分复用接收机中的自动增益控制系统和方法 | |
| US7386285B2 (en) | Automatic gain control adaptive for plural modulation schemes | |
| JPH1084237A (ja) | 受信自動利得制御方法及びシステム | |
| JP4163531B2 (ja) | 自動利得制御装置 | |
| JP2012186833A (ja) | タイムスロット式データ伝送のための機能強化された自動利得制御機構 | |
| KR20030067687A (ko) | 무선 수신기 | |
| JP5681531B2 (ja) | 自動利得制御装置および自動利得制御方法 | |
| JPH11289231A (ja) | Ａｇｃ回路 | |
| JP2002164799A (ja) | 送信電力制御方法及びその装置並びに通信装置 | |
| JP2002290177A (ja) | 受信装置および自動利得制御方法 | |
| JP2002330040A (ja) | 受信装置および自動利得制御方法 | |
| KR100665137B1 (ko) | 무선 패킷 통신 시스템의 자동 이득 제어 장치 및 제어방법 | |
| JP4171191B2 (ja) | Ａｇｃ制御方法及びａｇｃ回路 | |
| JP2004134917A (ja) | 自動利得制御装置、無線受信装置及び自動利得制御方法 | |
| CN100531170C (zh) | 无线局域网络系统的自动增益控制方法和装置 | |
| JP2003218651A (ja) | 自動利得制御装置 | |
| JP2002076996A (ja) | 自動利得制御装置及び自動利得制御方法 | |
| JPH06164661A (ja) | 無線受信機 | |
| TWI228345B (en) | Automatic gain control device and its control method | |
| US20030147481A1 (en) | Method and controlling apparatus for controlling agc unit | |
| JP3885625B2 (ja) | 自動受信利得制御方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |