JP2001284533A - On-chip coil and manufacturing method - Google Patents
On-chip coil and manufacturing methodInfo
- Publication number
- JP2001284533A JP2001284533A JP2000091130A JP2000091130A JP2001284533A JP 2001284533 A JP2001284533 A JP 2001284533A JP 2000091130 A JP2000091130 A JP 2000091130A JP 2000091130 A JP2000091130 A JP 2000091130A JP 2001284533 A JP2001284533 A JP 2001284533A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- insulating film
- coil wiring
- magnetic core
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000005291 magnetic effect Effects 0.000 claims abstract description 79
- 239000011229 interlayer Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 230000005294 ferromagnetic effect Effects 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 15
- 238000011049 filling Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 23
- 239000006249 magnetic particle Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 9
- 239000002904 solvent Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000005429 filling process Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 230000035699 permeability Effects 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- -1 aluminum silicon copper Chemical compound 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 6
- 229910000881 Cu alloy Inorganic materials 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- QVYYOKWPCQYKEY-UHFFFAOYSA-N [Fe].[Co] Chemical compound [Fe].[Co] QVYYOKWPCQYKEY-UHFFFAOYSA-N 0.000 description 1
- 150000001573 beryllium compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002506 iron compounds Chemical class 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 占有面積が小さく、かつ大きなインダクタン
スを有するオンチップ・コイルとその製造方法を提供す
る。
【解決手段】 シリコン基板１表面に形成された絶縁膜
２上に、コイル配線３ａが形成され、その上に層間絶縁
膜５を介してコイル配線３ｂが形成される。コイル配線
３ａ，３ｂ間は、層間絶縁膜５に形成された複数の貫通
穴に充填された強磁性体金属によるプラグ４で電気的に
接続されている。また、コイル配線３の中央部には、磁
気コア６が配置されている。プラグ４と磁気コア６は、
層間絶縁膜５に同一工程で貫通穴を形成し、形成した貫
通穴に、同じ強磁性体金属を同時に充填することによっ
て形成される。これにより、製造工程を増やすことな
く、小形でインダクタンスが大きく、かつ抵抗分の小さ
なオンチップ・コイルが得られる。
(57) [Problem] To provide an on-chip coil having a small occupation area and a large inductance, and a method of manufacturing the same. SOLUTION: A coil wiring 3a is formed on an insulating film 2 formed on a surface of a silicon substrate 1, and a coil wiring 3b is formed thereon via an interlayer insulating film 5. The coil wirings 3a and 3b are electrically connected by a ferromagnetic metal plug 4 filled in a plurality of through holes formed in the interlayer insulating film 5. Further, a magnetic core 6 is arranged at the center of the coil wiring 3. The plug 4 and the magnetic core 6
A through hole is formed in the interlayer insulating film 5 in the same process, and the formed through hole is formed by simultaneously filling the same ferromagnetic metal. As a result, an on-chip coil having a small size, a large inductance, and a small resistance can be obtained without increasing the number of manufacturing steps.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体集積回路中
のインダクタンス素子や変圧器として使用されるオンチ
ップ・コイルとその製造方法に関するものである。The present invention relates to an on-chip coil used as an inductance element or a transformer in a semiconductor integrated circuit and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来、半導体集積回路で用いられるオン
チップ・コイルは、シリコン基板上の層間絶縁膜の間
に、アルミニウムや銅の配線パターンを螺旋状に形成し
て構成されていた。典型的なオンチップ・コイルの構造
は、円形または方形の螺旋状となっており、直径または
１辺の長さが５０〜５００μｍ、巻き数が１〜１０回程
度のものである。また、共振回路に用いられるオンチッ
プ・コイルでは、抵抗値を小さくしてＱを高くするため
に、コイルを多層に形成してコイル間をプラグと呼ばれ
る層間配線で接続するようにしている。2. Description of the Related Art Conventionally, an on-chip coil used in a semiconductor integrated circuit is formed by spirally forming an aluminum or copper wiring pattern between interlayer insulating films on a silicon substrate. A typical on-chip coil structure has a circular or rectangular spiral shape, a diameter or length of one side of 50 to 500 μm, and a number of turns of about 1 to 10 turns. In the on-chip coil used in the resonance circuit, in order to reduce the resistance value and increase the Q, the coil is formed in multiple layers and the coils are connected by interlayer wiring called a plug.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、従来の
オンチップ・コイルは、コイル内部が層間絶縁膜の誘電
体で占められた空芯コイルとなっている。このため、イ
ンダクタンスの大きなコイルを形成するためには、コイ
ルの巻き数を増やしたり寸法を大きくする必要があり、
占有面積が大きくなるという課題があった。本発明は、
オンチップ・コイルの中心部や周囲に磁性体の芯を形成
することによって前記従来技術が持っていた課題を解決
し、占有面積が小さく、かつ大きなインダクタンスを有
するオンチップ・コイルとその製造方法を提供するもの
である。However, the conventional on-chip coil is an air-core coil in which the inside of the coil is occupied by a dielectric material of an interlayer insulating film. For this reason, in order to form a coil having a large inductance, it is necessary to increase the number of turns and the size of the coil.
There is a problem that the occupied area increases. The present invention
An on-chip coil having a small occupation area and a large inductance and a method of manufacturing the same are solved by forming a magnetic core at the center and periphery of the on-chip coil. To provide.
【０００４】[0004]
【課題を解決するための手段】前記課題を解決するため
に、本発明の内の第１の発明は、オンチップ・コイルに
おいて、半導体基板上に形成された第１のコイル配線
と、前記第１のコイル配線と同様の形状を有し、層間絶
縁膜を介して前記第１のコイル配線に対向して形成され
た第２のコイル配線と、前記第１及び第２のコイル配線
を電気的に並列接続するために、前記層間絶縁膜を貫通
して形成された強磁性体金属による複数のプラグと、前
記プラグが形成された層と同一層で前記第１及び第２の
コイル配線の中央部に当たる位置に、該プラグと同じ強
磁性体金属で形成された磁気コアとを備えている。According to a first aspect of the present invention, there is provided an on-chip coil comprising: a first coil wiring formed on a semiconductor substrate; A second coil wiring having a shape similar to that of the first coil wiring and facing the first coil wiring via an interlayer insulating film; and electrically connecting the first and second coil wirings to each other. A plurality of plugs made of a ferromagnetic metal penetrating the interlayer insulating film, and a center of the first and second coil wirings in the same layer as the layer on which the plugs are formed. A magnetic core formed of the same ferromagnetic metal as the plug is provided at a position corresponding to the portion.
【０００５】第１の発明によれば、以上のようにオンチ
ップ・コイルを構成したので、次のような作用が行われ
る。第１及び第２のコイル配線は、層間絶縁膜を貫通し
て形成された複数のプラグで並列接続されて１つの抵抗
分の小さなコイルとなる。更に、コイル配線の中央部に
強磁性体金属で形成された磁気コアが配置されているの
で、インダクタンスが大きくなる。[0005] According to the first aspect of the present invention, since the on-chip coil is configured as described above, the following operation is performed. The first and second coil wirings are connected in parallel by a plurality of plugs formed through the interlayer insulating film to form a coil having a resistance equal to one resistance. Further, since the magnetic core made of a ferromagnetic metal is arranged at the center of the coil wiring, the inductance is increased.
【０００６】第２の発明は、オンチップ・コイルにおい
て、半導体基板上に絶縁膜を介して形成されたコイル配
線と、前記コイル配線の中央部に配置され、軟磁性体粒
子を接着性材料で固化して形成された磁気コアとを備え
ている。第２の発明によれば、次のような作用が行われ
る。コイル配線の中央部に軟磁性体粒子を接着性材料で
固化して形成された磁気コアが配置されているので、イ
ンダクタンスが大きくなる。According to a second aspect of the present invention, in an on-chip coil, a coil wiring formed on a semiconductor substrate via an insulating film, and a soft magnetic particle which is disposed at a central portion of the coil wiring and is made of an adhesive material. And a magnetic core formed by solidification. According to the second aspect, the following operation is performed. Since the magnetic core formed by solidifying the soft magnetic material particles with the adhesive material is disposed at the center of the coil wiring, the inductance is increased.
【０００７】第３の発明は、オンチップ・コイルにおい
て、半導体基板上に絶縁膜を介して形成されたコイル配
線と、前記コイル配線の中央部に配置され、軟磁性体粒
子を接着性材料で固化して形成された第１の磁気コア
と、前記コイル配線の外周部を取巻くように配置され、
前記第１の磁気コアと同じ材質の軟磁性体粒子を接着性
材料で固化して形成された第２の磁気コアとを備えてい
る。第３の発明によれば、次のような作用が行われる。
コイル配線の中央部及び外周部に軟磁性体粒子を接着性
材料で固化して形成された第１及び第２の磁気コアが配
置されているので、インダクタンスが大きくなる。更
に、外周部に配置された第２の磁気コアによって、外部
に対する磁界の漏洩が小さくなる。According to a third aspect of the present invention, in an on-chip coil, a coil wiring formed on a semiconductor substrate via an insulating film, and a soft magnetic particle which is disposed at a central portion of the coil wiring and is made of an adhesive material. A first magnetic core formed by solidification, and disposed so as to surround an outer peripheral portion of the coil wiring;
And a second magnetic core formed by solidifying soft magnetic particles of the same material as the first magnetic core with an adhesive material. According to the third aspect, the following operation is performed.
Since the first and second magnetic cores formed by solidifying the soft magnetic particles with the adhesive material are arranged at the center and the outer periphery of the coil wiring, the inductance is increased. Further, the leakage of the magnetic field to the outside is reduced by the second magnetic core disposed on the outer peripheral portion.
【０００８】第４の発明は、半導体基板上に形成された
第１のコイル配線と、層間絶縁膜を介して前記第１のコ
イル配線に対向して形成された第２のコイル配線と、前
記第１及び第２のコイル配線を電気的に並列接続する複
数のプラグとを有するオンチップ・コイルの製造方法に
おいて、前記第１のコイル配線が形成された半導体基板
の表面に前記層間絶縁膜を形成した後、該層間絶縁膜に
前記複数のプラグを形成するための開口部と前記第１及
び第２のコイル配線の中央部に磁気コアを形成するため
の開口部とを形成する開口処理と、前記層間絶縁膜に形
成された開口部に強磁性体金属を充填する充填処理とを
行うようにしている。In a fourth aspect, a first coil wiring formed on a semiconductor substrate, a second coil wiring formed opposite to the first coil wiring via an interlayer insulating film, and In a method of manufacturing an on-chip coil having a plurality of plugs for electrically connecting a first coil wiring and a second coil wiring in parallel, the interlayer insulating film is formed on a surface of a semiconductor substrate on which the first coil wiring is formed. An opening process for forming an opening for forming the plurality of plugs in the interlayer insulating film and an opening for forming a magnetic core at the center of the first and second coil wirings after the formation; And a filling process for filling a ferromagnetic metal into the opening formed in the interlayer insulating film.
【０００９】第５の発明は、半導体基板上に絶縁膜を介
して形成されたコイル配線を有するオンチップ・コイル
の製造方法において、前記半導体基板上に前記絶縁膜を
介して前記コイル配線を形成した後、前記絶縁膜に前記
コイル配線の中央部に磁気コアを形成するための開口部
を形成する開口処理と、前記絶縁膜に形成された開口部
に軟磁性体粒子及び接着性溶剤の混合物を充填する充填
処理と、前記絶縁膜の開口部に充填した混合物を熱によ
って固化して前記磁気コアを形成する形成処理とを行う
ようにしている。A fifth invention is a method of manufacturing an on-chip coil having a coil wiring formed on a semiconductor substrate via an insulating film, wherein the coil wiring is formed on the semiconductor substrate via the insulating film. After that, an opening process for forming an opening for forming a magnetic core at the center of the coil wiring in the insulating film, and a mixture of soft magnetic particles and an adhesive solvent in the opening formed in the insulating film. And a forming process of solidifying the mixture filled in the opening of the insulating film by heat to form the magnetic core.
【００１０】第６の発明は、第５の発明の開口処理にお
いて、前記絶縁膜に前記コイル配線の中央部に第１の磁
気コアを形成するための開口部を形成すると共に、該コ
イル配線の外周部に第２の磁気コアを形成するための開
口部を形成するようにしている。According to a sixth aspect of the present invention, in the opening process of the fifth aspect, an opening for forming a first magnetic core is formed in the insulating film at a central portion of the coil wiring, and the opening of the coil wiring is formed. An opening for forming the second magnetic core is formed in the outer peripheral portion.
【００１１】[0011]
【発明の実施の形態】（第１の実施形態）図１（ａ），
（ｂ）は、本発明の第１の実施形態を示すオンチップ・
コイルの構成図であり、同図（ａ）は表面からコイル部
を透視した平面図、及び同図（ｂ）は同図（ａ）におけ
るＡ−Ａ線による断面図である。このオンチップ・コイ
ルは、半導体集積回路のコイル形成領域に設けられるも
ので、図１（ｂ）に示すように、シリコン基板１上に形
成された酸化シリコン等の絶縁膜２の上に、矩形の螺旋
状に形成されたコイル配線３ａを有している。コイル配
線３ａは、例えば窒化チタン／チタン／アルミニウムシ
リコン銅合金／チタン／窒化チタンの積層構造の厚さ
０．５〜１μｍ程度の導電層で形成されている。配線の
幅は５〜２０μｍで、コイルの外側の辺の長さは、一般
的に５０〜５００μｍ程度となっている。図１（ａ）に
示すコイル配線３ａの巻き数は２回であるが、所望のイ
ンダクタンスに応じて１〜１０回程度の巻き数に形成さ
れる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIGS.
(B) is an on-chip device showing the first embodiment of the present invention.
It is a block diagram of a coil, FIG. (A) is a top view which sees through a coil part from the surface, and FIG. (B) is sectional drawing by the AA line in FIG. (A). This on-chip coil is provided in a coil formation region of a semiconductor integrated circuit. As shown in FIG. 1 (b), a rectangular film is formed on an insulating film 2 such as silicon oxide formed on a silicon substrate 1. Helical coil wiring 3a. The coil wiring 3a is formed of, for example, a conductive layer having a thickness of about 0.5 to 1 μm in a laminated structure of titanium nitride / titanium / aluminum silicon copper alloy / titanium / titanium nitride. The width of the wiring is 5 to 20 μm, and the length of the outer side of the coil is generally about 50 to 500 μm. Although the number of turns of the coil wiring 3a shown in FIG. 1A is two, the number of turns is about 1 to 10 depending on the desired inductance.
【００１２】コイル配線３ａの上には、この配線幅等に
応じて５〜４０μｍ間隔で、鉄、コバルトまたは鉄コバ
ルト合金等の強磁性体金属による複数のプラグ４を介し
て、このコイル配線３ａと同じ形状のコイル配線３ｂが
接続されている。絶縁膜２の上には、コイル配線３ａと
プラグ４を埋め込むように、酸化シリコン等の層間絶縁
膜５が形成されている。コイル配線３ａの中央部の層間
絶縁膜５は、このコイル配線３ａと同程度の厚さとなっ
ており、その上にプラグ４と同じ材質の磁気コア６が、
このプラグ４と同程度の厚さで埋め込まれている。更
に、コイル配線３ｂ、層間絶縁膜５及び磁気コア６の表
面には、保護絶縁膜７が形成されている。A plurality of plugs 4 made of a ferromagnetic metal such as iron, cobalt, or an iron-cobalt alloy are provided on the coil wiring 3a at intervals of 5 to 40 μm according to the width of the coil wiring 3a. Is connected to the coil wiring 3b having the same shape as the above. On the insulating film 2, an interlayer insulating film 5 of silicon oxide or the like is formed so as to embed the coil wiring 3a and the plug 4. The interlayer insulating film 5 at the center of the coil wiring 3a has a thickness similar to that of the coil wiring 3a, and a magnetic core 6 made of the same material as the plug 4 is formed thereon.
The plug 4 is buried with the same thickness. Further, a protective insulating film 7 is formed on the surfaces of the coil wiring 3b, the interlayer insulating film 5, and the magnetic core 6.
【００１３】図２（ａ）〜（ｆ）は、図１のオンチップ
・コイルの製造方法を示す工程図である。このオンチッ
プ・コイルは、次のような工程１〜工程６で製造され
る。 （１） 工程１ シリコン基板１の表面を酸化して酸化シリコン等の絶縁
膜２を形成する。更に、この絶縁膜２の表面に、窒化チ
タン、チタン、アルミニウムシリコン銅合金、チタン、
及び窒化チタンを順次、スパッタリング法で蒸着し、厚
さ０．５〜１μｍ程度の積層構造の導電層３を形成す
る。 （２） 工程２ 導電層３の上にホトリソグラフィ法でエッチング用のマ
スクを形成し、この導電層３をエッチングすることによ
り、コイル配線３ａを形成する。FIGS. 2A to 2F are process diagrams showing a method for manufacturing the on-chip coil shown in FIG. This on-chip coil is manufactured in the following steps 1 to 6. (1) Step 1 The surface of the silicon substrate 1 is oxidized to form an insulating film 2 such as silicon oxide. Furthermore, on the surface of the insulating film 2, titanium nitride, titanium, aluminum silicon copper alloy, titanium,
Then, titanium nitride is sequentially deposited by a sputtering method to form a conductive layer 3 having a laminated structure with a thickness of about 0.5 to 1 μm. (2) Step 2 An etching mask is formed on the conductive layer 3 by photolithography, and the conductive layer 3 is etched to form a coil wiring 3a.
【００１４】（３） 工程３ 絶縁膜２及びコイル配線３ａの表面に、気相堆積法によ
って酸化シリコン等の層間絶縁膜５を形成する。 （４） 工程４ 層間絶縁膜５の上にホトリソグラフィ法でエッチング用
のマスクを形成し、この層間絶縁膜５を弗化炭素と酸素
の混合ガスを用いてドライエッチングし、コイル中央部
の磁気コア用の開口部５Ａと、コイル配線３ａ上のプラ
グ用の開口部５Ｂを形成する。なお、コイル中央部の開
口部５Ａの深さは、コイル配線３ａの表面よりも若干深
く、かつ絶縁層２に達しないような深さに設定する。(3) Step 3 An interlayer insulating film 5 such as silicon oxide is formed on the surface of the insulating film 2 and the coil wiring 3a by a vapor deposition method. (4) Step 4 An etching mask is formed on the interlayer insulating film 5 by photolithography, and the interlayer insulating film 5 is dry-etched using a mixed gas of carbon fluoride and oxygen to form a magnetic layer at the center of the coil. An opening 5A for the core and an opening 5B for the plug on the coil wiring 3a are formed. The depth of the opening 5A at the center of the coil is set to be slightly deeper than the surface of the coil wiring 3a and not to reach the insulating layer 2.
【００１５】（５） 工程５ 開口部５Ａ，５Ｂが形成された層間絶縁膜５の表面全体
に、この開口部５Ａ，５Ｂが埋まるように鉄等の強磁性
体金属をめっきによって堆積した後、層間絶縁膜５上に
堆積した強磁性体金属を化学的機械研磨によって除去す
る。これによって、コイル配線３ａ上にプラグ４が形成
されると共に、コイル中央部に磁気コア６が形成され
る。(5) Step 5 A ferromagnetic metal such as iron is deposited by plating over the entire surface of the interlayer insulating film 5 in which the openings 5A and 5B are formed so as to fill the openings 5A and 5B. The ferromagnetic metal deposited on the interlayer insulating film 5 is removed by chemical mechanical polishing. Thus, the plug 4 is formed on the coil wiring 3a, and the magnetic core 6 is formed at the center of the coil.
【００１６】（６） 工程６ プラグ４及び磁気コア６が埋込まれた層間絶縁膜５の表
面に、工程１と同様に、窒化チタン、チタン、アルミニ
ウムシリコン銅合金、チタン、及び窒化チタンを順次、
スパッタリング法で蒸着することにより、厚さ０．５〜
１μｍ程度の積層構造の導電層を形成する。形成された
導電層の上にホトリソグラフィ法でエッチング用のマス
クを形成し、この導電層をエッチングすることにより、
コイル配線３ｂを形成する。そして、コイル配線３ｂ、
層間絶縁膜５及び磁気コア６の表面に保護絶縁膜７を形
成し、図１のオンチップ・コイルが完成する。(6) Step 6 On the surface of the interlayer insulating film 5 in which the plug 4 and the magnetic core 6 are buried, titanium nitride, titanium, aluminum silicon copper alloy, titanium, and titanium nitride are sequentially applied in the same manner as in step 1. ,
By vapor deposition by a sputtering method, a thickness of 0.5 to
A conductive layer having a laminated structure of about 1 μm is formed. By forming an etching mask by photolithography on the formed conductive layer and etching this conductive layer,
The coil wiring 3b is formed. And the coil wiring 3b,
A protective insulating film 7 is formed on the surfaces of the interlayer insulating film 5 and the magnetic core 6, and the on-chip coil of FIG. 1 is completed.
【００１７】このようにして形成されたオンチップ・コ
イルは、中央部に強磁性体金属による磁気コア６が配置
されているので、そのインダクタンスは、磁気コアのな
い空芯コイルに比べて、この磁気コア６の比透磁率に比
例して大きくなる。８００〜９５０℃でアニール（焼き
なまし）を施した鉄の比透磁率は１８０程度、鉄（５０
％）とコバルト（５０％）の合金の比透磁率は８００程
度であるが、アニールを施さない図１のような形状の磁
気コア６の場合でも、１〜１０程度の実効的な比透磁率
を得ることができる。また、このオンチップ・コイル
は、２層のコイル配線３ａ，３ｂを複数のプラグ４で並
列接続した構成となっているので、抵抗分が小さくな
る。In the on-chip coil thus formed, the magnetic core 6 made of a ferromagnetic metal is disposed at the center, and its inductance is smaller than that of the air-core coil having no magnetic core. It increases in proportion to the relative magnetic permeability of the magnetic core 6. The relative permeability of iron annealed (annealed) at 800 to 950 ° C. is about 180, and iron (50
%) And cobalt (50%) have a relative permeability of about 800, but even in the case of the magnetic core 6 having the shape as shown in FIG. Can be obtained. Further, since the on-chip coil has a configuration in which the two-layered coil wirings 3a and 3b are connected in parallel by a plurality of plugs 4, the resistance component is reduced.
【００１８】以上のように、この第１の実施形態のオン
チップ・コイルは、コイル中央部に磁気コア６を有して
いるので、従来の空芯コイルに比べて大きなインダクタ
ンスを得ることができる。また、２層のコイル配線３
ａ，３ｂの間は、抵抗率があまり高くない（コイル配線
３ａ等の１０倍以下）磁気コア６と同じ材料の複数のプ
ラグ４で並列に接続している。これにより、コイルの抵
抗分が小さくなり、Ｑを高くすることができる。更に、
プラグ４と磁気コア６は、同一の材料で構成しているの
で、同一工程で同時に形成することが可能になり、工程
を増やすことなく、この磁気コア６を形成することがで
きる。As described above, since the on-chip coil of the first embodiment has the magnetic core 6 at the center of the coil, a larger inductance can be obtained as compared with the conventional air-core coil. . In addition, two-layer coil wiring 3
A plurality of plugs 4 made of the same material as the magnetic core 6 are connected in parallel between a and 3b with a resistivity that is not very high (10 times or less that of the coil wiring 3a or the like). As a result, the resistance of the coil is reduced, and Q can be increased. Furthermore,
Since the plug 4 and the magnetic core 6 are made of the same material, they can be formed simultaneously in the same step, and the magnetic core 6 can be formed without increasing the number of steps.
【００１９】（第２の実施形態）図３は、本発明の第２
の実施形態を示すオンチップ・コイルの断面図であり、
図１中の要素と共通の要素には共通の符号が付されてい
る。このオンチップ・コイルは、図１のオンチップ・コ
イルと同様に、半導体集積回路のコイル形成領域に設け
られるもので、シリコン基板１上に形成された酸化シリ
コン等の絶縁膜２の上に、矩形の螺旋状に形成されたコ
イル配線３ａを有している。コイル配線３ａの上には、
この配線幅等に応じた間隔で、アルミニウムや銅等の金
属による複数のプラグ８を介して、このコイル配線３ａ
と同じ形状のコイル配線３ｂが接続されている。絶縁膜
２の上には、コイル配線３ａとプラグ８を埋め込むよう
に、酸化シリコン等の層間絶縁膜５が形成されている。
更に、層間絶縁膜５及びコイル配線３ｂの表面には、保
護絶縁膜７が形成されている。(Second Embodiment) FIG. 3 shows a second embodiment of the present invention.
It is a cross-sectional view of an on-chip coil showing an embodiment of the
Elements common to those in FIG. 1 are denoted by common reference numerals. This on-chip coil is provided in a coil formation region of a semiconductor integrated circuit, similarly to the on-chip coil of FIG. 1, and is formed on an insulating film 2 such as silicon oxide formed on a silicon substrate 1. It has a coil wiring 3a formed in a rectangular spiral shape. On the coil wiring 3a,
At intervals corresponding to the wiring width and the like, the coil wiring 3a is passed through a plurality of plugs 8 made of metal such as aluminum or copper.
Is connected to the coil wiring 3b having the same shape as the above. On the insulating film 2, an interlayer insulating film 5 of silicon oxide or the like is formed so as to embed the coil wiring 3a and the plug 8.
Further, a protective insulating film 7 is formed on the surfaces of the interlayer insulating film 5 and the coil wiring 3b.
【００２０】また、コイル配線３ａ，３ｂの中央部の保
護絶縁膜７及び層間絶縁膜５には、絶縁膜２に達する開
口部が設けられ、この開口部の内部にポリイミドを溶剤
として鉄または鉄ベリリウム化合物等の軟磁性体粒子を
混合した磁気コア９が埋め込まれている。軟磁性体粒子
の粒径は１μｍ程度であり、粒子密度は１×１０11個／
cm3 程度である。尚、軟磁性体粒子の粒子密度に制限は
なく、密度が高いほど高い透磁率が得られるので、イン
ダクタンスを大きくすることができる。An opening reaching the insulating film 2 is provided in the protective insulating film 7 and the interlayer insulating film 5 at the center of the coil wirings 3a and 3b. Inside the opening, iron or iron using polyimide as a solvent is used. A magnetic core 9 in which soft magnetic particles such as a beryllium compound are mixed is embedded. The particle size of the soft magnetic particles is about 1 μm, and the particle density is 1 × 10 11 particles /
It is cm 3. There is no limitation on the particle density of the soft magnetic particles, and the higher the density, the higher the magnetic permeability can be obtained, so that the inductance can be increased.
【００２１】図４（ａ）〜（ｃ）は、図３のオンチップ
・コイルの製造方法を示す工程図である。このオンチッ
プ・コイルは、次の工程１１〜工程１４で製造される。 （１） 工程１１ 従来のオンチップ・コイルと同様の製造方法により、シ
リコン基板１上にコイル配線を形成する。即ち、まず、
シリコン基板１の表面を酸化して酸化シリコン等の絶縁
膜２を形成し、続いてこの絶縁膜２の表面に、窒化チタ
ン、チタン、アルミニウムシリコン銅合金、チタン、及
び窒化チタンを、順次スパッタリング法で蒸着して、厚
さ０．５〜１μｍ程度の積層構造の導電層３を形成す
る。FIGS. 4A to 4C are process diagrams showing a method for manufacturing the on-chip coil shown in FIG. This on-chip coil is manufactured in the following steps 11 to 14. (1) Step 11 A coil wiring is formed on the silicon substrate 1 by the same manufacturing method as the conventional on-chip coil. That is, first,
The surface of the silicon substrate 1 is oxidized to form an insulating film 2 of silicon oxide or the like, and then titanium nitride, titanium, aluminum silicon copper alloy, titanium, and titanium nitride are sequentially formed on the surface of the insulating film 2 by a sputtering method. To form a conductive layer 3 having a laminated structure with a thickness of about 0.5 to 1 μm.
【００２２】次に、導電層３の上にホトリソグラフィ法
でエッチング用のマスクを形成し、この導電層３をエッ
チングすることにより、コイル配線３ａを形成する。絶
縁膜２及びコイル配線３ａの表面に、気相堆積法によっ
て酸化シリコン等の層間絶縁膜５を形成する。層間絶縁
膜５の上にホトリソグラフィ法でエッチング用のマスク
を形成し、この層間絶縁膜５を弗化炭素と酸素の混合ガ
スを用いてドライエッチングし、コイル配線３ａ上にプ
ラグ用の開口部を形成する。Next, an etching mask is formed on the conductive layer 3 by photolithography, and the conductive layer 3 is etched to form a coil wiring 3a. An interlayer insulating film 5 such as silicon oxide is formed on the surfaces of the insulating film 2 and the coil wiring 3a by a vapor deposition method. An etching mask is formed on the interlayer insulating film 5 by photolithography, and the interlayer insulating film 5 is dry-etched using a mixed gas of carbon fluoride and oxygen, and an opening for a plug is formed on the coil wiring 3a. To form
【００２３】開口部が形成された層間絶縁膜５の表面全
体に、この開口部が埋まるようにアルミニウムまたは銅
等の金属をめっきによって堆積した後、この層間絶縁膜
５上に堆積した金属を化学的機械研磨で除去する。これ
によって、コイル配線３ａ上にプラグ８が形成される。A metal such as aluminum or copper is deposited by plating over the entire surface of the interlayer insulating film 5 having the opening formed therein so as to fill the opening, and then the metal deposited on the interlayer insulating film 5 is chemically deposited. Removed by mechanical polishing. Thereby, the plug 8 is formed on the coil wiring 3a.
【００２４】プラグ８が埋込まれた層間絶縁膜５の表面
に、窒化チタン、チタン、アルミニウムシリコン銅合
金、チタン、及び窒化チタンを、順次スパッタリング法
で蒸着して積層構造の導電層を形成する。形成された導
電層の上にホトリソグラフィ法でエッチング用のマスク
を形成し、この導電層をエッチングすることにより、コ
イル配線３ｂを残す。そして、コイル配線３ｂ及び層間
絶縁膜５の表面に保護絶縁膜７を形成する。以上で、従
来と同様の空芯のオンチップ・コイルが形成される。On the surface of the interlayer insulating film 5 in which the plug 8 is embedded, titanium nitride, titanium, aluminum silicon copper alloy, titanium, and titanium nitride are sequentially deposited by a sputtering method to form a conductive layer having a laminated structure. . An etching mask is formed on the formed conductive layer by photolithography, and the conductive layer is etched to leave the coil wiring 3b. Then, a protective insulating film 7 is formed on the surfaces of the coil wiring 3b and the interlayer insulating film 5. Thus, an air-core on-chip coil similar to the conventional one is formed.
【００２５】（２） 工程１２ 保護絶縁膜７の表面にホトリソグラフィ法でエッチング
用のマスクを形成し、例えば２５％に希釈した弗酸を用
いて、この保護絶縁膜７及び層間絶縁膜５をエッチング
し、絶縁膜２まで達する開口部７Ａを形成する。(2) Step 12 An etching mask is formed on the surface of the protective insulating film 7 by photolithography, and the protective insulating film 7 and the interlayer insulating film 5 are formed using, for example, hydrofluoric acid diluted to 25%. By etching, an opening 7A reaching the insulating film 2 is formed.
【００２６】（３） 工程１３ 開口部７Ａが形成されたシリコン基板１の表面に、ポリ
イミドを溶剤として軟磁性体粒子を混合した混合物をス
ピンコート法で塗布し、この開口部７Ａに充填する。混
合物の塗布後、３００℃程度で約１０分間アニールし、
ポリイミドを固化する。(3) Step 13 A mixture of soft magnetic particles using polyimide as a solvent is applied to the surface of the silicon substrate 1 having the openings 7A formed thereon by spin coating, and the openings 7A are filled. After applying the mixture, annealing at about 300 ° C. for about 10 minutes,
Solidify the polyimide.
【００２７】（４） 工程１４ シリコン基板１表面全体に塗布されて固化したポリイミ
ドを、保護絶縁膜７が現われるまでヒドラジンで除去す
る。これにより、工程１２で形成した開口部７Ａに、ポ
リイミドで固定された軟磁性体粒子による磁気コア９が
残り、図３のオンチップ・コイルが完成する。(4) Step 14 The polyimide applied and solidified on the entire surface of the silicon substrate 1 is removed with hydrazine until the protective insulating film 7 appears. Thus, the magnetic core 9 made of soft magnetic particles fixed with polyimide remains in the opening 7A formed in the step 12, and the on-chip coil of FIG. 3 is completed.
【００２８】このようにして形成されたオンチップ・コ
イルは、中央部に磁気コア９が配置されているので、そ
のインダクタンスは、磁気コアのない空芯コイルに比べ
て、この磁気コア９の比透磁率に比例して大きくなる。
鉄化合物の比透磁率は一般的に１００以上であるが、図
３のような形状の磁気コア９の場合でも、２程度の実効
的な比透磁率を得ることができる。また、このオンチッ
プ・コイルは、２層のコイル配線３ａ，３ｂを複数の金
属プラグ８で並列に接続した構成となっているので、抵
抗分が小さくなる。In the on-chip coil thus formed, the magnetic core 9 is disposed in the center, and the inductance is smaller than that of the air-core coil without the magnetic core. It increases in proportion to the magnetic permeability.
Although the relative magnetic permeability of the iron compound is generally 100 or more, an effective relative magnetic permeability of about 2 can be obtained even with the magnetic core 9 having the shape shown in FIG. Further, since the on-chip coil has a configuration in which the two-layered coil wirings 3a and 3b are connected in parallel by a plurality of metal plugs 8, the resistance is reduced.
【００２９】以上のように、この第２の実施形態のオン
チップ・コイルは、コイル中央部に磁気コア９を有して
いるので、大きなインダクタンスを得ることができる。
更に、２層のコイル配線３ａ，３ｂを金属のプラグ８で
並列に接続しているので抵抗分が小さくなり、Ｑを高く
することができる。更に、工程１３において、ポリイミ
ドと軟磁性体粒子の混合物をスピンコート法で塗布する
ことによって、コイル中央部に磁気コア９を形成してい
るので、磁性体を蒸着したり気相成長法で形成する方法
に比べて短時間に形成することができる。また、磁気コ
ア９を構成する軟磁性体粒子のアニールは、ポリイミド
に混合する前に、最適な条件で行うことができるので、
この磁気コア９の比透磁率を増加させることができる。As described above, since the on-chip coil of the second embodiment has the magnetic core 9 at the center of the coil, a large inductance can be obtained.
Further, since the two-layered coil wirings 3a and 3b are connected in parallel by the metal plug 8, the resistance is reduced and the Q can be increased. Further, in step 13, the magnetic core 9 is formed in the center of the coil by applying a mixture of polyimide and soft magnetic particles by spin coating, so that the magnetic substance is deposited by vapor deposition or vapor deposition. It can be formed in a short time as compared with the method of performing the above. In addition, annealing of the soft magnetic particles constituting the magnetic core 9 can be performed under optimum conditions before mixing with the polyimide.
The relative magnetic permeability of the magnetic core 9 can be increased.
【００３０】（第３の実施形態）図５は、本発明の第３
の実施形態を示すオンチップ・コイルの断面図であり、
図３中の要素と共通の要素には共通の符号が付されてい
る。このオンチップ・コイルは、コイル配線３ａ，３ｂ
の中央部に形成された磁気コア９に加えて、このコイル
配線３ａ，３ｂの周囲にも磁気コア１０を設けたもので
あり、その他の構成は、図３と同様である。(Third Embodiment) FIG. 5 shows a third embodiment of the present invention.
It is a cross-sectional view of an on-chip coil showing an embodiment of the
Elements common to those in FIG. 3 are denoted by common reference numerals. This on-chip coil has coil wirings 3a, 3b
In addition to the magnetic core 9 formed in the central portion of the first embodiment, a magnetic core 10 is also provided around the coil wirings 3a and 3b, and the other configuration is the same as that of FIG.
【００３１】このようなオンチップ・コイルは、中央部
及び外周部に軟磁性体粒子による磁気コア９，１０が配
置されているので、第２の実施形態と同様に、そのイン
ダクタンスは、磁気コアのない空芯コイルに比べて、こ
の磁気コア９，１０の比透磁率に比例して大きくなる。
また、このオンチップ・コイルは、２層のコイル配線３
ａ，３ｂを複数の金属プラグ８で並列に接続した構成と
なっているので、抵抗分が小さくなる。以上のように、
この第３の実施形態のオンチップ・コイルは、第２の実
施形態と同様の利点に加えて、コイル外周部に磁気コア
１０を配置しているので、外部に漏れる磁界の影響を小
さくすることができるという利点がある。In such an on-chip coil, since the magnetic cores 9 and 10 made of soft magnetic particles are arranged at the center and the outer periphery, the inductance of the magnetic cores 9 and 10 is the same as in the second embodiment. As compared with an air-core coil having no magnetic core, the magnetic cores 9 and 10 increase in proportion to the relative magnetic permeability.
The on-chip coil has two layers of coil wiring 3
Since a and 3b are connected in parallel by a plurality of metal plugs 8, the resistance is reduced. As mentioned above,
In the on-chip coil according to the third embodiment, in addition to the same advantages as the second embodiment, the influence of the magnetic field leaking to the outside is reduced because the magnetic core 10 is arranged on the outer periphery of the coil. There is an advantage that can be.
【００３２】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ）〜（ｄ）のようなものがある。 （ａ） コイルの寸法や材料は、例示したものに限定さ
れず所望のコイルの特性に応じて、適切なものを使用す
ることができる。 （ｂ） コイルの形状は矩形に限らず、円形の螺旋状に
形成しても良い。また、コイル配線層の数は、２に限定
されず、更に多数のコイル配線をプラグで接続するよう
にしても良い。The present invention is not limited to the above embodiment, and various modifications are possible. For example, there are the following modifications (a) to (d). (A) The dimensions and materials of the coil are not limited to those described above, and appropriate ones can be used according to the desired characteristics of the coil. (B) The shape of the coil is not limited to a rectangle, but may be a spiral spiral. The number of coil wiring layers is not limited to two, and a larger number of coil wirings may be connected by plugs.
【００３３】（ｃ） インダクタンス素子としてのオン
チップ・コイルについて説明したが、２つのコイルを磁
気的に結合するように形成して、変圧器を構成するよう
にしても良い。 （ｄ） 図３及び図５のオンチップ・コイルでは、磁気
コア９，１０として、軟磁性体粒子をポリイミドを溶剤
として混合しているが、ポリイミドに代えて、アニール
時に蒸発したり体積の減少を伴う有機系の材料を使用し
ても良い。これにより、アニールによって軟磁性体粒子
の密度が高くなり、比透磁率が高くなって大きなインダ
クアンスが得られるので、コイルの小形化が可能にな
る。(C) The on-chip coil as the inductance element has been described, but the transformer may be formed by magnetically coupling the two coils. (D) In the on-chip coils shown in FIGS. 3 and 5, the magnetic cores 9 and 10 contain soft magnetic particles mixed with polyimide as a solvent. May be used. As a result, the density of the soft magnetic particles is increased by annealing, the relative magnetic permeability is increased, and a large inductance is obtained, so that the coil can be reduced in size.
【００３４】[0034]
【発明の効果】以上詳細に説明したように、第１の発明
によれば、層間絶縁膜を貫通して第１及び第２のコイル
配線を並列接続する複数のプラグを有しているので、抵
抗分の小さなコイルが得られる。更に、コイル配線の中
央部に強磁性体金属で形成された磁気コアが配置されて
いるので、小形で大きなインダクタンスが得られる。第
２の発明によれば、コイル配線の中央部に軟磁性体粒子
で形成された磁気コアが配置されているので、大きなイ
ンダクタンスが得られる。As described in detail above, according to the first aspect, since there are provided a plurality of plugs for connecting the first and second coil wirings in parallel through the interlayer insulating film, A coil having a small resistance can be obtained. Further, since the magnetic core made of a ferromagnetic metal is arranged at the center of the coil wiring, a small and large inductance can be obtained. According to the second aspect, since the magnetic core formed of the soft magnetic particles is arranged at the center of the coil wiring, a large inductance can be obtained.
【００３５】第３の発明によれば、コイル配線の中央部
に軟磁性体粒子で形成された第１の磁気コアが配置さ
れ、このコイル配線を取巻くように第１の磁気コアが配
置されている。このため、インダクタンスが大きく、か
つ外部に対する磁界の漏洩が小さいオンチップ・コイル
が得られる。第４の発明によれば、開口処理において、
複数のプラグと磁気コア用の開口部を同時に形成すると
共に、充填処理によってこれらの開口部に同時に強磁性
体金属を充填している。これにより、製造工程を増やす
ことなく第１の発明のオンチップ・コイルを製造するこ
とができる。According to the third aspect, the first magnetic core made of soft magnetic particles is disposed at the center of the coil wiring, and the first magnetic core is disposed so as to surround the coil wiring. I have. Thus, an on-chip coil having a large inductance and a small leakage of a magnetic field to the outside can be obtained. According to the fourth invention, in the opening process,
A plurality of plugs and openings for the magnetic core are simultaneously formed, and the openings are simultaneously filled with ferromagnetic metal by a filling process. Thus, the on-chip coil of the first invention can be manufactured without increasing the number of manufacturing steps.
【００３６】第５及び第６の発明によれば、従来の方法
で空芯コイルを形成した後、開口処理によって、コイル
配線の中央部または外周部の絶縁膜に磁気コアを形成す
るための開口部を形成する。また、充填処理によって、
この絶縁膜に形成された開口部に軟磁性体粒子及び接着
性溶剤の混合物を充填する。更に、形成処理によって、
充填した混合物を加熱固化して磁気コアを形成してい
る。これにより、第２または第３の発明のオンチップ・
コイルにおける磁気コアを、短時間で形成することがで
きる。According to the fifth and sixth aspects of the present invention, after the air core coil is formed by the conventional method, the opening for forming the magnetic core in the insulating film at the center or the outer periphery of the coil wiring is formed by the opening process. Form a part. Also, by the filling process,
An opening formed in the insulating film is filled with a mixture of soft magnetic particles and an adhesive solvent. Further, by the forming process,
The filled mixture is solidified by heating to form a magnetic core. As a result, the on-chip of the second or third invention is
The magnetic core in the coil can be formed in a short time.
【図１】本発明の第１の実施形態を示すオンチップ・コ
イルの構成図である。FIG. 1 is a configuration diagram of an on-chip coil according to a first embodiment of the present invention.
【図２】図１のオンチップ・コイルの製造方法を示す工
程図である。FIG. 2 is a process chart showing a method for manufacturing the on-chip coil of FIG. 1;
【図３】本発明の第２の実施形態を示すオンチップ・コ
イルの断面図である。FIG. 3 is a sectional view of an on-chip coil according to a second embodiment of the present invention.
【図４】図３のオンチップ・コイルの製造方法を示す工
程図である。FIG. 4 is a process chart showing a method for manufacturing the on-chip coil of FIG. 3;
【図５】本発明の第３の実施形態を示すオンチップ・コ
イルの断面図である。FIG. 5 is a sectional view of an on-chip coil according to a third embodiment of the present invention.
１ シリコン基板 ２ 絶縁膜 ３ａ，３ｂ コイル配線 ４，８ プラグ ５ 層間絶縁膜 ６，９，１０ 磁気コア ７ 保護絶縁膜 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Insulating film 3a, 3b Coil wiring 4,8 Plug 5 Interlayer insulating film 6,9,10 Magnetic core 7 Protective insulating film
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH09 HH18 HH33 JJ08 JJ11 JJ15 JJ16 KK09 KK18 KK33 NN19 PP15 PP26 PP27 PP28 QQ08 QQ09 QQ11 QQ19 QQ48 QQ73 RR04 SS11 VV08 XX08 5F038 AR16 AZ04 CD18 DF01 EZ01 EZ14 EZ15 EZ17 EZ20 ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference)
Claims (6)
配線と、 前記第１のコイル配線と同様の形状を有し、層間絶縁膜
を介して前記第１のコイル配線に対向して形成された第
２のコイル配線と、 前記第１及び第２のコイル配線を電気的に並列接続する
ために、前記層間絶縁膜を貫通して形成された強磁性体
金属による複数のプラグと、 前記プラグが形成された層と同一層で前記第１及び第２
のコイル配線の中央部に当たる位置に、該プラグと同じ
強磁性体金属で形成された磁気コアとを、 備えたことを特徴とするオンチップ・コイル。A first coil wiring formed on a semiconductor substrate, having a shape similar to that of the first coil wiring, and formed facing the first coil wiring via an interlayer insulating film. A plurality of plugs made of a ferromagnetic metal formed through the interlayer insulating film to electrically connect the first and second coil wirings in parallel with each other; The first and second layers are formed of the same layer as the layer on which the plug is formed.
An on-chip coil comprising: a magnetic core formed of the same ferromagnetic metal as the plug at a position corresponding to the center of the coil wiring.
たコイル配線と、 前記コイル配線の中央部に配置され、軟磁性体粒子を接
着性材料で固化して形成された磁気コアとを、 備えたことを特徴とするオンチップ・コイル。2. A coil wiring formed on a semiconductor substrate via an insulating film, and a magnetic core disposed at the center of the coil wiring and formed by solidifying soft magnetic particles with an adhesive material. An on-chip coil comprising:
たコイル配線と、 前記コイル配線の中央部に配置され、軟磁性体粒子を接
着性材料で固化して形成された第１の磁気コアと、 前記コイル配線の外周部を取巻くように配置され、前記
第１の磁気コアと同じ材質の軟磁性体粒子を接着性材料
で固化して形成された第２の磁気コアとを、 備えたことを特徴とするオンチップ・コイル。3. A coil wiring formed on a semiconductor substrate with an insulating film interposed therebetween, and a first magnetic member disposed at a central portion of the coil wiring and formed by solidifying soft magnetic particles with an adhesive material. And a second magnetic core disposed so as to surround an outer peripheral portion of the coil wiring, and formed by solidifying soft magnetic particles of the same material as the first magnetic core with an adhesive material. An on-chip coil characterized in that:
配線と、層間絶縁膜を介して前記第１のコイル配線に対
向して形成された第２のコイル配線と、前記第１及び第
２のコイル配線を電気的に並列接続する複数のプラグと
を有するオンチップ・コイルの製造方法において、 前記第１のコイル配線が形成された半導体基板の表面に
前記層間絶縁膜を形成した後、該層間絶縁膜に前記複数
のプラグを形成するための開口部と前記第１及び第２の
コイル配線の中央部に磁気コアを形成するための開口部
とを形成する開口処理と、 前記層間絶縁膜に形成された開口部に強磁性体金属を充
填する充填処理とを、 行うことを特徴とするオンチップ・コイルの製造方法。4. A first coil wiring formed on a semiconductor substrate, a second coil wiring formed opposite to the first coil wiring via an interlayer insulating film, and a first and a second coil wiring. In a method for manufacturing an on-chip coil having a plurality of plugs electrically connecting the two coil wirings in parallel, after forming the interlayer insulating film on a surface of the semiconductor substrate on which the first coil wiring is formed, An opening process for forming an opening for forming the plurality of plugs in the interlayer insulating film and an opening for forming a magnetic core at the center of the first and second coil wirings; Filling a ferromagnetic metal into an opening formed in the film. A method for manufacturing an on-chip coil, comprising:
たコイル配線を有するオンチップ・コイルの製造方法に
おいて、 前記半導体基板上に前記絶縁膜を介して前記コイル配線
を形成した後、前記絶縁膜に前記コイル配線の中央部に
磁気コアを形成するための開口部を形成する開口処理
と、 前記絶縁膜に形成された開口部に軟磁性体粒子及び接着
性溶剤の混合物を充填する充填処理と、 前記絶縁膜の開口部に充填した混合物を熱によって固化
して前記磁気コアを形成する形成処理とを、 行うことを特徴とするオンチップ・コイルの製造方法。5. A method of manufacturing an on-chip coil having a coil wiring formed on a semiconductor substrate via an insulating film, the method comprising: forming the coil wiring on the semiconductor substrate via the insulating film; An opening process for forming an opening for forming a magnetic core at the center of the coil wiring in the insulating film; and a filling process for filling a mixture of soft magnetic particles and an adhesive solvent into the opening formed in the insulating film. A method for producing an on-chip coil, comprising: performing a treatment; and forming a mixture filled in an opening of the insulating film by heat to form the magnetic core.
ル配線の中央部に第１の磁気コアを形成するための開口
部を形成すると共に、該コイル配線の外周部に第２の磁
気コアを形成するための開口部を形成することを特徴と
する請求項５記載のオンチップ・コイルの製造方法。6. An opening process for forming an opening for forming a first magnetic core in a center portion of the coil wiring in the insulating film, and forming a second magnetic core in an outer peripheral portion of the coil wiring. 6. The method for manufacturing an on-chip coil according to claim 5, wherein an opening for forming a hole is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000091130A JP4200631B2 (en) | 2000-03-29 | 2000-03-29 | On-chip coil and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000091130A JP4200631B2 (en) | 2000-03-29 | 2000-03-29 | On-chip coil and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284533A true JP2001284533A (en) | 2001-10-12 |
| JP4200631B2 JP4200631B2 (en) | 2008-12-24 |
Family
ID=18606632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000091130A Expired - Fee Related JP4200631B2 (en) | 2000-03-29 | 2000-03-29 | On-chip coil and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4200631B2 (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112138A1 (en) * | 2003-06-16 | 2004-12-23 | Nec Corporation | Semiconductor device and method for manufacturing same |
| WO2005024949A1 (en) * | 2003-08-28 | 2005-03-17 | Hitachi, Ltd. | Semiconductor device and its manufacturing method |
| JP2005175434A (en) * | 2003-09-30 | 2005-06-30 | Agere Systems Inc | Inductors formed in integrated circuits |
| US7053165B2 (en) | 2002-06-24 | 2006-05-30 | Nec Electronics Corporation | Semiconductor integrated circuit including an inductor and method of manufacturing the same |
| JP2007266245A (en) * | 2006-03-28 | 2007-10-11 | Kyocera Corp | Coil built-in board |
| US20130271252A1 (en) * | 2012-04-12 | 2013-10-17 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing the wiring substrate |
| JP2014168099A (en) * | 2009-03-04 | 2014-09-11 | Qualcomm Inc | Magnetic film enhanced inductor |
| CN108346642A (en) * | 2018-04-13 | 2018-07-31 | 安徽云塔电子科技有限公司 | A kind of inductance stacked structure |
| JP2020520218A (en) * | 2017-05-17 | 2020-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | Providing supply voltage to dynamic internal power nodes |
| JP2021510935A (en) * | 2018-04-13 | 2021-04-30 | 安徽▲雲▼塔▲電▼子科技有限公司 | Inductor laminated structure |
| JP2022084783A (en) * | 2017-04-28 | 2022-06-07 | スリーディー グラス ソリューションズ，インク | RF circulator |
| US11894594B2 (en) | 2017-12-15 | 2024-02-06 | 3D Glass Solutions, Inc. | Coupled transmission line resonate RF filter |
| US11908617B2 (en) | 2020-04-17 | 2024-02-20 | 3D Glass Solutions, Inc. | Broadband induction |
| US11929199B2 (en) | 2014-05-05 | 2024-03-12 | 3D Glass Solutions, Inc. | 2D and 3D inductors fabricating photoactive substrates |
| US12165809B2 (en) | 2016-02-25 | 2024-12-10 | 3D Glass Solutions, Inc. | 3D capacitor and capacitor array fabricating photoactive substrates |
-
2000
- 2000-03-29 JP JP2000091130A patent/JP4200631B2/en not_active Expired - Fee Related
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053165B2 (en) | 2002-06-24 | 2006-05-30 | Nec Electronics Corporation | Semiconductor integrated circuit including an inductor and method of manufacturing the same |
| WO2004112138A1 (en) * | 2003-06-16 | 2004-12-23 | Nec Corporation | Semiconductor device and method for manufacturing same |
| US7750413B2 (en) | 2003-06-16 | 2010-07-06 | Nec Corporation | Semiconductor device and method for manufacturing same |
| JP4904813B2 (en) * | 2003-06-16 | 2012-03-28 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
| WO2005024949A1 (en) * | 2003-08-28 | 2005-03-17 | Hitachi, Ltd. | Semiconductor device and its manufacturing method |
| JPWO2005024949A1 (en) * | 2003-08-28 | 2006-11-16 | 株式会社日立製作所 | Semiconductor device and manufacturing method thereof |
| CN100461410C (en) * | 2003-08-28 | 2009-02-11 | 株式会社日立制作所 | Semiconductor device and its manufacturing method |
| US7629667B2 (en) | 2003-08-28 | 2009-12-08 | Hitachi, Ltd. | Semiconductor device including an on-chip coil antenna formed on a device layer which is formed on an oxide film layer |
| JP4497093B2 (en) * | 2003-08-28 | 2010-07-07 | 株式会社日立製作所 | Semiconductor device and manufacturing method thereof |
| JP2005175434A (en) * | 2003-09-30 | 2005-06-30 | Agere Systems Inc | Inductors formed in integrated circuits |
| JP2007266245A (en) * | 2006-03-28 | 2007-10-11 | Kyocera Corp | Coil built-in board |
| JP2014168099A (en) * | 2009-03-04 | 2014-09-11 | Qualcomm Inc | Magnetic film enhanced inductor |
| US9190201B2 (en) | 2009-03-04 | 2015-11-17 | Qualcomm Incorporated | Magnetic film enhanced inductor |
| US9336938B2 (en) * | 2012-04-12 | 2016-05-10 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing the wiring substrate |
| US20130271252A1 (en) * | 2012-04-12 | 2013-10-17 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing the wiring substrate |
| US11929199B2 (en) | 2014-05-05 | 2024-03-12 | 3D Glass Solutions, Inc. | 2D and 3D inductors fabricating photoactive substrates |
| US12165809B2 (en) | 2016-02-25 | 2024-12-10 | 3D Glass Solutions, Inc. | 3D capacitor and capacitor array fabricating photoactive substrates |
| JP2022084783A (en) * | 2017-04-28 | 2022-06-07 | スリーディー グラス ソリューションズ，インク | RF circulator |
| JP2022177191A (en) * | 2017-04-28 | 2022-11-30 | スリーディー グラス ソリューションズ，インク | RF circulator |
| JP7546933B2 (en) | 2017-04-28 | 2024-09-09 | スリーディー グラス ソリューションズ，インク | RF Circulator |
| JP2020520218A (en) * | 2017-05-17 | 2020-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | Providing supply voltage to dynamic internal power nodes |
| JP7083558B2 (en) | 2017-05-17 | 2022-06-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Providing supply voltage to dynamic internal power nodes |
| US11894594B2 (en) | 2017-12-15 | 2024-02-06 | 3D Glass Solutions, Inc. | Coupled transmission line resonate RF filter |
| CN108346642A (en) * | 2018-04-13 | 2018-07-31 | 安徽云塔电子科技有限公司 | A kind of inductance stacked structure |
| US11631516B2 (en) | 2018-04-13 | 2023-04-18 | Anhui Yunta Electronic Technologies Co., Ltd. | Inductor stack structure |
| JP2021510935A (en) * | 2018-04-13 | 2021-04-30 | 安徽▲雲▼塔▲電▼子科技有限公司 | Inductor laminated structure |
| US11908617B2 (en) | 2020-04-17 | 2024-02-20 | 3D Glass Solutions, Inc. | Broadband induction |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4200631B2 (en) | 2008-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7107666B2 (en) | Method of manufacturing an ultra-miniature magnetic device | |
| US6976300B2 (en) | Integrated circuit inductors | |
| JP4299543B2 (en) | Integrated toroidal coil inductors for IC devices | |
| JP4200631B2 (en) | On-chip coil and its manufacturing method | |
| US20030070282A1 (en) | Ultra-miniature magnetic device | |
| US12525389B2 (en) | Coil component and manufacturing method therefor | |
| CN101447275A (en) | Spiral inductor structure, preparation method thereof and packaging structure | |
| US10515753B2 (en) | Coil component and method of manufacturing the same | |
| JPS60136363A (en) | Semiconductor device | |
| CN115424811A (en) | Integrated inductor and preparation method thereof | |
| CN116190356B (en) | Preparation method of three-dimensional inductor | |
| TWI285427B (en) | Metal-insulator-metal transformer and method for manufacturing the same | |
| KR20070116460A (en) | Semiconductor device including inductor and manufacturing method thereof | |
| JPH1187125A (en) | Anisotropic ferrite magnetic material, method for producing the same, and planar magnetic element using anisotropic ferrite magnetic material | |
| JPS5880121A (en) | Production of thin film magnetic head | |
| JPH11135721A (en) | Inductor, method for manufacturing the same, and semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080929 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |