[go: up one dir, main page]

KR20070116460A - Semiconductor device including inductor and manufacturing method thereof - Google Patents

Semiconductor device including inductor and manufacturing method thereof Download PDF

Info

Publication number
KR20070116460A
KR20070116460A KR1020060050514A KR20060050514A KR20070116460A KR 20070116460 A KR20070116460 A KR 20070116460A KR 1020060050514 A KR1020060050514 A KR 1020060050514A KR 20060050514 A KR20060050514 A KR 20060050514A KR 20070116460 A KR20070116460 A KR 20070116460A
Authority
KR
South Korea
Prior art keywords
inductor
core
coil
interlayer insulating
inductor coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060050514A
Other languages
Korean (ko)
Inventor
김윤해
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060050514A priority Critical patent/KR20070116460A/en
Publication of KR20070116460A publication Critical patent/KR20070116460A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/20—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/04—Fixed inductances of the signal type with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

A semiconductor device having an inductor and its manufacturing method are provided to obtain a larger induction capacitance than the conventional inductor by placing an inductor core which is made of a ferroelectric material within an inductor coil. An inductor core(140) is placed on a semiconductor substrate. An inductor coil(165) having a first and a second terminals is located around the inductor core. A plurality of inductor electrodes(110) are connected respectively to the terminals of the inductor coil. The inductor core is made of one material selected from a group consisting of iron, cobalt, nickel, tantalum, barium and an alloy material thereof.

Description

인덕터를 구비하는 반도체 소자 및 그 제조 방법{Semiconductor Device Having Inductor And Methods Of Fabricating The Same}Semiconductor device having an inductor and a manufacturing method therefor {Semiconductor Device Having Inductor And Methods Of Fabricating The Same}

도 1a는 종래 기술에 따른 반도체소자의 인덕터를 설명하기 위한 평면도이다. 1A is a plan view illustrating an inductor of a semiconductor device according to the related art.

도 1b는 종래 기술에 따른 반도체소자의 인덕터를 설명하기 위한 공정단면도이다. 1B is a process cross-sectional view for describing an inductor of a semiconductor device according to the prior art.

도 2는 본 발명에 따른 반도체소자의 인덕터를 설명하기 위한 평면도이다. 2 is a plan view illustrating an inductor of a semiconductor device according to the present invention.

도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 인덕터의 제조 방법을 설명하기 위한 공정 단면도들이다.3A to 3E are cross-sectional views illustrating a method of manufacturing an inductor according to an exemplary embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 인덕터의 제조 방법을 설명하기 위한 공정 단면도들이다.4A to 4D are cross-sectional views illustrating a method of manufacturing an inductor according to another exemplary embodiment of the present invention.

도 5a 내지 도 5d는 본 발명의 또다른 실시예에 따른 인덕터의 제조 방법을 설명하기 위한 공정 단면도들이다. 5A to 5D are cross-sectional views illustrating a method of manufacturing an inductor according to still another embodiment of the present invention.

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 인덕터를 구비하는 반도체 소자 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a semiconductor device having an inductor and a method for manufacturing the same.

신속한 정보교환의 필요성이 증가함에 따라, 고주파수 대역 신호를 고속으로 처리할 수 있는 고주파 반도체소자를 구비하는 무선이동통신 시스템의 수요가 증가하고 있다. 상기 고주파 반도체소자는 능동소자로 사용되는 트랜지스터들 및 수동소자로 사용되는 저항(resistor), 커패시터(capacitor) 및 인덕터(inductor)를 구비한다. As the need for rapid information exchange increases, the demand for a wireless mobile communication system having a high frequency semiconductor device capable of processing high frequency band signals at high speed is increasing. The high frequency semiconductor device includes a transistor used as an active device and a resistor, a capacitor, and an inductor used as a passive device.

상기 인덕터는 고주파 신호의 전달을 방해하는 역할을 하며, 상기 커패시터와 함께 고주파 신호를 처리하기 위한 RF 회로를 구성한다. 일반적으로 RF 회로에서는, 회로를 흐르고 있는 전류의 변화에 의한 전자기유도에 대응하여 발생되는 역기전력의 비율을 나타내는, 유도용량(inductance)가 큰 인덕터가 요구되고 있다. The inductor serves to hinder the transmission of the high frequency signal, and together with the capacitor constitutes an RF circuit for processing the high frequency signal. In general, an RF circuit requires an inductor having a high inductance, which represents a ratio of back EMF generated in response to electromagnetic induction caused by a change in current flowing through the circuit.

도 1a는 종래 기술에 따른 반도체소자의 인덕터를 설명하기 위한 평면도이고, 도 1b는 종래 기술에 따른 반도체소자의 인덕터를 설명하기 위한 공정단면도이다. 구체적으로, 도 1b는 도 1의 점선 I-I'을 따라 보여지는 단면을 도시한다. 1A is a plan view illustrating an inductor of a semiconductor device according to the prior art, and FIG. 1B is a cross-sectional view illustrating the inductor of the semiconductor device according to the prior art. Specifically, FIG. 1B shows a cross section taken along the dotted line II ′ of FIG. 1.

도 1a 및 도 1b를 참조하면, 반도체기판(10) 상에는 서로 이격된 인덕터 전극들(20)이 배치되고, 상기 인덕터 전극들(20)에는 인덕터 코일(50)이 연결된다. 상기 인덕터 전극들(50) 각각은 그 상부에 배치되는 플러그들(40)을 통해 상기 인덕터 코일(50)에 연결된다. 이때, 상기 인덕터 코일(50)과 상기 인덕터 전극들(20) 사이에는, 상기 플러그들(40)을 둘러싸면서 상기 인덕터 전극들(20)을 덮는 하부 층간절연막(30)이 형성된다. 종래의 기술들에 따르면, 상기 인덕터 코일(50)은, 도 1a에 도시된 것처럼, 나선 모양을 갖는다. 이 경우, 상기 인덕터 코일(50)을 흐르 는 전류는 상기 인덕터 코일(50)의 중앙을 지나는 자기장을 생성시킨다. 하지만, 종래의 기술에 따른 반도체 소자의 인덕터는 상기 RF 회로에서 요구되는 큰 유도 용량을 갖기 어렵다. 1A and 1B, inductor electrodes 20 spaced apart from each other are disposed on the semiconductor substrate 10, and an inductor coil 50 is connected to the inductor electrodes 20. Each of the inductor electrodes 50 is connected to the inductor coil 50 through plugs 40 disposed thereon. In this case, a lower interlayer insulating layer 30 is formed between the inductor coil 50 and the inductor electrodes 20 to cover the inductor electrodes 20 while surrounding the plugs 40. According to the prior arts, the inductor coil 50 has a spiral shape, as shown in FIG. 1A. In this case, the current flowing through the inductor coil 50 generates a magnetic field passing through the center of the inductor coil 50. However, the inductor of the semiconductor device according to the prior art is difficult to have a large inductance required in the RF circuit.

본 발명이 이루고자 하는 일 기술적 과제는 큰 유도 용량을 갖는 인덕터를 포함하는 반도체 소자를 제공하는 데 있다. One object of the present invention is to provide a semiconductor device including an inductor having a large inductance.

본 발명이 이루고자 하는 일 기술적 과제는 인덕터의 유도 용량을 증가시킬 수 있는 반도체 소자의 제조 방법을 제공하는 데 있다. An object of the present invention is to provide a method for manufacturing a semiconductor device that can increase the inductance of the inductor.

상기 기술적 과제를 달성하기 위하여, 본 발명은 인덕터 코일 내에 강자성 코어를 배치된 인덕터 소자를 포함하는 반도체 장치를 제공한다. 이 장치는 반도체기판 상에 배치되는 인덕터 코어(inductor core), 상기 인덕터 코어의 둘레에 배치되되 제 1 단자 및 제 2 단자를 갖는 인덕터 코일(inductor coil) 및 상기 인덕터 코일의 제 1 및 제 2 단자들에 각각 접속하는 인덕터 전극들(inductor electrodes)을 구비한다. 이때, 상기 인덕터 코어는 철, 코발트, 니켈, 탄탈륨, 바륨, 아연 및 이들을 포함하는 합금 물질들 중의 적어도 한가지로 이루어진다. In order to achieve the above technical problem, the present invention provides a semiconductor device including an inductor element having a ferromagnetic core disposed in the inductor coil. The apparatus includes an inductor core disposed on a semiconductor substrate, an inductor coil disposed around the inductor core, the inductor coil having a first terminal and a second terminal, and the first and second terminals of the inductor coil. Inductor electrodes that connect to the respective ones. In this case, the inductor core is made of at least one of iron, cobalt, nickel, tantalum, barium, zinc and alloy materials including them.

상기 인덕터 코일은 상기 제 1 및 제 2 단자들 사이의 직선 길이보다 긴 길이를 가지면서 상기 인덕터 코어 주위를 감는 나선형일 수 있다. 또한, 상기 인덕터 코어와 상기 인덕터 코일은 실질적으로 동일한 높이에 형성된다. 이에 더하여, 상기 인덕터 코어와 상기 인덕터 코일 사이에는 적어도 한 층의 층간절연막이 배치 될 수 있다. The inductor coil may be spiral wound around the inductor core while having a length longer than the straight length between the first and second terminals. In addition, the inductor core and the inductor coil are formed at substantially the same height. In addition, at least one interlayer insulating layer may be disposed between the inductor core and the inductor coil.

상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 인덕터 코일 내에 강자성 코어를 형성하는 반도체 장치의 제조 방법을 제공한다. 이 방법은 반도체기판 상에 하부 층간절연막을 형성하고, 상기 하부 층간절연막 상에 인덕터 코어를 형성한 후, 상기 하부 층간절연막 상에 상기 인덕터 코어의 둘레에 배치되는 인덕터 코일을 형성하는 단계를 포함한다. 이때, 상기 인덕터 코어는 철, 코발트, 니켈, 탄탈륨, 바륨, 아연 및 이들을 포함하는 합금 물질들 중의 적어도 한가지로 형성할 수 있다. In order to achieve the above another technical problem, the present invention provides a method of manufacturing a semiconductor device for forming a ferromagnetic core in the inductor coil. The method includes forming a lower interlayer insulating film on a semiconductor substrate, forming an inductor core on the lower interlayer insulating film, and then forming an inductor coil disposed around the inductor core on the lower interlayer insulating film. . In this case, the inductor core may be formed of at least one of iron, cobalt, nickel, tantalum, barium, zinc, and alloy materials including the same.

본 발명에 따르면, 상기 인덕터 코일 및 상기 인덕터 코어는 실질적으로 동일한 높이에 형성된다. 또한, 상기 인덕터 코일의 양단에 접속하는 인덕터 전극들을 더 형성할 수 있다. 이때, 상기 인덕터 전극들은 상기 인덕터 코일 및 상기 인덕터 코어의 상부 또는 하부에 배치될 수 있다. According to the invention, the inductor coil and the inductor core are formed at substantially the same height. Further, inductor electrodes connected to both ends of the inductor coil may be further formed. In this case, the inductor electrodes may be disposed above or below the inductor coil and the inductor core.

본 발명에 따르면, 상기 인덕터 코어는 패터닝 기술 또는 다마신 기술 중의 한가지를 사용하여 형성되고, 마찬가지로, 상기 인덕터 코일은 패터닝 기술 또는 다마신 기술 중의 한가지를 사용하여 형성될 수 있다. 또한, 상기 인덕터 코일은 상기 인덕터 코어를 형성하기 전 또는 후에 형성될 수 있다. According to the present invention, the inductor core is formed using one of a patterning technique or a damascene technique, and likewise, the inductor coil can be formed using one of a patterning technique or a damascene technique. In addition, the inductor coil may be formed before or after forming the inductor core.

본 발명에 따르면, 상기 하부 층간절연막 상에, 적어도 한층의 상부 층간절연막을 형성하는 단계를 더 포함할 수 있다. 이 경우, 상기 인덕터 코일 및 상기 인덕터 코어는 각각 상기 상부 층간절연막을 주형으로 사용하는 다마신 기술을 사용하여 형성되는 것이 바람직하다. According to the present invention, the method may further include forming at least one upper interlayer insulating film on the lower interlayer insulating film. In this case, the inductor coil and the inductor core are preferably formed using a damascene technique using the upper interlayer insulating film as a template.

이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Objects, other objects, features and advantages of the present invention will be readily understood through the following preferred embodiments associated with the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the invention to those skilled in the art.

본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막을 다른 영역 또는 막과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1막질로 언급된 막질이 다른 실시예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.In the present specification, when it is mentioned that a film is on another film or substrate, it means that it may be formed directly on another film or substrate or a third film may be interposed therebetween. In addition, in the drawings, the thicknesses of films and regions are exaggerated for effective explanation of technical contents. In addition, in various embodiments of the present specification, terms such as first, second, and third are used to describe various regions, films, and the like, but these regions and films should not be limited by these terms. . These terms are only used to distinguish any given region or film from other regions or films. Thus, the film quality referred to as the first film quality in one embodiment may be referred to as the second film quality in other embodiments. Each embodiment described and illustrated herein also includes its complementary embodiment.

도 2는 본 발명에 따른 반도체소자의 인덕터를 설명하기 위한 평면도이고, 도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 인덕터의 제조 방법을 설명하기 위한 공정 단면도들이다. 구체적으로, 도 3a 내지 도 3e는 도 2의 점선 II-II'을 따라 보여지는 단면들을 도시한다. 2 is a plan view illustrating an inductor of a semiconductor device according to the present invention, and FIGS. 3A to 3E are cross-sectional views illustrating a method of manufacturing the inductor according to an embodiment of the present invention. Specifically, FIGS. 3A-3E show cross sections taken along the dashed line II-II ′ of FIG. 2.

도 2 및 도 3a를 참조하면, 반도체기판(100) 상에 인덕터 전극들(110)을 형성한다. 상기 인덕터 전극들(110)은 서로 이격되어 형성되고, 이들의 상부에는 하부 층간절연막(120)이 형성된다. 상기 하부 층간절연막(120) 내에는, 이를 관통하여 상기 인덕터 전극들(110)에 접속하는 플러그 패턴들(130)이 형성된다. 상기 하부 층간절연막(120) 상에는 상기 플러그 패턴들(130)로부터 이격된 인덕터 코어(140)가 형성된다. 한편, 상기 반도체기판(100)과 상기 인덕터 전극(110) 사이에는 트랜지스터를 포함하는 하부 구조체(도시하지 않음)가 더 형성될 수 있다. 2 and 3A, inductor electrodes 110 are formed on the semiconductor substrate 100. The inductor electrodes 110 are formed to be spaced apart from each other, and a lower interlayer insulating layer 120 is formed thereon. Plug patterns 130 are formed in the lower interlayer insulating layer 120 to penetrate the insulator electrodes 110. An inductor core 140 spaced apart from the plug patterns 130 is formed on the lower interlayer insulating layer 120. On the other hand, a lower structure (not shown) including a transistor may be further formed between the semiconductor substrate 100 and the inductor electrode 110.

본 발명에 따르면, 상기 인덕터 코어(140)는 철, 코발트, 니켈, 탄탈륨, 바륨, 아연 및 이들을 포함하는 합금 물질들 중의 적어도 한가지로 형성된다. 예를 들면, 상기 인덕터 코어(140)는 철(Fe), 코발트(Co), 니켈(Ni), 퍼멀로이(Permalloy), 페라이트(ferrite), FeTaN, BaZn2-xCoxFe16O27　등으로 형성될 수 있다. 이 실시예에 따르면, 상기 인덕터 코어(140)는 상기 하부 층간절연막(120) 상에 인덕터 코어막을 형성한 후, 이를 사진/식각하는 단계를 포함하는 패터닝 기술을 사용하여 형성될 수 있다. According to the present invention, the inductor core 140 is formed of at least one of iron, cobalt, nickel, tantalum, barium, zinc and alloy materials including them. For example, the inductor core 140 may be formed of iron (Fe), cobalt (Co), nickel (Ni), permalloy, ferrite, ferTaN, BaZn2-xCoxFe16O27, or the like. According to this embodiment, the inductor core 140 may be formed using a patterning technique including forming an inductor core layer on the lower interlayer insulating layer 120 and then photographing / etching the inductor core layer.

도 2 및 도 3b를 참조하면, 상기 인덕터 코어(140)이 형성된 결과물 상에 상부 층간절연막(150)을 형성한다. 상기 상부 층간절연막(150)은 실리콘 산화막으로 형성될 수 있으며, 이를 형성하는 방법으로는 화학적 기상 증착 기술이 사용될 수 있다. 이때, 상기 상부 층간절연막(150)은 상기 인덕터 코어(140)의 두께보다 두꺼 운 두께로 형성되는 것이 바람직하다. 2 and 3B, an upper interlayer insulating layer 150 is formed on the resultant product on which the inductor core 140 is formed. The upper interlayer insulating layer 150 may be formed of a silicon oxide layer, and a chemical vapor deposition technique may be used as a method of forming the upper interlayer insulating layer 150. In this case, the upper interlayer insulating layer 150 may be formed to a thickness thicker than the thickness of the inductor core 140.

본 발명에 따르면, 상기 인덕터 코어(140)가 노출되지 않는 범위 내에서, 상기 상부 층간절연막(150)을 평탄화 식각하는 단계를 더 실시할 수 있다. 상기 평탄화 식각은 화학적 기계적 연마(chemical mechanical polishing; CMP) 기술을 사용하여 실시될 수 있다. 그 결과, 도 3b에 도시된 것처럼, 상기 상부 층간절연막(150)의 상부면은 평탄화되어, 상기 상부 층간절연막(150)을 패터닝하는 후속 공정은 용이하게 진행될 수 있다. According to the present invention, the step of planarizing etching the upper interlayer insulating film 150 may be further performed within the range where the inductor core 140 is not exposed. The planarization etching may be performed using chemical mechanical polishing (CMP) technology. As a result, as shown in FIG. 3B, the upper surface of the upper interlayer insulating film 150 is planarized, so that a subsequent process of patterning the upper interlayer insulating film 150 may be easily performed.

도 2 및 도 3c를 참조하면, 상기 상부 층간절연막(150)을 패터닝하여, 인덕터 코일(165)을 정의하기 위한 코일 개구부(155)를 형성한다. 상기 코일 개구부(155)를 형성하는 단계는 상기 하부 층간절연막(120)에 대해 식각 선택성을 갖는 식각 레서피를 사용하여 실시하는 것이 바람직하다. 이러한 식각 선택성의 확보를 위해, 상기 하부 층간절연막(120)은 상기 상부 층간절연막(150)과 다른 물질로 형성되는 식각저지막(도시하지 않음)을 더 포함할 수 있다. 예를 들면, 상기 상부 및 하부 층간절연막들(150, 120)은 실리콘 산화막일 수 있고, 상기 식각 저지막은 실리콘 질화막일 수 있다. 2 and 3C, the upper interlayer insulating layer 150 is patterned to form a coil opening 155 for defining the inductor coil 165. The forming of the coil opening 155 may be performed by using an etching recipe having an etching selectivity with respect to the lower interlayer insulating layer 120. In order to secure the etching selectivity, the lower interlayer insulating layer 120 may further include an etch stop layer (not shown) formed of a material different from that of the upper interlayer insulating layer 150. For example, the upper and lower interlayer insulating layers 150 and 120 may be silicon oxide layers, and the etch stop layer may be silicon nitride layers.

본 발명에 따르면, 상기 코일 개구부(155)는 상기 인덕터 전극들(110)에 접속하는 상기 플러그 패턴들(130)을 노출시키도록 형성된다. 또한, 도 2에 도시된 인덕터 코일(165)의 모양으로부터 알 수 있는 것처럼, 상기 코일 개구부(155)는 상기 플러그 패턴들(130) 사이의 직선 거리보다 긴 길이를 가지면서, 상기 인덕터 코어(140)의 주위를 감는 나선형일 수 있다. 즉, 상기 코일 개구부(155)는 상기 인덕 터 코어(140)로부터의 직선 거리가 증가하면서 상기 인덕터 코어(140)의 주위를 원형으로 감는 형태로 형성될 수 있다. According to the present invention, the coil opening 155 is formed to expose the plug patterns 130 connected to the inductor electrodes 110. Also, as can be seen from the shape of the inductor coil 165 shown in FIG. 2, the coil opening 155 has a length longer than the straight distance between the plug patterns 130, and the inductor core 140. It can be spiral wound around). That is, the coil opening 155 may be formed in a shape of winding the circumference of the inductor core 140 in a circular shape while increasing a straight line distance from the inductor core 140.

도 2 및 도 3d를 참조하면, 상기 코일 개구부(155)가 형성된 상부 층간절연막(150) 상에, 상기 코일 개구부(155)를 채우는 도전막(160)을 형성한다. 상기 도전막(160)은 구리, 알루미늄 및 텅스텐과 같은 금속 물질로 형성되는 것이 바람직하다. 구체적으로, 상기 도전막(160)을 구리로 형성하는 경우, 잘 알려진 전기 도금 기술이 사용될 수 있고, 상기 도전막(160)을 알루미늄 또는 텅스텐으로 형성하는 경우, 화학 기상 증착 또는 물리적 기상 증착 기술이 사용될 수 있다. 2 and 3D, a conductive film 160 filling the coil opening 155 is formed on the upper interlayer insulating layer 150 on which the coil opening 155 is formed. The conductive layer 160 is preferably formed of a metal material such as copper, aluminum, and tungsten. Specifically, when the conductive layer 160 is formed of copper, a well-known electroplating technique may be used. When the conductive layer 160 is formed of aluminum or tungsten, chemical vapor deposition or physical vapor deposition may be used. Can be used.

도 2 및 도 3e를 참조하면, 상기 상부 층간절연막(150)의 상부면이 노출될 때까지 상기 도전막(160)을 평탄화 식각한다. 이에 따라, 상기 코일 개구부(155)를 채우면서 상기 플러그 패턴들(130)을 통해 상기 인덕터 전극들(110)에 접속하는 인덕터 코일(165)이 형성된다. 본 발명에 따르면, 도 3e에 도시된 것처럼, 상기 도전막(160)을 평탄화 식각하는 단계는 상기 인덕터 코어(140)의 상부면이 노출될 때까지 실시될 수도 있다. 2 and 3E, the conductive layer 160 is planarized and etched until the upper surface of the upper interlayer insulating layer 150 is exposed. Accordingly, an inductor coil 165 is formed to fill the coil opening 155 and connect to the inductor electrodes 110 through the plug patterns 130. According to the present invention, as illustrated in FIG. 3E, the planarization etching of the conductive layer 160 may be performed until the top surface of the inductor core 140 is exposed.

본 발명에 따르면, 상기 인덕터 코어(140)는 강자성 물질로 형성된다. 예를 들면, 상기 인덕터 코어(140)는 철, 코발트, 니켈, 탄탈륨, 바륨, 아연 및 이들을 포함하는 합금 물질들 중의 적어도 한가지로 형성될 수 있다. 더 구체적으로, 본 발명의 일 실시예에 따르면, 상기 인덕터 코어(140)는 Fe, Co, Ni, 퍼멀로이(permalloy), FeTaN 및 BaZn2-xCoxFe16027 중의 한가지로 형성될 수 있다. According to the present invention, the inductor core 140 is formed of a ferromagnetic material. For example, the inductor core 140 may be formed of at least one of iron, cobalt, nickel, tantalum, barium, zinc, and alloy materials including the same. More specifically, according to an embodiment of the present invention, the inductor core 140 may be formed of one of Fe, Co, Ni, permalloy, FeTaN, and BaZn 2 -xCoxFe16027.

이처럼 강자성 물질로 상기 인덕터 코어(140)를 형성할 경우, 상기 강자성 물질을 구성하는 원자들의 자기 쌍극자들이 일렬로 배열됨으로써 생성되는 물질 자기장(Bm) 때문에, 전체 자기장이 세기는 상기 인덕터 코일(165)을 흐르는 전류에 의해 생성되는 자기장(B0)보다 증가한다. (즉, Btotal=B0+Bm). (Munir H. Nayfeh와 Morton K. Brussel이 저술한 'Electricity and Magnetism', John Wiley & Sons, 1985, 298쪽 참조). 그 결과, 본 발명에 따른 인덕터는 상기 인덕터 코어(140)를 갖지 않는 종래 기술에 따른 인덕터보다 큰 인덕턴스를 가질 수 있다. When the inductor core 140 is formed of the ferromagnetic material as described above, the inductor coil 165 has a high overall magnetic field strength due to the material magnetic field B m generated by arranging magnetic dipoles of the atoms constituting the ferromagnetic material in a line. Increases by a current flowing through the magnetic field B 0 . (Ie B total = B 0 + B m ). (See Electricity and Magnetism, by John H. Nayfeh and Morton K. Brussel, John Wiley & Sons, 1985, 298). As a result, the inductor according to the present invention may have a larger inductance than the inductor according to the prior art without the inductor core 140.

도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 인덕터의 제조 방법을 설명하기 위한 공정 단면도들이다. 이때, 도 4a 내지 도 4d는 도 2의 점선 II-II'을 따라 보여지는 단면들을 도시한다. 상기 인덕터 코어(140)를 다마신 공정을 통해 형성한다는 점을 제외하면, 이 실시예는 도 3a 내지 도 3e을 참조하여 설명한 앞선 실시예와 유사하다. 따라서, 논의의 간결함을 위해, 아래에서는 앞선 실시예와 중복되지 않는 기술적 특징을 중심으로 설명할 것이다. 4A to 4D are cross-sectional views illustrating a method of manufacturing an inductor according to another exemplary embodiment of the present invention. 4A to 4D show cross sections taken along the dashed line II-II ′ of FIG. 2. Except that the inductor core 140 is formed through a damascene process, this embodiment is similar to the previous embodiment described with reference to FIGS. 3A-3E. Therefore, for the sake of brevity of the discussion, the following description will focus on technical features that do not overlap with the foregoing embodiments.

도 4a 및 도 4b를 참조하면, 상기 하부 층간절연막(120) 상에, 상기 인덕터 코어(140)를 정의하는 코어 개구부(152)를 갖는 상부 층간절연막(150)을 형성한다. 이어서, 상기 코어 개구부(152)를 채우는 인덕터 코어(140)를 형성한다. 4A and 4B, an upper interlayer insulating layer 150 having a core opening 152 defining the inductor core 140 is formed on the lower interlayer insulating layer 120. Subsequently, an inductor core 140 is formed to fill the core opening 152.

상기 인덕터 코어(140)를 형성하는 단계는 전기도금, 화학적 기상증착 또는 물리적 기상증착 중의 한가지 방법으로 상기 코어 개구부(152)를 채우는 코어막(core layer)을 형성한 후, 상기 상부 층간절연막(150)의 상부면이 노출될 때까 지 이를 평탄화 식각하는 단계를 포함할 수 있다. 이때, 상기 코어막은, 상술한 것처럼, 강자성 물질들 중의 한가지로 형성될 수 있다. The forming of the inductor core 140 may include forming a core layer filling the core opening 152 by one of electroplating, chemical vapor deposition, or physical vapor deposition, and then forming the upper interlayer insulating layer 150. Flattening etching until the upper surface of the) is exposed. At this time, the core film, as described above, may be formed of one of the ferromagnetic materials.

도 4c 및 도 4d를 참조하면, 상기 상부 층간절연막(150)을 다시 패터닝하여, 상기 플러그 패턴들(130)을 노출시키면서 상기 인덕터 코일(165)을 정의하기 위한 코일 개구부(155)를 형성한다. 상기 코일 개구부(155)는 앞선 실시예에서 설명한 방법을 통해 형성될 수 있다. 이어서, 상기 코일 개구부(155)를 채우는 도전막(160)을 형성한다. 한편, 이 실시예에 따르면, 도 4d에 도시된 것처럼, 상기 도전막(160)은 상기 인덕터 코어(140)의 상부면과 접할 수 있다. 상기 도전막(160)은 마찬가지로 앞선 실시예에서 설명한 방법을 통해 형성될 수 있다. Referring to FIGS. 4C and 4D, the upper interlayer insulating layer 150 is again patterned to form coil openings 155 for defining the inductor coil 165 while exposing the plug patterns 130. The coil opening 155 may be formed through the method described in the foregoing embodiment. Subsequently, a conductive film 160 filling the coil opening 155 is formed. Meanwhile, according to this embodiment, as illustrated in FIG. 4D, the conductive layer 160 may contact the upper surface of the inductor core 140. Likewise, the conductive layer 160 may be formed through the method described in the foregoing embodiment.

이후, 상기 인덕터 코어(140) 및 상기 상부 층간절연막(150)의 상부면이 노출될 때까지, 상기 도전막(160)을 평탄화 식각한다. 그 결과, 앞서 도 3e에 도시된 것처럼, 상기 인덕터 코어(140)의 둘레에 배치되면서 상기 플러그 패턴들(130)을 통해 상기 인덕터 전극들(110)에 접속하는 인덕터 코일(165)이 완성된다. Thereafter, the conductive layer 160 is planarized and etched until the upper surfaces of the inductor core 140 and the upper interlayer insulating layer 150 are exposed. As a result, as shown in FIG. 3E, the inductor coil 165 is completed while being disposed around the inductor core 140 and connected to the inductor electrodes 110 through the plug patterns 130.

도 5a 내지 도 5d는 본 발명의 또다른 실시예에 따른 인덕터의 제조 방법을 설명하기 위한 공정 단면도들이다. 이때, 도 5a 내지 도 5d는 도 2의 점선 II-II'을 따라 보여지는 단면들을 도시한다. 상기 상부 층간절연막(150)이 다층 구조로 형성된다는 점을 제외하면, 이 실시예는 도 3a 내지 도 3e 또는 도 4a 내지 도 4d를 참조하여 설명한 앞선 실시예들과 유사하다. 따라서, 논의의 간결함을 위해, 아래에서는 앞선 실시예들과 중복되지 않는 기술적 특징을 중심으로 설명할 것이다. 5A to 5D are cross-sectional views illustrating a method of manufacturing an inductor according to still another embodiment of the present invention. 5A to 5D show cross sections taken along the dotted line II-II 'of FIG. 2. This embodiment is similar to the previous embodiments described with reference to FIGS. 3A to 3E or 4A to 4D except that the upper interlayer insulating layer 150 is formed in a multilayer structure. Therefore, for the sake of brevity of discussion, the following description will focus on technical features that do not overlap with the foregoing embodiments.

도 5a를 참조하면, 이 실시예에 따르면, 상기 상부 층간절연막(150)은 차례 로 적층된 복수개의 절연막들로 구성될 수 있다. 예를 들면, 도시한 것처럼, 상기 상부 층간절연막(150)은 차례로 적층된 제 1 내지 제 6 절연막들(201~206)으로 형성될 수 있다. 이때, 상기 상부 층간절연막(150)은 다층 배선 구조체(도시하지 않음)를 구조적으로 지지하면서 이를 전기적으로 절연시키는 역할을 한다. 이 경우, 본 발명에 따른 인덕터를 둘러싸는 층간절연막을 형성하는 공정 단계의 추가가 불필요하므로, 제조 비용의 절감이 가능하다. Referring to FIG. 5A, according to this embodiment, the upper interlayer insulating layer 150 may be formed of a plurality of insulating layers sequentially stacked. For example, as illustrated, the upper interlayer insulating layer 150 may be formed of first to sixth insulating layers 201 to 206 sequentially stacked. In this case, the upper interlayer insulating layer 150 structurally supports a multilayer wiring structure (not shown) and electrically insulates the multilayer interlayer structure (not shown). In this case, since the addition of a process step for forming the interlayer insulating film surrounding the inductor according to the present invention is unnecessary, the manufacturing cost can be reduced.

본 발명의 일 실시예에 따르면, 상기 제 1, 제 3 및 제 5 절연막들(201, 203, 205)은 각각 상기 제 2, 제 4 및 제 6 절연막들(202, 204, 206)에 대해 식각 선택성을 갖는 물질로 형성될 수 있다. 예를 들면, 상기 제 1, 제 3 및 제 5 절연막들(201, 203, 205)은 실리콘 질화막이고, 상기 제 2, 제 4 및 제 6 절연막들(202, 204, 206)은 실리콘 산화막일 수 있다. 하지만, 상기 상부 층간절연막(150)을 구성하는 절연막들의 종류 및 적층 구조는 필요에 따라 다양하게 변형될 수 있다. In an embodiment, the first, third and fifth insulating layers 201, 203, and 205 are etched with respect to the second, fourth and sixth insulating layers 202, 204, and 206, respectively. It may be formed of a material having selectivity. For example, the first, third and fifth insulating layers 201, 203, and 205 may be silicon nitride layers, and the second, fourth and sixth insulating layers 202, 204, and 206 may be silicon oxide layers. have. However, the type and stacked structure of the insulating layers constituting the upper interlayer insulating layer 150 may be variously modified as necessary.

상기 상부 층간절연막(150) 내에 인덕터 코일(165)을 형성한다. 상기 인덕터 코일(165)을 형성하는 단계는, 앞서 도 3c 및 도 3d를 참조하여 설명한 것처럼, 상기 상부 층간절연막(150)을 패터닝하여 상기 플러그 패턴들(130)을 노출시키는 코일 개구부(155)를 형성한 후, 이를 채우는 코일 도전막(160)을 형성하는 단계를 포함할 수 있다. 이후, 상기 상부 층간절연막(150)의 상부면이 노출될 때까지 상기 코일 도전막(160)을 평탄화 식각함으로써, 상기 인덕터 코일(165)을 완성한다. An inductor coil 165 is formed in the upper interlayer insulating layer 150. In the forming of the inductor coil 165, as described above with reference to FIGS. 3C and 3D, the coil opening 155 may be formed by patterning the upper interlayer insulating layer 150 to expose the plug patterns 130. After forming, the method may include forming a coil conductive layer 160 filling the coil conductive layer 160. Thereafter, the inductor coil 165 is completed by planarizing etching the coil conductive layer 160 until the upper surface of the upper interlayer insulating layer 150 is exposed.

도 5b 내지 도 5d를 참조하면, 상기 인덕터 코일(165)이 형성된 결과물 상에 희생막(210)을 형성한 후, 상기 희생막(210) 및 상기 상부 층간절연막(150)을 패터닝하여 인덕터 코어(140)를 정의하는 코어 개구부(152)를 형성한다. 이어서, 상기 코어 개구부(152)를 채우는 코어막(220)을 형성한다. 상기 코어막(220)은 상술한 것처럼, 강자성 물질들 중의 한가지로 형성될 수 있다. 5B to 5D, after the sacrificial layer 210 is formed on the resultant in which the inductor coil 165 is formed, the sacrificial layer 210 and the upper interlayer insulating layer 150 are patterned to form an inductor core ( A core opening 152 defining 140 is formed. Subsequently, a core film 220 filling the core opening 152 is formed. As described above, the core film 220 may be formed of one of ferromagnetic materials.

상기 희생막(210)은 상기 코어막(220)을 평탄화 식각하는 단계에서, 상기 인덕터 코일(165)이 손상되는 것을 방지하는 식각 저지막으로 사용될 수 있다. 이를 위해, 상기 희생막(210)은 상기 코어막(220)에 대해 식각 선택성을 갖는 물질로 형성하는 것이 바람직하다. 본 발명의 다른 실시예에 따르면, 상기 희생막(210)을 형성하는 단계없이, 상기 코어막(220)을 상기 코어 개구부(152)가 형성된 상부 층간절연막(150) 상에 직접 형성할 수도 있다. The sacrificial layer 210 may be used as an etch stop layer to prevent the inductor coil 165 from being damaged in the planarization etching of the core layer 220. To this end, the sacrificial film 210 is preferably formed of a material having an etching selectivity with respect to the core film 220. According to another exemplary embodiment of the present invention, the core layer 220 may be directly formed on the upper interlayer insulating layer 150 in which the core opening 152 is formed without forming the sacrificial layer 210.

이어서, 상기 희생막(210)의 상부면이 노출될 때까지, 상기 코어막(220)을 평탄화 식각함으로써, 상기 코어 개구부(152) 내에 배치되는 인덕터 코어(140)를 완성한다. 이때, 상기 희생막(210)은 별도의 식각 공정을 통해 제거되거나 상기 코어막(220)의 평탄화 식각 공정에서 함께 제거될 수 있다. Subsequently, the core film 220 is planarized and etched until the top surface of the sacrificial film 210 is exposed, thereby completing the inductor core 140 disposed in the core opening 152. In this case, the sacrificial layer 210 may be removed through a separate etching process or may be removed together in the planarization etching process of the core layer 220.

상술한 방법들을 통해 형성되는 본 발명의 인덕터들은 인덕터 코일(165)과 실질적으로 동일한 높이에서, 상기 인덕터 코일(165)의 내부에 배치되는 인덕터 코어(140)를 구비한다. 이때, 상기 인덕터 코어(140)는 상술한 것처럼 강자성 물질로 형성되기 때문에, 상기 인덕터 코어(140)를 갖지 않는 종래 기술에 따른 인덕터보다 큰 인덕턴스를 가질 수 있다. The inductors of the present invention, which are formed through the methods described above, have an inductor core 140 disposed inside the inductor coil 165 at substantially the same height as the inductor coil 165. At this time, since the inductor core 140 is formed of a ferromagnetic material as described above, it may have a larger inductance than the inductor according to the prior art without the inductor core 140.

본 발명에 따르면, 인덕터 코일의 내부에는 강자성 물질들 중의 한가지로 형성되는 인덕터 코어가 배치된다. 이에 따라, 본 발명에 따른 인덕터는 종래 기술에 따른 인덕터보다 큰 유도용량을 가질 수 있다. 그 결과, 본 발명에 따른 인덕터는 최근의 RF 소자 등에서의 유도용량에 대한 기술적 요구를 충족시킬 수 있다. According to the present invention, an inductor core formed of one of the ferromagnetic materials is disposed inside the inductor coil. Accordingly, the inductor according to the present invention may have a larger inductance than the inductor according to the prior art. As a result, the inductor according to the present invention can satisfy the technical demand for inductance in the recent RF devices and the like.

Claims (10)

반도체기판 상에 배치되는 인덕터 코어(inductor core);An inductor core disposed on the semiconductor substrate; 상기 인덕터 코어의 둘레에 배치되되, 제 1 단자 및 제 2 단자를 갖는 인덕터 코일(inductor coil); 및An inductor coil disposed around the inductor core, the inductor coil having a first terminal and a second terminal; And 상기 인덕터 코일의 제 1 및 제 2 단자들에 각각 접속하는 인덕터 전극들(inductor electrodes)을 구비하되, Inductor electrodes (inductor electrodes) connected to the first and second terminals of the inductor coil, respectively, 상기 인덕터 코어는 철, 코발트, 니켈, 탄탈륨, 바륨, 아연 및 이들을 포함하는 합금 물질들 중의 적어도 한가지로 이루어지는 것을 특징으로 하는 반도체 장치.And the inductor core is made of at least one of iron, cobalt, nickel, tantalum, barium, zinc and alloy materials including them. 제 1 항에 있어서, The method of claim 1, 상기 인덕터 코일은 상기 제 1 및 제 2 단자들 사이의 직선 길이보다 긴 길이를 가지면서, 상기 인덕터 코어 주위를 감는 나선형인 것을 특징으로 하는 반도체 장치.And the inductor coil has a length longer than the straight length between the first and second terminals, and is a spiral wound around the inductor core. 제 1 항에 있어서, The method of claim 1, 상기 인덕터 코어와 상기 인덕터 코일은 실질적으로 동일한 높이에 형성되는 것을 특징으로 하는 반도체 장치.And the inductor core and the inductor coil are formed at substantially the same height. 제 1 항에 있어서, The method of claim 1, 상기 인덕터 코어와 상기 인덕터 코일 사이에는 적어도 한 층의 층간절연막이 배치되는 것을 특징으로 하는 반도체 장치.At least one interlayer insulating film is disposed between the inductor core and the inductor coil. 반도체기판 상에 하부 층간절연막을 형성하는 단계;Forming a lower interlayer insulating film on the semiconductor substrate; 상기 하부 층간절연막 상에, 인덕터 코어를 형성하는 단계; 및Forming an inductor core on the lower interlayer insulating film; And 상기 하부 층간절연막 상에, 인덕터 코일을 형성하는 단계를 포함하되, Forming an inductor coil on the lower interlayer insulating film; 상기 인덕터 코일은 상기 인덕터 코어의 둘레에 배치되고, The inductor coil is disposed around the inductor core, 상기 인덕터 코어는 철, 코발트, 니켈, 탄탈륨, 바륨, 아연 및 이들을 포함하는 합금 물질들 중의 적어도 한가지로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.And the inductor core is formed of at least one of iron, cobalt, nickel, tantalum, barium, zinc and alloy materials including them. 제 5 항에 있어서, The method of claim 5, 상기 인덕터 코일 및 상기 인덕터 코어는 실질적으로 동일한 높이에 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.And the inductor coil and the inductor core are formed at substantially the same height. 제 5 항에 있어서, The method of claim 5, 상기 인덕터 코일의 양단에 접속하는 인덕터 전극들을 형성하는 단계를 더 포함하되, Further comprising forming inductor electrodes connected to both ends of the inductor coil, 상기 인덕터 전극들은 상기 인덕터 코일 및 상기 인덕터 코어의 상부 또는 하부에 배치되는 것을 특징으로 하는 반도체 장치의 제조 방법.And the inductor electrodes are disposed above or below the inductor coil and the inductor core. 제 5 항에 있어서, The method of claim 5, 상기 인덕터 코어는 패터닝 기술 또는 다마신 기술 중의 한가지를 사용하여 형성되고, The inductor core is formed using one of a patterning technique or a damascene technique, 상기 인덕터 코일은 패터닝 기술 또는 다마신 기술 중의 한가지를 사용하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.And the inductor coil is formed using one of a patterning technique or a damascene technique. 제 5 항에 있어서, The method of claim 5, 상기 인덕터 코일은 상기 인덕터 코어를 형성하기 전 또는 후에 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.And the inductor coil is formed before or after forming the inductor core. 제 5 항에 있어서, The method of claim 5, 상기 하부 층간절연막 상에, 적어도 한층의 상부 층간절연막을 형성하는 단계를 더 포함하되, Forming at least one upper interlayer insulating film on the lower interlayer insulating film, 상기 인덕터 코일 및 상기 인덕터 코어는 각각 상기 상부 층간절연막을 주형으로 사용하는 다마신 기술을 사용하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.And the inductor coil and the inductor core are each formed using a damascene technique using the upper interlayer insulating film as a template.
KR1020060050514A 2006-06-05 2006-06-05 Semiconductor device including inductor and manufacturing method thereof Withdrawn KR20070116460A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060050514A KR20070116460A (en) 2006-06-05 2006-06-05 Semiconductor device including inductor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060050514A KR20070116460A (en) 2006-06-05 2006-06-05 Semiconductor device including inductor and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20070116460A true KR20070116460A (en) 2007-12-10

Family

ID=39142247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060050514A Withdrawn KR20070116460A (en) 2006-06-05 2006-06-05 Semiconductor device including inductor and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20070116460A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019032700A1 (en) * 2017-08-11 2019-02-14 Applied Materials, Inc. Semiconductor substrate having magnetic core inductor and method of making same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019032700A1 (en) * 2017-08-11 2019-02-14 Applied Materials, Inc. Semiconductor substrate having magnetic core inductor and method of making same
CN111052426A (en) * 2017-08-11 2020-04-21 应用材料公司 Semiconductor substrate with magnetic core inductor and method for manufacturing the same
CN111052426B (en) * 2017-08-11 2024-01-23 应用材料公司 Semiconductor substrate with magnetic core inductor and method of manufacturing the same

Similar Documents

Publication Publication Date Title
CN102341870B (en) Magnetic Film Enhanced Inductor
JP2904086B2 (en) Semiconductor device and manufacturing method thereof
CN101494112B (en) A method for forming coil inductance
JP4948756B2 (en) Inductor formed in integrated circuit and method of manufacturing the same
US11361889B2 (en) Magnetic inductor with multiple magnetic layer thicknesses
US11222742B2 (en) Magnetic inductor with shape anisotrophy
JPH08250332A (en) Three-dimensional integrated circuit inductor
CN101447275A (en) Spiral inductor structure, preparation method thereof and packaging structure
US11479845B2 (en) Laminated magnetic inductor stack with high frequency peak quality factor
JP2004524696A (en) Integrated toroidal coil inductor for IC devices
US20180323158A1 (en) Magnetic inductor stack including insulating material having multiple thicknesses
US9735102B2 (en) High voltage device
US20130241684A1 (en) Method for manufacturing common mode filter and common mode filter
JP4200631B2 (en) On-chip coil and its manufacturing method
US8531002B2 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
US9613897B2 (en) Integrated circuits including magnetic core inductors and methods for fabricating the same
CN105336842A (en) Semiconductor structure and forming method thereof
JP2002525869A (en) Method for manufacturing semiconductor device having semiconductor substrate having surface on which coil having magnetic core is provided
CN106531882A (en) Electromagnetic impedance sensing element and manufacturing method thereof
JPS60136363A (en) Semiconductor device
KR20070116460A (en) Semiconductor device including inductor and manufacturing method thereof
CN106898458B (en) Inductor and forming method thereof
KR20010075974A (en) Semiconductor Integrated Inductor
JP2006261536A (en) Semiconductor device
JPH11135721A (en) Inductor, method for manufacturing the same, and semiconductor integrated circuit device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060605

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid