JP2001274203A - 2-metal substrate and BGA structure - Google Patents
2-metal substrate and BGA structureInfo
- Publication number
- JP2001274203A JP2001274203A JP2000088512A JP2000088512A JP2001274203A JP 2001274203 A JP2001274203 A JP 2001274203A JP 2000088512 A JP2000088512 A JP 2000088512A JP 2000088512 A JP2000088512 A JP 2000088512A JP 2001274203 A JP2001274203 A JP 2001274203A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- copper foil
- blind via
- metal substrate
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/884—
-
- H10W90/754—
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ブラインドビアホールの穴埋め加工を行うこと
により製造工程を減少させ、生産性及び信頼性を高めた
2メタル基板とBGAの構造を提供することにある。
【解決手段】接着剤層無しの両面銅被覆積層板を構成す
る銅箔1/ベース材2/銅箔4の構成の片面側の銅箔表
面よりレーザ光7でブラインドビアホール17を形成
し、このブラインドビアホール17にCuめっき13を
施して導通化した2メタル基板において、前記ブライン
ドビアホール17の開口部分のみを、前記Cuめっき1
3後に、順次Niめっき18及びAuめっき8して、ブ
ラインドビアホール17を穴埋する。
(57) [Problem] To provide a two-metal substrate and BGA structure in which the number of manufacturing steps is reduced by performing a blind via hole filling process to improve productivity and reliability. A blind via hole (17) is formed by a laser beam (7) from the copper foil surface on one side of a copper foil (1) / base material (2) / copper foil (4) constituting a double-sided copper-coated laminate without an adhesive layer. In a two-metal substrate in which the blind via hole 17 is subjected to Cu plating 13 to make it conductive, only the opening of the blind via hole 17 is covered with the Cu plating 1
After 3, Ni plating 18 and Au plating 8 are sequentially performed to fill the blind via holes 17.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、BGA(Ball Gri
d Array )用の2層配線TAB(Tape AutomatedBondin
g)テープ等、絶縁性基板の両面に配線パターンを有し
た2メタル基板(2層配線板)に関し、特に配線ピッチ
80μm以下を得るのに適した2メタル基板およびこれ
をベース材とするBGA構造に関するものである。TECHNICAL FIELD The present invention relates to a BGA (Ball Gri
d Array) 2-layer wiring TAB (Tape AutomatedBondin)
g) A two-metal substrate (two-layer wiring board) having a wiring pattern on both sides of an insulating substrate such as a tape, particularly a two-metal substrate suitable for obtaining a wiring pitch of 80 μm or less, and a BGA structure using the same as a base material It is about.
【0002】[0002]
【従来の技術】電子機器の小型軽量化に伴い、その構成
部品についても一層の高機能化、高密度化が図られてい
る。近年、LSIなどの半導体素子の実装部品は高集積
化と共に多ピン化が進められ、これに対応するため、B
GA(Ball Grid Array )/CSP(Chip Size Packag
e or Chip Scale Package )のようにピンピッチが広く
とれ、ベアチップの採用が可能なパッケージ実装技術の
開発が行われている。また、高密度実装化を推進するに
当たっては、TABテープやプリント配線板などの基板
のファインパターン化が図られ、さらにプリント配線板
ではビルドアップ多層配線板のように基板の多層化が進
められている。2. Description of the Related Art As electronic devices have become smaller and lighter, their components have been further enhanced in function and density. In recent years, mounting components of semiconductor devices such as LSIs have been increased in number of pins with higher integration.
GA (Ball Grid Array) / CSP (Chip Size Packag)
e or Chip Scale Package), a package mounting technology that allows a wide pin pitch and allows the use of bare chips is being developed. In order to promote high-density mounting, fine patterns on substrates such as TAB tapes and printed wiring boards have been made, and multilayered printed wiring boards have been promoted like build-up multilayer wiring boards. I have.
【0003】TABテープにおいてはポリイミドテープ
をベース材としてその片面に配線パターンを形成した1
メタルTABテープが一般的であるが、パソコンなどに
搭載されるチップは高周波化が進んでおり、これに伴い
伝送速度の早い回路の必要性が高まってきていることか
ら、これに対応したTABテープとしてポリイミドテー
プをベース材としてその上下に配線パターンを形成した
2メタル(2層配線)TABテープが実用化されてい
る。In a TAB tape, a polyimide tape is used as a base material and a wiring pattern is formed on one surface thereof.
Metal TAB tapes are generally used, but the frequency of chips mounted on personal computers and the like is increasing, and the necessity of circuits with high transmission speeds is increasing. A two-metal (two-layer wiring) TAB tape in which a polyimide tape is used as a base material and wiring patterns are formed above and below the base material has been put to practical use.
【0004】この2メタルTABテープを製造する従来
技術としては、図9に示すように、2枚の銅箔1、4間
に絶縁層としてポリイミド樹脂層2を有する接着剤無し
2層Cu貼りCCL(Copper Clad Laminate)テープ3
をベース材として用意し(図9(a))、その片面の銅
箔4にフォトレジスト6を付け、露光・エッチングによ
りビアホールパターンを持つCu配線パターン34を形
成した後(図9(b)〜(e))、レーザー加工により
ビアホールパターン部から銅箔1に達するブラインドビ
アホール17をポリイミド樹脂層2に形成する(図9
(f))。次いで、そのブラインドビアホール17内に
Cuめっき13を行って、Cu配線パターン34と他側
の銅箔1とを連結する(図9(f)〜(h))。さらに
他の片面にフォトレジとエッチングによりCu配線パタ
ーンを形成する。Cu配線パターンを両面に形成した
後、その上に必要に応じてフォトソルダレジストあるい
はエポキシ系ソルダレジストを印刷法で塗布してコート
し、その後ベークを行う。そして配線パターン上にNi
/Auめっき等を行っている。As a conventional technique for manufacturing this two-metal TAB tape, as shown in FIG. 9, an adhesiveless two-layer Cu-bonded CCL having a polyimide resin layer 2 as an insulating layer between two copper foils 1 and 4 is shown. (Copper Clad Laminate) Tape 3
Is prepared as a base material (FIG. 9A), a photoresist 6 is applied to the copper foil 4 on one side thereof, and a Cu wiring pattern 34 having a via hole pattern is formed by exposure and etching (FIG. 9B). (E)), a blind via hole 17 reaching the copper foil 1 from the via hole pattern portion is formed in the polyimide resin layer 2 by laser processing (FIG. 9).
(F)). Next, Cu plating 13 is performed in the blind via hole 17 to connect the Cu wiring pattern 34 to the copper foil 1 on the other side (FIGS. 9F to 9H). Further, a Cu wiring pattern is formed on the other surface by photoresist and etching. After a Cu wiring pattern is formed on both sides, a photo solder resist or an epoxy solder resist is applied thereon by a printing method as needed, and coated, followed by baking. And Ni on the wiring pattern
/ Au plating is performed.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、ベース
材が接着剤レスのため加工工程が多くなることと、ブラ
インドビアホール(ブラインドビア)構造のためCuめ
っき層で導通化しても、ブラインドビアホールの充満が
不十分で、次のフォトレジストのコート時に気泡が発生
し、Cu層の配線エッチング時に断線となり、歩留りの
低下し配線ピッチ:50μm以下のCSP(Chip Scale
Package)用BGAとして使えない。However, since the base material does not require an adhesive, the number of processing steps increases, and the blind via hole (blind via) structure fills the blind via hole even when the conductive material is provided by a Cu plating layer. Insufficiently, bubbles are generated at the time of the next photoresist coating, and the wire is disconnected at the time of etching the wiring of the Cu layer, the yield is reduced, and the wiring pitch: CSP (Chip Scale) of 50 μm or less
Package) cannot be used as BGA.
【0006】そこで本発明の目的は、上記課題を解決
し、接着剤レスの両面Cu貼りベーステープにCu表面
よりレーザー(直径80μm以下)で穴開け後、ブライ
ンドビアホールを形成してブラインドビアホールの開口
部分のみをCuめっき後、NiめっきとAuめっきした
構造にすることで、ブラインドビアホールの穴埋め加工
ができ、これにより製造工程を減少させること、さらに
は使用する配線の銅箔の種類を限定せずに生産性及び信
頼性を高めた2層配線TABテープ等の2メタル基板と
BGA構造とを提供することにある。Therefore, an object of the present invention is to solve the above-mentioned problems, and to form a blind via hole by forming a hole in a double-sided Cu-bonded base tape without an adhesive by using a laser (having a diameter of 80 μm or less) from the Cu surface. By forming a structure in which only portions are plated with Cu and then plated with Ni and Au, blind via holes can be filled, thereby reducing the number of manufacturing steps, and without limiting the type of copper foil used for wiring. Another object of the present invention is to provide a two-metal substrate such as a two-layer wiring TAB tape and a BGA structure with improved productivity and reliability.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、両面銅接着剤レスベース材のブラインド
ビアホール構造をレーザー加工で行うことと、ブライン
ドビアホールとその周辺にのみCuめっきとNiめっ
き、Auめっきする構造とすることを、要点とするもの
であり、具体的には次のように構成したものである。In order to achieve the above object, the present invention provides a method of forming a blind via hole structure of a double-sided copper-adhesive-less base material by laser processing, and using only Cu plating and Ni plating on the blind via hole and its surroundings. The main point is to adopt a structure of plating and Au plating. Specifically, the structure is as follows.
【0008】(1)請求項1の発明は、接着剤層無しの
両面銅被覆積層板を構成する銅箔/ベース材/銅箔構成
の片面側の銅箔表面よりレーザ光でブラインドビアホー
ルを形成し、このブラインドビアホールに銅めっきを施
して導通化した2メタル基板において、前記ブラインド
ビアホールの開口部分のみを、前記Cuめっき後に、順
次Niめっき及びAuめっきして、前記ブラインドビア
ホールを穴埋めしたことを特徴とする。(1) According to the first aspect of the present invention, a blind via hole is formed by a laser beam from a copper foil surface on one side of a copper foil / base material / copper foil structure constituting a double-sided copper-coated laminate without an adhesive layer. Then, in the two-metal substrate in which the blind via hole was subjected to copper plating to make it conductive, only the opening of the blind via hole was subjected to Ni plating and Au plating sequentially after the Cu plating to fill the blind via hole. Features.
【0009】(2)請求項2の発明は、請求項1記載の
2メタル基板において、前記両面銅被覆積層板の銅箔
が、圧延箔、電解箔又は電解箔のいずれか1の銅箔材料
から成ることを特徴とする。(2) The two-metal substrate according to the first aspect, wherein the copper foil of the double-sided copper-coated laminate is any one of a rolled foil, an electrolytic foil, and an electrolytic foil. Characterized by comprising:
【0010】(3)請求項3の発明は、請求項1又は2
記載の2メタル基板において、前記両面銅被覆積層板の
ベース材が、ポリイミド、BTレジン、ガラスエポキシ
いずれか1の樹脂から成り、その吸水率が2.8以下
(23℃の水中24時間浸漬試験)であることを特徴と
する。(3) The invention of claim 3 is the invention according to claim 1 or 2
3. The two-metal substrate according to claim 1, wherein the base material of the double-sided copper-coated laminate is made of any one of polyimide, BT resin, and glass epoxy, and has a water absorption of 2.8 or less (24-hour immersion test in 23 ° C. water). ).
【0011】(4)請求項4の発明は、請求項1、2又
は3記載の2メタル基板において、上記Cuめっき、N
iめっき及びAuめっきしたブラインドビアホールに、
さらにNi、Au、あるいはSnはんだめっき層を形成
したことを特徴とする。(4) The invention according to claim 4 is the two-metal substrate according to claim 1, 2 or 3, wherein the Cu plating, N
i-plated and Au-plated blind via holes
Further, a Ni, Au, or Sn solder plating layer is formed.
【0012】(5)請求項5の発明はBGA構造を対象
としたものであり、請求項1、2、3又は4記載の2メ
タルTABテープに半導体素子を搭載して前記銅箔の配
線パターンの一方と接続し、その配線パターンとビアホ
ールを通して導通する他方の銅箔の配線パターンにはん
だボールを設けたことを特徴とする。(5) The invention according to claim 5 is directed to a BGA structure, wherein a semiconductor element is mounted on the two-metal TAB tape according to claim 1, and the wiring pattern of the copper foil is provided. A solder ball is provided on a wiring pattern of the other copper foil which is connected to one of the copper foils and is electrically connected to the wiring pattern through a via hole.
【0013】(要点の補足説明) (a)ブラインドビアホールの開口部分のみ、即ちブラ
インドビアホール及びその周辺のみをCuめっき後、N
iめっき及びAuめっきする構造にすること。(Supplementary explanation of the main points) (a) Only the opening of the blind via hole, that is, only the blind via hole and the periphery thereof are plated with Cu,
i-plating and Au-plating structure.
【0014】ブラインドビアホール及びその周辺のみを
Cuめっき後、NiめっきとAuめっきする構造にする
ことでブラインドビアホールの穴埋めを行う。特にNi
めっきは、めっきの付け回りが良好であり、穴埋めに効
果的である。なお、その後、Niめっきの上にAuめっ
きを施すのは、あとでNiめっきとAuめっきを再度実
施するときの密着性と耐酸化性(工程での熱履歴による
酸化の防止)を向上するためである。The blind via hole is filled by Ni plating and Au plating after Cu plating only the blind via hole and its periphery. Especially Ni
The plating has good plating coverage and is effective for filling holes. After that, the Au plating is performed on the Ni plating in order to improve adhesion and oxidation resistance (prevention of oxidation due to heat history in the process) when Ni plating and Au plating are performed again later. It is.
【0015】このブラインドビアホールの穴埋めによ
り、フォトレジストの塗布後のベークによる発泡でのフ
ォトレジストの破れを防止し、しかもその穴埋めにより
加工工程を減少させることができる。By filling the blind via holes, the photoresist can be prevented from being broken by foaming due to baking after the application of the photoresist, and the number of processing steps can be reduced by filling the holes.
【0016】(b)ベース材は、ポリイミド、BTレジ
ン、ガラスエポキシで吸水率が、2.8以下(23℃の
水中24時間浸漬試験)であること。(B) The base material is polyimide, BT resin, glass epoxy and has a water absorption of 2.8 or less (immersion test in water at 23 ° C. for 24 hours).
【0017】これは、はんだリフロー時にベース材の吸
水率が大きいと、ベース材と銅箔との間で剥離する、い
わゆるホップコーン現象が発生し、BGA構造としては
信頼性のないものとなり、使えなくなることによる。This is because if the water absorption of the base material is large at the time of solder reflow, a so-called hop cone phenomenon occurs, in which the base material peels off from the copper foil, making the BGA structure unreliable. By going away.
【0018】[0018]
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on the illustrated embodiment.
【0019】(実施形態1、図1〜図2)図1及び図2
に、本発明の2メタル基板とBGA構造の第1の実施形
態を示す。(Embodiment 1, FIGS. 1-2) FIGS. 1 and 2
Next, a first embodiment of the two-metal substrate and the BGA structure of the present invention is shown.
【0020】図1(a)は、2層CCL(Copper Clad
Laminate)テープ3つまり接着剤無し両面銅被覆積層板
(ここでは接着剤層レスの両面銅キャストベース材)を
示す。この2層CCLテープ3の材料構成は、厚さ18
μmの三井金属製の高温高伸び箔のHTE箔である銅箔
1/厚さ50μmのポリイミド樹脂層2/厚さ18μm
の三井金属製の高温高伸び箔HTE箔である銅箔4の構
成である。即ち、三井金属製の高温高伸び箔のHTE箔
厚さ18μmを用い、接着剤レス両面銅被覆の2層CC
L(厚さ18μm/50μm/18μm)キャスティン
グ材を作成した。なお、銅箔1は後に信号層として、ま
た銅箔4は後にグランド層となる部分である。FIG. 1A shows a two-layer CCL (Copper Clad).
Laminate) Tape 3, a double-sided copper-clad laminate without adhesive (here double-sided copper cast base material without adhesive layer). The material composition of this two-layer CCL tape 3 is 18
μm high-temperature high elongation foil HTE foil copper foil 1/50 μm thick polyimide resin layer 2/18 μm thick
This is the configuration of the copper foil 4 which is a high-temperature, high-stretch foil HTE foil made by Mitsui Kinzoku. That is, using an HTE foil thickness of 18 μm of a high temperature and high elongation foil made of Mitsui Kinzoku Co., Ltd.
An L (thickness 18 μm / 50 μm / 18 μm) casting material was prepared. Note that the copper foil 1 is a portion to be a signal layer later, and the copper foil 4 is a portion to be a ground layer later.
【0021】次に、図1(b)に示すように、ダイレク
トレーザ(レーザ光7)を用いて、片面の銅箔4とポリ
イミド樹脂層2に、デバイスホール9とブラインドビア
ホール17の穴あけ加工を実施した。Next, as shown in FIG. 1 (b), a device hole 9 and a blind via hole 17 are formed in one side of the copper foil 4 and the polyimide resin layer 2 by using a direct laser (laser beam 7). Carried out.
【0022】その穴あけ加工した銅箔4上に、ブライン
ドビアホール17及びその周辺のみを残してフォトレジ
ストをコーティングし、図1(c)に示すように、Cu
めっき13を15μm厚さ施して、ブラインドビアホー
ル17を導通化した。しかし、これだけではブラインド
ビアホールの充満が不十分で、次のフォトレジストのコ
ート時に気泡が発生し、Cu層の配線エッチング時に断
線する可能性がある。そこで、続いて、このブラインド
ビアホール17のCuめっき13上に、Niめっき18
を8μm厚さでめっきし、さらに、その上にAuめっき
8を1μm厚さで施し、これによりブラインドビアホー
ル17の完全な穴埋めを行った。A photoresist is coated on the perforated copper foil 4 leaving only the blind via hole 17 and its periphery, and as shown in FIG.
The plating 13 was applied to a thickness of 15 μm to make the blind via holes 17 conductive. However, this alone does not sufficiently fill the blind via holes, and bubbles may be generated at the time of the next photoresist coating, and the wires may be disconnected at the time of etching the wiring of the Cu layer. Therefore, subsequently, a Ni plating 18 is formed on the Cu plating 13 of the blind via hole 17.
Was plated at a thickness of 8 μm, and Au plating 8 was further applied thereon at a thickness of 1 μm, thereby completely filling the blind via holes 17.
【0023】次に、ドライフィルムレジストを両面に貼
り、Cuエッチングにより、めっきした銅箔4の層側
に、新たにグランドパターンを形成する一方、めっきし
ない反対の銅箔1の層側には、ビームリード25を持つ
配線パターン(配線ピッチ50μm)を形成した(図1
(d))。Next, a dry film resist is applied on both sides, and a new ground pattern is formed on the layer side of the plated copper foil 4 by Cu etching. A wiring pattern having a beam lead 25 (wiring pitch 50 μm) was formed (FIG. 1).
(D)).
【0024】次に、図1(e)に示すように、感光性系
ソルダレジスト6を印刷塗布し、露光・現像してフォト
ソルダレジスト6をパターニング(10μmの加工精
度)し、1.0%アルカリ水溶液(NaOH)で現像
後、150℃でベークして硬化(硬化後の厚さ20μ
m)することにより、はんだボール用ビア6aを形成し
た。その後、配線パターンにNi/Auめっきを行い製
品のBGA用2層配線TABテープとした。Next, as shown in FIG. 1 (e), a photosensitive solder resist 6 is applied by printing, and is exposed and developed to pattern the photo solder resist 6 (processing accuracy of 10 μm) to obtain a 1.0% After developing with an alkaline aqueous solution (NaOH), baking and curing at 150 ° C (thickness of 20μ after curing)
m) to form the solder ball via 6a. Thereafter, the wiring pattern was plated with Ni / Au to obtain a two-layer wiring TAB tape for BGA of the product.
【0025】また、比較のため、通常の銅箔である日本
電解製のSLP箔を用いた接着剤無し両面銅被覆CC
L、即ち、厚さ18μmの日本電解製SLP箔である銅
箔1/厚さ50μmのポリイミド樹脂層2/厚さ18μ
mの日本電解製SLP箔である銅箔1から成る2層CC
Lテープを用いて上記と同じ工程で製品を作成した。For comparison, a double-sided copper-coated CC without an adhesive using a normal copper foil, SLP foil manufactured by Nihon Denshi Co., Ltd.
L, that is, copper foil 1/18 μm-thick SLP foil manufactured by Nihon Denshi / polyimide resin layer 2/50 μm thick 2/18 μm thick
2 layer CC made of copper foil 1 which is SLP foil manufactured by Nihon Denshi
A product was prepared using the L tape in the same process as above.
【0026】続いて、図2に示すように、上記BGA用
2層配線TABテープを用いてBGA構造の半導体装置
を構成した。まず、図2(f)に示すように、インナリ
ードボンディング10でLSlチップ12のAl素子電
極にダイレクト接合した。その後、封止樹脂23によ
り、接合部を封止した。また、グランド面つまり銅箔4
の側に、接着剤19を介してステフナー20を張り付け
た。さらに、はんだボール用ビア6aにはんだボールを
リフローして、図2(g)に示すように、直径0.6mm
のはんだボール16を計864個搭載した。Subsequently, as shown in FIG. 2, a semiconductor device having a BGA structure was constructed by using the above-described BGA two-layer wiring TAB tape. First, as shown in FIG. 2 (f), direct bonding to the Al element electrode of the LSl chip 12 was performed by inner lead bonding 10. Thereafter, the joint was sealed with a sealing resin 23. Also, the ground plane, that is, copper foil 4
, A stiffener 20 was attached via an adhesive 19. Further, the solder balls were reflowed into the solder ball vias 6a, and as shown in FIG.
A total of 864 solder balls 16 were mounted.
【0027】かくして得られた本実施形態と比較例のB
GA構造の特性試験として、両者を85℃×85%RH
に196時間保持し吸湿後、温度サイクルを、−65℃
(30分保持)+150℃(30分保持)を2000サ
イクル実施し、比較検討した。その結果、上記比較例で
は2000サイクルまで両者の組み合わせの製品がリー
ド断線が発生せず、本発明の接着剤ありの組み合わせで
は良好な結果が得られた。The thus obtained embodiment and comparative example B
As a characteristic test of the GA structure, both were tested at 85 ° C x 85% RH.
After holding for 196 hours and absorbing moisture, the temperature cycle was -65 ° C.
(Holding for 30 minutes) + 150 ° C. (holding for 30 minutes) was carried out for 2000 cycles, and a comparative study was conducted. As a result, in the comparative example, no lead disconnection occurred in the product of the combination of both up to 2000 cycles, and good results were obtained in the combination with the adhesive of the present invention.
【0028】上記実施形態では、デバイスホール有りの
形態について説明したが、本発明はこれに限られるもの
ではなく、図3〜図4のようにビームリードをダイレク
トでバンプにボンディングする場合や、図5〜図6のよ
うにデバイスホール無しのフリップチップや、図7〜図
8のようにボンディングタイプのTABテープにも応用
することが可能である。In the above embodiment, the embodiment having the device hole has been described. However, the present invention is not limited to this, and the case where the beam lead is directly bonded to the bump as shown in FIGS. The present invention can be applied to a flip chip without a device hole as shown in FIGS. 5 to 6 and a bonding type TAB tape as shown in FIGS.
【0029】(実施形態2、図3〜図4)図3〜図4
に、ビームリード25をダイレクトでバンプにボンディ
ングする形態例を示す。(Embodiment 2, FIGS. 3-4) FIGS. 3-4
Next, an example in which the beam lead 25 is directly bonded to the bump will be described.
【0030】図3(a)に示すように、上述の厚さ18
μmの三井金属製の高温高伸び箔のHTE箔である銅箔
1/厚さ50μmのポリイミド樹脂層2/厚さ18μm
の三井金属製の高温高伸び箔HTE箔である銅箔4の構
成である2層CCLテープ3を用意する。As shown in FIG. 3A, the thickness 18
μm high-temperature high elongation foil HTE foil copper foil 1/50 μm thick polyimide resin layer 2/18 μm thick
A two-layer CCL tape 3 having a configuration of a copper foil 4 which is a high-temperature, high-stretch foil HTE foil made by Mitsui Kinzoku is prepared.
【0031】次に、図3(b)に示すように、レーザ光
7を用いて、片面の銅箔1とポリイミド樹脂層2に、デ
バイスホール9とブラインドビアホール17を穴あけ加
工する。Next, as shown in FIG. 3B, a device hole 9 and a blind via hole 17 are formed in the copper foil 1 and the polyimide resin layer 2 on one side by using a laser beam 7.
【0032】その穴あけ加工した銅箔1上に、ブライン
ドビアホール17及びその周辺のみを残してドライフィ
ルム26を設け、図3(c)に示すように、Cuめっき
13を15μm厚さで施して、ブラインドビアホール1
7を導通化する。続いて、このブラインドビアホール1
7のCuめっき13上に、Niめっき18を8μm厚さ
で施し、さらに、その上にAuめっき8を1μm厚さで
施し、以てブラインドビアホール17の完全な穴埋めを
行う。A dry film 26 is provided on the perforated copper foil 1 leaving only the blind via hole 17 and the periphery thereof. As shown in FIG. 3C, a Cu plating 13 is applied to a thickness of 15 μm. Blind beer hall 1
7 is made conductive. Next, this blind beer hall 1
7, Ni plating 18 is applied to a thickness of 8 μm on the Cu plating 13, and Au plating 8 is applied thereon to a thickness of 1 μm, thereby completely filling the blind via holes 17.
【0033】次に、ドライフィルムレジストを両面に貼
り、Cuエッチングにより、めっきした銅箔1の層側
に、配線パターン(配線ピッチ50μm)を形成する一
方、めっきしてない反対の銅箔4の層側には、ビームリ
ード25を持つ配線パターンを形成する(図4
(d))。Next, a wiring pattern (wiring pitch 50 μm) is formed on the layer side of the plated copper foil 1 by Cu etching by applying a dry film resist on both sides, and the opposite copper foil 4 not plated is formed. On the layer side, a wiring pattern having a beam lead 25 is formed (FIG. 4).
(D)).
【0034】次に、図4(d)に示すように、感光性系
ソルダレジスト6を印刷塗布し、露光・現像してフォト
ソルダレジスト6をパターニング(10μmの加工精
度)し、1.0%アルカリ水溶液(NaOH)で現像
後、150℃でベークして硬化(硬化後の厚さ20μ
m)することにより、はんだボール用ビア6aを形成す
る。その後、配線パターンにNi/Auめっきを行い製
品のBGA用2層配線TABテープとする。Next, as shown in FIG. 4D, a photosensitive solder resist 6 is applied by printing, and is exposed and developed to pattern the photo solder resist 6 (processing accuracy of 10 μm) to obtain a 1.0% After developing with an alkaline aqueous solution (NaOH), baking and curing at 150 ° C (thickness of 20μ after curing)
m) to form the solder ball via 6a. Thereafter, the wiring pattern is plated with Ni / Au to obtain a two-layer wiring TAB tape for BGA of the product.
【0035】続いて、図4(d)に示すように、はんだ
ボール用ビア6aの形成されていない側に、ダイアタッ
チ剤11を介してLSlチップ12を固定する。Then, as shown in FIG. 4D, the LSl chip 12 is fixed via the die attach agent 11 to the side where the solder ball via 6a is not formed.
【0036】次に、図4(e)示すように、ボンディン
グツールによりビームリード25を押し下げて切断し、
そのままLSlチップ12のAl素子電極にダイレクト
接合する。その後、封止樹脂23により、接合部を封止
する。そして、はんだボール用ビア6aにはんだボール
16をリフローして搭載する。Next, as shown in FIG. 4E, the beam lead 25 is pressed down by a bonding tool and cut.
It is directly joined to the Al element electrode of the LSl chip 12 as it is. Thereafter, the joint is sealed with the sealing resin 23. Then, the solder balls 16 are mounted on the solder ball vias 6a by reflow.
【0037】(実施形態3、図5〜図6)図5〜図6
に、デバイスホール無しのフリップチップの形態例を示
す。(Embodiment 3, FIGS. 5 to 6) FIGS. 5 to 6
FIG. 1 shows an example of a form of a flip chip without a device hole.
【0038】まず、図5(a)に示すように、厚さ18
μmの三井金属製の高温高伸び箔のHTE箔である銅箔
1/厚さ50μmのポリイミド樹脂層2/厚さ18μm
の三井金属製の高温高伸び箔HTE箔である銅箔4の構
成である2層CCLテープ3を用意する。First, as shown in FIG.
μm high-temperature high elongation foil HTE foil copper foil 1/50 μm thick polyimide resin layer 2/18 μm thick
A two-layer CCL tape 3 having a configuration of a copper foil 4 which is a high-temperature, high-stretch foil HTE foil made by Mitsui Kinzoku is prepared.
【0039】次に、図5(b)に示すように、レーザ光
を用いて、片面の銅箔4とポリイミド樹脂層2に、ブラ
インドビアホール17を穴あけ加工する。その穴あけ加
工した銅箔4上に、ブラインドビアホール17及びその
周辺のみを残してドライフィルム26を設け、図5
(c)に示すように、Cuめっき13を15μm厚さで
施して、ブラインドビアホール17を導通化する。続い
て、このブラインドビアホール17のCuめっき13上
に、Niめっき18を8μm厚さで施し、さらに、その
上にAuめっき8を1μm厚さで施し、以てブラインド
ビアホール17の完全な穴埋めを行う。Next, as shown in FIG. 5B, a blind via hole 17 is formed in the copper foil 4 and the polyimide resin layer 2 on one side by using a laser beam. A dry film 26 is provided on the perforated copper foil 4 leaving only the blind via hole 17 and the periphery thereof.
As shown in (c), a Cu plating 13 is applied to a thickness of 15 μm to make the blind via holes 17 conductive. Subsequently, Ni plating 18 is applied to the Cu plating 13 of the blind via hole 17 to a thickness of 8 μm, and further, Au plating 8 is applied to the Cu plating 13 to a thickness of 1 μm, whereby the blind via hole 17 is completely filled. .
【0040】次に、ドライフィルムレジストを両面に貼
り、Cuエッチングにより、めっきした銅箔4の層側
に、配線パターン(配線ピッチ50μm)を形成する一
方、めっきしてない反対の銅箔1の層側には、フリップ
チップ接合領域27を持つ配線パターンを形成する(図
6(d))。Next, a wiring pattern (wiring pitch: 50 μm) is formed on the layer side of the plated copper foil 4 by Cu etching by applying a dry film resist on both sides, and the opposite copper foil 1 not plated is formed. On the layer side, a wiring pattern having a flip chip bonding region 27 is formed (FIG. 6D).
【0041】次に、図6(d)に示すように、感光性系
ソルダレジスト6を印刷塗布し、露光・現像してフォト
ソルダレジスト6をパターニング(10μmの加工精
度)し、1.0%アルカリ水溶液(NaOH)で現像
後、150℃でベークして硬化(硬化後の厚さ20μ
m)することにより、はんだボール用ビア6aを形成す
る。その後、配線パターンにNi/Auめっきを行い製
品のBGA用2層配線TABテープとする。Next, as shown in FIG. 6D, a photosensitive solder resist 6 is applied by printing, and is exposed and developed to pattern the photo solder resist 6 (processing accuracy of 10 μm) to obtain a 1.0% After developing with an alkaline aqueous solution (NaOH), baking and curing at 150 ° C (thickness of 20μ after curing)
m) to form the solder ball via 6a. Thereafter, the wiring pattern is plated with Ni / Au to obtain a two-layer wiring TAB tape for BGA of the product.
【0042】続いて、図6(d)に示すように、はんだ
ボール用ビア6aの形成されていない側に、ダイアタッ
チ剤11を介してLSIチップ12を固定する。このと
き、銅箔1のフリップチップ接合領域27に、LSIチ
ップ12のAl素子電極が、フリップチップ接合14に
てダイレクトに接合する。そして接合部をアンダフィル
剤15により封止する。Subsequently, as shown in FIG. 6D, the LSI chip 12 is fixed via the die attach agent 11 on the side where the solder ball via 6a is not formed. At this time, the Al element electrode of the LSI chip 12 is directly bonded to the flip chip bonding region 27 of the copper foil 1 by the flip chip bonding 14. Then, the joint is sealed with an underfill agent 15.
【0043】最後に、図6(e)示すように、はんだボ
ール用ビア6aに、はんだボール16をリフローして搭
載する。Finally, as shown in FIG. 6E, the solder balls 16 are reflowed and mounted in the solder ball vias 6a.
【0044】(実施形態4、図7〜図8)図7〜図8
に、ボンディングタイプのTABテープに応用する形態
例を示す。(Embodiment 4, FIGS. 7 and 8) FIGS. 7 and 8
An example of application to a bonding type TAB tape is shown in FIG.
【0045】まず、図7(a)に示すように、厚さ18
μmの三井金属製の高温高伸び箔のHTE箔である銅箔
1/厚さ50μmのポリイミド樹脂層2/厚さ18μm
の三井金属製の高温高伸び箔HTE箔である銅箔4の構
成である2層CCLテープ3を用意する。First, as shown in FIG.
μm high-temperature high elongation foil HTE foil copper foil 1/50 μm thick polyimide resin layer 2/18 μm thick
A two-layer CCL tape 3 having a configuration of a copper foil 4 which is a high-temperature, high-stretch foil HTE foil made by Mitsui Kinzoku is prepared.
【0046】次に、図7(b)に示すように、レーザ光
を用いて、片面の銅箔4とポリイミド樹脂層2に、ブラ
インドビアホール17を穴あけ加工する。その穴あけ加
工した銅箔4上に、ブラインドビアホール17及びその
周辺のみを残してドライフィルム26を設け、図7
(c)に示すように、Cuめっき13を15μm厚さで
施して、ブラインドビアホール17を導通化する。続い
て、このブラインドビアホール17のCuめっき13上
に、Niめっき18を8μm厚さで施し、さらに、その
上にAuめっき8を1μm厚さで施し、以てブラインド
ビアホール17の完全な穴埋めを行う。Next, as shown in FIG. 7B, blind via holes 17 are formed in the copper foil 4 and the polyimide resin layer 2 on one side by using a laser beam. A dry film 26 is provided on the perforated copper foil 4 leaving only the blind via hole 17 and the periphery thereof.
As shown in (c), a Cu plating 13 is applied to a thickness of 15 μm to make the blind via holes 17 conductive. Subsequently, Ni plating 18 is applied to the Cu plating 13 of the blind via hole 17 to a thickness of 8 μm, and further, Au plating 8 is applied to the Cu plating 13 to a thickness of 1 μm, whereby the blind via hole 17 is completely filled. .
【0047】次に、ドライフィルムレジストを両面に貼
り、Cuエッチングにより、めっきした銅箔4の層側
に、配線パターン(配線ピッチ50μm)を形成する一
方、めっきしてない反対の銅箔1の層側には、ボンディ
ング接合領域28を持つ配線パターンを形成する(図6
(d))。Next, a dry film resist is applied to both sides, and a wiring pattern (wiring pitch 50 μm) is formed on the layer side of the plated copper foil 4 by Cu etching, while the opposite copper foil 1 not plated is formed. On the layer side, a wiring pattern having a bonding region 28 is formed (FIG. 6).
(D)).
【0048】次に、図8(d)に示すように、感光性系
ソルダレジスト6を印刷塗布し、露光・現像してフォト
ソルダレジスト6をパターニング(10μmの加工精
度)し、1.0%アルカリ水溶液(NaOH)で現像
後、150℃でベークして硬化(硬化後の厚さ20μ
m)することにより、はんだボール用ビア6aを形成す
る。その後、配線パターンにNi/Auめっきを行い製
品のBGA用2層配線TABテープとする。Next, as shown in FIG. 8D, a photosensitive solder resist 6 is printed and coated, and is exposed and developed to pattern the photo solder resist 6 (processing accuracy of 10 μm) to obtain a 1.0% After developing with an alkaline aqueous solution (NaOH), baking and curing at 150 ° C (thickness of 20μ after curing)
m) to form the solder ball via 6a. Thereafter, the wiring pattern is plated with Ni / Au to obtain a two-layer wiring TAB tape for BGA of the product.
【0049】続いて、図8(d)に示すように、はんだ
ボール用ビア6aの形成されていない側に、ダイアタッ
チ剤11を介してLSIチップ12を固定し、そのAl
素子電極と銅箔1のボンディング接合領域28とをワイ
ヤボンディング22により結線する。Subsequently, as shown in FIG. 8D, the LSI chip 12 is fixed via the die attach agent 11 on the side where the solder ball via 6a is not formed.
The device electrode and the bonding region 28 of the copper foil 1 are connected by wire bonding 22.
【0050】そして、図8(e)示すように、接合部を
アンダフィル剤15により封止し、はんだボール用ビア
6aに、はんだボール16をリフローして搭載する。Then, as shown in FIG. 8E, the joint is sealed with an underfill agent 15, and the solder balls 16 are reflowed and mounted on the solder ball vias 6a.
【0051】上記実施形態2〜4の2層配線板およびB
GA構造は、気泡によるフォトレジストの破れが無くな
り配線のエッチングによる断線が無く、温度サイクル試
験の繰り返し熱応力の負荷に対しての信頼性の優れた、
微細配線(ピッチ80μm以下)の2層配線TABテー
プあるいは2層配線板およびBGA構造のパッケージを
供給できた。The two-layer wiring board and B according to the second to fourth embodiments.
The GA structure eliminates photoresist breakage due to air bubbles, does not break due to wiring etching, and has excellent reliability against repeated thermal stress loads in temperature cycle tests.
A two-layer wiring TAB tape or a two-layer wiring board with fine wiring (pitch: 80 μm or less) and a package having a BGA structure could be supplied.
【0052】[0052]
【発明の効果】以上説明したように本発明は、次のよう
な優れた効果を奏する。As described above, the present invention has the following excellent effects.
【0053】(1)請求項1、2および5に記載の発明
によれば、ブラインドビアホールの穴埋めが可能とな
り、気泡によるフォトレジストの破れが無くなり、配線
のエッチングによる断線が無く、信頼性の高い2メタル
基板とCSP・BGA構造を提供することができた。(1) According to the first, second, and fifth aspects of the present invention, the blind via hole can be filled, the photoresist is not broken by air bubbles, there is no disconnection due to wiring etching, and high reliability is achieved. A two metal substrate and a CSP / BGA structure could be provided.
【0054】(2)請求項3、5に記載の発明によれ
ば、両面銅被覆積層板のベース材が吸水率が低いポリイ
ミド樹脂層などから成るため、2層配線TABテープの
耐マイグレーション特性が向上した。また銅箔除去後の
銅箔粗化面の転写によるポリイミドの粗さによりフォト
ソルダレジストとの密着も高く信頼性がある。(2) According to the third and fifth aspects of the present invention, since the base material of the double-sided copper-coated laminate is made of a polyimide resin layer having a low water absorption, the migration resistance of the two-layer wiring TAB tape is reduced. Improved. Further, due to the roughness of the polyimide due to the transfer of the roughened surface of the copper foil after the removal of the copper foil, the adhesion to the photo solder resist is high and the reliability is high.
【0055】(3)請求項4、5に記載の発明によれ
ば、上記Cuめっき、Niめっき及びAuめっきしたブ
ラインドビアホールに、さらにNi、Au、あるいはS
nはんだめっき層を形成しているため、2層配線TAB
テープのブラインドビアホールの穴埋めが完全であり、
そのため、ベース材のコストが高価であっても、製造の
歩留りと生産性が向上し安定していることから量産がで
きるようになり、全体の製造コストが低下した。(3) According to the invention as set forth in claims 4 and 5, Ni, Au, or S is further provided in the blind via hole plated with Cu, Ni, and Au.
n-layer wiring TAB
The blind via holes in the tape are completely filled,
For this reason, even if the cost of the base material is high, the production yield and productivity are improved and stable, so that mass production can be performed, and the overall production cost is reduced.
【図1】本発明の第1の実施形態に係る2メタル基板の
製作工程を示す横断面図である。FIG. 1 is a cross-sectional view showing a manufacturing process of a two-metal substrate according to a first embodiment of the present invention.
【図2】図1の製作工程に続くBGA構造の製作工程を
示すを示す横断面図である。FIG. 2 is a cross-sectional view showing a manufacturing process of a BGA structure following the manufacturing process of FIG. 1;
【図3】本発明の第2の実施形態に係る2メタル基板の
製作工程を示す横断面図である。FIG. 3 is a cross-sectional view illustrating a manufacturing process of a two-metal substrate according to a second embodiment of the present invention.
【図4】図3の製作工程に続く2メタル基板の製作工程
とBGA構造の製作工程を示すを示す横断面図である。FIG. 4 is a cross-sectional view showing a manufacturing process of a two-metal substrate and a manufacturing process of a BGA structure following the manufacturing process of FIG. 3;
【図5】本発明の第3の実施形態に係る2メタル基板の
製作工程を示す横断面図である。FIG. 5 is a cross-sectional view showing a manufacturing process of a two-metal substrate according to a third embodiment of the present invention.
【図6】図5の製作工程に続く2メタル基板の製作工程
とBGA構造の製作工程を示すを示す横断面図である。FIG. 6 is a cross-sectional view showing a manufacturing process of a two-metal substrate and a manufacturing process of a BGA structure following the manufacturing process of FIG. 5;
【図7】本発明の第4の実施形態に係る2メタル基板の
製作工程を示す横断面図である。FIG. 7 is a cross-sectional view illustrating a manufacturing process of a two-metal substrate according to a fourth embodiment of the present invention.
【図8】図7の製作工程に続くBGA構造の製作工程を
示すを示す横断面図である。FIG. 8 is a cross-sectional view showing a manufacturing step of the BGA structure following the manufacturing step of FIG. 7;
【図9】従来の2メタル基板の製作工程を示す横断面図
である。FIG. 9 is a cross-sectional view showing a manufacturing process of a conventional two-metal substrate.
1 銅箔(信号層) 2 ポリイミド樹脂層 3 2層CCL(接着剤レス両面銅被覆CCL)テープ 4 銅箔(グランド層) 6 感光性ソルダレジスト 6a はんだボール用ビア 7 レーザ光 8 Auめっき 9 デバイスホール 12 LSIチップ 13 Cuめっき 16 はんだボール 17 ブラインドビアホール 18 Niめっき REFERENCE SIGNS LIST 1 copper foil (signal layer) 2 polyimide resin layer 3 two-layer CCL (adhesive-less double-sided copper-coated CCL) tape 4 copper foil (ground layer) 6 photosensitive solder resist 6 a solder ball via 7 laser beam 8 Au plating 9 device Hole 12 LSI chip 13 Cu plating 16 Solder ball 17 Blind via hole 18 Ni plating
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/11 H05K 3/00 N 3/00 3/34 505A 3/34 505 H01L 23/12 Q Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H05K 1/11 H05K 3/00 N 3/00 3/34 505A 3/34 505 H01L 23/12 Q
Claims (5)
る銅箔/ベース材/銅箔構成の片面側の銅箔表面よりレ
ーザ光でブラインドビアホールを形成し、このブライン
ドビアホールに銅めっきを施して導通化した2メタル基
板において、 前記ブラインドビアホールの開口部分のみを、前記Cu
めっき後に、順次Niめっき及びAuめっきして、前記
ブラインドビアホールを穴埋めしたことを特徴とする2
メタル基板。1. A blind via hole is formed by laser light from a copper foil surface on one side of a copper foil / base material / copper foil structure constituting a double-sided copper-coated laminate without an adhesive layer, and copper plating is applied to the blind via hole. In the two-metal substrate that has been made conductive by applying
Ni plating and Au plating are sequentially performed after plating to fill the blind via holes.
Metal substrate.
電解箔又は電解箔のいずれか1の銅箔材料から成ること
を特徴とする請求項1記載の2メタル基板。2. The copper foil of the double-sided copper-coated laminate is a rolled foil,
2. The two-metal substrate according to claim 1, wherein the two-metal substrate is made of an electrolytic foil or any one of a copper foil material of the electrolytic foil.
イミド、BTレジン、ガラスエポキシいずれか1の樹脂
から成り、その吸水率が2.8以下(23℃の水中24
時間浸漬試験)であることを特徴とする請求項1又は2
記載の2メタル基板。3. The base material of the double-sided copper-coated laminate is made of a resin selected from the group consisting of polyimide, BT resin and glass epoxy, and has a water absorption of 2.8 or less (24% water at 23 ° C.).
3. A time immersion test).
A two-metal substrate as described.
きしたブラインドビアに、更にNi、Au、あるいはS
nはんだめっき層を形成したことを特徴とする請求項
1、2又は3記載の2メタル基板。4. The method according to claim 1, wherein the blind vias plated with Cu, Ni, and Au are further provided with Ni, Au, or S.
4. The two-metal substrate according to claim 1, wherein an n solder plating layer is formed.
ABテープに半導体素子を搭載して前記銅箔の配線パタ
ーンの一方と接続し、その配線パターンとビアホールを
通して導通する他方の銅箔の配線パターンにはんだボー
ルを設けたことを特徴とするBGA構造。5. The two-metal T according to claim 1, 2, 3, or 4.
A BGA structure wherein a semiconductor element is mounted on an AB tape, connected to one of the copper foil wiring patterns, and solder balls are provided on the other copper foil wiring pattern which is conducted through the wiring pattern and via holes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088512A JP2001274203A (en) | 2000-03-24 | 2000-03-24 | 2-metal substrate and BGA structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088512A JP2001274203A (en) | 2000-03-24 | 2000-03-24 | 2-metal substrate and BGA structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274203A true JP2001274203A (en) | 2001-10-05 |
Family
ID=18604385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000088512A Pending JP2001274203A (en) | 2000-03-24 | 2000-03-24 | 2-metal substrate and BGA structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274203A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188314A (en) * | 2001-12-20 | 2003-07-04 | Sony Corp | Method for manufacturing element-embedded substrate and element-embedded substrate |
| JP2010050247A (en) * | 2008-08-21 | 2010-03-04 | Hitachi Cable Ltd | Tab tape and method of manufacturing the same |
| CN104701191A (en) * | 2013-12-06 | 2015-06-10 | 毅宝力科技有限公司 | Systems and methods for producing manufacturing vectors |
| CN113079620A (en) * | 2020-01-06 | 2021-07-06 | 三星电机株式会社 | Printed circuit board |
-
2000
- 2000-03-24 JP JP2000088512A patent/JP2001274203A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188314A (en) * | 2001-12-20 | 2003-07-04 | Sony Corp | Method for manufacturing element-embedded substrate and element-embedded substrate |
| JP2010050247A (en) * | 2008-08-21 | 2010-03-04 | Hitachi Cable Ltd | Tab tape and method of manufacturing the same |
| CN104701191A (en) * | 2013-12-06 | 2015-06-10 | 毅宝力科技有限公司 | Systems and methods for producing manufacturing vectors |
| CN113079620A (en) * | 2020-01-06 | 2021-07-06 | 三星电机株式会社 | Printed circuit board |
| CN113079620B (en) * | 2020-01-06 | 2025-10-28 | 三星电机株式会社 | printed circuit boards |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7185429B2 (en) | Manufacture method of a flexible multilayer wiring board | |
| EP0452506B1 (en) | METHOD OF PRODUCING A FLEXIBLE CIRCUIT BOARD FOR MOUNTING IC's | |
| JP2005310946A (en) | Semiconductor device | |
| US20010018231A1 (en) | Bumpless flip chip assembly with strips and via-fill | |
| CN101009264A (en) | Wiring board and semiconductor apparatus | |
| TW200935573A (en) | Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board | |
| JP2001015882A (en) | Circuit board incorporating strain gauge and manufacture of the same | |
| TWI406342B (en) | Semiconductor package with non-resistance soldering type solder mask and manufacturing method thereof | |
| CN108878373A (en) | The manufacturing method of circuit board, circuit board | |
| JPH07226456A (en) | IC package and manufacturing method thereof | |
| JP2001274203A (en) | 2-metal substrate and BGA structure | |
| CN1326432C (en) | High-density circuit board without pad design and manufacturing method thereof | |
| JP4589519B2 (en) | Manufacturing method of semiconductor circuit components | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP2001274204A (en) | 2-metal substrate and BGA structure | |
| JP4090151B2 (en) | Package substrate | |
| JP3037603B2 (en) | Printed circuit board for semiconductor package | |
| JP2002043745A (en) | Wiring board and semiconductor device using the same | |
| JP2002043456A (en) | Multilayer printed wiring board | |
| WO1994025984A1 (en) | Ic package and method of its manufacture | |
| JP3932771B2 (en) | Manufacturing method of semiconductor chip mounting substrate and manufacturing method of semiconductor device | |
| JP2002246510A (en) | Wiring board, tape carrier, and semiconductor device using the same | |
| JP2000183531A (en) | Mounting board and mounting structure | |
| JP2000058705A (en) | Semiconductor device and method of manufacturing the same | |
| JP3685564B2 (en) | Method for manufacturing printed circuit board for semiconductor package |