JP2001257267A - 同期回路の配置配線方法 - Google Patents
同期回路の配置配線方法Info
- Publication number
- JP2001257267A JP2001257267A JP2000068007A JP2000068007A JP2001257267A JP 2001257267 A JP2001257267 A JP 2001257267A JP 2000068007 A JP2000068007 A JP 2000068007A JP 2000068007 A JP2000068007 A JP 2000068007A JP 2001257267 A JP2001257267 A JP 2001257267A
- Authority
- JP
- Japan
- Prior art keywords
- clock buffer
- buffer cell
- capacity
- cell
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 20
- 239000002131 composite material Substances 0.000 claims abstract description 67
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 230000001360 synchronised effect Effects 0.000 claims description 36
- 230000002950 deficient Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 同期回路のノイズを十分に軽減する。
【解決手段】 単独クロックバッファセルＡ０，Ａ１，
Ａ２および複合クロックバッファセルＢ０，Ｂ１のクロ
ックバッファセル要素のドライブ能力と、単独クロック
バッファセルＡ０，Ａ１，Ａ２および複合クロックバッ
ファセルＢ０，Ｂ１のクロックバッファセル要素に各々
内蔵されているバイパスコンデンサの容量との関係をあ
る基準に基づいて評価することにより、単独クロックバ
ッファセルＡ０，Ａ１，Ａ２の群の中から内蔵のバイパ
スコンデンサの容量が不足している容量不足単独クロッ
クバッファセルを検出し、かつ複合クロックバッファセ
ルＢ０，Ｂ１の群の中から内蔵のバイパスコンデンサの
容量が余剰となっている容量余剰複合クロックバッファ
セルを検出し、容量不足単独クロックバッファセルの位
置と容量余剰複合クロックバッファセルの容量セル要素
の位置とを移動して相互に入れ替える。
Ａ２および複合クロックバッファセルＢ０，Ｂ１のクロ
ックバッファセル要素のドライブ能力と、単独クロック
バッファセルＡ０，Ａ１，Ａ２および複合クロックバッ
ファセルＢ０，Ｂ１のクロックバッファセル要素に各々
内蔵されているバイパスコンデンサの容量との関係をあ
る基準に基づいて評価することにより、単独クロックバ
ッファセルＡ０，Ａ１，Ａ２の群の中から内蔵のバイパ
スコンデンサの容量が不足している容量不足単独クロッ
クバッファセルを検出し、かつ複合クロックバッファセ
ルＢ０，Ｂ１の群の中から内蔵のバイパスコンデンサの
容量が余剰となっている容量余剰複合クロックバッファ
セルを検出し、容量不足単独クロックバッファセルの位
置と容量余剰複合クロックバッファセルの容量セル要素
の位置とを移動して相互に入れ替える。
Description
【０００１】
【発明の属する技術分野】本発明は、クロックツリーを
有する同期回路を自動配置配線する同期回路の配置配線
方法に関するものである。
有する同期回路を自動配置配線する同期回路の配置配線
方法に関するものである。
【０００２】
【従来の技術】図７は従来の同期回路の構成を示す模式
図である。図７において、同期回路は、外部より入力さ
れる動作クロック信号ＣＬＫをクロックバッファセルＡ
０，Ａ１，Ａ２，Ａ３，Ａ４で構成される２段のクロッ
クツリーを経てフリップフロップＦＦ１，ＦＦ２，ＦＦ
３，ＦＦ４，ＦＦ５，ＦＦ６，ＦＦ７，ＦＦ８，ＦＦ
９，ＦＦ１０の動作クロックとして供給するクロックツ
リーを有する。
図である。図７において、同期回路は、外部より入力さ
れる動作クロック信号ＣＬＫをクロックバッファセルＡ
０，Ａ１，Ａ２，Ａ３，Ａ４で構成される２段のクロッ
クツリーを経てフリップフロップＦＦ１，ＦＦ２，ＦＦ
３，ＦＦ４，ＦＦ５，ＦＦ６，ＦＦ７，ＦＦ８，ＦＦ
９，ＦＦ１０の動作クロックとして供給するクロックツ
リーを有する。
【０００３】上記のクロックツリーを構成している各ク
ロックバッファセルＡ０，Ａ１，Ａ２，Ａ３，Ａ４は、
クロックスキューのチューニングを容易に行うために、
セルの大きさをドライブ能力のもっとも大きなセルに合
わせてあり、ドライブ能力の変更が容易になっている。
また、各クロックバッファセルＡ０，Ａ１，Ａ２，Ａ
３，Ａ４は、ノイズ軽減のために図５（ａ）に示すよう
に、内部の空き領域にバイパスコンデンサが内蔵されて
いる。
ロックバッファセルＡ０，Ａ１，Ａ２，Ａ３，Ａ４は、
クロックスキューのチューニングを容易に行うために、
セルの大きさをドライブ能力のもっとも大きなセルに合
わせてあり、ドライブ能力の変更が容易になっている。
また、各クロックバッファセルＡ０，Ａ１，Ａ２，Ａ
３，Ａ４は、ノイズ軽減のために図５（ａ）に示すよう
に、内部の空き領域にバイパスコンデンサが内蔵されて
いる。
【０００４】
【発明が解決しようとする課題】上述の従来の技術にお
いては、クロックバッファセルＡ０，Ａ１，Ａ２，Ａ
３，Ａ４は、ドライブ能力の小さなセルでは空き領域が
多くあるために、大きな容量のバイパスコンデンサを内
蔵できる。ところが、ドライブ能力が大きく、発生する
ノイズの大きいセルでは空き領域が少ないために、少な
い容量のバイパスコンデンサしか内蔵できない。したが
って、バイパスコンデンサによるノイズ軽減は十分に行
えないという問題があった。
いては、クロックバッファセルＡ０，Ａ１，Ａ２，Ａ
３，Ａ４は、ドライブ能力の小さなセルでは空き領域が
多くあるために、大きな容量のバイパスコンデンサを内
蔵できる。ところが、ドライブ能力が大きく、発生する
ノイズの大きいセルでは空き領域が少ないために、少な
い容量のバイパスコンデンサしか内蔵できない。したが
って、バイパスコンデンサによるノイズ軽減は十分に行
えないという問題があった。
【０００５】したがって、本発明の目的は、同期回路の
ノイズを十分に軽減することができる同期回路の配置配
線方法を提供することである。
ノイズを十分に軽減することができる同期回路の配置配
線方法を提供することである。
【０００６】
【課題を解決するための手段】この課題を解決するた
め、本発明の請求項１記載の同期回路の配置配線方法で
は、クロックツリーを構成するために使用するクロック
バッファセルを、ドライブ能力が調節可能でかつ空き領
域にバイパスコンデンサを内蔵した単独クロックバッフ
ァセルと、単独クロックバッファセルと同一構造・寸法
のクロックバッファセル要素と単独クロックバッファセ
ルと外形が同一寸法でバイパスコンデンサのみを内蔵し
た容量セル要素とを分離可能に隣接一体化した複合クロ
ックバッファセルとの２種類とする。
め、本発明の請求項１記載の同期回路の配置配線方法で
は、クロックツリーを構成するために使用するクロック
バッファセルを、ドライブ能力が調節可能でかつ空き領
域にバイパスコンデンサを内蔵した単独クロックバッフ
ァセルと、単独クロックバッファセルと同一構造・寸法
のクロックバッファセル要素と単独クロックバッファセ
ルと外形が同一寸法でバイパスコンデンサのみを内蔵し
た容量セル要素とを分離可能に隣接一体化した複合クロ
ックバッファセルとの２種類とする。
【０００７】そして、単独クロックバッファセルと複合
クロックバッファセルの各々の使用個数を制約として与
えて同期回路を自動配置配線する。
クロックバッファセルの各々の使用個数を制約として与
えて同期回路を自動配置配線する。
【０００８】その後、単独クロックバッファセルおよび
複合クロックバッファセルのクロックバッファセル要素
のドライブ能力を最適化する。
複合クロックバッファセルのクロックバッファセル要素
のドライブ能力を最適化する。
【０００９】さらにその後、同期回路における単独クロ
ックバッファセルおよび複合クロックバッファセルのク
ロックバッファセル要素のドライブ能力と、単独クロッ
クバッファセルおよび複合クロックバッファセルのクロ
ックバッファセル要素に各々内蔵されているバイパスコ
ンデンサの容量との関係をある基準に基づいて評価する
ことにより、単独クロックバッファセルの群の中から内
蔵のバイパスコンデンサの容量が不足している容量不足
単独クロックバッファセルを検出し、かつ複合クロック
バッファセルの群の中から内蔵のバイパスコンデンサの
容量が余剰となっている容量余剰複合クロックバッファ
セルを検出する。
ックバッファセルおよび複合クロックバッファセルのク
ロックバッファセル要素のドライブ能力と、単独クロッ
クバッファセルおよび複合クロックバッファセルのクロ
ックバッファセル要素に各々内蔵されているバイパスコ
ンデンサの容量との関係をある基準に基づいて評価する
ことにより、単独クロックバッファセルの群の中から内
蔵のバイパスコンデンサの容量が不足している容量不足
単独クロックバッファセルを検出し、かつ複合クロック
バッファセルの群の中から内蔵のバイパスコンデンサの
容量が余剰となっている容量余剰複合クロックバッファ
セルを検出する。
【００１０】その後、容量不足単独クロックバッファセ
ルの位置と容量余剰複合クロックバッファセルの容量セ
ル要素の位置とを移動して相互に入れ替えることによ
り、容量不足単独クロックバッファセルと容量余剰複合
クロックバッファセルのクロックバッファセル要素とを
隣接配置させる。
ルの位置と容量余剰複合クロックバッファセルの容量セ
ル要素の位置とを移動して相互に入れ替えることによ
り、容量不足単独クロックバッファセルと容量余剰複合
クロックバッファセルのクロックバッファセル要素とを
隣接配置させる。
【００１１】その後、容量不足単独クロックバッファセ
ルの位置と容量余剰複合クロックバッファセルの容量セ
ル要素の位置との入れ替えに伴って同期回路の配線を修
正する。
ルの位置と容量余剰複合クロックバッファセルの容量セ
ル要素の位置との入れ替えに伴って同期回路の配線を修
正する。
【００１２】この方法によれば、容量不足単独クロック
バッファセルを容量余剰複合クロックバッファセルのク
ロックバッファセル要素に隣接配置させるので、容量不
足単独クロックバッファセルと容量余剰複合クロックバ
ッファセルのクロックバッファセル要素との間でバイパ
スコンデンサを共有させることが可能となる。その結
果、容量不足単独クロックバッファセルに対して十分な
容量のバイパスコンデンサを接続することが可能とな
る。これにより、同期回路内においてノイズ発生源であ
るクロックツリーを構成するクロックバッファセルに対
してそれぞれのドライブ能力に応じたバイパスコンデン
サを接続することができ、発生するノイズを軽減するこ
とが可能となる。
バッファセルを容量余剰複合クロックバッファセルのク
ロックバッファセル要素に隣接配置させるので、容量不
足単独クロックバッファセルと容量余剰複合クロックバ
ッファセルのクロックバッファセル要素との間でバイパ
スコンデンサを共有させることが可能となる。その結
果、容量不足単独クロックバッファセルに対して十分な
容量のバイパスコンデンサを接続することが可能とな
る。これにより、同期回路内においてノイズ発生源であ
るクロックツリーを構成するクロックバッファセルに対
してそれぞれのドライブ能力に応じたバイパスコンデン
サを接続することができ、発生するノイズを軽減するこ
とが可能となる。
【００１３】また、本発明の請求項２記載の同期回路の
配置配線方法は、請求項１記載の同期回路の配置配線方
法において、単独クロックバッファセルと複合クロック
バッファセルとの割合が記述されているテーブルを用意
しておき、容量不足単独クロックバッファセルの総数
が、容量余剰複合クロックバッファセルの総数より多い
ときに、参照するテーブルの要素を変更することで単独
クロックバッファセルと複合クロックバッファセルの各
々の使用個数の制約を変更して、同期回路の自動配置配
線から後の処理を再度実行する。
配置配線方法は、請求項１記載の同期回路の配置配線方
法において、単独クロックバッファセルと複合クロック
バッファセルとの割合が記述されているテーブルを用意
しておき、容量不足単独クロックバッファセルの総数
が、容量余剰複合クロックバッファセルの総数より多い
ときに、参照するテーブルの要素を変更することで単独
クロックバッファセルと複合クロックバッファセルの各
々の使用個数の制約を変更して、同期回路の自動配置配
線から後の処理を再度実行する。
【００１４】この方法によれば、すべての容量不足単独
クロックバッファセルを容量余剰複合クロックバッファ
セルのクロックバッファセル要素に対して隣接配置させ
ることができ、発生するノイズを十分に軽減することが
可能となる。
クロックバッファセルを容量余剰複合クロックバッファ
セルのクロックバッファセル要素に対して隣接配置させ
ることができ、発生するノイズを十分に軽減することが
可能となる。
【００１５】
【発明の実施の形態】図１は、本発明の同期回路の配置
配線方法の実施の形態により配置配線が行われた同期回
路の構成を示す模式図である。同期回路は、外部より入
力される動作クロック信号ＣＬＫを、２種類のクロック
バッファセル、つまり単独クロックバッファセルＡ０，
Ａ１，Ａ２および複合クロックバッファセルＢ０，Ｂ１
で構成される２段のクロックツリーを経てフリップフロ
ップＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ
６，ＦＦ７，ＦＦ８，ＦＦ９，ＦＦ１０の動作クロック
として供給するクロックツリーを有する。
配線方法の実施の形態により配置配線が行われた同期回
路の構成を示す模式図である。同期回路は、外部より入
力される動作クロック信号ＣＬＫを、２種類のクロック
バッファセル、つまり単独クロックバッファセルＡ０，
Ａ１，Ａ２および複合クロックバッファセルＢ０，Ｂ１
で構成される２段のクロックツリーを経てフリップフロ
ップＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ
６，ＦＦ７，ＦＦ８，ＦＦ９，ＦＦ１０の動作クロック
として供給するクロックツリーを有する。
【００１６】この同期回路のクロックツリーは、図２に
示すように、単独クロックバッファセルＡ０の出力端に
単独クロックバッファセルＡ１，Ａ２および複合クロッ
クバッファセルＢ０，Ｂ１の入力端が接続されている。
また、単独クロックバッファセルＡ１の出力端には、１
個のフリップフロップＦＦ１のクロック入力端が接続さ
れている。また、複合クロックバッファセルＢ０の出力
端には、２個のフリップフロップＦＦ２，ＦＦ３のクロ
ック入力端が接続されている。また、単独クロックバッ
ファセルＡ２の出力端には、４個のフリップフロップＦ
Ｆ４，ＦＦ５，ＦＦ６，ＦＦ７のクロック入力端が接続
されている。また、複合クロックバッファセルＢ１の出
力端には、３個のフリップフロップＦＦ８，ＦＦ９，Ｆ
Ｆ１０のクロック入力端が接続されている。
示すように、単独クロックバッファセルＡ０の出力端に
単独クロックバッファセルＡ１，Ａ２および複合クロッ
クバッファセルＢ０，Ｂ１の入力端が接続されている。
また、単独クロックバッファセルＡ１の出力端には、１
個のフリップフロップＦＦ１のクロック入力端が接続さ
れている。また、複合クロックバッファセルＢ０の出力
端には、２個のフリップフロップＦＦ２，ＦＦ３のクロ
ック入力端が接続されている。また、単独クロックバッ
ファセルＡ２の出力端には、４個のフリップフロップＦ
Ｆ４，ＦＦ５，ＦＦ６，ＦＦ７のクロック入力端が接続
されている。また、複合クロックバッファセルＢ１の出
力端には、３個のフリップフロップＦＦ８，ＦＦ９，Ｆ
Ｆ１０のクロック入力端が接続されている。
【００１７】また、クロックツリーを構成している単独
クロックバッファセルＡ０，Ａ１，Ａ２は、クロックス
キューのチューニングを容易に行うために、図５（ａ）
に示されているように、ドライブ能力に関係なくセルの
外形サイズを統一し、つまりセルの大きさをドライブ能
力のもっとも大きなセルに合わせてあり、ドライブ能力
が異なるセルへの置き換えが可能、つまりドライブ能力
の調整が可能であり、かつクロックツリーにおいて発生
するノイズを軽減するために各セルの空き領域にバイパ
スコンデンサを内蔵している。
クロックバッファセルＡ０，Ａ１，Ａ２は、クロックス
キューのチューニングを容易に行うために、図５（ａ）
に示されているように、ドライブ能力に関係なくセルの
外形サイズを統一し、つまりセルの大きさをドライブ能
力のもっとも大きなセルに合わせてあり、ドライブ能力
が異なるセルへの置き換えが可能、つまりドライブ能力
の調整が可能であり、かつクロックツリーにおいて発生
するノイズを軽減するために各セルの空き領域にバイパ
スコンデンサを内蔵している。
【００１８】また、クロックバッファを構成している複
合クロックバッファセルＢ０，Ｂ１は、クロックスキュ
ーのチューニングを容易に行うために、図５（ｂ）に示
されているように、単独クロックバッファセルＡ０，Ａ
１，Ａ２と同一構造・寸法のクロックバッファセル要素
Ｃと単独クロックバッファセルＡ０，Ａ１，Ａ２と外形
が同一寸法でバイパスコンデンサのみを内蔵した容量セ
ル要素Ｄとを隣接一体化している。なお、クロックバッ
ファセル要素Ｃと容量セル要素Ｄとは分離可能である。
合クロックバッファセルＢ０，Ｂ１は、クロックスキュ
ーのチューニングを容易に行うために、図５（ｂ）に示
されているように、単独クロックバッファセルＡ０，Ａ
１，Ａ２と同一構造・寸法のクロックバッファセル要素
Ｃと単独クロックバッファセルＡ０，Ａ１，Ａ２と外形
が同一寸法でバイパスコンデンサのみを内蔵した容量セ
ル要素Ｄとを隣接一体化している。なお、クロックバッ
ファセル要素Ｃと容量セル要素Ｄとは分離可能である。
【００１９】以下、２種類のクロックバッファセルで構
成される同期回路の配置配線方法について、詳しく説明
する。
成される同期回路の配置配線方法について、詳しく説明
する。
【００２０】図１に示した最終的に得るべき、同期回路
を自動配置配線において作成する際の条件を例えば、以
下のように設定する。すなわち、クロックツリーを図２
にあるように、１段目を１個のクロックバッファセルで
構成し、それを受ける２段目を４個のクロックバッファ
セルで構成し、４個のクロックバッファセルの出力で１
０個のフリップフロップに動作クロック信号を供給する
構成となるように与える。
を自動配置配線において作成する際の条件を例えば、以
下のように設定する。すなわち、クロックツリーを図２
にあるように、１段目を１個のクロックバッファセルで
構成し、それを受ける２段目を４個のクロックバッファ
セルで構成し、４個のクロックバッファセルの出力で１
０個のフリップフロップに動作クロック信号を供給する
構成となるように与える。
【００２１】また、上記の条件を与えて自動配置配線を
行うときに、同時に単独クロックバッファセルをｎ個
（ｎは１以上の整数）使用し、複合クロックバッファセ
ルＢをｍ個（ｍは１以上の整数）使用するという情報を
与える必要があるので、今回は３個（ｎ＝３）の単独ク
ロックバッファセルＡ０，Ａ１，Ａ２を使用し、２個
（ｍ＝２）の複合クロックバッファセルを使用すること
を条件として与えた。なお、ｎとｍの比率は、回路規模
などより適当に決定する。
行うときに、同時に単独クロックバッファセルをｎ個
（ｎは１以上の整数）使用し、複合クロックバッファセ
ルＢをｍ個（ｍは１以上の整数）使用するという情報を
与える必要があるので、今回は３個（ｎ＝３）の単独ク
ロックバッファセルＡ０，Ａ１，Ａ２を使用し、２個
（ｍ＝２）の複合クロックバッファセルを使用すること
を条件として与えた。なお、ｎとｍの比率は、回路規模
などより適当に決定する。
【００２２】以上の条件を決定した後に、同期回路の自
動配置配線を行う。自動配置配線を実行した結果得られ
た同期回路が図３である。なお、自動配置配線のアルゴ
リズムとしては、例えば配置法としてクラスタ成長法が
あげられ、配線法としては迷路法などがあげられる。
動配置配線を行う。自動配置配線を実行した結果得られ
た同期回路が図３である。なお、自動配置配線のアルゴ
リズムとしては、例えば配置法としてクラスタ成長法が
あげられ、配線法としては迷路法などがあげられる。
【００２３】そして自動配置配線終了後、クロックスキ
ューのチューニングを行う。具体的には、単独クロック
バッファセルＡ０，Ａ１，Ａ２および複合クロックバッ
ファセルＢ０，Ｂ１の各クロックバッファセル要素がド
ライブしなくてはならない負荷に対してクロックを制約
内のスキューで伝播可能なようにドライブ能力を調整し
て最適化する。
ューのチューニングを行う。具体的には、単独クロック
バッファセルＡ０，Ａ１，Ａ２および複合クロックバッ
ファセルＢ０，Ｂ１の各クロックバッファセル要素がド
ライブしなくてはならない負荷に対してクロックを制約
内のスキューで伝播可能なようにドライブ能力を調整し
て最適化する。
【００２４】以上のようにして単独クロックバッファセ
ルＡ０，Ａ１，Ａ２および複合クロックバッファセルＢ
０，Ｂ１の各クロックバッファセル要素のドライブ能力
が決定された結果を図４に示す。図４には、ドライブ能
力を能力大、能力中、能力小と３段階に分けて示してい
る。なお、図４の複合クロックバッファセルＢ０のクロ
ックバッファセル要素に符号Ｂ０（１）を付し、容量セ
ル要素に符号Ｂ０（２）を付している。
ルＡ０，Ａ１，Ａ２および複合クロックバッファセルＢ
０，Ｂ１の各クロックバッファセル要素のドライブ能力
が決定された結果を図４に示す。図４には、ドライブ能
力を能力大、能力中、能力小と３段階に分けて示してい
る。なお、図４の複合クロックバッファセルＢ０のクロ
ックバッファセル要素に符号Ｂ０（１）を付し、容量セ
ル要素に符号Ｂ０（２）を付している。
【００２５】自動配置配線、クロックスキューのチュー
ニングが終了した上記の同期回路において、単独クロッ
クバッファセルＡ０，Ａ１，Ａ２および複合クロックバ
ッファセルＢ０，Ｂ１の各クロックバッファセル要素の
ドライブ能力のドライブ能力と、各々に近接しているバ
イパスコンデンサの容量との関係をある基準に基づいて
評価する。具体的には、ドライブ能力に対してノイズを
十分に軽減できるだけの適切な容量のバイパスコンデン
サが隣接しているかどうかを評価する。上記のある基準
というのは以下の通りである。すなわち、予め各能力の
クロックバッファセルに対してノイズを軽減するのに必
要なバイパスコンデンサの容量を求めておき、それを基
準とする。
ニングが終了した上記の同期回路において、単独クロッ
クバッファセルＡ０，Ａ１，Ａ２および複合クロックバ
ッファセルＢ０，Ｂ１の各クロックバッファセル要素の
ドライブ能力のドライブ能力と、各々に近接しているバ
イパスコンデンサの容量との関係をある基準に基づいて
評価する。具体的には、ドライブ能力に対してノイズを
十分に軽減できるだけの適切な容量のバイパスコンデン
サが隣接しているかどうかを評価する。上記のある基準
というのは以下の通りである。すなわち、予め各能力の
クロックバッファセルに対してノイズを軽減するのに必
要なバイパスコンデンサの容量を求めておき、それを基
準とする。
【００２６】上記した評価の結果は、以下のようになっ
た。
た。
【００２７】 バッファセル ドライブ能力 容量値 Ａ０ 中 中 Ａ１ 小 大 ＊Ａ２ 大 小 ＊Ｂ０ 小 特大 Ｂ１ 中 大 以上の評価結果に基づいて、単独クロックバッファセル
Ａ０，Ａ１，Ａ２の群の中から内蔵のバイパスコンデン
サの容量が不足している容量不足単独クロックバッファ
セルを検出し、かつ複合クロックバッファセルＢ０，Ｂ
１の群の中から内蔵のバイパスコンデンサの容量が余剰
となっている容量余剰複合クロックバッファセルを検出
する。つまり、単独クロックバッファセルＡ０，Ａ１，
Ａ２の群の中からドライブ能力が大きく近接している容
量が小さいものを選びだし、また複合クロックバッファ
セルＢ０，Ｂ１の群の中から近接している容量が大きい
ものを選びだす。
Ａ０，Ａ１，Ａ２の群の中から内蔵のバイパスコンデン
サの容量が不足している容量不足単独クロックバッファ
セルを検出し、かつ複合クロックバッファセルＢ０，Ｂ
１の群の中から内蔵のバイパスコンデンサの容量が余剰
となっている容量余剰複合クロックバッファセルを検出
する。つまり、単独クロックバッファセルＡ０，Ａ１，
Ａ２の群の中からドライブ能力が大きく近接している容
量が小さいものを選びだし、また複合クロックバッファ
セルＢ０，Ｂ１の群の中から近接している容量が大きい
ものを選びだす。
【００２８】この実施の形態では、能力が大きく容量の
小さい単独クロックバッファセルとしてＡ２を、能力が
小さく容量の大きい複合クロックバッファセルとしてＢ
０を選び出すことにする（＊印を付している）。
小さい単独クロックバッファセルとしてＡ２を、能力が
小さく容量の大きい複合クロックバッファセルとしてＢ
０を選び出すことにする（＊印を付している）。
【００２９】以上のようにして選び出された単独クロッ
クバッファセルＡ２と複合クロックバッファセルＢ０に
おいて、単独クロックバッファセルＡ２と複合クロック
バッファセルＢ０の容量セル要素Ｂ０（２）との配置を
入れ替え、単独クロックバッファセルＡ２と複合クロッ
クバッファセルＢ０のクロックバッファセル要素Ｂ０
（１）とを隣接配置させる。
クバッファセルＡ２と複合クロックバッファセルＢ０に
おいて、単独クロックバッファセルＡ２と複合クロック
バッファセルＢ０の容量セル要素Ｂ０（２）との配置を
入れ替え、単独クロックバッファセルＡ２と複合クロッ
クバッファセルＢ０のクロックバッファセル要素Ｂ０
（１）とを隣接配置させる。
【００３０】そして、単独クロックバッファセルＡ２と
複合クロックバッファセルＢ０の容量セル要素Ｂ０
（２）との配置の入れ替えに伴い、同期回路の配線修正
を行う。
複合クロックバッファセルＢ０の容量セル要素Ｂ０
（２）との配置の入れ替えに伴い、同期回路の配線修正
を行う。
【００３１】以上のような処理の結果、図１に示したよ
うに、単独クロックバッファセルＡ２と複合クロックバ
ッファセルＢ０のクロックバッファセル要素Ｂ０（１）
とが隣接した同期回路が得られる。このように隣接させ
た結果、単独クロックバッファセルＡ２は、複合クロッ
クバッファセルＢ０のクロックバッファセル要素Ｂ０
（１）に内蔵したバイパスコンデンサを利用できること
になる。この場合、バイパスコンデンサは対象となるセ
ル（クロックバッファセル）が動作する際に生じる電源
電流の変化（ノイズ）を、電源を共通としている他の回
路に対して伝えないためにコンデンサに蓄えられている
電荷を用いてノイズをトラップするので、対象セルの電
源（ＶＤＤ、ＶＳＳ）に接続されている必要がある。
うに、単独クロックバッファセルＡ２と複合クロックバ
ッファセルＢ０のクロックバッファセル要素Ｂ０（１）
とが隣接した同期回路が得られる。このように隣接させ
た結果、単独クロックバッファセルＡ２は、複合クロッ
クバッファセルＢ０のクロックバッファセル要素Ｂ０
（１）に内蔵したバイパスコンデンサを利用できること
になる。この場合、バイパスコンデンサは対象となるセ
ル（クロックバッファセル）が動作する際に生じる電源
電流の変化（ノイズ）を、電源を共通としている他の回
路に対して伝えないためにコンデンサに蓄えられている
電荷を用いてノイズをトラップするので、対象セルの電
源（ＶＤＤ、ＶＳＳ）に接続されている必要がある。
【００３２】以上の処理の流れを示すのが図６のフロー
チャートである。図６において、ステップＳ１では、ク
ロックツリー構成の条件を与えて自動配置配線を実行す
る。ステップＳ２では、クロックバッファセルについて
ドライブ能力と近接している容量を評価する。ステップ
Ｓ３では、評価の結果、ドライブ能力が大きく容量が小
さい単独クロックバッファセルまたはドライブ能力が小
さく容量が大きい複合クロックバッファセルを移動対象
（入れ替え対象）セルとして選出する。ステップＳ４で
は、全クロックバッファセルについて評価を完了したど
うかを判定する。ステップＳ５では、移動対象となった
クロックバッファセルを入れ替える。ステップＳ６で
は、入れ替えたクロックバッファセルに対する配線の修
正を行う。
チャートである。図６において、ステップＳ１では、ク
ロックツリー構成の条件を与えて自動配置配線を実行す
る。ステップＳ２では、クロックバッファセルについて
ドライブ能力と近接している容量を評価する。ステップ
Ｓ３では、評価の結果、ドライブ能力が大きく容量が小
さい単独クロックバッファセルまたはドライブ能力が小
さく容量が大きい複合クロックバッファセルを移動対象
（入れ替え対象）セルとして選出する。ステップＳ４で
は、全クロックバッファセルについて評価を完了したど
うかを判定する。ステップＳ５では、移動対象となった
クロックバッファセルを入れ替える。ステップＳ６で
は、入れ替えたクロックバッファセルに対する配線の修
正を行う。
【００３３】以上のように、この実施の形態によれば、
容量不足の単独クロックバッファセルＡ２を容量余剰の
複合クロックバッファセルＢ０のクロックバッファセル
要素Ｂ０（１）に隣接配置させるので、容量不足の単独
クロックバッファセルＡ２と容量余剰の複合クロックバ
ッファセルＢ０のクロックバッファセル要素Ｂ０（１）
との間でバイパスコンデンサを共有させることが可能と
なる。その結果、容量不足の単独クロックバッファセル
Ａ２に対して十分な容量のバイパスコンデンサを接続す
ることが可能となる。これにより、同期回路内において
ノイズ発生源であるクロックツリーを構成するクロック
バッファセルＡ０，Ａ１，Ａ２，Ｂ０，Ｂ１に対してそ
れぞれのドライブ能力に応じたバイパスコンデンサを接
続することができ、発生するノイズを軽減することが可
能となる。
容量不足の単独クロックバッファセルＡ２を容量余剰の
複合クロックバッファセルＢ０のクロックバッファセル
要素Ｂ０（１）に隣接配置させるので、容量不足の単独
クロックバッファセルＡ２と容量余剰の複合クロックバ
ッファセルＢ０のクロックバッファセル要素Ｂ０（１）
との間でバイパスコンデンサを共有させることが可能と
なる。その結果、容量不足の単独クロックバッファセル
Ａ２に対して十分な容量のバイパスコンデンサを接続す
ることが可能となる。これにより、同期回路内において
ノイズ発生源であるクロックツリーを構成するクロック
バッファセルＡ０，Ａ１，Ａ２，Ｂ０，Ｂ１に対してそ
れぞれのドライブ能力に応じたバイパスコンデンサを接
続することができ、発生するノイズを軽減することが可
能となる。
【００３４】なお、上記の実施の形態において、容量不
足の単独クロックバッファセルの総数が、容量余剰の複
合クロックバッファセルの総数より多いときには、単独
クロックバッファセルと複合クロックバッファセルの各
々の使用個数の制約を変更して、同期回路の自動配置配
線から後の処理を再度実行すればよい。そのためには、
単独クロックバッファセルと複合クロックバッファセル
との割合が記述されているテーブルを用意しておき、容
量不足単独クロックバッファセルの総数が、容量余剰複
合クロックバッファセルの総数より多いときに、参照す
るテーブルの要素を変更することで単独クロックバッフ
ァセルと複合クロックバッファセルの各々の使用個数の
制約を変更する。
足の単独クロックバッファセルの総数が、容量余剰の複
合クロックバッファセルの総数より多いときには、単独
クロックバッファセルと複合クロックバッファセルの各
々の使用個数の制約を変更して、同期回路の自動配置配
線から後の処理を再度実行すればよい。そのためには、
単独クロックバッファセルと複合クロックバッファセル
との割合が記述されているテーブルを用意しておき、容
量不足単独クロックバッファセルの総数が、容量余剰複
合クロックバッファセルの総数より多いときに、参照す
るテーブルの要素を変更することで単独クロックバッフ
ァセルと複合クロックバッファセルの各々の使用個数の
制約を変更する。
【００３５】このようにすれば、すべての容量不足の単
独クロックバッファセルを容量余剰の複合クロックバッ
ファセルのクロックバッファセル要素に対して隣接配置
させることができ、発生するノイズを十分に軽減するこ
とが可能となる。
独クロックバッファセルを容量余剰の複合クロックバッ
ファセルのクロックバッファセル要素に対して隣接配置
させることができ、発生するノイズを十分に軽減するこ
とが可能となる。
【００３６】
【発明の効果】本発明の請求項１記載の同期回路の配置
配線方法によれば、容量不足単独クロックバッファセル
を容量余剰複合クロックバッファセルのクロックバッフ
ァセル要素に隣接配置させるので、容量不足単独クロッ
クバッファセルと容量余剰複合クロックバッファセルの
クロックバッファセル要素との間でバイパスコンデンサ
を共有させることが可能となる。その結果、容量不足単
独クロックバッファセルに対して十分な容量のバイパス
コンデンサを接続することが可能となる。これにより、
同期回路内においてノイズ発生源であるクロックツリー
を構成するクロックバッファセルに対してそれぞれのド
ライブ能力に応じたバイパスコンデンサを接続すること
ができ、発生するノイズを軽減することが可能となる。
配線方法によれば、容量不足単独クロックバッファセル
を容量余剰複合クロックバッファセルのクロックバッフ
ァセル要素に隣接配置させるので、容量不足単独クロッ
クバッファセルと容量余剰複合クロックバッファセルの
クロックバッファセル要素との間でバイパスコンデンサ
を共有させることが可能となる。その結果、容量不足単
独クロックバッファセルに対して十分な容量のバイパス
コンデンサを接続することが可能となる。これにより、
同期回路内においてノイズ発生源であるクロックツリー
を構成するクロックバッファセルに対してそれぞれのド
ライブ能力に応じたバイパスコンデンサを接続すること
ができ、発生するノイズを軽減することが可能となる。
【００３７】また、本発明の請求項２記載の同期回路の
配置配線方法によれば、すべての容量不足単独クロック
バッファセルを容量余剰複合クロックバッファセルのク
ロックバッファセル要素に対して隣接配置させることが
でき、発生するノイズを十分に軽減することが可能とな
る。
配置配線方法によれば、すべての容量不足単独クロック
バッファセルを容量余剰複合クロックバッファセルのク
ロックバッファセル要素に対して隣接配置させることが
でき、発生するノイズを十分に軽減することが可能とな
る。
【図１】本発明の実施の形態となる同期回路の全体の構
成を示す模式図である。
成を示す模式図である。
【図２】本発明の実施の形態における同期回路内のクロ
ックツリーの構成を示すブロック図である。
ックツリーの構成を示すブロック図である。
【図３】本発明の実施の形態において図２に示すクロッ
クツリー構成になるように条件を与えて自動配置配線を
行った同期回路の構成を示す模式図である。
クツリー構成になるように条件を与えて自動配置配線を
行った同期回路の構成を示す模式図である。
【図４】図２の同期回路に対してクロックスキューチュ
ーニングを行い各クロックバッファセルのドライブ能力
が決定された後の同期回路の構成を示す模式図である。
ーニングを行い各クロックバッファセルのドライブ能力
が決定された後の同期回路の構成を示す模式図である。
【図５】本発明において同期回路内に構成されるクロッ
クツリーを構成するクロックバッファセルの構成を示す
概略図である。
クツリーを構成するクロックバッファセルの構成を示す
概略図である。
【図６】本発明の実施の形態のフローチャートである。
【図７】従来の同期回路の構成を示す模式図である。
Ａ０ 単独クロックバッファセル Ａ１ 単独クロックバッファセル Ａ２ 単独クロックバッファセル Ｂ０ 複合クロックバッファセル Ｂ１ 複合クロックバッファセル Ｂ０（１） クロックバッファセル要素 Ｂ０（２） 容量セル要素 ＦＦ１ フリッププロップ ＦＦ２ フリッププロップ ＦＦ３ フリッププロップ ＦＦ４ フリッププロップ ＦＦ５ フリッププロップ ＦＦ６ フリッププロップ ＦＦ７ フリッププロップ ＦＦ８ フリッププロップ ＦＦ９ フリッププロップ ＦＦ１０ フリッププロップ ＣＬＫ 動作クロック信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 15/60 ６５８Ｕ Ｈ０１Ｌ 21/82 Ｗ
Claims (2)
- 【請求項１】 クロックツリーを有する同期回路を自動
配置配線する配置配線方法であって、 前記クロックツリーを構成するために使用するクロック
バッファセルを、ドライブ能力が調節可能でかつ空き領
域にバイパスコンデンサを内蔵した単独クロックバッフ
ァセルと、前記単独クロックバッファセルと同一構造・
寸法のクロックバッファセル要素と前記単独クロックバ
ッファセルと外形が同一寸法でバイパスコンデンサのみ
を内蔵した容量セル要素とを分離可能に隣接一体化した
複合クロックバッファセルとの２種類とし、 前記単独クロックバッファセルと前記複合クロックバッ
ファセルの各々の使用個数を制約として与えて前記同期
回路を自動配置配線し、 その後前記単独クロックバッファセルおよび前記複合ク
ロックバッファセルのクロックバッファセル要素のドラ
イブ能力を最適化し、 その後前記同期回路における前記単独クロックバッファ
セルおよび前記複合クロックバッファセルのクロックバ
ッファセル要素のドライブ能力と、前記単独クロックバ
ッファセルおよび前記複合クロックバッファセルのクロ
ックバッファセル要素に各々内蔵されているバイパスコ
ンデンサの容量との関係をある基準に基づいて評価する
ことにより、前記単独クロックバッファセルの群の中か
ら内蔵のバイパスコンデンサの容量が不足している容量
不足単独クロックバッファセルを検出し、かつ前記複合
クロックバッファセルの群の中から内蔵のバイパスコン
デンサの容量が余剰となっている容量余剰複合クロック
バッファセルを検出し、 前記容量不足単独クロックバッファセルの位置と前記容
量余剰複合クロックバッファセルの容量セル要素の位置
とを移動して相互に入れ替えることにより、前記容量不
足単独クロックバッファセルと前記容量余剰複合クロッ
クバッファセルのクロックバッファセル要素とを隣接配
置させ、前記容量不足単独クロックバッファセルの位置
と前記容量余剰複合クロックバッファセルの容量セル要
素の位置との入れ替えに伴って前記同期回路の配線を修
正することを特徴とする同期回路の配置配線方法。 - 【請求項２】 単独クロックバッファセルと複合クロッ
クバッファセルとの割合が記述されているテーブルを用
意しておき、容量不足単独クロックバッファセルの総数
が、容量余剰複合クロックバッファセルの総数より多い
ときに、参照するテーブルの要素を変更することで単独
クロックバッファセルと複合クロックバッファセルの各
々の使用個数の制約を変更して、同期回路の自動配置配
線から後の処理を再度実行することを特徴とする請求項
１記載の同期回路の配置配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068007A JP2001257267A (ja) | 2000-03-13 | 2000-03-13 | 同期回路の配置配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068007A JP2001257267A (ja) | 2000-03-13 | 2000-03-13 | 同期回路の配置配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001257267A true JP2001257267A (ja) | 2001-09-21 |
Family
ID=18587119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068007A Pending JP2001257267A (ja) | 2000-03-13 | 2000-03-13 | 同期回路の配置配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001257267A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006260299A (ja) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | 半導体集積回路のレイアウト方法、およびセル枠共通化プログラム。 |
-
2000
- 2000-03-13 JP JP2000068007A patent/JP2001257267A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006260299A (ja) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | 半導体集積回路のレイアウト方法、およびセル枠共通化プログラム。 |
| JP4536559B2 (ja) * | 2005-03-17 | 2010-09-01 | 富士通セミコンダクター株式会社 | 半導体集積回路のレイアウト方法、およびセル枠共通化プログラム。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113792520B (zh) | 布局布线方法、装置、同步电路以及集成电路芯片 | |
| US7017132B2 (en) | Methodology to optimize hierarchical clock skew by clock delay compensation | |
| JP2002288253A (ja) | 集積回路設計中にデカップリング・キャパシタンスを加えるための方法 | |
| JPH0567169A (ja) | 回路合成システム | |
| CN107463724B (zh) | 用于设计和制造半导体器件的方法以及相应的半导体器件 | |
| JPH09162720A (ja) | 組み合わせ論理回路及びその設計方法 | |
| US8839061B2 (en) | System and method for scan chain re-ordering | |
| JP2001257267A (ja) | 同期回路の配置配線方法 | |
| JP3178371B2 (ja) | 半導体集積回路の設計方法 | |
| US6938232B2 (en) | Floorplanning apparatus deciding floor plan using logic seeds associated with hierarchical blocks | |
| CN109614730B (zh) | Sram单元设计方法 | |
| CN116861839A (zh) | 芯片版图结构及芯片 | |
| JPH09269847A (ja) | クロック分配回路およびそのレイアウト設計方法 | |
| US6988251B2 (en) | Efficient implementation of multiple clock domain accesses to diffused memories in structured ASICs | |
| US7161382B2 (en) | General-purpose logic cell, general-purpose logic cell array using the same, and ASIC using general-purpose logic cell array | |
| US6606730B1 (en) | Method for determining an optimum position of block pins, and computer product | |
| Lu et al. | Register on MEsh (ROME): A novel approach for clock mesh network synthesis | |
| JPH0548004A (ja) | 半導体装置のセル配置方法及びセル配置装置 | |
| JP3052955B1 (ja) | クロックラインツリ―構築方法 | |
| JP3293798B2 (ja) | クロック配線の容量低減方法 | |
| US20030173642A1 (en) | General-purpose logic array and ASIC using the same | |
| TW202503573A (zh) | 晶片版圖結構及晶片 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JP2002151591A (ja) | 同期式回路のレイアウト設計方法 | |
| JP3370259B2 (ja) | マスクレイアウト設計方法 |