JP2001256060A - 制御機器 - Google Patents
制御機器Info
- Publication number
- JP2001256060A JP2001256060A JP2000068745A JP2000068745A JP2001256060A JP 2001256060 A JP2001256060 A JP 2001256060A JP 2000068745 A JP2000068745 A JP 2000068745A JP 2000068745 A JP2000068745 A JP 2000068745A JP 2001256060 A JP2001256060 A JP 2001256060A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- cpu
- external interrupt
- input
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims description 35
- 238000001514 detection method Methods 0.000 claims description 14
- 230000005764 inhibitory process Effects 0.000 abstract description 3
- 230000002401 inhibitory effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
Abstract
(57)【要約】
【課題】外部割込入力がその仕様を越えて発生してもＣ
ＰＵが他の処理をできるようにする。 【解決手段】外部割込処理１４が他の処理１１，１２に
優先するよう制御動作するＣＰＵ２を備えた制御機器で
あって、ＣＰＵは、外部割込入力に伴い外部割込処理を
スタートするとともに、一定時間、外部割込処理を禁止
することでそれ以降の外部割込禁止時間の間は仕様を越
えた外部割込入力を禁止し、前記他の処理については外
部割込禁止時間内においても可能とすることによって、
外部割込入力がその仕様を越えて発生してもＣＰＵは他
の処理をできる。
ＰＵが他の処理をできるようにする。 【解決手段】外部割込処理１４が他の処理１１，１２に
優先するよう制御動作するＣＰＵ２を備えた制御機器で
あって、ＣＰＵは、外部割込入力に伴い外部割込処理を
スタートするとともに、一定時間、外部割込処理を禁止
することでそれ以降の外部割込禁止時間の間は仕様を越
えた外部割込入力を禁止し、前記他の処理については外
部割込禁止時間内においても可能とすることによって、
外部割込入力がその仕様を越えて発生してもＣＰＵは他
の処理をできる。
Description
【０００１】
【発明の属する技術分野】本発明は、カウンタやタイマ
などの制御機器にかかり、より詳しくは外部割込処理が
他の処理に優先するよう制御動作するＣＰＵを備えた制
御機器に関する。
などの制御機器にかかり、より詳しくは外部割込処理が
他の処理に優先するよう制御動作するＣＰＵを備えた制
御機器に関する。
【０００２】
【従来の技術】この種のカウンタのＣＰＵにおいては、
外部割込入力があると、その外部割込入力に対する処理
（外部割込処理）を、他の処理例えば表示やキー操作な
どのメイン処理やタイマ割込処理などよりも優先するよ
うになっているものがある。
外部割込入力があると、その外部割込入力に対する処理
（外部割込処理）を、他の処理例えば表示やキー操作な
どのメイン処理やタイマ割込処理などよりも優先するよ
うになっているものがある。
【０００３】
【発明が解決しようとする課題】ところで、上記カウン
タにおいては、上記外部割込処理や、他の処理であるメ
イン処理やタイマ割込処理などに対しての仕様が施され
ている。
タにおいては、上記外部割込処理や、他の処理であるメ
イン処理やタイマ割込処理などに対しての仕様が施され
ている。
【０００４】したがって、このようなカウンタにおいて
は、その仕様を越えた外部割込入力が連続発生した場
合、他の処理、例えば表示更新やキー処理などのメイン
処理ができず、例えばカウント数値の表示が更新されず
停止したままになるとか、キー操作が効かなくなった
り、あるいはタイマ割込ができずＣＰＵ暴走検知処理が
できなくなるなどして、ユーザーにとり使いにくいカウ
ンタとなる。
は、その仕様を越えた外部割込入力が連続発生した場
合、他の処理、例えば表示更新やキー処理などのメイン
処理ができず、例えばカウント数値の表示が更新されず
停止したままになるとか、キー操作が効かなくなった
り、あるいはタイマ割込ができずＣＰＵ暴走検知処理が
できなくなるなどして、ユーザーにとり使いにくいカウ
ンタとなる。
【０００５】したがって、本発明は、外部割込が他の処
理に優先するような制御機器において、その仕様を越え
る外部割込入力が発生してもＣＰＵが他の処理をできる
ようにすることを解決すべき共通の課題としている。
理に優先するような制御機器において、その仕様を越え
る外部割込入力が発生してもＣＰＵが他の処理をできる
ようにすることを解決すべき共通の課題としている。
【０００６】
【課題を解決するための手段】（１）本発明第１の制御
機器は、外部割込処理が他の処理に優先するよう制御動
作するＣＰＵを備えた制御機器であって、前記ＣＰＵ
は、外部割込入力に伴い外部割込処理をスタートすると
ともに、一定時間、外部割込処理を禁止することでそれ
以降の一定時間の間は仕様を越えた外部割込入力を禁止
し、前記他の処理については前記一定時間内においての
実行を可能とする。
機器は、外部割込処理が他の処理に優先するよう制御動
作するＣＰＵを備えた制御機器であって、前記ＣＰＵ
は、外部割込入力に伴い外部割込処理をスタートすると
ともに、一定時間、外部割込処理を禁止することでそれ
以降の一定時間の間は仕様を越えた外部割込入力を禁止
し、前記他の処理については前記一定時間内においての
実行を可能とする。
【０００７】本発明第１によると、外部割込入力がその
仕様を越えて連続して発生してＣＰＵが外部割込中でも
他の処理をできるので、ＣＰＵは、従来のように、外部
割込処理優先により、例えばカウンタの場合、その仕様
を越えた外部割込入力によりカウント数値の表示が更新
されず停止したままになるとか、キー操作が効かなくな
るなどといったことが解消され、ユーザーにとっては使
いやすいカウンタとなる。
仕様を越えて連続して発生してＣＰＵが外部割込中でも
他の処理をできるので、ＣＰＵは、従来のように、外部
割込処理優先により、例えばカウンタの場合、その仕様
を越えた外部割込入力によりカウント数値の表示が更新
されず停止したままになるとか、キー操作が効かなくな
るなどといったことが解消され、ユーザーにとっては使
いやすいカウンタとなる。
【０００８】（２）本発明第２の制御機器は、外部割込
処理がタイマ割込処理に優先するとともに、前記タイマ
割込処理で定期的にＣＰＵ暴走検知処理を行うよう制御
動作するＣＰＵを備えた制御機器であって、前記ＣＰＵ
暴走検知処理をタイマ割込処理内のみならず前記外部割
込処理内でも可能としているものである。
処理がタイマ割込処理に優先するとともに、前記タイマ
割込処理で定期的にＣＰＵ暴走検知処理を行うよう制御
動作するＣＰＵを備えた制御機器であって、前記ＣＰＵ
暴走検知処理をタイマ割込処理内のみならず前記外部割
込処理内でも可能としているものである。
【０００９】本発明第２によると、例えばＣＰＵ暴走検
知処理をタイマ割込で定期的にウォッチドッグタイマの
リフレッシュにより行っている場合、外部割込入力があ
った場合、その外部割込入力に対する処理がタイマ割込
に優先しても、その外部割込処理内でウォッチドッグタ
イマのリフレッシュが可能であるから、ＣＰＵ暴走検知
が間違って行われることがなくなり、ユーザーにとって
は使いやすいカウンタとなる。
知処理をタイマ割込で定期的にウォッチドッグタイマの
リフレッシュにより行っている場合、外部割込入力があ
った場合、その外部割込入力に対する処理がタイマ割込
に優先しても、その外部割込処理内でウォッチドッグタ
イマのリフレッシュが可能であるから、ＣＰＵ暴走検知
が間違って行われることがなくなり、ユーザーにとって
は使いやすいカウンタとなる。
【００１０】
【発明の実施の形態】以下、本発明の詳細を示す実施形
態に基づいて説明する。
態に基づいて説明する。
【００１１】この実施形態では、制御機器としてカウン
タに適用するが、タイマなど他の制御機器にも同様に適
用することができる。
タに適用するが、タイマなど他の制御機器にも同様に適
用することができる。
【００１２】図１ないし図４は本発明の実施形態に係
り、図１は、本実施の形態のカウンタの全体の回路図、
図２は、図１のＣＰＵの内部を機能的に示す回路図であ
る。図２でＣＰＵはハードウエア的に記載されている
が、実際はプログラム動作するソフトウエアである。図
３は、前記ＣＰＵの動作説明のプログラムフローチャー
ト、図４は、前記ＣＰＵの動作説明のためのタイミング
チャートである。
り、図１は、本実施の形態のカウンタの全体の回路図、
図２は、図１のＣＰＵの内部を機能的に示す回路図であ
る。図２でＣＰＵはハードウエア的に記載されている
が、実際はプログラム動作するソフトウエアである。図
３は、前記ＣＰＵの動作説明のプログラムフローチャー
ト、図４は、前記ＣＰＵの動作説明のためのタイミング
チャートである。
【００１３】図１および図２を参照して、このカウンタ
１は、ＣＰＵ２と、ＣＰＵ２からのデータを表示用に処
理する表示回路３、ＬＣＤやＬＥＤなどからなり表示回
路３よりの表示入力に応答して表示動作する表示部４、
外部より操作される複数のキーの操作に対応した入力を
行うキー入力５、不図示のセンサなどから入力される信
号を処理してＣＰＵ２に外部割込入力として入力する入
力回路６、ＣＰＵ２よりのデータをバーソナルコンピュ
ータ等の外部通信機器と通信するためのデータに処理し
たり、その逆に外部通信機器よりのデータを処理してＣ
ＰＵ２に入力するための通信回路７、ＣＰＵ２よりのデ
ータを処理してリレーなどの機器に出力する出力回路
８、およびＣＰＵ２よりのデータを記憶するＥＥＰＲＯ
Ｍ９を備える。
１は、ＣＰＵ２と、ＣＰＵ２からのデータを表示用に処
理する表示回路３、ＬＣＤやＬＥＤなどからなり表示回
路３よりの表示入力に応答して表示動作する表示部４、
外部より操作される複数のキーの操作に対応した入力を
行うキー入力５、不図示のセンサなどから入力される信
号を処理してＣＰＵ２に外部割込入力として入力する入
力回路６、ＣＰＵ２よりのデータをバーソナルコンピュ
ータ等の外部通信機器と通信するためのデータに処理し
たり、その逆に外部通信機器よりのデータを処理してＣ
ＰＵ２に入力するための通信回路７、ＣＰＵ２よりのデ
ータを処理してリレーなどの機器に出力する出力回路
８、およびＣＰＵ２よりのデータを記憶するＥＥＰＲＯ
Ｍ９を備える。
【００１４】なお、上記各部はＣＰＵ２および入力回路
６を除いて適宜にカウンタ１に対する配備が選択される
ものである。１０は、カウンタ１に対する電源である。
もちろん、電源１０はカウンタ１に内蔵させてもよい。
６を除いて適宜にカウンタ１に対する配備が選択される
ものである。１０は、カウンタ１に対する電源である。
もちろん、電源１０はカウンタ１に内蔵させてもよい。
【００１５】ＣＰＵ２は、メイン処理部１１として、前
記各部に対する制御処理例えば表示部４における表示更
新や、キー入力５からのキー信号の処理や、通信回路７
を介しての外部通信機器との通信処理や、出力回路８を
介してのリレー等の機器に対する出力処理等を行うとと
もに、タイマ割込処理部１２として、一定時間毎にタイ
マ割込処理を発生しそのタイマ割込処理内で定期的にウ
ォッチドッグタイマ１３のリフレッシュを行うととも
に、そのタイマ割込処理部１２内でウォッチドッグタイ
マ１３がリフレッシュされないときはＣＰＵ２が暴走し
ていると暴走検知処理を行う基本的処理機能を有してい
る。
記各部に対する制御処理例えば表示部４における表示更
新や、キー入力５からのキー信号の処理や、通信回路７
を介しての外部通信機器との通信処理や、出力回路８を
介してのリレー等の機器に対する出力処理等を行うとと
もに、タイマ割込処理部１２として、一定時間毎にタイ
マ割込処理を発生しそのタイマ割込処理内で定期的にウ
ォッチドッグタイマ１３のリフレッシュを行うととも
に、そのタイマ割込処理部１２内でウォッチドッグタイ
マ１３がリフレッシュされないときはＣＰＵ２が暴走し
ていると暴走検知処理を行う基本的処理機能を有してい
る。
【００１６】ＣＰＵ２はまた、前記各処理に優先するも
ので入力回路６からの外部割込入力があると他の処理に
優先する外部割込処理部１４を有している。
ので入力回路６からの外部割込入力があると他の処理に
優先する外部割込処理部１４を有している。
【００１７】そして、ＣＰＵ２は、外部割込入力がある
と、外部割込処理部１４によりタイマ１５に対して一定
の時間として外部割込禁止時間（Ｔ＋ｔ）の計時をスタ
ートさせ、また、このタイマ１５による外部割込禁止時
間（Ｔ＋ｔ）の計時が終了すると、タイマ１５から外部
割込処理部１４に対して外部割込許可を入力させる。
と、外部割込処理部１４によりタイマ１５に対して一定
の時間として外部割込禁止時間（Ｔ＋ｔ）の計時をスタ
ートさせ、また、このタイマ１５による外部割込禁止時
間（Ｔ＋ｔ）の計時が終了すると、タイマ１５から外部
割込処理部１４に対して外部割込許可を入力させる。
【００１８】この場合、外部割込入力に応答して外部割
込処理部１４を介してタイマ１５をスタートさせている
が、外部割込入力から、直接、破線Ａで示すようにタイ
マ１５をスタートさせるようにしてもよい。
込処理部１４を介してタイマ１５をスタートさせている
が、外部割込入力から、直接、破線Ａで示すようにタイ
マ１５をスタートさせるようにしてもよい。
【００１９】また、タイマ１５はＣＰＵ２内蔵である
が、ＣＰＵ２に外付けしたタイマ１５ａであってもよ
い。
が、ＣＰＵ２に外付けしたタイマ１５ａであってもよ
い。
【００２０】ウォッチドッグタイマ１３は、タイマ割込
処理部１２によりリフレッシュされるが、外部割込処理
部１４によりリフレッシュされるようにしてもよい。
処理部１２によりリフレッシュされるが、外部割込処理
部１４によりリフレッシュされるようにしてもよい。
【００２１】図３および図４を参照して、ＣＰＵ２の動
作を前記外部割込処理を中心にして説明する。ＣＰＵ２
の動作を説明する前に、実施形態のカウンタ１の外部割
込入力処理に関する仕様について説明すると、このカウ
ンタ１の仕様では外部割込入力は５ｋＨｚの周波数間隔
で入力回路６を介してＣＰＵ２に入力されるようになっ
ている。そして、実際は、このカウンタ１にはその仕様
を越えたノイズ等の５ｋＨｚを越えた周波数の外部割込
入力が入力されるものとする。つまり、５ｋＨｚの外部
割込入力の場合、外部割込処理がメイン処理やタイマ割
込処理に優先しても、そのメイン処理やタイマ割込処理
におけるウォッチドッグタイマによるＣＰＵ暴走検知処
理は可能である。
作を前記外部割込処理を中心にして説明する。ＣＰＵ２
の動作を説明する前に、実施形態のカウンタ１の外部割
込入力処理に関する仕様について説明すると、このカウ
ンタ１の仕様では外部割込入力は５ｋＨｚの周波数間隔
で入力回路６を介してＣＰＵ２に入力されるようになっ
ている。そして、実際は、このカウンタ１にはその仕様
を越えたノイズ等の５ｋＨｚを越えた周波数の外部割込
入力が入力されるものとする。つまり、５ｋＨｚの外部
割込入力の場合、外部割込処理がメイン処理やタイマ割
込処理に優先しても、そのメイン処理やタイマ割込処理
におけるウォッチドッグタイマによるＣＰＵ暴走検知処
理は可能である。
【００２２】実施形態ではカウンタ１の仕様を越えた５
ｋＨｚを越えた周波数の外部割込入力がＣＰＵ２に入力
されるものとしている。以下、仕様を越えた外部割込入
力の処理について説明する。
ｋＨｚを越えた周波数の外部割込入力がＣＰＵ２に入力
されるものとしている。以下、仕様を越えた外部割込入
力の処理について説明する。
【００２３】ＣＰＵ２に入力回路６を介して図４（ａ）
で示されるようなその仕様を越えた外部割込入力
…が入力されると、ＣＰＵ２は図３で示される外部割
込処理フローとタイマ処理フローとを実行する。
で示されるようなその仕様を越えた外部割込入力
…が入力されると、ＣＰＵ２は図３で示される外部割
込処理フローとタイマ処理フローとを実行する。
【００２４】すなわち、外部割込処理フローにおいて、
ＣＰＵ２は、ステップｎ１で外部割込処理がスタートす
ると、この外部割込入力の入力に応答してステップｎ
２で外部割込を禁止することで他の外部割込入力
…の入力を禁止する。
ＣＰＵ２は、ステップｎ１で外部割込処理がスタートす
ると、この外部割込入力の入力に応答してステップｎ
２で外部割込を禁止することで他の外部割込入力
…の入力を禁止する。
【００２５】そして、ステップｎ３で、ＣＰＵ２はタイ
マ１５に対して外部割込禁止時間（Ｔ＋ｔ）計時をスタ
ートさせるとともにステップｎ４で外部割込処理を行
う。
マ１５に対して外部割込禁止時間（Ｔ＋ｔ）計時をスタ
ートさせるとともにステップｎ４で外部割込処理を行
う。
【００２６】ここで、前記時間Ｔは、図４（ｂ）で示さ
れるように外部割込処理時間であり、また、前記時間ｔ
は、図４（ｃ）で示されるように他の処理例えばメイン
処理やＣＰＵ暴走検知処理に必要な付加時間である。
れるように外部割込処理時間であり、また、前記時間ｔ
は、図４（ｃ）で示されるように他の処理例えばメイン
処理やＣＰＵ暴走検知処理に必要な付加時間である。
【００２７】タイマ１５がスタートして外部割込処理時
間Ｔが経過するとステップｎ５で外部割込処理を終了す
る。
間Ｔが経過するとステップｎ５で外部割込処理を終了す
る。
【００２８】この外部割込処理時間Ｔ内で、ＣＰＵ２は
ウォッチドッグタイマ１３をリフレッシュさせるなどし
てＣＰＵ暴走検知処理を行なってもよい。
ウォッチドッグタイマ１３をリフレッシュさせるなどし
てＣＰＵ暴走検知処理を行なってもよい。
【００２９】ＣＰＵ２は、タイマ１３をスタートさせる
と、ステップｎ６でタイマ処理フローのタイマ処理をス
タートさせる。タイマ処理がスタートすると、ステップ
ｎ７で外部割込禁止時間（Ｔ＋ｔ）が経過しているいか
否かの判定をし、経過していないときは、ステップｎ９
に処理を移行し、経過したときはステップｎ８で外部割
込入力を許可してからステップｎ９に処理を移行する。
と、ステップｎ６でタイマ処理フローのタイマ処理をス
タートさせる。タイマ処理がスタートすると、ステップ
ｎ７で外部割込禁止時間（Ｔ＋ｔ）が経過しているいか
否かの判定をし、経過していないときは、ステップｎ９
に処理を移行し、経過したときはステップｎ８で外部割
込入力を許可してからステップｎ９に処理を移行する。
【００３０】ステップｎ９では、メイン処理やＣＰＵ暴
走検知処理などのタイマ処理をし、このタイマ処理が終
了するとステップｎ１０でこのタイマ処理フローを終了
する。
走検知処理などのタイマ処理をし、このタイマ処理が終
了するとステップｎ１０でこのタイマ処理フローを終了
する。
【００３１】
【発明の効果】本発明第１によれば、外部割込入力がそ
の仕様を越えて発生してもＣＰＵが他の処理をできるの
で、その仕様を越えた外部割込入力が連続発生しても、
ＣＰＵは他の処理、例えば表示更新やキー処理などのメ
イン処理ができるから、従来のように、例えばカウンタ
の場合、その仕様を越えた外部割込入力によりカウント
数値の表示が更新されず停止したままになるとか、キー
操作が効かなくなるなどといったことが解消され、ユー
ザーにとっては使いやすいカウンタとなる。
の仕様を越えて発生してもＣＰＵが他の処理をできるの
で、その仕様を越えた外部割込入力が連続発生しても、
ＣＰＵは他の処理、例えば表示更新やキー処理などのメ
イン処理ができるから、従来のように、例えばカウンタ
の場合、その仕様を越えた外部割込入力によりカウント
数値の表示が更新されず停止したままになるとか、キー
操作が効かなくなるなどといったことが解消され、ユー
ザーにとっては使いやすいカウンタとなる。
【００３２】本発明第２によれば、例えばＣＰＵ暴走検
知処理をタイマ割込で定期的にウォッチドッグタイマの
リフレッシュにより行っている場合、外部割込入力があ
った場合、その外部割込入力に対する処理がタイマ割込
に優先しても、その外部割込処理内でウォッチドッグタ
イマのリフレッシュが可能であるから、ＣＰＵ暴走検知
が間違って行われることがなくなり、ユーザーにとって
は使いやすいカウンタとなる。
知処理をタイマ割込で定期的にウォッチドッグタイマの
リフレッシュにより行っている場合、外部割込入力があ
った場合、その外部割込入力に対する処理がタイマ割込
に優先しても、その外部割込処理内でウォッチドッグタ
イマのリフレッシュが可能であるから、ＣＰＵ暴走検知
が間違って行われることがなくなり、ユーザーにとって
は使いやすいカウンタとなる。
【図１】本実施の形態のカウンタの全体の回路図
【図２】図１のＣＰＵの内部回路図
【図３】ＣＰＵの動作説明のプログラムフローチャート
【図４】前記ＣＰＵの動作説明のためのタイミングチャ
ート
ート
１ カウンタ ２ ＣＰＵ １１ メイン処理 １２ タイマ割込処理 １３ ウォッチドッグタイマ １４ 外部割込処理 １５ タイマ
Claims (2)
- 【請求項１】外部割込処理が他の処理に優先するよう制
御動作するＣＰＵを備えた制御機器であって、 前記ＣＰＵは、外部割込入力に伴い外部割込処理をスタ
ートするとともに、一定時間、外部割込処理を禁止する
ことでそれ以降の前記一定時間の間は仕様を越えた外部
割込入力を禁止し、前記他の処理については前記一定時
間内においての実行を可能とする、ことを特徴とする制
御機器。 - 【請求項２】外部割込処理がタイマ割込処理に優先する
とともに、前記タイマ割込処理で定期的にＣＰＵ暴走検
知処理を行うよう制御動作するＣＰＵを備えた制御機器
であって、 前記ＣＰＵ暴走検知処理をタイマ割込処理内のみならず
前記外部割込処理内でも可能としている、ことを特徴と
する制御機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068745A JP2001256060A (ja) | 2000-03-13 | 2000-03-13 | 制御機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068745A JP2001256060A (ja) | 2000-03-13 | 2000-03-13 | 制御機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001256060A true JP2001256060A (ja) | 2001-09-21 |
Family
ID=18587754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068745A Pending JP2001256060A (ja) | 2000-03-13 | 2000-03-13 | 制御機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001256060A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010218357A (ja) * | 2009-03-18 | 2010-09-30 | Fuji Xerox Co Ltd | 割り込み制御装置及び画像形成装置 |
-
2000
- 2000-03-13 JP JP2000068745A patent/JP2001256060A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010218357A (ja) * | 2009-03-18 | 2010-09-30 | Fuji Xerox Co Ltd | 割り込み制御装置及び画像形成装置 |
| US8250272B2 (en) | 2009-03-18 | 2012-08-21 | Fuji Xerox Co., Ltd. | Interrupt control apparatus and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8522054B2 (en) | Stand-by mode management method for use in a stand-by mode of a computer system with stand-by mode management module | |
| EP3186742B1 (en) | System and method for improved security for a processor in a portable computing device (pcd) | |
| JP4393954B2 (ja) | マイクロコンピュータ | |
| JP5269290B2 (ja) | パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法 | |
| US20070162675A1 (en) | Interrupt control device | |
| JP2001256060A (ja) | 制御機器 | |
| JP3866749B2 (ja) | マイクロプロセッサ | |
| JP2009116719A (ja) | マイクロコンピュータ | |
| JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
| JP6316522B1 (ja) | 計算機装置、タスク起動方法およびタスク起動プログラム | |
| JP4439711B2 (ja) | データ処理装置およびシステム | |
| JP4659627B2 (ja) | 電子機器 | |
| JP7222264B2 (ja) | 通信装置、通信システム、通信方法、及びプログラム | |
| US12223043B2 (en) | Electronic apparatus and security protection method | |
| JP2003296292A (ja) | ポートサンプリング回路装置およびマイクロコンピュータ | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPH0527056A (ja) | 時計機能付電子機器の電池消耗防止装置 | |
| JP2002163245A (ja) | マイクロコンピュータ | |
| JP4532148B2 (ja) | ワーク・クロック設定装置及びワーク・クロック設定方法 | |
| JP2002149290A (ja) | マイクロコンピュータ | |
| JPH0969052A (ja) | 割り込み制御回路 | |
| JP2830522B2 (ja) | ウォッチドッグ・タイマ | |
| JP2000347772A (ja) | 携帯情報機器に使用されるプロセッサの低消費電力制御方法 | |
| JPH11119872A (ja) | 電源電圧検出回路 | |
| JP2755205B2 (ja) | データ処理装置の低消費電力化方式 |