[go: up one dir, main page]

JP2001223228A - 半導体パッケージ用基板とその製造方法とその装置 - Google Patents

半導体パッケージ用基板とその製造方法とその装置

Info

Publication number
JP2001223228A
JP2001223228A JP2000067686A JP2000067686A JP2001223228A JP 2001223228 A JP2001223228 A JP 2001223228A JP 2000067686 A JP2000067686 A JP 2000067686A JP 2000067686 A JP2000067686 A JP 2000067686A JP 2001223228 A JP2001223228 A JP 2001223228A
Authority
JP
Japan
Prior art keywords
semiconductor package
shaving
circuit board
sealing
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000067686A
Other languages
English (en)
Inventor
Yasuhide Mori
康秀 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagase and Co Ltd
Original Assignee
Nagase and Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagase and Co Ltd filed Critical Nagase and Co Ltd
Priority to JP2000067686A priority Critical patent/JP2001223228A/ja
Publication of JP2001223228A publication Critical patent/JP2001223228A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 金型で薄型ＣＳＰを作るには高度の生産技術
が必要となる。 【解決手段】 集合回路基板の外周部に厚み検知用のワ
イヤーを形成した後、従来の金型技術で厚みの厚いＣＳ
Ｐを作り、その後、封止部を厚み検知用ワイヤーまで削
り、薄型ＣＳＰを作る。従来技術で厚み精度の良い、薄
型ＣＳＰが製造できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ用
基板の構造と、半導体パッケージの製造方法及びその製
造装置に係わり、更に詳しくは回路基板を使った薄型半
導体パッケージ用の集合回路基板の構造及び半導体パッ
ケージの製造方法及び半導体パッケージの製造装置に関
するものである。
【０００２】
【従来の技術】近年、半導体パッケージの小型化、高密
度化に伴い回路基板を使ったＣＳＰ（チップサイズ／ス
ケール・パッケージ）と呼ばれる半導体パッケージが開
発されている。回路基板を使いパッケージサイズは小さ
くなってきたが、さらにパッケージ高さも薄くする市場
要求が本格化している。
【０００３】図６は、多数個取りした集合回路基板を使
った従来の半導体パッケージの製造方法について、以下
図面に基づいてその概要を説明する。
【０００４】図６（ａ）に示す基板は、回路基板上に単
体の半導体パッケージ基板を多数個取りした集合回路基
板１上に各半導体パッケージ基板上にＩＣ接続用ワイヤ
ーボンディング用パット２が形成されている。
【０００５】図６（ｂ）に示すダイボンド工程は集合回
路基板１内の各半導体パッケージ基板上にＩＣ４をダイ
ボンド材５で固定する。
【０００６】図６（ｃ）に示すワイヤーボンディング工
程は、ＩＣ４と集合回路基板１をＩＣ接続用ワイヤー６
を用い電気的に接続する。
【０００７】図６（ｄ）に示す封止工程は、封止樹脂８
で集合回路基板１のＩＣ面側とＩＣ４を覆い、耐湿性等
の半導体パッケージの信頼性を向上させる。
【０００８】図６（ｅ）に示すボール付け工程は、集合
回路基板の端子上に半田ペーストを印刷し、半田ボール
を乗せリフローすることで、半導体パッケージの外部端
子である半田ボール１０を形成する。
【０００９】図６（ｆ）に示す単個化工程は、実装した
集合回路基板をダイシングソーを使い、切断線１１に沿
って切断することで、個々の半導体パッケージを形成す
る。
【００１０】次に、図７で従来の集合回路基板に実装さ
れた半導体パッケージの上面と断面を図面に基づいて説
明する。
【００１１】図７（ａ）は、８０×１４４ミリの集合回
路基板１上に８×８ミリの半導体パッケージを８行×１
６列で配置したものである。回路基板及びＩＣ実装コス
トを安くするため、集合回路基板は、出来る限り大きく
なっている。各半導体パッケージの外側に封止外形１４
があり、その外側に数カ所封止樹脂を注入するゲート口
１６がある。集合回路基板１が大きくなるに従い、封止
面積は大きくなり、封止厚み、ゲート口の大きさ、ゲー
ト口の数、ゲート口の場所、注入速度と封止樹脂の物性
の関係がより密接になり高度な封止技術が必要となる。
【００１２】図７（ｂ）は、図７（ａ）のＡ−Ａ’断面
図である。ゲート口に近い場所と、遠い場所でのＩＣ上
面封止樹脂高さ１７は同じであるが注入距離は大きく違
う。ゲート口付近のＩＣは約８ミリ程度の注入距離であ
るが、遠いＩＣは約８０ミリ程度の注入距離であり、１
０倍程度違う。パッケージを薄くするにはＩＣ上面封止
樹脂高さ１７を薄くする必要があり、高度な封止技術・
金型技術が必要となる。
【００１３】
【発明が解決しようとする課題】しかしながら、前述し
た集合回路基板での半導体パッケージの製造方法は、単
純であるが、パッケージ高さを低くするＣＳＰにおいて
は、広い封止樹脂面に均一で、ワイヤー流れのない、樹
脂厚みの薄い一括封止をする必要があり、非常に高度な
金型・成形技術及びそれに対応した封止樹脂の開発が、
必要になる。そのため、生産性が低く、コストアップ等
の問題があった。さらに、それらの開発のための時間及
びコストが必要となっている。
【００１４】本発明は、上記従来の課題に鑑みなされた
ものであり、その目的は、小型携帯機器等に搭載する生
産性に優れた、安価なＣＳＰ型半導体パッケージの製造
用の回路基板、薄型半導体パッケージの製造方法、薄型
半導体パッケージの製造装置を提供するものである。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の集合半導体パッケージ用回路基板の構造
は、複数のＩＣチップをボンディングし、前記ＩＣチッ
プを樹脂で封止し、封止樹脂を削るための集合半導体パ
ッケージ用回路基板において、前記封止樹脂の厚みを検
知するためのパットが形成されていることを特徴とする
ものである。
【００１６】また、前記パットは、ワイヤーボンディン
グ用パットであるとを特徴とするものである。
【００１７】また、前記パットは、半導体パッケージの
製品基板の外にあることを特徴とするものである。
【００１８】また、本発明の半導体パッケージの製造方
法は、回路基板上に複数のＩＣチップを実装し、樹脂封
止し、封止樹脂を削る半導体パッケージの製造方法にお
いて、前記回路基板に前記ＩＣチップを電気的に接続す
るＩＣチップ実装工程と、パッケージ高さを検知する検
知線を接続する検知線実装工程と、前記ＩＣチップと前
記検知線を樹脂封止する封止工程と、前記封止樹脂を削
り薄くする削り工程とからなることを特徴とするもので
ある。
【００１９】また、前記削り工程は、湿式ベルトサンダ
ー方式であることを特徴とするものである
【００２０】また、前記検知線は、金属ワイヤーである
ことを特徴とするものである。
【００２１】また、前記封止樹脂の削り面は、前記検知
線を露出させていることを特徴とするものである。
【００２２】また、前記削り工程の削り終了検知後の削
り量は、前記金属ワイヤーの径よりも少ないことを特徴
とするものである。
【００２３】また、本発明の半導体パッケージ用削り装
置は、回路基板上の集合半導体パッケージの封止樹脂を
削る削り装置において、前記封止樹脂内に予め組み込ま
れた電気配線が断線したことを検知することで前記封止
樹脂の厚みを検知する機構を持ったことを特徴とするも
のである。
【００２４】
【発明の実施の形態】以下図面に基づいて本発明におけ
る集合半導体パッケージ用回路基板の構造と半導体パッ
ケージの製造方法と半導体パッケージ用削り装置につい
て説明する。図１は本発明の実施の形態で半導体パッケ
ージの製造方法を示す説明図である。図２は本発明の実
施の形態で集合半導体パッケージ用回路基板の構造を示
す説明図である。図３は本発明の実施の形態で検知線の
構造を示す説明図である。図４は本発明の実施の形態
で、削り状態における検知線抵抗の状態を示す説明図で
ある。図５は、本発明の削り完了後のパッケージの厚み
構造を示す説明図である。従来技術と同一部材は同一符
号で示す。
【００２５】図１（ａ）に示す基板は、集合回路基板１
上に各半導体パッケージに乗せるＩＣに対応したワイヤ
ーボンディング用パット２と本発明の検知線ボンディン
グ用パット３及び検知線用外部端子パット１３が形成さ
れている。これら検知線ボンディング用パット３及び検
知線外部端子パット１３は、集合回路基板１の製造時、
ワイヤーボンディング用パット２と同時に形成すること
が出来る。
【００２６】図１（ｂ）のダイボンド工程と図１（ｃ）
のワイヤーボンディング工程は、前述の従来技術と同様
であるので、説明は省略する。
【００２７】図１（ｄ）に示す検知線接続工程は、検知
線ボンディング用パット３上に、検知線用ワイヤー７を
ワイヤーボンディングする。検知線用ワイヤー７の高さ
は、ＩＣ接続用ワイヤー６の集合基板表面１からの高さ
よりも高く、後工程で行う封止工程の封止高さよりも低
い高さに間の設定した完成封止高さにボンディングす
る。検知線ボンディング用パット３の位置は、集合回路
基板１上の各半導体パッケージの外側で、封止樹脂内が
望ましい。これにより、半導体パッケージに影響を与え
ず検知線用ワイヤー７を容易に固定できる。
【００２８】図１（ｅ）に示す封止工程は、半導体パッ
ケージの信頼性向上と検知線ワイヤー７を固定のため、
ＩＣ４と検知線用ワイヤー７を封止樹脂８で覆う。封止
樹脂８の厚みは、従来の金型技術と封止樹脂の性能に合
わせた厚みと同等で良く、封止に関する新規の開発は必
要ない。
【００２９】図１（ｆ）に示す削り工程は、封止樹脂８
に覆われていない検知用外部端子パット１３より検知線
用ワイヤー７の両端の電気抵抗を測定しながら、封止樹
脂８を上部より削り出す。削り部９が、検知用ワイヤー
７を切断することで、検知用ワイヤーの電気抵抗が無限
大になり、封止高さが設定した高さになったことが分か
る。この電気抵抗の急激な増大を検知した時点で、削り
工程は終了する。削り方法には、湿式／乾式、ベルトサ
ンダー研磨／バフ研磨等ある。封止樹脂８の主成分は、
約９０％がシリカ系の無機成分と残りがエポキシ系の有
機樹脂である。そのため、熱の発生を押さえ、研磨速度
を高速にするには、湿式ベルトサンダー方式が、効果的
である。
【００３０】図１（ｇ）に示すボール付け工程は、集合
回路基板の端子上に半田ペーストを印刷し、半田ボール
を乗せリフローすることで、半導体パッケージの外部端
子である半田ボール１０を形成する。
【００３１】図１（ｈ）に示す単個化工程は、実装した
集合回路基板をダイシングソーを使い、切断線１１に沿
って切断することで、個々の半導体パッケージを形成す
る。
【００３２】図２は、集合回路基板１に形成されたパタ
ーンを示す説明図である。パッケージ外形１５内の各半
導体パッケージ基板にはワイヤーボンディング用パット
２、配線１２、スルーホールパット１６、ダイパット１
７等が形成してある。封止外形１４とパッケージ外形１
５の間には、検知線ボンディング用パット３が形成さ
れ、封止外形１４の外側に形成してある検知用外部端子
パット１３と配線１２で接続されている。
【００３３】図３（ａ）は、集合回路基板１にＩＣ４を
実装し、封止した状態の上面図である。ＩＣ４は、ＩＣ
接続用ワイヤー６で集合回路基板１に接続してある。封
止内にある検知線ボンディング用パット３に検知線用ワ
イヤー７がボンディングされ、検知線ボンディング用パ
ット３から配線１２により封止外形１４の外側にある検
知用外部端子パット１３に接続されている。
【００３４】図３（ｂ）は、図３（ａ）のＡ−Ａ’断面
図である。検知線用ワイヤー７の高さは、ＩＣ４と集合
回路基板１を接続するＩＣ接続用ワイヤー６の高さより
高くなっており、且つ封止樹脂８により、カバーされて
いる。封止樹脂８の上面より封止樹脂８が削られるとＩ
Ｃ接続用ワイヤー６よりも先に検知線用ワイヤー７が削
られるため、ＩＣ接続用ワイヤー６を断線させることは
ない。２つの検知線接続パット１３より計測していた電
気抵抗が無限大になることで、設定した高さまで、封止
樹脂８が削られたことが分かる。また、封止樹脂表面に
は、検知線用ワイヤー７が露出するため、削り結果を、
目視で容易に確認することが出来る。
【００３５】図４は、封止樹脂８の削り状態と検知線接
続パットより測定する電気抵抗の関係を示した説明図で
ある。削り前の状態では、検知線抵抗は、１オーム以下
であり、導通状態を示す。封止樹脂の表面が削れ、削り
面１８が検知線用ワイヤー７までの状態では、検知線用
ワイヤーが削られていなので、同様に導通状態を示す。
その後、削り面１８が、検知線用ワイヤー７を削り始
め、削り面１８が検知線ワイヤー７途中の状態では、検
知線抵抗はある電気抵抗が発生する。その後、さらに封
止樹脂が削られ、検知線用ワイヤー７が切断の状態にな
ると、検知線抵抗は、１Ｍオーム以上の断線状態にな
る。検知線抵抗は１オーム以下の導通状態から１Ｍオー
ム以上の断線状態に変化するため、検知線抵抗を常時監
視することで容易に削りの終点を特定することが可能に
なる。また、検知線切断後の削り量を検知線用ワイヤー
７の巾以下にすることで、封止樹脂削り量は、検知線用
ワイヤー７の巾以下にコントロールすることが可能とな
る。
【００３６】図５は、削り完了後のパッケージの厚み構
造を示す説明図である。検知線接続用ワイヤー７の高さ
をワイヤー上封止高さ（０．１ミリ）とワイヤー高さ
（０．１ミリ）とＩＣチップ厚み（０．２ミリ）とダイ
ボンド材厚み（０．０３ミリ）の合計の０．４３ミリに
設定することで、封止樹脂の厚みは０．４３ミリとなり
パッケージの厚みは０．６ミリとなる。封止樹脂の削り
を回路基板の下面基準で削った場合、回路基板の厚み
０．１７ミリに対し、精度がプラスマイナス０．０３ミ
リあるため、ワイヤー上封止樹脂厚み０．１ミリを維持
するには、厚み設定値を最低０．６３ミリにする必要が
ある。検知線ワイヤーが無い場合よりもパッケージ厚み
を０．０３ミリ薄くできる。回路基板の下面基準で削る
場合、回路基板と削り基準面のゴミ等があった場合、Ｉ
Ｃ接続用ワイヤー６を断線させる危険性があるが、本発
明の場合、回路基板の上面基準となるためＩＣ接続用ワ
イヤー６を断線させることはない。この説明ではＩＣ接
続方式はワイヤーボンディング方式であったが、フリッ
プチップ方式でも構わない。また、半導体パッケージは
シングルチップパッケージであってもマルチチップパッ
ケージであっても構わない。
【００３７】
【発明の効果】以上説明したように、本発明の集合半導
体パッケージ用基板によれば、複数のＩＣチップをボン
ディングし、概ＩＣチップを樹脂で封止し、封止樹脂を
削るための集合半導体パッケージ用回路基板において、
前記封止樹脂の厚みを検知するためのパットが形成され
ていることで、前記封止樹脂の削り量を容易に検出でき
る集合半導体パッケージ用基板を安価に提供できる。
【００３８】また、前記パットは、ワイヤーボンディン
グに接続されることで、従来工程を変更することなく安
価に集合半導体パッケージ用基板を提供できる。
【００３９】また、前記パットは、半導体パッケージの
製品基板の外にあることで半導体パッケージの大きさが
変わらない集合半導体パッケージ基板を提供できる。
【００４０】また、本発明の半導体パッケージの製造方
法によれば、回路基板上に複数のＩＣチップを実装し、
樹脂封止し、封止樹脂を削る半導体パッケージの製造方
法において、前記回路基板に前記ＩＣチップを電気的に
接続するＩＣチップ実装工程と、パッケージ高さを検知
する検知線を接続する検知線実装工程と、前記ＩＣチッ
プと前記検知線を樹脂封止する封止工程と、前記封止樹
脂を削り薄くする削り工程とからなることで、容易に削
り量を検知することが出来る。
【００４１】また、前記削り工程は、湿式ベルトサンダ
ー方式であることで熱を発生させず、削り速度を早くで
きるため、削り工程のスループットを上げることが出来
る。
【００４２】また、前記検知線は、金属ワイヤーである
ことで、削りの終点を電気的に検知することが出来る。
【００４３】また、前記封止樹脂の削り面は、前記検知
線を露出させていることで削り結果を目視で管理できる
ようになる。
【００４４】また、前記削り工程の削り終了検知後の削
り量は、前記金属ワイヤーの径よりも少ないことで削り
高さ精度を金属ワイヤー径以下にすることが出来る。
【００４５】また、本発明の半導体パッケージ用削り装
置によれば、回路基板上の集合半導体パッケージの封止
樹脂を削る削り装置において、前記封止樹脂内に予め組
み込まれた電気配線が断線したことを検知することで前
記封止樹脂の厚みを検知する機構であることで、容易に
封止厚みを制御することが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる半導体パッケージ
の製造工程で、基板、ダイボンド工程、ワイヤーボンデ
ィング工程、検知線接続工程、封止工程、削り工程、ボ
ール付け工程、単個化工程を示す説明図である。
【図２】本発明の実施の形態に係わる集合半導体回路基
板を示す説明図である。
【図３】本発明の実施の形態に係わる集合半導体回路基
板上にＩＣを実装した後の上面図と断面図を示す。
【図４】本発明の実施の形態に係わる削り状態と検知線
抵抗と断面図の関係を示す説明図である。
【図５】本発明の削り後のパッケージの厚み構造を示す
説明図である。
【図６】従来の半導体パッケージの製造工程で、基板、
ダイボンド工程、ワイヤーボンディング工程、封止工
程、ボール付け工程、単個化工程を示す説明図である。
【図７】従来の集合回路基板を示す説明図である。
【符号の説明】
１ 集合回路基板 ２ ワイヤーボンディング用パット ３ 検知線ボンディング用パット ４ ＩＣ ５ ダイボンド材 ６ ＩＣ接続用ワイヤー ７ 検知線用ワイヤー ８ 封止樹脂 ９ 削り部 １０ 半田ボール １１ 切断線 １２ 配線 １３ 検知用外部端子パット １４ 封止外形 １５ パッケージ外形 １６ ゲート口 １７ ＩＣ上面封止部

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 複数のＩＣチップをボンディングし、該
    ＩＣチップを樹脂で封止し、封止樹脂を削るための集合
    半導体パッケージ用回路基板において、前記封止樹脂の
    厚みを検知するためのパットが形成されていることを特
    徴とする集合半導体パッケージ用回路基板。
  2. 【請求項２】 前記パットは、ワイヤーボンディング用
    パットであることを特徴とする請求項１記載の集合半導
    体パッケージ用回路基板。
  3. 【請求項３】 前記パットは、半導体パッケージの製品
    基板の外にあることを特徴とする請求項１または２記載
    の集合半導体パッケージ用回路基板。
  4. 【請求項４】 回路基板上に複数のＩＣチップを実装
    し、樹脂封止し、封止樹脂を削る半導体パッケージの製
    造方法において、前記回路基板に前記ＩＣチップを電気
    的に接続するＩＣチップ実装工程と、パッケージ高さを
    検知する検知線を接続する検知線実装工程と、前記ＩＣ
    チップと前記検知線を樹脂封止する封止工程と、前記封
    止樹脂を削り薄くする削り工程とからなることを特徴と
    する半導体パッケージの製造方法。
  5. 【請求項５】 前記削り工程は、湿式ベルトサンダー方
    式であることを特徴とする請求項４記載の半導体パッケ
    ージの製造方法。
  6. 【請求項６】 前記検知線は、金属ワイヤーであること
    を特徴とする請求項４または５記載の半導体パッケージ
    の製造方法。
  7. 【請求項７】 前記封止樹脂の削り面は、前記検知線を
    露出させていることを特徴とする請求項６記載の半導体
    パッケージの製造方法。
  8. 【請求項８】 前記削り工程の削り終了検知後の削り量
    は、前記金属ワイヤーの径よりも少ないことを特徴とす
    る請求項７記載の半導体パッケージの製造方法。
  9. 【請求項９】 回路基板上の集合半導体パッケージの封
    止樹脂を削る削り装置において、前記封止樹脂内に予め
    組み込まれた電気配線が断線したことを検知することで
    前記封止樹脂の厚みを検知する機構を持ったことを特徴
    とする半導体パッケージ用削り装置。
JP2000067686A 2000-02-07 2000-02-07 半導体パッケージ用基板とその製造方法とその装置 Pending JP2001223228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000067686A JP2001223228A (ja) 2000-02-07 2000-02-07 半導体パッケージ用基板とその製造方法とその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000067686A JP2001223228A (ja) 2000-02-07 2000-02-07 半導体パッケージ用基板とその製造方法とその装置

Publications (1)

Publication Number Publication Date
JP2001223228A true JP2001223228A (ja) 2001-08-17

Family

ID=18586838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000067686A Pending JP2001223228A (ja) 2000-02-07 2000-02-07 半導体パッケージ用基板とその製造方法とその装置

Country Status (1)

Country Link
JP (1) JP2001223228A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094250A (ja) * 2007-10-05 2009-04-30 Sharp Corp 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法
JP2010206007A (ja) * 2009-03-04 2010-09-16 Nec Corp 半導体装置及びその製造方法
JP2011178020A (ja) * 2010-03-01 2011-09-15 Canon Inc 記録ヘッド
CN102285228A (zh) * 2010-06-16 2011-12-21 佳能株式会社 液体排出头及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094250A (ja) * 2007-10-05 2009-04-30 Sharp Corp 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法
JP2010206007A (ja) * 2009-03-04 2010-09-16 Nec Corp 半導体装置及びその製造方法
JP2011178020A (ja) * 2010-03-01 2011-09-15 Canon Inc 記録ヘッド
CN102285228A (zh) * 2010-06-16 2011-12-21 佳能株式会社 液体排出头及其制造方法
US8746849B2 (en) 2010-06-16 2014-06-10 Canon Kabushiki Kaisha Liquid discharge head and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP3420057B2 (ja) 樹脂封止型半導体装置
US6400004B1 (en) Leadless semiconductor package
US7595551B2 (en) Semiconductor package for a large die
US7169651B2 (en) Process and lead frame for making leadless semiconductor packages
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
US8685834B2 (en) Fabrication method of package structure with simplified encapsulation structure and simplified wiring
JP2001024024A (ja) 半導体パッケージ及びその製造方法
US8203214B2 (en) Integrated circuit package in package system with adhesiveless package attach
US6531370B2 (en) Method for manufacturing circuit devices
KR20030019082A (ko) 회로 장치의 제조 방법
KR101041228B1 (ko) 플래시 메모리 카드 상의 테스트 패드
US7936053B2 (en) Integrated circuit package system with lead structures including a dummy tie bar
JP2001223228A (ja) 半導体パッケージ用基板とその製造方法とその装置
JP2000040676A (ja) 半導体装置の製造方法
JPH11214434A (ja) 半導体素子とその製造方法
JP2001077235A (ja) 半導体素子搭載用基板
JP2003188333A (ja) 半導体装置およびその製造方法
JP2006245459A (ja) 半導体装置の製造方法
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
JP3600136B2 (ja) 回路装置の製造方法
JP3600133B2 (ja) 回路装置の製造方法
JP4334187B2 (ja) 回路装置の製造方法
JP2003051577A (ja) 回路装置の製造方法