JP2001203938A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】 【課題】 カラー化を実現するために固体撮像素子の解
像度を下げた場合等の各カラー画像信号をより早く計算
できる固体撮像素子を得ること。 【解決手段】 （Ｘ，Ｙ）＝（ｉ，ｊ）（ｉ＝２〜２
ｍ、ｊ＝２〜２ｎ）の位置にある画素セル１０４をＡ
（ｉ，ｊ）と表記したときに、ロウデコーダ１０２のシ
フトレジスタおよび１ビットデコーダとカラムアンドマ
ルチプレクサ回路１０３の１ビットデコーダとによっ
て、Ａ（ｉ−１，ｊ−１）、Ａ（ｉ−１，ｊ）、Ａ
（ｉ，ｊ−１）およびＡ（ｉ，ｊ）の位置にある４つの
画素セル１０４から任意の順番で、保持されている電気
信号を読み出す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、アレイ状に並べ
て構成されたフォトダイオード等の受光素子を通じて画
像データを取得することにより、撮像を実現する固体撮
像素子に関するものである。

【０００２】

【従来の技術】以下に、モトローラ社製のＣＭＯＳ型イ
メージセンサＭＣＭ２００７のデータシートから抜粋し
た従来の固体撮像素子の構成および動作について説明す
る。図８は、上記した従来の固体撮像素子の概略構成を
示したブロック図である。

【０００３】図８に示すように、従来の固体撮像素子
は、画素セル２０４がＸ方向およびＹ方向にそれぞれ３
８４個および３０４個アレイ状に配置された画素アレイ
２０１と、アレイ状に配置された複数の画素セル２０４
のうち、Ｙ方向（行方向）の位置を特定するためのロウ
デコーダ２０２と、Ｘ方向（列方向）の位置の特定と出
力すべき画像信号の増幅とをおこなうためのカラムアン
ドマルチプレクサ回路２０３等から構成されている。

【０００４】図９は、画素セル２０４とロウデコーダ２
０２およびカラムアンドマルチプレクサ回路２０３との
接続構成と画素セル２０４の内部回路とを示す図であ
る。図９に示すように、画素セル２０４は、Ｎチャネル
型のＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタ
と称する）２０５〜２０８と、受光した光量に比例した
電荷を光電変換により生成して蓄積するフォトダイオー
ド２０９と、フォトダイオード２０９により蓄積された
電荷を保持するコンデンサＣ０と、から構成されてい
る。

【０００５】図９においては、ドレインが高位電圧電源
ＶＤＤに接続されたＮＭＯＳトランジスタ２０５のソー
スに、ＮＭＯＳトランジスタ２０６のドレインが接続さ
れ、ＮＭＯＳトランジスタ２０６のソースと低位電圧電
源（接地電位）との間に上記したフォトダイオード２０
９が接続されている。一方、ドレインが高位電圧電源Ｖ
ＤＤに接続されたＮＭＯＳトランジスタ２０７のソース
には、ＮＭＯＳトランジスタ２０８のドレインが接続さ
れ、ＮＭＯＳトランジスタ２０７のゲートには、ＮＭＯ
Ｓトランジスタ２０５のソースと、一端が低位電圧電源
に接続されたコンデンサＣ０の他端と、が接続されてい
る。

【０００６】また、各画素セル２０４は、Ｘ方向（図中
横方向）において、各ＮＭＯＳトランジスタ２０５のゲ
ートにリセット信号を入力するための配線と、各ＮＭＯ
Ｓトランジスタ２０６のゲートに画像書き込み信号を入
力するための配線と、各ＮＭＯＳトランジスタ２０８の
ゲートに画像読み出し信号を入力するための配線と、に
分類される三つの共通線路によって互いに接続されてい
る。

【０００７】特に、図９においては、上記したリセット
信号、画像書き込み信号、画像読み出し信号のそれぞれ
について、最上の行から順に、リセット信号ＲＧ０〜Ｒ
Ｇ３０３、画像書き込み信号ＴＧ０〜ＴＧ３０３、画像
読み出し信号ＲＳ０〜ＲＳ３０３として表されている。
なお、これらリセット信号ＲＧ０〜ＲＧ３０３、画像書
き込み信号ＴＧ０〜ＴＧ３０３、画像読み出し信号ＲＳ
０〜ＲＳ３０３はすべてロウデコーダ２０２によって生
成される。

【０００８】また、各画素セル２０４のＮＭＯＳトラン
ジスタ２０８のソースは、Ｙ方向（図中縦方向）におい
て、画像信号を取り出すための共通線路によって互いに
接続されており、この共通線路は、図９において左の列
から順に、ＣｏｌｕｍｎＢｕｓ０〜３８３として表され
ている。なお、これらＣｏｌｕｍｎＢｕｓ０〜３８３
は、すべてカラムアンドマルチプレクサ回路２０３に接
続されている。

【０００９】図１０は、カラムアンドマルチプレクサ回
路２０３の内部構成を示す図である。図１０に示すよう
に、カラムアンドマルチプレクサ回路２０３は、増幅回
路２１０とマルチプレクサ回路２１１から構成されてい
る。増幅回路２１０は、上記したＣｏｌｕｍｎＢｕｓ０
〜３８３のそれぞれに一対一に対応して設けられてお
り、画像信号の入出力制御をおこなうためのＮＭＯＳト
ランジスタ２１２〜２１５と、画素アレイ２０１から出
力される画素信号を保持するためのコンデンサ２１６お
よび２１７と、画像信号を増幅するためのアンプ２１８
〜２２０と、から構成されている。

【００１０】図１０においては、ドレインがＣｏｌｕｍ
ｎＢｕｓ０〜３８３の一つに接続されたＮＭＯＳトラン
ジスタ２１２のソースにアンプ２１８の入力端子とコン
デンサ２１６の一端とが接続され、ドレインがアンプ２
１８の出力端子に接続されたＮＭＯＳトランジスタ２１
４のソースに、アンプ２２０の入力端子が接続されてい
る。一方、これら構成と対照に、ドレインがＮＭＯＳト
ランジスタ２１２のドレインに接続されたＮＭＯＳトラ
ンジスタ２１３のソースにアンプ２１９の入力端子とコ
ンデンサ２１７の一端とが接続され、ドレインがアンプ
２１９の出力端子に接続されたＮＭＯＳトランジスタ２
１５のソースに、アンプ２２０の入力端子が接続されて
いる。そして、コンデンサ２１６および２１７のそれぞ
れの他端は、互いに低位電源電圧（接地電位）に接続さ
れている。

【００１１】また、各増幅回路２１０は、Ｘ方向（図中
横方向）において、後述する制御信号ＳＨＲをＮＭＯＳ
トランジスタ２１３のゲートに入力するための配線と、
後述する制御信号ＳＨＳを各ＮＭＯＳトランジスタ２１
２のゲートに入力するための配線と、後述する制御信号
ＳＲを各ＮＭＯＳトランジスタ２１５のゲートに入力す
るための配線と、後述する制御信号ＺＳＲを各ＮＭＯＳ
トランジスタ２１４のゲートに入力するための配線と、
に分類される４つの共通線路によって互いに接続されて
いる。

【００１２】一方、マルチプレクサ回路２１１は、マル
チプレクサ２１２および２１３から構成され、各マルチ
プレクサは、トライステート型のアナログアンプを備え
ている。ここで、図１０においては、ＣｏｌｕｍｎＢｕ
ｓ０〜３８３を、ＣｏｌｕｍｎＢｕｓ０〜６３と、Ｃｏ
ｌｕｍｎＢｕｓ６４〜１２７と、ＣｏｌｕｍｎＢｕｓ１
２８〜１９１と、ＣｏｌｕｍｎＢｕｓ１９２〜２５５
と、ＣｏｌｕｍｎＢｕｓ２５６〜３１９と、Ｃｏｌｕｍ
ｎＢｕｓ３２０〜３８３との６つのグループに分け、上
記したマルチプレクサ２１２は、これらグループ毎に設
けられている。

【００１３】よって、マルチプレクサ２１２は、上記し
た増幅回路２１０毎にアナログアンプを割り当ててお
り、マルチプレクサ２１３は、これらマルチプレクサ２
１２毎にアナログアンプを配置している。すなわち、マ
ルチプレクサ２１２は、６４個のアナログアンプを備
え、マルチプレクサ２１３は、６個のアナログアンプを
備えている。

【００１４】また、マルチプレクサ２１２は、各アナロ
グアンプに制御信号ＡＭＵＸ［０：６３］を入力するこ
とで、任意のアナログアンプの出力制御をおこなうこと
ができる。たとえば、ＣｏｌｕｍｎＢｕｓ０に対応する
増幅回路２１０の出力信号ＴＣＤＳ０を増幅するアナロ
グアンプに、“Ｈ”レベルのＡＭＵＸ［０］を入力する
ことで、そのアナログアンプの出力を低インピーダンス
状態にし、他のアナログアンプの出力を高インピーダン
ス状態にすることができる。すなわち、任意の一つのア
ナログアンプの出力のみを活性化することができる。同
様に、マルチプレクサ２１３についても、各アナログア
ンプに制御信号ＢＭＵＸ［０：５］を入力することで、
任意のアナログアンプの出力制御をおこなうことができ
る。

【００１５】つぎに、この従来の固体撮像素子の動作に
ついて説明する。図１１および図１２はともに、従来の
固体撮像素子において、画像信号を読み出すためのタイ
ミングチャートを示す図であり、特に、図１１は、それ
ぞれ一つの画素セル２０４から画像信号を取り出す場合
を示し、図１２は、すべての画素セル２０４から画像信
号を取り出す場合を示している。

【００１６】まず、一つの画素セル２０４からの画像信
号の読み出し動作について説明する。固体撮像素子の画
素セル２０４では、画像信号を読み出すために三つの動
作モード、すなわち画像信号の蓄積がおこなわれる画像
蓄積モード、黒レベル信号が出力されるリセットモー
ド、および画像信号が出力される画像読み出しモードに
順次遷移される。

【００１７】画像蓄積モードは、図１１において、画像
書き込み信号ＴＧ０が“Ｈ”レベルになるまでの間の状
態であり、この間、画素セル２０４ではフォトダイオー
ド２０９により、受光した光量に応じて発生する電荷が
蓄積される。

【００１８】これは、図９において、ＮＭＯＳトランジ
スタ２０６が、そのゲートに“Ｌ”レベルの画像書き込
み信号ＴＧ０が入力されることでオフ状態になることを
示し、これにより、フォトダイオード２０９は、そのカ
ソードがＮＭＯＳトランジスタ２０６のソースに接続さ
れていることから、電荷の蓄積を維持することができ
る。

【００１９】つぎに、この状態において、リセット信号
ＲＧ０が“Ｈ”レベルになることでリセットモードとな
る。すなわち、図９では、ＮＭＯＳトランジスタ２０５
が、そのゲートに“Ｈ”レベルのリセット信号ＲＧ０が
入力されることでオン状態になり、これにより、コンデ
ンサＣ０は、その一端（図２０２中、ＦＤ端子）がＮＭ
ＯＳトランジスタ２０５のソースに接続されていること
から、高位電源電圧ＶＤＤの電位レベルにリセットされ
る。

【００２０】この状態は、ＮＭＯＳトランジスタ２０７
のゲートの電位もまた、高位電源電圧ＶＤＤに一致する
ことを示し、さらに画像読み出し信号ＲＳ０が“Ｈ”レ
ベルであるとすると、ＮＭＯＳトランジスタ２０７およ
び２０８はともにオン状態となる。よって、その後、制
御信号ＳＨＲが“Ｈ”レベルになった際には、カラムア
ンドマルチプレクサ回路２０３の増幅回路２１０内のＮ
ＭＯＳトランジスタ２１３がオン状態となり、画素セル
２０４のＮＭＯＳトランジスタ２０７および２０８を通
じてＣｏｌｕｍｎＢｕｓ０に電流が供給され、増幅回路
２１０のコンデンサ２１７が充電される。なお、この状
態においては、リセット信号ＲＧ０は“Ｌ”レベルであ
る。

【００２１】この充電によりコンデンサ２１７の両端に
は、画像信号が何もない状態、すなわち黒レベルの状態
における電圧値（以下、黒レベル電圧と称する）が記憶
されることになる。つづいて、画像書き込み信号ＴＧ０
が“Ｈ”レベルになることで読み出しモードになる。す
なわち、図９では、ＮＭＯＳトランジスタ２０６が、そ
のゲートに“Ｈ”レベルのリセット信号ＴＧ０が入力さ
れることでオン状態になり、フォトダイオード２０９の
カソードとコンデンサＣ０の一端とが導通し、フォトダ
イオード２０９に電荷として蓄積された画像信号がＦＤ
端子のコンデンサＣ０に転送される。

【００２２】これにより、ＦＤ端子は、転送された電荷
量に応じた電圧値に変化する。そして、この変化後の電
圧値に応じた電流が上記したリセットモード時と同様の
手順でＣｏｌｕｍｎＢｕｓ０に出力される。その後、制
御信号ＳＨＳが“Ｈ”レベルになることで、ＮＭＯＳト
ランジスタ２１２がオン状態となる。これにより、コン
デンサ２１６の充電がおこなわれ、コンデンサ２１６の
両端に電位差が生ずる。この電位差（以下、信号レベル
電圧と称する）は画素セル２０４に蓄積された画像信号
に比例した値として記憶される。

【００２３】このようにしてカラムアンドマルチプレク
サ回路２０３の増幅回路２１０内のコンデンサ２１６お
よび２１７のそれぞれに蓄積された電荷、すなわち信号
レベル電圧および黒レベル電圧は、それぞれアンプ２１
８および２１９により増幅され、制御信号ＳＲおよびＺ
ＳＲが“Ｈ”レベルになったときに、アンプ２２０の出
力信号ＴＣＤＳ０として出力される。そして、アンプ２
２０から出力された出力信号ＴＣＤＳ０は、図１０に示
すように、マルチプレクサ回路２１１内の各アナログア
ンプを通じて再び増幅され、マルチプレクサ２１１の出
力端子ＭＵＸＯＵＴから外部に出力される。

【００２４】つぎに、固体撮像素子の全体動作、すなわ
ち画素アレイ２０１内のすべての画素セル２０４からの
画像信号の読み出し方法について説明する。画素アレイ
２０１内のすべての画素セル２０４から画像信号を読み
出すためには、図９において画素セル２０４に入力され
るリセット信号ＲＧ０〜ＲＧ３０３、画像書き込み信号
ＴＧ０〜ＴＧ３０３および画像読み出し信号ＲＳ０〜Ｒ
Ｓ３０３と、カラムアンドマルチプレクス回路２０３の
増幅回路２１０に入力される制御信号ＳＨＳ、ＳＨＲ、
ＳＲおよびＺＳＲと、マルチプレクサ２２１および２２
２に入力される制御信号ＡＭＵＸ［０：６３］およびＢ
ＭＵＸ［０：５］とを、図１２に示すタイミングチャー
トに従い、時分割で順次与えてやればよい。

【００２５】図１２において、まず、サイクル０では、
リセット信号ＲＧ０、画像書き込み信号ＴＧ０および画
像読み出し信号ＲＳ０がロウデコーダ２０２により生成
される。画素アレイ２０１内では、リセット信号ＲＧ
０、画像書き込み信号ＴＧ０および画像読み出し信号Ｒ
Ｓ０にはＸ方向に配置された３８４個の画素セルが接続
されており、これらの画素セル２０４のそれぞれにおい
て上述した画像蓄積モード、リセットモードおよび画像
読み出しモードの三つの動作モードが実行される。

【００２６】この結果、３８４個の画素セル２０４の信
号レベル電圧と黒レベル電圧が、図９の増幅回路２１０
に保持される。そしてつぎのサイクル１〜３８４では、
制御信号ＡＭＵＸ［０：６３］およびＢＭＵＸ［０：
５］が生成される。６４本の制御信号ＡＭＵＸ［０：６
３］は、ビット０から順番に１サイクルに１本だけ
“Ｈ”レベルとなる信号で６４サイクルの周期で生成さ
れる。また、６本の制御信号ＢＭＵＸ［０：５］も、ビ
ット０から順番に６４サイクル毎に１本だけ“Ｈ”レベ
ルとなる。したがって、図１０の増幅回路２１０に保持
された信号レベル電圧は、図中左から順番にマルチプレ
クサ２１１の出力端子ＭＵＸＯＵＴから読み出される。

【００２７】このようにして、サイクル０〜３８４では
画素アレイ２０１の最上の行に配置された３８４個の画
素セル２０４の画像信号を読み出すことができる。画素
アレイ２０１の二番目の行に配置された画素セル２０４
の画像信号を読み出すためには、二番目の行の画素セル
２０４に接続されたリセット信号ＲＧ１、画像書き込み
信号ＴＧ１および画像読み出し信号ＲＳ１を、図１２に
示すサイクル３８５のように生成すればよい。

【００２８】なお、サイクル３８５で生成されたリセッ
ト信号ＲＧ１、画像書き込み信号ＴＧ１および画像読み
出し信号ＲＳ１の各パルス発生タイミングは、サイクル
０で生成されたリセット信号ＲＧ０、画像書き込み信号
ＴＧ０および画像読み出し信号ＲＳ０のタイミングと同
じである。

【００２９】つづいて、サイクル３８６〜７６９で制御
信号ＡＭＵＸ［０：６３］およびＢＭＵＸ［０：５］が
生成されることにより、画像信号は出力端子ＭＵＸＯＵ
Ｔから読み出される。以下、同様にして、画素アレイ２
０１の三番目以降の行に配置された画素セル２０４の画
像信号を読み出すには、三番目以降の行の画素セル２０
４に接続されたリセット信号ＲＧ２〜ＲＧ３０３、画像
書き込み信号ＴＧ２〜ＴＧ３０３および画像読み出し信
号ＲＳ２〜ＲＳ３０３を３８５サイクル毎に生成すれば
よい。

【００３０】そして、この固体撮像素子をカラー化する
ためには、画素セル２０４のフォトダイオード２０９の
受光面に赤（Ｒ）、緑（Ｇ）、青（Ｂ）に代表される３
原色のカラーフィルタとよばれる樹脂を覆うことで実現
することができる。図１３は、従来のカラー用の高解像
度固体撮像素子において、カラーフィルタの配置を説明
するための説明図である。図１３に示すように、特に、
高解像度の固体撮像素子では、各色のカラーフィルタを
市松模様に配置するのが一般的である。

【００３１】よって、３８４×３０４の解像度でカラー
画像を表示するにはすべての画素について赤（Ｒ）、緑
（Ｇ）、青（Ｂ）に関する三つの画像信号が必要になる
が、固体撮像素子でカラーフィルタを市松模様に配置し
た場合、一つの画素セル２０４からは１色分のみの画像
信号しか読み出すことができない。この場合には、固体
撮像素子の外部において、その画素セルの近傍に位置し
かつ他の２色のカラーフィルタが覆われている他の画素
セル２０４の画像信号から不足分の画像信号を計算する
補間処理と呼ばれる操作が必要となる。

【００３２】

【発明が解決しようとする課題】以上のように、従来の
固体撮像素子によれば、ロウデコーダ２０２によって、
リセット信号ＲＧ０〜ＲＧ３０３、画像書き込み信号Ｔ
Ｇ０〜ＴＧ３０３および画像読み出し信号ＲＳ０〜ＲＳ
３０３を３８５サイクル毎にビット０からビット３０３
までシーケンシャルに生成し、かつマルチプレクサ２１
１の制御信号ＡＭＵＸ［０：６３］、ＢＭＵＸ［０：
５］もそれぞれ１サイクル毎、６４サイクル毎にビット
０から最後のビット位置までシーケンシャルに生成して
おり、これにより画素アレイ２０１中のすべての画素セ
ル２０４から画像信号を読み出す方法を採用していた。

【００３３】そして、カラー用の高解像度固体撮像素子
では固体撮像素子の外部で補間処理をおこなうことによ
り、解像度を維持したままで画像のカラー化を実現する
ことを可能としていた。

【００３４】しかしながら、従来の固体撮像素子では、
画素アレイ２０１内のすべての画素セル２０４から画像
信号を読み出すために、Ｘ方向のアドレスを１づつイン
クリメントしながらＸアドレスを走査して画像信号を読
み出し、Ｙ方向のアドレスについてはＸアドレスについ
ての走査が終了した後にアドレスを１づつインクリメン
トして走査していたので、（Ｘ，Ｙ）＝（ｉ，ｊ）（ｉ
＝２〜２ｍ，ｊ＝２〜２ｎ）の位置にある画素セルＡ
（ｉ，ｊ）の画像信号が読み出された後のつぎのサイク
ルでは、必ずＡ（ｉ＋１，ｊ）の画像信号が読み出され
ることになる。このため、画素セルＡ（ｉ，ｊ）の画素
信号が読み出された後のつぎのサイクルにおいて、隣接
した行にある画素セルＡ（ｉ，ｊ−１）または画素セル
Ａ（ｉ，ｊ＋１）の位置にある画像信号を読み出すこと
ができないという問題があった。

【００３５】また、カラー用の高解像度固体撮像素子に
おいて、その解像度を半分に下げて、図１３の破線で囲
んだ領域を１画素セルとみなした場合には、破線内の一
つの画素セルの中からは赤（Ｒ）、緑（Ｇ）、青（Ｂ）
に関する三つの画像信号を取り出すことができるにも関
わらず、従来の高解像度固体撮像素子では外部で補間処
理をおこなうことにより画像信号を計算するため、カラ
ー画像表示のためにはこの補間処理の時間が常に必要で
あり時間がかかるという問題も生じていた。

【００３６】この発明は、上記問題点を解決するために
なされたもので、特に、カラー化を実現するために固体
撮像素子の解像度を下げた場合等に、赤（Ｒ）、緑
（Ｇ）、青（Ｂ）に関する三つの画像信号をより早く計
算できる固体撮像素子を得ることを目的とする。

【００３７】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明にかかる固体撮像素子に
あっては、受光により生成された電荷を蓄積する受光手
段と、前記受光手段に蓄積された電荷を放電するための
トランジスタと、前記受光手段に蓄積された電荷に比例
した電気信号を読み出すための第２のトランジスタと、
からなる画素セルを、Ｘ方向およびＹ方向にそれぞれ２
ｍ個および２ｎ個（ｍ、ｎは自然数）づつアレイ状に並
べられて構成された画素アレイと、前記画素アレイ内の
特定の画素セルの前記第１のトランジスタおよび前記第
２のトランジスタを動作させるための第１のアドレッシ
ング手段および第２のアドレッシング手段と、を具備し
た固体撮像素子において、（Ｘ，Ｙ）＝（ｉ，ｊ）（ｉ
＝２〜２ｍ、ｊ＝２〜２ｎ）の位置にある画素セルをＡ
（ｉ，ｊ）と表記したときに、Ａ（ｉ−１，ｊ−１）、
Ａ（ｉ−１，ｊ）、Ａ（ｉ，ｊ−１）およびＡ（ｉ，
ｊ）の位置にある４つの画素セルから任意の順番で前記
電気信号を読み出す手段を備えたことを特徴とする。

【００３８】この発明によれば、Ｘ方向に２αセル、Ｙ
方向に２βセル（α＝１〜ｍ，β＝１〜ｎ）の画素セル
が配置された画素アレイにおいて、第１および第２のア
ドレッシング手段によって、Ｘ方向は２α−１、２αの
いずれかを、Ｙ方向は２β−１、２βを、それぞれアド
レッシングできるので、４つの画素セルＡ（２α−１，
２β−１）、Ａ（２α，２β−１）、Ａ（２α−１，２
β）およびＡ（２α，２β）（α＝１〜ｍ，β＝１〜
ｎ）の画像信号を任意の順番で読み出すことができる。

【００３９】つぎの発明にかかる固体撮像素子にあって
は、上記の発明において、前記第１のアドレッシング手
段は、ｍビットのシフトレジスタとｍ個の１ビットデコ
ーダから構成され、前記第２のアドレッシング手段は、
ｎビットのシフトレジスタとｎ個の１ビットデコーダか
ら構成されることを特徴とする。

【００４０】この発明によれば、Ｘ方向に２αセル、Ｙ
方向に２βセル（α＝１〜ｍ，β＝１〜ｎ）の画素セル
が配置された画素アレイにおいて、第１のアドレッシン
グ手段の１ビットデコーダによってＸ方向について２α
−１、２αのいずれかをアドレッシングし、第２のアド
レッシング手段のシフトレジスタによって、Ｙ方向につ
いて２β−１、２βのいずれかをアドレッシングするこ
とができる。

【００４１】つぎの発明にかかる固体撮像素子にあって
は、上記の発明において、前記画素セル上に赤（Ｒ）、
緑（Ｇ）、青（Ｂ）のカラーフィルタのいずれかが前記
画素アレイ上で市松模様状となるように配置され、Ａ
（２α−１，２β−１）、Ａ（２α，２β−１）、Ａ
（２α−１，２β）およびＡ（２α，２β）（α＝１〜
ｍ、β＝１〜ｎ）の４つの画素セルからの出力信号を
（Ｘ，Ｙ）＝（α，β）の位置にある画素セルからのカ
ラー信号として取得する手段を備えたことを特徴とす
る。

【００４２】この発明によれば、４つの画素セルＡ（２
α−１，２β−１）、Ａ（２α，２β−１）、Ａ（２α
−１，２β）、Ａ（２α，２β）（α＝１〜ｍ，β＝１
〜ｎ）からの出力信号を（Ｘ，Ｙ）＝（α，β）の位置
にある画素からのカラー信号としてあつかうことができ
る。

【００４３】

【発明の実施の形態】以下に、この発明にかかる固体撮
像素子の実施の形態を図面に基づいて詳細に説明する。
なお、この実施の形態により本発明が限定されるもので
はない。

【００４４】図１は、実施の形態にかかる固体撮像素子
において、画素セル２０４とロウデコーダ２０２および
カラムアンドマルチプレクサ回路２０３との接続構成と
画素セル２０４の内部回路とを示す図である。図１に示
すように、実施の形態にかかる固体撮像素子は、画素セ
ル１０４がＸ方向およびＹ方向にそれぞれ３８４個およ
び３０４個アレイ状に配置された画素アレイ１０１と、
アレイ状に配置された複数の画素セル１０４のうち、Ｙ
方向（行）の位置を特定するためのロウデコーダ１０２
と、Ｘ方向（列）の位置の特定と出力すべき画像信号の
増幅とをおこなうためのカラムアンドマルチプレクサ回
路１０３を備えて構成されている。

【００４５】また、図１において、画素セル１０４は、
ＮＭＯＳトランジスタ１０５〜１０９と、受光した光量
に比例した電荷を光電変換により生成して蓄積するフォ
トダイオード１１０と、フォトダイオード１１０により
蓄積された電荷を保持するコンデンサＣ１と、から構成
されている。

【００４６】図１においては、ドレインが高位電圧電源
ＶＤＤに接続されたＮＭＯＳトランジスタ１０５のソー
スに、ＮＭＯＳトランジスタ１０６のドレインが接続さ
れ、さらに、ＮＭＯＳトランジスタ１０６のソースに、
ＮＭＯＳトランジスタ１０９のドレインが接続されてい
る。そして、ＮＭＯＳトランジスタ１０９のソースと低
位電圧電源（接地電位）との間に上記したフォトダイオ
ード１１０が接続されている。一方、ドレインが高位電
圧電源ＶＤＤに接続されたＮＭＯＳトランジスタ１０７
のソースには、ＮＭＯＳトランジスタ１０８のドレイン
が接続され、ＮＭＯＳトランジスタ１０７のゲートに
は、ＮＭＯＳトランジスタ１０５のソースと、一端が低
位電圧電源に接続されたコンデンサＣ１の他端と、が接
続されている。

【００４７】また、各画素セル１０４は、Ｘ方向（図中
横方向）において、各ＮＭＯＳトランジスタ１０５のゲ
ートにリセット信号を入力するための配線と、各ＮＭＯ
Ｓトランジスタ１０６のゲートに画像書き込み信号を入
力するための配線と、各ＮＭＯＳトランジスタ１０８の
ゲートに画像読み出し信号を入力するための配線と、に
分類される三つの共通線路によって互いに接続されてい
る。

【００４８】特に、図１においては、上記したリセット
信号、画像書き込み信号、画像読み出し信号のそれぞれ
について、最上の行から順に、リセット信号ＲＧ０〜Ｒ
Ｇ３０３、画像書き込み信号ＴＧ０〜ＴＧ３０３、画像
読み出し信号ＲＳ０〜ＲＳ３０３として表されている。
なお、これらリセット信号ＲＧ０〜ＲＧ３０３、画像書
き込み信号ＴＧ０〜ＴＧ３０３、画像読み出し信号ＲＳ
０〜ＲＳ３０３はすべてロウデコーダ１０２によって生
成される。

【００４９】また、各画素セル１０４は、Ｙ方向（図中
縦方向）において、ＮＭＯＳトランジスタ１０８のソー
スに、画像信号を取り出すための共通線路によって互い
に接続されており、この共通線路は、図１において左の
列から順に、ＣｏｌｕｍｎＢｕｓ０〜３８３として表さ
れている。なお、これらＣｏｌｕｍｎＢｕｓ０〜３８３
は、すべてカラムアンドマルチプレクサ回路１０３に接
続されている。

【００５０】さらに、この実施の形態にかかる固体撮像
素子では、各画素セル１０４のＮＭＯＳトランジスタ１
０９のゲートが、Ｙ方向（図中縦方向）において、列読
み出し信号を取り出すための共通線路によって互いに接
続されており、この列読み出し信号は、図１中において
左の列から順に、列読み出し信号ＣＬ０〜３８３として
表されている。なお、これら列読み出し信号ＣＬ０〜３
８３は、すべてカラムアンドマルチプレクサ回路１０３
によって生成される。

【００５１】図２は、ロウデコーダ１０２の内部構成を
示す回路図である。図２において、ロウデコーダ１０２
は、リセット信号発生回路１１１と、画像書き込み信号
発生回路１１２と、画像読み出し信号発生回路１１３
と、から構成される。リセット信号発生回路１１１、画
像書き込み信号発生回路１１２および画像読み出し信号
発生回路１１３の内部は、それぞれＤフリップフロップ
（Ｄ−Ｆ／Ｆ）Ｆ１〜Ｆ１５２で構成された１５２ビッ
トのシフトレジスタ１１４と、インバータＩＶ１、ＩＶ
２およびＡＮＤゲートＧ０〜Ｇ３０３で構成された１ビ
ットデコーダ１１５と、で構成されている。

【００５２】また、リセット信号発生回路１１１には、
シフトクロックＲＧＣＫと、シフト信号ＲＧＩＮと、デ
コードクロックＲＧＣＫＸ２と、最下位アドレス信号Ｒ
ＧＡＤ０と、が入力される。同様に、画像書き込み信号
発生回路１１２には、シフトクロックＴＧＣＫと、シフ
ト信号ＴＧＩＮと、デコードクロックＴＧＣＫＸ２と、
最下位アドレス信号ＴＧＡＤ０と、が入力され、画像読
み出し信号発生回路１１３には、シフトクロックＲＳＣ
Ｋと、シフト信号ＲＳＩＮと、デコードクロックＲＳＣ
ＫＸ２と、最下位アドレス信号ＲＳＡＤ０と、が入力さ
れる。

【００５３】シフトレジスタ１１４は、リセット信号発
生回路１１１において、リセット信号ＲＧ０〜ＲＧ３０
３を、順に二つずつの組に分け、図２に示すように、各
組に一つずつ上記したＤフリップフロップが割り当てら
れている。そして、これらＤフリップフロップＦ１〜Ｆ
１５２は、リセット信号ＲＧ０およびＲＧ１の組に対応
する第１段目のＤフリップフロップＦ１のＤ入力として
シフト信号ＲＧＩＮを入力し、以降の下段につづくＤフ
リップフロップＦ２〜Ｆ１５２は、それぞれ上段のＱ出
力をＤ入力としている。さらに、各Ｄフリップフロップ
Ｆ１〜Ｆ１５２のＱ出力は、１ビットデコーダ１１５に
入力される。

【００５４】一方、１ビットデコーダ１１５は、上記し
た各組毎に二つの３入力ＡＮＤゲートを割り当て、それ
ぞれのＡＮＤゲートの出力をリセット信号としており、
一方のＡＮＤゲートには、インバータＩＶ１により最下
位アドレス信号ＲＧＡＤ０が反転された信号と、デコー
ドクロックＴＧＣＫＸ２と、上記したＤフリップフロッ
プのＱ出力と、が入力されている。そして、他方のＡＮ
Ｄゲートには、インバータＩＶ２によりさらにインバー
タＩＶ１の出力信号を反転されることで得られた最下位
アドレス信号ＲＧＡＤ０と、デコードクロックＴＧＣＫ
Ｘ２と、上記したＤフリップフロップのＱ出力と、が入
力されている。

【００５５】たとえば、図２において、ＡＮＤゲートＧ
０は、インバータＩＶ１により最下位アドレス信号ＲＧ
ＡＤ０が反転された信号と、デコードクロックＴＧＣＫ
Ｘ２と、ＤフリップフロップＦ１のＱ出力と、を入力
し、リセット信号ＲＧ０を出力する。また、ＡＮＤゲー
トＧ１は、インバータＩＶ２によりさらにインバータＩ
Ｖ１の出力信号を反転されることで得られた最下位アド
レス信号ＲＧＡＤ０と、デコードクロックＴＧＣＫＸ２
と、ＤフリップフロップＦ１のＱ出力と、を入力し、リ
セット信号ＲＧ１を出力する。

【００５６】図３は、カラムアンドマルチプレクサ回路
１０３の内部構成を示す回路図である。図３において、
カラムアンドマルチプレクサ回路１０３は、増幅回路１
１６と、マルチプレクサ１１７と、列デコーダ１１８
と、から構成される。

【００５７】増幅回路１１６は、上記したＣｏｌｕｍｎ
Ｂｕｓ０〜３８３のそれぞれに一対一に対応して設けら
れており、画像信号の入出力制御をおこなうためのＮＭ
ＯＳトランジスタ１１９〜１２２と、画素アレイ１０１
から出力される画素信号を保持するためのコンデンサ１
２３および１２４と、画像信号を増幅するためのアンプ
１２５〜１２７と、から構成されている。

【００５８】図２においては、ドレインがＣｏｌｕｍｎ
Ｂｕｓ０〜３８３の一つに接続されたＮＭＯＳトランジ
スタ１１９のソースにアンプ１２５の入力端子とコンデ
ンサ１２３の一端とが接続され、ドレインがアンプ１２
５の出力端子に接続されたＮＭＯＳトランジスタ１２１
のソースに、アンプ１２７の入力端子が接続されてい
る。一方、これら構成と対照に、ドレインがＮＭＯＳト
ランジスタ１１９のドレインに接続されたＮＭＯＳトラ
ンジスタ１２０のソースにアンプ１２６の入力端子とコ
ンデンサ１２４の一端とが接続され、ドレインがアンプ
１２６の出力端子に接続されたＮＭＯＳトランジスタ１
２２のソースに、アンプ１２７の入力端子が接続されて
いる。そして、コンデンサ１２３および１２４のそれぞ
れの他端は、互いに低位電源電圧（接地電位）に接続さ
れている。

【００５９】また、各増幅回路１１６は、Ｘ方向（図中
横方向）において、後述する制御信号ＳＨＲをＮＭＯＳ
トランジスタ１２０のゲートに入力するための配線と、
後述する制御信号ＳＨＳを各ＮＭＯＳトランジスタ１１
９のゲートに入力するための配線と、後述する制御信号
ＳＲを各ＮＭＯＳトランジスタ１２２のゲートに入力す
るための配線と、後述する制御信号ＺＳＲを各ＮＭＯＳ
トランジスタ１２１のゲートに入力するための配線と、
に分類される４つの共通線路によって互いに接続されて
いる。一方、マルチプレクサ１１７は、上記した増幅回
路１１６毎にトライステート型のアナログアンプ１３０
を割り当てて備えている。すなわち、マルチプレクサ１
１７は、３８４個のアナログアンプを備えている。

【００６０】また、マルチプレクサ１１７は、各アナロ
グアンプ１３０に制御信号ＣＬ０〜ＣＬ３８３を入力す
ることで、任意のアナログアンプの出力制御をおこなう
ことができる。たとえば、ＣｏｌｕｍｎＢｕｓ０に対応
する増幅回路１１６の出力信号ＴＣＤＳ０を増幅するア
ナログアンプ１３０に、“Ｈ”レベルのＣＬ０を入力す
ることで、そのアナログアンプの出力を低インピーダン
ス状態にし、他のアナログアンプの出力を高インピーダ
ンス状態にすることができる。すなわち、任意のアナロ
グアンプの出力のみを活性化することができる。

【００６１】列デコーダ１１８は、Ｄフリップフロップ
（Ｄ−Ｆ／Ｆ）で構成された１９２ビットのシフトレジ
スタ１３１と、インバータおよびＡＮＤゲートで構成さ
れた１ビットデコーダ１３２と、で構成されている。こ
の列デコーダ１１８のシフトレジスタ１３１および１ビ
ットデコーダ１３２の各内部構成は、それぞれ上記した
シフトレジスタ１１４および１ビットデコーダ１１５と
同様であるため、ここではそれらの説明を省略する。

【００６２】ただし、図３において、シフトクロックＣ
ＬＣＫ、シフト信号ＣＬＩＮ、デコードクロックＣＬＣ
ＫＸ２、最下位アドレス信号ＣＬＡＤ０およびＣＬ０〜
ＣＬ３８３は、図２に示したリセット信号発生回路１１
１で言えば、それぞれシフトクロックＲＧＣＫ、シフト
信号ＲＧＩＮ、デコードクロックＲＧＣＫＸ２、最下位
アドレス信号ＲＧＡＤ０およびＲＧ０〜ＲＧ３０３に相
当する。

【００６３】つぎに、この実施の形態にかかる固体撮像
素子の動作について説明する。図４〜７はいずれも、こ
の固体撮像素子において、画像信号を読み出すためのタ
イミングチャートを示す図である。特に、図４および図
５は、それぞれ一つの画素セル１０４から画像信号を取
り出す場合のタイミングチャートを示し、図６は、解像
度３８４×３０４で画像信号を読み出す場合のタイミン
グチャートを示し、図７は、解像度を半分の１９７×１
５２で画像信号を読み出す場合のタイミングチャートを
示している。

【００６４】まず、図４のタイミングチャートを用い
て、列が隣り合った二つの画素セル１０４からの画像信
号の読み出し動作について説明する。固体撮像素子の画
素セル１０４では、画像信号を読み出すために三つの動
作モード、すなわち画像信号の蓄積がおこなわれる画像
蓄積モード、黒レベル信号が出力されるリセットモー
ド、および画像信号が出力される画像読み出しモードに
順次遷移される。

【００６５】画像蓄積モードは、図４の示すサイクル０
において、画像書き込み信号ＴＧ０が“Ｈ”レベルにな
るまでの間の状態であり、この間、画素セル１０４では
フォトダイオード１１０により、受光した光量に応じて
発生する電荷が蓄積される。これは、図１において、Ｎ
ＭＯＳトランジスタ１０６が、そのゲートに“Ｌ”レベ
ルの画像書き込み信号ＴＧ０が入力されることでオフ状
態になることを示し、これにより、フォトダイオード１
１０は、そのカソードがＮＭＯＳトランジスタ１０６の
ソースに接続されていることから、電荷の蓄積を維持す
ることができる。

【００６６】つぎに、この状態において、リセット信号
ＲＧ０が“Ｈ”レベルになることでリセットモードとな
る。すなわち、図１では、ＮＭＯＳトランジスタ１０５
が、そのゲートに“Ｈ”レベルのリセット信号ＲＧ０が
入力されることでオン状態になり、これにより、コンデ
ンサＣ１は、その一端（図１中、ＦＤ端子）がＮＭＯＳ
トランジスタ１０５のソースに接続されていることか
ら、高位電源電圧ＶＤＤの電位レベルにリセットされ
る。

【００６７】この状態は、ＮＭＯＳトランジスタ１０７
のゲートの電位もまた、高位電源電圧ＶＤＤに一致する
ことを示し、画像読み出し信号ＲＳ０が“Ｈ”レベルで
ある際に、ＮＭＯＳトランジスタ１０７および１０８は
ともにオン状態となる。よって、その後、制御信号ＳＨ
Ｒが“Ｈ”レベルになった際には、カラムアンドマルチ
プレクサ回路１０３の増幅回路１１６内のＮＭＯＳトラ
ンジスタ１２０がオン状態となり、ＮＭＯＳトランジス
タ１０７および１０８を通じてＣｏｌｕｍｎＢｕｓ０に
電流が供給され、増幅回路１１６のコンデンサ１２４が
充電される。この充電により、コンデンサ１２４には黒
レベル電圧が保持される。なお、この状態においては、
リセット信号ＲＧ０は“Ｌ”レベルである。

【００６８】つづいて、画像書き込み信号ＴＧ０が
“Ｈ”レベルになることで読み出しモードになる。な
お、この状態では、列読み出し信号ＣＬ０は“Ｈ”レベ
ルである。すなわち、図１では、ＮＭＯＳトランジスタ
１０６が、そのゲートに“Ｈ”レベルのリセット信号Ｔ
Ｇ０が入力されることでオン状態になるとともに、ＮＭ
ＯＳトランジスタ１０９はオン状態であることから、フ
ォトダイオード１１０のカソードとコンデンサＣ１の一
端とが導通し、フォトダイオード１１０に電荷として蓄
積された画像信号がＦＤ端子のコンデンサＣ１に転送さ
れる。

【００６９】これにより、ＦＤ端子は、転送された電荷
量に応じた電圧値に変化する。そして、この変化後の電
圧値に応じた電流が上記したリセットモード時と同様の
手順でＣｏｌｕｍｎＢｕｓ０に出力される。その後、制
御信号ＳＨＳが“Ｈ”レベルになることで、ＮＭＯＳト
ランジスタ２１２がオン状態となる。これにより、コン
デンサ１２３の充電がおこなわれ、コンデンサ１２３
は、画素セル１０４に蓄積された画像信号に比例した値
として、信号レベル電圧を保持する。

【００７０】このようにしてカラムアンドマルチプレク
サ回路１０３の増幅回路１１６内のコンデンサ１２３お
よび１２４のそれぞれに蓄積された電荷、すなわち信号
レベル電圧および黒レベル電圧は、それぞれアンプ１２
５および１２６により増幅され、制御信号ＳＲおよびＺ
ＳＲが“Ｈ”レベルになったときに、アンプ１２７の出
力信号ＴＣＤＳ０として出力される。そして、サイクル
１になると、カラムアンドマルチプレクサ回路１０３に
おいて最下位アドレスＣＬＡＤ０が“Ｌ”から“Ｈ”レ
ベルに遷移し、列デコーダ１１８のシフトクロックＣＬ
ＣＫが“Ｈ”レベルになることで、列読み出し信号ＣＬ
１が“Ｈ”レベルになる。

【００７１】なお、このとき、ロウデコーダ１０２のリ
セット信号発生回路１１１、画像書き込み信号発生回路
１１２および画像読み出し信号発生回路１１３のシフト
クロックＲＧＣＫ、ＴＧＣＫおよびＲＳＣＫと、シフト
入力ＲＧＩＮ、ＴＧＩＮおよびＲＳＩＮと、最下位アド
レス信号ＲＧＡＤ０、ＴＧＡＤ０およびＲＳＡＤ０等の
制御信号はすべて“Ｌ”レベルのままである。

【００７２】したがって、サイクル１においては、サイ
クル０で画像信号を読み出した画素セル１０４と同じＹ
アドレスで、かつＸアドレスが一つシフトした位置にあ
る画素セル１０４が動作する。すなわち、サイクル１で
はサイクル０で動作した画素セル１０４の右隣の画素セ
ル１０４が動作することになり、信号レベル電圧と黒レ
ベル電圧はＣｏｌｕｍｎＢｕｓ１を通じて増幅回路１１
６のコンデンサ１２３および１２４にそれぞれ保持され
てマルチプレクサ１１７を通じて再び増幅され、マルチ
プレクサ１１７の出力端子ＭＵＸＯＵＴから外部に出力
される。

【００７３】つぎに、図５のタイミングチャートを用い
て、行が隣り合った二つの画素セル１０４からの画像信
号の読み出し動作について説明する。サイクル０での動
作は図４の動作と同じであり、このときの信号レベル電
圧と黒レベル電圧はＣｏｌｕｍｎＢｕｓ０を通じて増幅
回路１１６のコンデンサ１２３および１２４に保持され
てマルチプレクサ１１７を通じて再び増幅され、マルチ
プレクサ１１７の出力端子ＭＵＸＯＵＴから外部に出力
される。

【００７４】つづいてサイクル１になると、ロウデコー
ダ１０２のリセット信号発生回路１１１の最下位アドレ
ス信号ＲＧＡＤ０と、画像書き込み信号発生回路１１２
の最下位アドレス信号ＴＧＡＤ０と、画像読み出し信号
発生回路１１３の最下位アドレス信号ＲＳＡＤ０とがそ
ろって“Ｌ”から“Ｈ”レベルに遷移する。そのため、
リセット信号ＲＧ０、画像書き込み信号ＴＧ０および画
像読み出し信号ＲＳ０はすべて“Ｌ”レベルに固定され
る代わりに、リセット信号ＲＧ１、画像書き込み信号Ｔ
Ｇ１および画像読み出し信号ＲＳ１が“Ｈ”レベルに遷
移する。

【００７５】カラムアンドマルチプレクサ回路１０３に
おいて最下位アドレス信号ＣＬＡＤ０が“Ｌ”から
“Ｈ”レベルに遷移するので、列読み出し信号ＣＬ０が
“Ｈ”レベルになる。したがって、このサイクル１で
は、サイクル０で画像信号を読み出した画素セル１０４
と同じＸアドレスで、かつＹアドレスが一つシフトした
位置にある画素セル１０４が動作する。

【００７６】すなわち、サイクル１ではサイクル０で動
作した画素セル１０４の下の画素セル１０４が動作する
ことになり、信号レベル電圧と黒レベル電圧はＣｏｌｕ
ｍｎＢｕｓ０を通じて増幅回路１１６のコンデンサ１２
３および１２４に保持されてマルチプレクサ１１７を通
じて再び増幅され外部に出力される。これにより、Ｘ方
向の走査を完了せずとも、隣接した行の位置にある画素
セル１０４を動作させることが可能になる。

【００７７】つぎに、図６と図７の固体撮像素子の全体
動作のタイミングチャートを説明する。図６では、サイ
クル０からサイクル３８３までは図４に示すタイミング
チャートの走査方法によって画素セル１０４を動作させ
る。これにより、Ｘ方向に配置された画素セル１０４が
すべて動作する。そして、サイクル３８４において図５
の走査方法を用いた後、サイクル７６７までは再び図５
の走査方法を用いる。これを、１５２回繰り返すことに
より、すべての画素セル１０４を動作させる。このよう
に動作させることにより、従来の固体撮像素子と同じ動
作を実現させることができる。

【００７８】図７では、サイクル０からサイクル７６７
の中で、偶数サイクルのつぎのサイクルに遷移する場合
に図５に示した走査方法を用いて隣接した行の位置にあ
る画素セルを走査させ、奇数サイクルのつぎのサイクル
に遷移する場合に図４の走査方法を用いて行が同じ位置
にある画素セルを走査させる。これにより、サイクル０
〜２の色信号はＲ→Ｇ→Ｂとなるが、これはまさに図１
３の破線で囲んだ画素セルの信号に相当する。すなわ
ち、Ｘ方向およびＹ方向の解像度を半分に落とした場合
の画素セルにおけるカラー信号がそのまま読み出された
ことを示している。

【００７９】以上に説明したとおり、実施の形態にかか
る固体撮像素子によれば、Ｘ方向に２αセル、Ｙ方向に
２βセル（α＝１〜ｍ，β＝１〜ｎ）の画素セルが配置
された画素アレイにおいて、ロウデコーダ２０２のシフ
トレジスタ１１４によって（Ｘ，Ｙ）＝（α，β）をア
ドレッシングし、カラムアンドマルチプレクサ回路１０
３の列デコーダ１１８によってＸ方向の２α−１、２α
のいずれかを選択でき、リセット信号発生回路１１１、
画像書き込み信号発生回路１１２および画像読み出し信
号発生回路１１３の各１ビットデコーダ１１５によって
Ｙ方向の２β−１、２βを選択できるので、４つの画素
セルＡ（２α−１，２β−１）、Ａ（２α，２β−
１）、Ａ（２α−１，２β）、Ａ（２α，２β）（α＝
１〜ｍ，β＝１〜ｎ）の画像信号を任意の順番で読み出
すことができ、一つの画素セルの画像信号を読み出した
つぎのサイクルで、同一行の画素セルの走査が完了せず
とも、隣接した行にある画素セルの画像信号を読み出す
ことができる。

【００８０】また、４つの画素セルＡ（２α−１，２β
−１）、Ａ（２α，２β−１）、Ａ（２α−１，２
β）、Ａ（２α，２β）（α＝１〜ｍ，β＝１〜ｎ）か
らの出力信号を（Ｘ，Ｙ）＝（α，β）の位置にある画
素からのカラー信号としてあつかうことができるので、
解像度を落とした場合には補間処理が不要になり、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）に関する三つの画像信号を
より早く計算することができる。

【００８１】

【発明の効果】以上説明したとおり、この発明によれ
ば、Ｘ方向に２αセル、Ｙ方向に２βセル（α＝１〜
ｍ，β＝１〜ｎ）の画素セルが配置された画素アレイに
おいて、第１および第２のアドレッシング手段によっ
て、Ｘ方向は２α−１、２αのいずれかを、Ｙ方向は２
β−１、２βを、それぞれアドレッシングできるので、
４つの画素セルＡ（２α−１，２β−１）、Ａ（２α，
２β−１）、Ａ（２α−１，２β）およびＡ（２α，２
β）（α＝１〜ｍ，β＝１〜ｎ）の画像信号を任意の順
番で読み出すことができ、一つの画素セルの画像信号を
読み出したつぎのサイクルで、同一行の画素セルの走査
が完了せずとも、隣接した行にある画素セルの画像信号
を読み出すことができるという効果を奏する。

【００８２】つぎの発明によれば、Ｘ方向に２αセル、
Ｙ方向に２βセル（α＝１〜ｍ，β＝１〜ｎ）の画素セ
ルが配置された画素アレイにおいて、第１のアドレッシ
ング手段の１ビットデコーダによってＸ方向について２
α−１、２αのいずれかをアドレッシングし、第２のア
ドレッシング手段のシフトレジスタによって、Ｙ方向に
ついて２β−１、２βのいずれかをアドレッシングする
ことができるので、一つの画素セルの画像信号を読み出
したつぎのサイクルで、同一行の画素セルの走査が完了
せずとも、隣接した行にある画素セルの画像信号を読み
出すことができるという効果を奏する。

【００８３】つぎの発明によれば、４つの画素セルＡ
（２α−１，２β−１）、Ａ（２α，２β−１）、Ａ
（２α−１，２β）、Ａ（２α，２β）（α＝１〜ｍ，
β＝１〜ｎ）からの出力信号を（Ｘ，Ｙ）＝（α，β）
の位置にある画素からのカラー信号としてあつかうこと
ができるので、解像度を落とした場合にも補間処理が不
要になり、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に関する三つ
の画像信号をより早く計算することができるという効果
を奏する。

【図面の簡単な説明】

【図１】 実施の形態にかかる固体撮像素子において、
画素セルとロウデコーダおよびカラムアンドマルチプレ
クサ回路との接続構成と画素セルの内部回路とを示す図
である。

【図２】 実施の形態にかかる固体撮像素子において、
ロウデコーダの内部構成を示す回路図である。

【図３】 実施の形態にかかる固体撮像素子において、
カラムアンドマルチプレクサ回路の内部構成を示す回路
図である。

【図４】 実施の形態にかかる固体撮像素子において、
それぞれ一つの画素セルから画像信号を取り出す場合の
動作を示すタイミングチャートである。

【図５】 実施の形態にかかる固体撮像素子において、
それぞれ一つの画素セルから画像信号を取り出す場合の
動作を示すタイミングチャートである。

【図６】 実施の形態にかかる固体撮像素子において、
解像度３８４×３０４で画像信号を読み出す場合の動作
を示すタイミングチャートである。

【図７】 実施の形態にかかる固体撮像素子において、
解像度を半分の１９７×１５２で画像信号を読み出す場
合の動作を示すタイミングチャートである。

【図８】 従来の固体撮像素子の概略構成を示したブロ
ック図である。

【図９】 従来の固体撮像素子において、画素セルとロ
ウデコーダおよびカラムアンドマルチプレクサ回路との
接続構成と画素セルの内部回路とを示す図である。

【図１０】 従来の固体撮像素子において、カラムアン
ドマルチプレクサ回路の内部構成を示す図である。

【図１１】 従来の固体撮像素子において、それぞれ一
つの画素セルから画像信号を取り出す場合の動作を示す
タイミングチャートである。

【図１２】 従来の固体撮像素子において、すべての画
素セルから画像信号を取り出す場合の動作を示すタイミ
ングチャートである。

【図１３】 従来のカラー用の高解像度固体撮像素子に
おいて、カラーフィルタの配置を説明するための説明図
である。

【符号の説明】

１０１ 画素アレイ、１０２ ロウデコーダ、１０３
カラムアンドマルチプレクサ回路、１０４ 画素セル、
１０５〜１０９，１１９〜１２２ ＮＭＯＳトランジス
タ、１１０ フォトダイオード、１１１ リセット信号
発生回路、１１２ 画像書き込み信号発生回路、１１３
画像読み出し信号発生回路、１１４，１３１ シフト
レジスタ、１１５，１３２ １ビットデコーダ、１１６
増幅回路、１１７ マルチプレクサ、１１８ 列デコ
ーダ、１２３，１２４，Ｃ１ コンデンサ、１２５〜１
２７ アンプ、１３０ アナログアンプ、Ｆ１〜Ｆ１５
２Ｄフリップフロップ、Ｇ０〜Ｇ３０３ ＡＮＤゲー
ト、ＩＶ１，ＩＶ２ インバータ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 原 邦彦 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 下邨 研一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 4M118 AA10 AB01 BA14 CA02 DB09 DD12 GC08 GC14 5C024 AX01 CY16 CY38 DX01 DX03 GX03 GX16 GY35 GY36 GY37 GZ04 GZ16 HX02 HX17 HX33 HX35 HX40 HX41 HX50 JX09 JX36 5C065 AA01 BB48 CC01 DD15 DD17 EE06 GG10 GG25 GG35 GG36

Claims (3)

【特許請求の範囲】
1. 【請求項１】 受光により生成された電荷を蓄積する受
   光手段と、前記受光手段に蓄積された電荷を放電するた
   めのトランジスタと、前記受光手段に蓄積された電荷に
   比例した電気信号を読み出すための第２のトランジスタ
   と、からなる画素セルを、Ｘ方向およびＹ方向にそれぞ
   れ２ｍ個および２ｎ個（ｍ、ｎは自然数）づつアレイ状
   に並べられて構成された画素アレイと、前記画素アレイ
   内の特定の画素セルの前記第１のトランジスタおよび前
   記第２のトランジスタを動作させるための第１のアドレ
   ッシング手段および第２のアドレッシング手段と、を具
   備した固体撮像素子において、 （Ｘ，Ｙ）＝（ｉ，ｊ）（ｉ＝２〜２ｍ、ｊ＝２〜２
   ｎ）の位置にある画素セルをＡ（ｉ，ｊ）と表記したと
   きに、Ａ（ｉ−１，ｊ−１）、Ａ（ｉ−１，ｊ）、Ａ
   （ｉ，ｊ−１）およびＡ（ｉ，ｊ）の位置にある４つの
   画素セルから任意の順番で前記電気信号を読み出す手段
   を備えたことを特徴とする固体撮像素子。
2. 【請求項２】 前記第１のアドレッシング手段は、ｍビ
   ットのシフトレジスタとｍ個の１ビットデコーダから構
   成され、 前記第２のアドレッシング手段は、ｎビットのシフトレ
   ジスタとｎ個の１ビットデコーダから構成されることを
   特徴とする請求項１に記載の固体撮像素子。
3. 【請求項３】 前記画素セル上に赤（Ｒ）、緑（Ｇ）、
   青（Ｂ）のカラーフィルタのいずれかが前記画素アレイ
   上で市松模様状となるように配置され、Ａ（２α−１，
   ２β−１）、Ａ（２α，２β−１）、Ａ（２α−１，２
   β）およびＡ（２α，２β）（α＝１〜ｍ、β＝１〜
   ｎ）の４つの画素セルからの出力信号を（Ｘ，Ｙ）＝
   （α，β）の位置にある画素セルからのカラー信号とし
   て取得する手段を備えたことを特徴とする請求項１また
   は２に記載の固体撮像素子。