JP2001196380A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001196380A JP2001196380A JP2000004002A JP2000004002A JP2001196380A JP 2001196380 A JP2001196380 A JP 2001196380A JP 2000004002 A JP2000004002 A JP 2000004002A JP 2000004002 A JP2000004002 A JP 2000004002A JP 2001196380 A JP2001196380 A JP 2001196380A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- etching
- interlayer insulating
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 123
- 238000000034 method Methods 0.000 title claims description 28
- 238000005530 etching Methods 0.000 claims abstract description 294
- 239000011229 interlayer Substances 0.000 claims description 177
- 238000004519 manufacturing process Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010410 layer Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000002265 prevention Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007790 scraping Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 コンタクトホール形成時のエッチングにおい
てコンタクトホールが下層配線を踏み外す場合のエッチ
ング深さを制御する。 【解決手段】 半導体基板の上において層間絶縁膜の中
に低層配線と高層配線と、この両者の中間の高さに所定
のエッチング条件に対して層間絶縁膜とは異なるエッチ
ング選択比を有するエッチング停止膜を形成する。そし
て、層間絶縁膜の表面から上層配線へのコンタクトホー
ルの形成を、エッチング停止膜に対して層間絶縁膜のエ
ッチング選択比の高い条件で行う。
てコンタクトホールが下層配線を踏み外す場合のエッチ
ング深さを制御する。 【解決手段】 半導体基板の上において層間絶縁膜の中
に低層配線と高層配線と、この両者の中間の高さに所定
のエッチング条件に対して層間絶縁膜とは異なるエッチ
ング選択比を有するエッチング停止膜を形成する。そし
て、層間絶縁膜の表面から上層配線へのコンタクトホー
ルの形成を、エッチング停止膜に対して層間絶縁膜のエ
ッチング選択比の高い条件で行う。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣ、ＬＳＩ等
のコンタクトホールを有する半導体装置およびその製造
方法に関するものである。特に、コンタクトホール形成
時のエッチングにおいて、コンタクトホールが下層配線
を踏み外す場合のエッチング深さを制御した半導体装
置、ならびにコンタクトホールが下層配線を踏み外す場
合のエッチング深さを制御する方法に関するものであ
る。
のコンタクトホールを有する半導体装置およびその製造
方法に関するものである。特に、コンタクトホール形成
時のエッチングにおいて、コンタクトホールが下層配線
を踏み外す場合のエッチング深さを制御した半導体装
置、ならびにコンタクトホールが下層配線を踏み外す場
合のエッチング深さを制御する方法に関するものであ
る。
【０００２】
【従来の技術】半導体素子の微細化に伴い、コンタクト
ホールと下層配線等との重ね合わせマージンを十分に確
保できなくなってきている。そのため、図９および図１
０に示す従来の半導体装置の例のように、コンタクトホ
ールが電気的に接続すべき下層電極を踏み外してしま
い、その際、削れ量が多いとさらに下層にある接続すべ
きでない電極、あるいは、基板上まで到達してしまうこ
とが発生する。
ホールと下層配線等との重ね合わせマージンを十分に確
保できなくなってきている。そのため、図９および図１
０に示す従来の半導体装置の例のように、コンタクトホ
ールが電気的に接続すべき下層電極を踏み外してしま
い、その際、削れ量が多いとさらに下層にある接続すべ
きでない電極、あるいは、基板上まで到達してしまうこ
とが発生する。
【０００３】ここで、図９および図１０は、それぞれ従
来の半導体装置の例において、コンタクトホールが接続
すべき配線を踏み外した場合を示す断面図である。図９
および図１０において、１０１は半導体基板、１０２は
素子分離領域、１０３は第一の電極配線、１０４は１０
３上に形成される層間絶縁膜、１０７は第二の電極配
線、１０８は第二の電極配線１０７上に形成される層間
絶縁膜、１０９はコンタクトホールを形成するためのフ
ォトレジストマスク、１１０はコンタクトホールパター
ン、１１１はコンタクトホールがアライメントずれによ
り第二の電極配線１０７を踏み外した際に生じる削れ量
ｒである。
来の半導体装置の例において、コンタクトホールが接続
すべき配線を踏み外した場合を示す断面図である。図９
および図１０において、１０１は半導体基板、１０２は
素子分離領域、１０３は第一の電極配線、１０４は１０
３上に形成される層間絶縁膜、１０７は第二の電極配
線、１０８は第二の電極配線１０７上に形成される層間
絶縁膜、１０９はコンタクトホールを形成するためのフ
ォトレジストマスク、１１０はコンタクトホールパター
ン、１１１はコンタクトホールがアライメントずれによ
り第二の電極配線１０７を踏み外した際に生じる削れ量
ｒである。
【０００４】
【発明が解決しようとする課題】従来の方法として、図
９の場合、第一の電極配線１０３と第二の電極配線１０
７の２電極間のマージンを十分にとる、すなわち、レイ
アウトの間隔を十分にとることで対応していた。また、
図１０の場合は、第一の電極配線１０３のパターンサイ
ズを大きくして、コンタクトホールが踏み外さないよう
なパターンで設計していた。いずれの方法も、その分、
チップ面積が大きくなるというデメリットが発生する。
この発明は、このような従来の課題を解決するためにな
されたもので、コンタクトホールが下層配線を踏み外す
場合のエッチング深さを制御した半導体装置、ならびに
コンタクトホール形成時のエッチングにおいてコンタク
トホールが下層配線を踏み外す場合のエッチング深さを
制御する半導体装置の製造方法を提供しようとするもの
である。
９の場合、第一の電極配線１０３と第二の電極配線１０
７の２電極間のマージンを十分にとる、すなわち、レイ
アウトの間隔を十分にとることで対応していた。また、
図１０の場合は、第一の電極配線１０３のパターンサイ
ズを大きくして、コンタクトホールが踏み外さないよう
なパターンで設計していた。いずれの方法も、その分、
チップ面積が大きくなるというデメリットが発生する。
この発明は、このような従来の課題を解決するためにな
されたもので、コンタクトホールが下層配線を踏み外す
場合のエッチング深さを制御した半導体装置、ならびに
コンタクトホール形成時のエッチングにおいてコンタク
トホールが下層配線を踏み外す場合のエッチング深さを
制御する半導体装置の製造方法を提供しようとするもの
である。
【０００５】
【課題を解決するための手段】請求項１の発明にかかる
半導体装置は、半導体基板の上において層間絶縁膜の中
に低い位置に形成された第一の配線と高い位置に形成さ
れた第二の配線と、前記層間絶縁膜の中に前記第一の配
線と第二の配線との中間の高さに形成され所定のエッチ
ングに対して前記層間絶縁膜とは異なるエッチング選択
比を有するエッチング停止膜とを備え、前記層間絶縁膜
の中にその表面から前記第二の配線に至り、もしくは前
記第二の配線の位置を通過して前記エッチング停止膜の
方向に延長し、もしくは前記エッチング停止膜に達する
開口を形成したことを特徴とするものである。
半導体装置は、半導体基板の上において層間絶縁膜の中
に低い位置に形成された第一の配線と高い位置に形成さ
れた第二の配線と、前記層間絶縁膜の中に前記第一の配
線と第二の配線との中間の高さに形成され所定のエッチ
ングに対して前記層間絶縁膜とは異なるエッチング選択
比を有するエッチング停止膜とを備え、前記層間絶縁膜
の中にその表面から前記第二の配線に至り、もしくは前
記第二の配線の位置を通過して前記エッチング停止膜の
方向に延長し、もしくは前記エッチング停止膜に達する
開口を形成したことを特徴とするものである。
【０００６】請求項２の発明にかかる半導体装置は、半
導体基板の上において層間絶縁膜の中に低い位置に形成
された第一の配線と高い位置に形成された第二の配線
と、前記層間絶縁膜の中に前記第二の配線より高い位置
に形成され所定のエッチングに対して前記層間絶縁膜と
は異なるエッチング選択比を有するエッチング停止膜と
を備え、前記層間絶縁膜の中にその表面から前記エッチ
ング停止膜を貫通し前記第二の配線に達し、もしくは前
記第二の配線の位置を通過して延長する開口を形成した
ことを特徴とするものである。
導体基板の上において層間絶縁膜の中に低い位置に形成
された第一の配線と高い位置に形成された第二の配線
と、前記層間絶縁膜の中に前記第二の配線より高い位置
に形成され所定のエッチングに対して前記層間絶縁膜と
は異なるエッチング選択比を有するエッチング停止膜と
を備え、前記層間絶縁膜の中にその表面から前記エッチ
ング停止膜を貫通し前記第二の配線に達し、もしくは前
記第二の配線の位置を通過して延長する開口を形成した
ことを特徴とするものである。
【０００７】請求項３の発明にかかる半導体装置は、半
導体基板の上において層間絶縁膜の中に低い位置に形成
された第一の配線と高い位置に形成された第二の配線
と、前記層間絶縁膜の中に前記第一の配線と第二の配線
との中間の高さに形成され所定のエッチングに対して前
記層間絶縁膜とは異なるエッチング選択比を有する第一
のエッチング停止膜と、前記層間絶縁膜の中に前記第二
の配線より高い位置に形成され所定のエッチングに対し
て前記層間絶縁膜とは異なるエッチング選択比を有する
第二のエッチング停止膜とを備え、前記層間絶縁膜の中
にその表面から前記第二のエッチング停止膜を貫通し前
記第二の配線に達し、もしくは前記第二の配線の位置を
通過して延長し、または、前記第一のエッチング停止膜
に達する開口を形成したことを特徴とするものである。
導体基板の上において層間絶縁膜の中に低い位置に形成
された第一の配線と高い位置に形成された第二の配線
と、前記層間絶縁膜の中に前記第一の配線と第二の配線
との中間の高さに形成され所定のエッチングに対して前
記層間絶縁膜とは異なるエッチング選択比を有する第一
のエッチング停止膜と、前記層間絶縁膜の中に前記第二
の配線より高い位置に形成され所定のエッチングに対し
て前記層間絶縁膜とは異なるエッチング選択比を有する
第二のエッチング停止膜とを備え、前記層間絶縁膜の中
にその表面から前記第二のエッチング停止膜を貫通し前
記第二の配線に達し、もしくは前記第二の配線の位置を
通過して延長し、または、前記第一のエッチング停止膜
に達する開口を形成したことを特徴とするものである。
【０００８】請求項４の発明にかかる半導体装置の製造
方法は、半導体基板の上において層間絶縁膜の中に低い
位置の第一の配線と高い位置の第二の配線と、前記第一
の配線と第二の配線との中間の高さに所定のエッチング
に対して前記層間絶縁膜とは異なるエッチング選択比を
有するエッチング停止膜を形成する工程と、前記層間絶
縁膜の表面から前記第二の配線に至り、もしくは前記第
二の配線の位置を通過して前記エッチング停止膜の方向
に延長し、もしくは前記第二の配線に達する開口を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
方法は、半導体基板の上において層間絶縁膜の中に低い
位置の第一の配線と高い位置の第二の配線と、前記第一
の配線と第二の配線との中間の高さに所定のエッチング
に対して前記層間絶縁膜とは異なるエッチング選択比を
有するエッチング停止膜を形成する工程と、前記層間絶
縁膜の表面から前記第二の配線に至り、もしくは前記第
二の配線の位置を通過して前記エッチング停止膜の方向
に延長し、もしくは前記第二の配線に達する開口を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
【０００９】請求項５の発明にかかる半導体装置の製造
方法は、請求項４の製造方法において、前記開口を形成
する工程を、前記エッチング停止膜に対して前記層間絶
縁膜のエッチング選択比の高い条件で行うことを特徴と
するものである。
方法は、請求項４の製造方法において、前記開口を形成
する工程を、前記エッチング停止膜に対して前記層間絶
縁膜のエッチング選択比の高い条件で行うことを特徴と
するものである。
【００１０】請求項６の発明にかかる半導体装置の製造
方法は、半導体基板の上において層間絶縁膜の中に低い
位置の第一の配線と高い位置の第二の配線と、前記第二
の配線より高い位置に所定のエッチングに対して前記層
間絶縁膜とは異なるエッチング選択比を有するエッチン
グ停止膜を形成する工程と、前記層間絶縁膜の表面から
前記エッチング停止膜に達する開口を形成する第一の開
口工程と、前記エッチング停止膜と前記エッチング停止
膜の下の層間絶縁膜とを貫通して前記第二の配線に達
し、もしくは前記第二の配線の位置を通過して延長する
開口を形成する第二の開口工程とを含むことを特徴とす
るものである。
方法は、半導体基板の上において層間絶縁膜の中に低い
位置の第一の配線と高い位置の第二の配線と、前記第二
の配線より高い位置に所定のエッチングに対して前記層
間絶縁膜とは異なるエッチング選択比を有するエッチン
グ停止膜を形成する工程と、前記層間絶縁膜の表面から
前記エッチング停止膜に達する開口を形成する第一の開
口工程と、前記エッチング停止膜と前記エッチング停止
膜の下の層間絶縁膜とを貫通して前記第二の配線に達
し、もしくは前記第二の配線の位置を通過して延長する
開口を形成する第二の開口工程とを含むことを特徴とす
るものである。
【００１１】請求項７の発明にかかる半導体装置の製造
方法は、請求項６の製造方法において、前記第一の開口
工程を前記エッチング停止膜に対して前記層間絶縁膜の
エッチング選択比の高い条件で行ない、前記第二の開口
工程を前記エッチング停止膜に対して前記層間絶縁膜の
エッチング選択比の低い条件で行なうことを特徴とする
ものである。
方法は、請求項６の製造方法において、前記第一の開口
工程を前記エッチング停止膜に対して前記層間絶縁膜の
エッチング選択比の高い条件で行ない、前記第二の開口
工程を前記エッチング停止膜に対して前記層間絶縁膜の
エッチング選択比の低い条件で行なうことを特徴とする
ものである。
【００１２】請求項８の発明にかかる半導体装置の製造
方法は、半導体基板の上において層間絶縁膜の中に低い
位置の第一の配線と高い位置の第二の配線と、前記第一
の配線と第二の配線との中間の高さに所定のエッチング
に対して前記層間絶縁膜とは異なるエッチング選択比を
有する第一のエッチング停止膜と、前記第二の配線より
高い位置に所定のエッチングに対して前記層間絶縁膜と
は異なるエッチング選択比を有する第二のエッチング停
止膜とを形成する工程と、前記層間絶縁膜の表面から前
記第二のエッチング停止膜に達する開口を形成する第一
の開口工程と、この開口から前記第二のエッチング停止
膜をエッチングする第二の開口工程と、前記開口から前
記第二のエッチング停止膜の下の層間絶縁膜を貫通して
前記第二の配線に達し、もしくは前記第二の配線の位置
を通過して延長し、または、前記第一のエッチング停止
膜に達する開口を形成する第三の開口工程とを含むこと
を特徴とするものである。
方法は、半導体基板の上において層間絶縁膜の中に低い
位置の第一の配線と高い位置の第二の配線と、前記第一
の配線と第二の配線との中間の高さに所定のエッチング
に対して前記層間絶縁膜とは異なるエッチング選択比を
有する第一のエッチング停止膜と、前記第二の配線より
高い位置に所定のエッチングに対して前記層間絶縁膜と
は異なるエッチング選択比を有する第二のエッチング停
止膜とを形成する工程と、前記層間絶縁膜の表面から前
記第二のエッチング停止膜に達する開口を形成する第一
の開口工程と、この開口から前記第二のエッチング停止
膜をエッチングする第二の開口工程と、前記開口から前
記第二のエッチング停止膜の下の層間絶縁膜を貫通して
前記第二の配線に達し、もしくは前記第二の配線の位置
を通過して延長し、または、前記第一のエッチング停止
膜に達する開口を形成する第三の開口工程とを含むこと
を特徴とするものである。
【００１３】請求項９の発明にかかる半導体装置の製造
方法は、請求項８の製造方法において、前記第一の開口
工程を前記エッチング停止膜に対して前記層間絶縁膜の
エッチング選択比の高い条件で行ない、前記第二の開口
工程を前記エッチング停止膜に対して前記層間絶縁膜の
エッチング選択比の低い条件で行ない、前記第三の開口
工程を前記エッチング停止膜に対して前記層間絶縁膜の
エッチング選択比の高い条件で行なうことを特徴とする
ものである。
方法は、請求項８の製造方法において、前記第一の開口
工程を前記エッチング停止膜に対して前記層間絶縁膜の
エッチング選択比の高い条件で行ない、前記第二の開口
工程を前記エッチング停止膜に対して前記層間絶縁膜の
エッチング選択比の低い条件で行ない、前記第三の開口
工程を前記エッチング停止膜に対して前記層間絶縁膜の
エッチング選択比の高い条件で行なうことを特徴とする
ものである。
【００１４】請求項１０の発明にかかる半導体装置の製
造方法は、請求項５、７または９の製造方法において、
前記第一の開口工程を前記エッチング停止膜に対して前
記層間絶縁膜のエッチング選択比が高く、かつ１５を超
えない範囲の条件で行なうことを特徴とするものであ
る。
造方法は、請求項５、７または９の製造方法において、
前記第一の開口工程を前記エッチング停止膜に対して前
記層間絶縁膜のエッチング選択比が高く、かつ１５を超
えない範囲の条件で行なうことを特徴とするものであ
る。
【００１５】請求項１１の発明にかかる半導体装置の製
造方法は、請求項７または９の製造方法において、前記
第一の開口工程を前記エッチング停止膜に対して前記層
間絶縁膜のエッチング選択比が１５を超える範囲の条件
で行なった後、前記第二の開口工程に先立ち、前記開口
内のデポジション膜除去の工程を追加することを特徴と
するものである。
造方法は、請求項７または９の製造方法において、前記
第一の開口工程を前記エッチング停止膜に対して前記層
間絶縁膜のエッチング選択比が１５を超える範囲の条件
で行なった後、前記第二の開口工程に先立ち、前記開口
内のデポジション膜除去の工程を追加することを特徴と
するものである。
【００１６】請求項１２の発明にかかる半導体装置の製
造方法は、半導体基板の上において層間絶縁膜の中に配
線を形成する工程と、前記層間絶縁膜の表面から前記配
線に達する開口を形成する工程とを含み、前記開口の形
成における設定エッチング量を、前記層間絶縁膜のエッ
チングすべき膜厚にこの膜厚のバラツキとエッチング量
のバラツキとを加算した値よりは大きく、かつ、前記層
間絶縁膜のエッチングすべき膜厚と許容削れ量の和に前
記膜厚のバラツキとエッチング量のバラツキとを加算し
た値よりは小さく設定することを特徴とするものであ
る。
造方法は、半導体基板の上において層間絶縁膜の中に配
線を形成する工程と、前記層間絶縁膜の表面から前記配
線に達する開口を形成する工程とを含み、前記開口の形
成における設定エッチング量を、前記層間絶縁膜のエッ
チングすべき膜厚にこの膜厚のバラツキとエッチング量
のバラツキとを加算した値よりは大きく、かつ、前記層
間絶縁膜のエッチングすべき膜厚と許容削れ量の和に前
記膜厚のバラツキとエッチング量のバラツキとを加算し
た値よりは小さく設定することを特徴とするものであ
る。
【００１７】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。図中、同一または相当す
る部分には同一の符号を付してその説明を簡略化ないし
省略することがある。 実施の形態１．図１および図２は、この発明の実施の形
態１による半導体装置およびその製造方法を説明するた
めの断面図である。図１および図２において、１０１は
半導体基板（例えばシリコン半導体基板）、１０２は半
導体基板１０１の表面に形成された素子分離領域、１０
３は半導体基板１０１の表面に、あるいは表面の薄い絶
縁膜の上に形成された第一の電極配線、１０４は半導体
基板１０１のうえに、また第一の電極配線１０３の上に
形成された層間絶縁膜（例えばシリコン酸化膜）、１０
５は層間絶縁膜１０４の上に形成されたエッチング停止
膜（例えばシリコン窒化膜）、１０６はエッチング停止
膜１０５の上に形成された層間絶縁膜（例えばシリコン
酸化膜）、１０７は層間絶縁膜１０６の中または上に形
成された第二の電極配線、１０８は層間絶縁膜１０６の
上に、また第二の電極配線１０７の上に形成された層間
絶縁膜、１０９はコンタクトホールを形成するためのフ
ォトレジストマスク、１１０は層間絶縁膜１０６，１０
８の中に形成されたコンタクトホールまたはコンタクト
ホールパターン、１１１はコンタクトホール１１０がア
ライメントずれにより第二の電極配線１０７を踏み外し
た際に生じる削れ量（記号ｒ）を示す。なお、必要に応
じ、１０４，１０６，１０８を総称して層間絶縁膜と称
する。
実施の形態について説明する。図中、同一または相当す
る部分には同一の符号を付してその説明を簡略化ないし
省略することがある。 実施の形態１．図１および図２は、この発明の実施の形
態１による半導体装置およびその製造方法を説明するた
めの断面図である。図１および図２において、１０１は
半導体基板（例えばシリコン半導体基板）、１０２は半
導体基板１０１の表面に形成された素子分離領域、１０
３は半導体基板１０１の表面に、あるいは表面の薄い絶
縁膜の上に形成された第一の電極配線、１０４は半導体
基板１０１のうえに、また第一の電極配線１０３の上に
形成された層間絶縁膜（例えばシリコン酸化膜）、１０
５は層間絶縁膜１０４の上に形成されたエッチング停止
膜（例えばシリコン窒化膜）、１０６はエッチング停止
膜１０５の上に形成された層間絶縁膜（例えばシリコン
酸化膜）、１０７は層間絶縁膜１０６の中または上に形
成された第二の電極配線、１０８は層間絶縁膜１０６の
上に、また第二の電極配線１０７の上に形成された層間
絶縁膜、１０９はコンタクトホールを形成するためのフ
ォトレジストマスク、１１０は層間絶縁膜１０６，１０
８の中に形成されたコンタクトホールまたはコンタクト
ホールパターン、１１１はコンタクトホール１１０がア
ライメントずれにより第二の電極配線１０７を踏み外し
た際に生じる削れ量（記号ｒ）を示す。なお、必要に応
じ、１０４，１０６，１０８を総称して層間絶縁膜と称
する。
【００１８】以上のように、この実施の形態の半導体装
置は、半導体基板１０１の上において層間絶縁膜１０
４，１０６，１０８の中に、相対的に低い位置に形成さ
れた第一の配線１０３と相対的に高い位置に形成された
第二の配線１０７とを有する。また、前記層間絶縁膜の
中に前記第一の配線１０３と第二の配線１０７との間の
高さに形成されたエッチング停止膜１０５を備えてい
る。このエッチング停止膜１０５は、選択された所定の
エッチング条件に対して前記層間絶縁膜とは異なるエッ
チング選択比を有するものが選ばれている。そして、前
記層間絶縁膜の中にその表面から第二の配線１０７に達
するか、もしくは第二の配線１０７の位置を通過してエ
ッチング停止膜１０５の方向に延長しているがエッチン
グ停止膜１０５には達していないか、もしくはエッチン
グ停止膜１０５に達しているコンタクトホール（開口）
が形成されている。さらに、好適な例としては、製造さ
れた所定のエッチング条件に対して、エッチング停止膜
１０５に対して前記層間絶縁膜のエッチング選択比は高
く、例えば１０〜１５に選択され、かつ１５を超えない
範囲に選択されている。
置は、半導体基板１０１の上において層間絶縁膜１０
４，１０６，１０８の中に、相対的に低い位置に形成さ
れた第一の配線１０３と相対的に高い位置に形成された
第二の配線１０７とを有する。また、前記層間絶縁膜の
中に前記第一の配線１０３と第二の配線１０７との間の
高さに形成されたエッチング停止膜１０５を備えてい
る。このエッチング停止膜１０５は、選択された所定の
エッチング条件に対して前記層間絶縁膜とは異なるエッ
チング選択比を有するものが選ばれている。そして、前
記層間絶縁膜の中にその表面から第二の配線１０７に達
するか、もしくは第二の配線１０７の位置を通過してエ
ッチング停止膜１０５の方向に延長しているがエッチン
グ停止膜１０５には達していないか、もしくはエッチン
グ停止膜１０５に達しているコンタクトホール（開口）
が形成されている。さらに、好適な例としては、製造さ
れた所定のエッチング条件に対して、エッチング停止膜
１０５に対して前記層間絶縁膜のエッチング選択比は高
く、例えば１０〜１５に選択され、かつ１５を超えない
範囲に選択されている。
【００１９】次にこの半導体装置の製造方法について説
明する。先ず図１に示すように、半導体基板１０１上に
所望のパターンで素子分離領域１０２を形成する。その
上に、第一の電極配線となる材料を堆積し、所望のレジ
ストをパターニングして、ドライエッチングにより第一
の電極配線１０３を形成する。さらに、シリコン酸化膜
を堆積して平坦化して層間絶縁膜１０４を形成し、続け
てシリコン窒化膜を３０〜８０ｎｍの膜厚で堆積してエ
ッチング停止膜１０５（エッチングストッパ）を形成す
る。その後、シリコン酸化膜を１００〜２００ｎｍ堆積
して層間絶縁膜１０６を形成する。
明する。先ず図１に示すように、半導体基板１０１上に
所望のパターンで素子分離領域１０２を形成する。その
上に、第一の電極配線となる材料を堆積し、所望のレジ
ストをパターニングして、ドライエッチングにより第一
の電極配線１０３を形成する。さらに、シリコン酸化膜
を堆積して平坦化して層間絶縁膜１０４を形成し、続け
てシリコン窒化膜を３０〜８０ｎｍの膜厚で堆積してエ
ッチング停止膜１０５（エッチングストッパ）を形成す
る。その後、シリコン酸化膜を１００〜２００ｎｍ堆積
して層間絶縁膜１０６を形成する。
【００２０】さらに、第二の配線層となる材料、例え
ば、タングステン（Ｗ）／バリアメタル（ＴｉＮ／Ｔ
ｉ）膜を１００ｎｍ堆積し、所望のレジストをパターニ
ングして、ドライエッチングにより第二の電極配線１０
７を形成する。続けて、シリコン酸化膜を堆積し平坦化
し層間絶縁膜１０８を形成すると、図１に示す構造が得
られる。
ば、タングステン（Ｗ）／バリアメタル（ＴｉＮ／Ｔ
ｉ）膜を１００ｎｍ堆積し、所望のレジストをパターニ
ングして、ドライエッチングにより第二の電極配線１０
７を形成する。続けて、シリコン酸化膜を堆積し平坦化
し層間絶縁膜１０８を形成すると、図１に示す構造が得
られる。
【００２１】さらに、図２に示すように、所望のコンタ
クトホール１１０ａがパターニングされたレジストパタ
ーン１０９を形成する。続いて、層間絶縁膜１０８，１
０６に対して、以下に説明するようなエッチングを行う
ことで、形成されるコンタクトホール１１０の踏み外し
削れ量１１１（記号ｒ）を制御することができる。
クトホール１１０ａがパターニングされたレジストパタ
ーン１０９を形成する。続いて、層間絶縁膜１０８，１
０６に対して、以下に説明するようなエッチングを行う
ことで、形成されるコンタクトホール１１０の踏み外し
削れ量１１１（記号ｒ）を制御することができる。
【００２２】すなわち、層間絶縁膜１０８，１０６に対
する開口形成のためのエッチングは、層間絶縁膜１０
８，１０６とストッパ膜１０５との選択比がとれる条件
でエッチングを行う。これによりコンタクトホール１１
０の踏み外し削れ量１１１（記号ｒ）を制御することが
できる。エッチング選択比が十分であれば、エッチング
ストッパ膜１０５でコンタクトホールのエッチングは停
止するので、層間絶縁膜１０４にはコンタクトホールが
形成されない。よって、コンタクトホール１１０及び第
二の電極配線１０７が下層配線である第一の電極配線１
０３と短絡することなくパターンを形成することができ
る。
する開口形成のためのエッチングは、層間絶縁膜１０
８，１０６とストッパ膜１０５との選択比がとれる条件
でエッチングを行う。これによりコンタクトホール１１
０の踏み外し削れ量１１１（記号ｒ）を制御することが
できる。エッチング選択比が十分であれば、エッチング
ストッパ膜１０５でコンタクトホールのエッチングは停
止するので、層間絶縁膜１０４にはコンタクトホールが
形成されない。よって、コンタクトホール１１０及び第
二の電極配線１０７が下層配線である第一の電極配線１
０３と短絡することなくパターンを形成することができ
る。
【００２３】ただし、無制限に可能なわけではない。例
えば、実際のエッチング選択比が１０以上、ストッパ膜
１０５膜厚３０ｎｍの場合で考えると、３０ｎｍ×選択
比１０＝３００ｎｍ以上のオーバーエッチングがストッ
パ膜１０５に対して行わなければ、突き抜けは生じな
い。すなわち、コンタクトホールのエッチング量が層間
膜１０８の膜厚＋電極１０７の膜厚＋層間膜１０６の膜
厚＋３００ｎｍ以下であれば突き抜けを生じないことに
なる。
えば、実際のエッチング選択比が１０以上、ストッパ膜
１０５膜厚３０ｎｍの場合で考えると、３０ｎｍ×選択
比１０＝３００ｎｍ以上のオーバーエッチングがストッ
パ膜１０５に対して行わなければ、突き抜けは生じな
い。すなわち、コンタクトホールのエッチング量が層間
膜１０８の膜厚＋電極１０７の膜厚＋層間膜１０６の膜
厚＋３００ｎｍ以下であれば突き抜けを生じないことに
なる。
【００２４】つまり、層間膜１０８が２μｍと厚くなっ
た堤合を想定すると、エッチングする際の膜厚やエッチ
ング均一性やエッチング再現性などのバラツキのために
必要なオーバーエッチング量を２μｍの４０％必要とす
れば、エッチング量２．８μｍ＞２μｍ＋１００ｎｍ
（電極１０７）＋２００ｎｍ（層間１０５）＋３００ｎ
ｍ＝２．６μｍとなり、突き抜けを生じてしまう。
た堤合を想定すると、エッチングする際の膜厚やエッチ
ング均一性やエッチング再現性などのバラツキのために
必要なオーバーエッチング量を２μｍの４０％必要とす
れば、エッチング量２．８μｍ＞２μｍ＋１００ｎｍ
（電極１０７）＋２００ｎｍ（層間１０５）＋３００ｎ
ｍ＝２．６μｍとなり、突き抜けを生じてしまう。
【００２５】しかしながら、上記制約を満たすような層
間絶縁膜１０８の膜厚を設定すればストッパ膜１０５が
突き抜けることなくコンタクトホールを形成することが
できるので、第一の電極配線１０３（配線１０３）と第
二の電極配線１０７（配線１０７）のレイアウトマージ
ンをとる必要がないので半導体素子の微細化が可能とな
り、また、短絡を防止することができるので半導体装置
の歩留まりが向上する。
間絶縁膜１０８の膜厚を設定すればストッパ膜１０５が
突き抜けることなくコンタクトホールを形成することが
できるので、第一の電極配線１０３（配線１０３）と第
二の電極配線１０７（配線１０７）のレイアウトマージ
ンをとる必要がないので半導体素子の微細化が可能とな
り、また、短絡を防止することができるので半導体装置
の歩留まりが向上する。
【００２６】以上説明したように、この実施の形態の半
導体装置の製造方法では、半導体基板１０１の上におい
て層間絶縁膜１０４，１０６，１０８の中に、相対的に
低い位置に第一の配線１０３を、また相対的に高い位置
に第二の配線１０７を形成する。また、第一の配線１０
３と第二の配線１０７との間の高さに、所定のエッチン
グに対して前記層間絶縁膜とは異なるエッチング選択比
を有するエッチング停止膜１０５を形成する。その後、
前記層間絶縁膜の表面から第二の配線１０７に達する
か、もしくは第二の配線１０７の位置を通過してエッチ
ング停止膜１０５の方向に延長し、もしくは第二の配線
１０５に達する開口を形成する。そして、好適には、前
記開口を形成するエッチング工程は、エッチング停止膜
１０５に対して前記層間絶縁膜のエッチング選択比の高
い条件で行う。さらに、好適な例としては、前記開口を
形成するエッチング工程は、エッチング停止膜１０５に
対して前記層間絶縁膜のエッチング選択比が高く、例え
ば好適には１０〜１５で、かつ１５を超えない範囲の条
件で行なう。
導体装置の製造方法では、半導体基板１０１の上におい
て層間絶縁膜１０４，１０６，１０８の中に、相対的に
低い位置に第一の配線１０３を、また相対的に高い位置
に第二の配線１０７を形成する。また、第一の配線１０
３と第二の配線１０７との間の高さに、所定のエッチン
グに対して前記層間絶縁膜とは異なるエッチング選択比
を有するエッチング停止膜１０５を形成する。その後、
前記層間絶縁膜の表面から第二の配線１０７に達する
か、もしくは第二の配線１０７の位置を通過してエッチ
ング停止膜１０５の方向に延長し、もしくは第二の配線
１０５に達する開口を形成する。そして、好適には、前
記開口を形成するエッチング工程は、エッチング停止膜
１０５に対して前記層間絶縁膜のエッチング選択比の高
い条件で行う。さらに、好適な例としては、前記開口を
形成するエッチング工程は、エッチング停止膜１０５に
対して前記層間絶縁膜のエッチング選択比が高く、例え
ば好適には１０〜１５で、かつ１５を超えない範囲の条
件で行なう。
【００２７】実施の形態２．図３および図４は、この発
明の実施の形態２による半導体装置およびその製造方法
を説明するための断面図である。図３および図４におい
て、１０１〜１１０は図１及び図２と同様の部分を示す
が、この場合、図１及び図２におけるエッチング停止膜
１０５および層間絶縁膜１０６に相当するものはなく、
また、第二の電極配線１０７は層間絶縁膜１０４の上に
形成されている。また、２０１は層間絶縁膜１０８の上
に形成されたエッチング停止膜（例えばシリコン窒化
膜）、２０２はエッチング停止膜２０１の上に形成され
た層間絶縁膜（例えばシリコン酸化膜）を示す。また、
２０３はコンタクトホール１１０の踏み外し削れ量（記
号ｒ）、２０４はコンタクトホール１１０の底部と第一
の電極配線１０３との間のマージン（間隔）を示す。な
お、必要に応じ、１０４，１０８，２０２を総称して層
間絶縁膜と称する場合もある。本実施の形態は、層間膜
２０２が厚い場合に適した構造である。
明の実施の形態２による半導体装置およびその製造方法
を説明するための断面図である。図３および図４におい
て、１０１〜１１０は図１及び図２と同様の部分を示す
が、この場合、図１及び図２におけるエッチング停止膜
１０５および層間絶縁膜１０６に相当するものはなく、
また、第二の電極配線１０７は層間絶縁膜１０４の上に
形成されている。また、２０１は層間絶縁膜１０８の上
に形成されたエッチング停止膜（例えばシリコン窒化
膜）、２０２はエッチング停止膜２０１の上に形成され
た層間絶縁膜（例えばシリコン酸化膜）を示す。また、
２０３はコンタクトホール１１０の踏み外し削れ量（記
号ｒ）、２０４はコンタクトホール１１０の底部と第一
の電極配線１０３との間のマージン（間隔）を示す。な
お、必要に応じ、１０４，１０８，２０２を総称して層
間絶縁膜と称する場合もある。本実施の形態は、層間膜
２０２が厚い場合に適した構造である。
【００２８】以上説明したこの実施の形態の半導体装置
は、半導体基板１０１の上において層間絶縁膜１０４，
１０８，２０２の中に、相対的に低い位置に形成された
第一の配線１０３と相対的に高い位置に形成された第二
の配線１０７とを備えている。また、前記層間絶縁膜の
中に、第二の配線１０７より高い位置に形成されたエッ
チング停止膜２０１を備えている。このエッチング停止
膜２０１は、選択された所定のエッチング条件に対して
前記層間絶縁膜とは異なるエッチング選択比を有するも
のが選ばれている。また、前記層間絶縁膜の中にその表
面からエッチング停止膜２０１を貫通し第二の配線１０
７に達するか、もしくは第二の配線１０７の位置を通過
して延長しているが、第一の配線１０３までは達しない
コンタクトホール（開口）１１０が形成されている。も
ちろん、最終的にはこのコンタクトホール１１０には導
電材料が埋め込まれている。さらに、好適な例として
は、製造された所定のエッチング条件に対して、エッチ
ング停止膜２０１に対して前記層間絶縁膜のエッチング
選択比は高く、例えば１０〜１５に選択され、かつ１５
を超えない範囲に選択されている。
は、半導体基板１０１の上において層間絶縁膜１０４，
１０８，２０２の中に、相対的に低い位置に形成された
第一の配線１０３と相対的に高い位置に形成された第二
の配線１０７とを備えている。また、前記層間絶縁膜の
中に、第二の配線１０７より高い位置に形成されたエッ
チング停止膜２０１を備えている。このエッチング停止
膜２０１は、選択された所定のエッチング条件に対して
前記層間絶縁膜とは異なるエッチング選択比を有するも
のが選ばれている。また、前記層間絶縁膜の中にその表
面からエッチング停止膜２０１を貫通し第二の配線１０
７に達するか、もしくは第二の配線１０７の位置を通過
して延長しているが、第一の配線１０３までは達しない
コンタクトホール（開口）１１０が形成されている。も
ちろん、最終的にはこのコンタクトホール１１０には導
電材料が埋め込まれている。さらに、好適な例として
は、製造された所定のエッチング条件に対して、エッチ
ング停止膜２０１に対して前記層間絶縁膜のエッチング
選択比は高く、例えば１０〜１５に選択され、かつ１５
を超えない範囲に選択されている。
【００２９】次にこの半導体装置の製造方法について説
明する。半導体基板１０１上に、第一の電極配線１０３
を形成した後、シリコン酸化膜を堆積して平坦化し層間
絶縁膜１０４を形成する。さらに、この上に、第二の配
線層となる材料、例えば、タングステン（Ｗ）／バリア
メタル（ＴｉＮ／Ｔｉ）膜を１００ｎｍ堆積し、所望の
レジストをパターニングして、ドライエッチングにより
第二の電極配線１０７を形成する。その上に、シリコン
酸化膜を厚く堆積し、ＣＭＰ法などの方法を用いて平坦
化して１００〜２００ｎｍの層間絶縁膜１０８を形成
し、続けてエッチングストッパとなる窒化膜を５０〜９
０ｎｍの膜厚で堆積してエッチング停止膜２０１を形成
する。その後、シリコン酸化膜を堆積し平坦化し層間絶
縁膜２０２を形成すると、図３に示す構造が得られる。
明する。半導体基板１０１上に、第一の電極配線１０３
を形成した後、シリコン酸化膜を堆積して平坦化し層間
絶縁膜１０４を形成する。さらに、この上に、第二の配
線層となる材料、例えば、タングステン（Ｗ）／バリア
メタル（ＴｉＮ／Ｔｉ）膜を１００ｎｍ堆積し、所望の
レジストをパターニングして、ドライエッチングにより
第二の電極配線１０７を形成する。その上に、シリコン
酸化膜を厚く堆積し、ＣＭＰ法などの方法を用いて平坦
化して１００〜２００ｎｍの層間絶縁膜１０８を形成
し、続けてエッチングストッパとなる窒化膜を５０〜９
０ｎｍの膜厚で堆積してエッチング停止膜２０１を形成
する。その後、シリコン酸化膜を堆積し平坦化し層間絶
縁膜２０２を形成すると、図３に示す構造が得られる。
【００３０】さらに、図４に示すように、所望のコンタ
クトホール１１０ａがパターニングされたレジストパタ
ーン１０９を形成する。続いて、層間絶縁膜２０２、エ
ッチング停止膜２０１、層間絶縁膜１０８および１０６
に対して、以下に説明するようなエッチングを行うこと
で、形成されるコンタクトホール１１０の踏み外し削れ
量１１１（記号ｒ）を制御することができる。なお、本
実施の形態は、層間膜２０２が厚い場合に適した方法で
ある。
クトホール１１０ａがパターニングされたレジストパタ
ーン１０９を形成する。続いて、層間絶縁膜２０２、エ
ッチング停止膜２０１、層間絶縁膜１０８および１０６
に対して、以下に説明するようなエッチングを行うこと
で、形成されるコンタクトホール１１０の踏み外し削れ
量１１１（記号ｒ）を制御することができる。なお、本
実施の形態は、層間膜２０２が厚い場合に適した方法で
ある。
【００３１】まず、層間絶縁膜２０２をエッチング停止
膜２０１（ストッパ膜）との選択比の高い（１０〜１
５）条件でエッチング停止膜２０１（ストッパ膜）まで
エッチングする。ここで、層間絶縁膜２０２及びエッチ
ング速度のバラツキをエッチング停止膜２０１（ストッ
パ膜）で吸収することができる。すなわち、層間絶縁膜
２０２が１．６μｍの場合、膜厚のバラツキが＋／−１
０％、エッチングのバラツキが＋／−２０％とすれば、
１．６μｍ×（０．１＋０．２）＝４８０ｎｍのばらつ
きが存在する。エッチング停止膜２０１（窒化膜）が５
０ｎｍあれば選択比１０で、５００ｎｍ相当のバラツキ
をエッチング停止膜（ストッパ膜）２０１の膜厚分５０
ｎｍにまで低減できる。
膜２０１（ストッパ膜）との選択比の高い（１０〜１
５）条件でエッチング停止膜２０１（ストッパ膜）まで
エッチングする。ここで、層間絶縁膜２０２及びエッチ
ング速度のバラツキをエッチング停止膜２０１（ストッ
パ膜）で吸収することができる。すなわち、層間絶縁膜
２０２が１．６μｍの場合、膜厚のバラツキが＋／−１
０％、エッチングのバラツキが＋／−２０％とすれば、
１．６μｍ×（０．１＋０．２）＝４８０ｎｍのばらつ
きが存在する。エッチング停止膜２０１（窒化膜）が５
０ｎｍあれば選択比１０で、５００ｎｍ相当のバラツキ
をエッチング停止膜（ストッパ膜）２０１の膜厚分５０
ｎｍにまで低減できる。
【００３２】上記エッチングに続けて、層間絶縁膜２０
２及び１０８とエッチング停止膜（ストッパ膜）２０１
との選択比が１となるようなエッチングを行う。その
際、エッチング停止膜（ストッパ膜）２０１＋層間絶縁
膜１０８の膜厚分に対してエッチング量を設定するの
で、エッチング停止膜（ストッパ膜）２０１が無くて層
間絶縁膜２０２と１０８を一度にエッチングする場合よ
りも踏み外し削れ量２０３（記号ｒ）を制御できて低減
できることになる。
２及び１０８とエッチング停止膜（ストッパ膜）２０１
との選択比が１となるようなエッチングを行う。その
際、エッチング停止膜（ストッパ膜）２０１＋層間絶縁
膜１０８の膜厚分に対してエッチング量を設定するの
で、エッチング停止膜（ストッパ膜）２０１が無くて層
間絶縁膜２０２と１０８を一度にエッチングする場合よ
りも踏み外し削れ量２０３（記号ｒ）を制御できて低減
できることになる。
【００３３】また、最初にエッチング停止膜（ストッパ
膜）２０１との選択比の高い（１０〜１５）条件でエッ
チングする際、選択比が１５よりも大きな条件では、エ
ッチング停止膜（ストッパ膜）２０１上にデポジション
膜が過剰に堆積してしまい、次のステップでエッチング
停止膜（ストッパ膜）２０１及び層間絶縁膜１０８をエ
ッチングする際の障害となる。そのため、部分的に開口
しないコンタクトホールが生じてしまう。したがって、
層間絶縁膜２０２をエッチング停止膜（ストッパ膜）２
０１までエッチングするステップの選択比は、１０〜１
５が望ましい。
膜）２０１との選択比の高い（１０〜１５）条件でエッ
チングする際、選択比が１５よりも大きな条件では、エ
ッチング停止膜（ストッパ膜）２０１上にデポジション
膜が過剰に堆積してしまい、次のステップでエッチング
停止膜（ストッパ膜）２０１及び層間絶縁膜１０８をエ
ッチングする際の障害となる。そのため、部分的に開口
しないコンタクトホールが生じてしまう。したがって、
層間絶縁膜２０２をエッチング停止膜（ストッパ膜）２
０１までエッチングするステップの選択比は、１０〜１
５が望ましい。
【００３４】以上のように、コンタクトホール１１０と
第一の電極配線１０３とのマージン２０４を制御できる
ので、コンタクトホール１１０及び第二の電極配線１０
７が下層配線である第一の電極配線１０３と短絡するこ
となくパターンを形成することができる。これにより半
導体素子の微細化が可能となり、また、短絡を防止する
ことができるので半導体装置の歩留まりが向上する。
第一の電極配線１０３とのマージン２０４を制御できる
ので、コンタクトホール１１０及び第二の電極配線１０
７が下層配線である第一の電極配線１０３と短絡するこ
となくパターンを形成することができる。これにより半
導体素子の微細化が可能となり、また、短絡を防止する
ことができるので半導体装置の歩留まりが向上する。
【００３５】以上説明したように、この実施の形態の半
導体装置の製造方法では、半導体基板１０１の上におい
て層間絶縁膜１０４，１０８，２０２の中に、相対的に
低い位置に第一の配線１０３を形成し、相対的に高い位
置に第二の配線１０７を形成する。また、第二の配線１
０７より高い位置に、選択された所定のエッチング条件
に対して前記層間絶縁膜とは異なるエッチング選択比を
有するエッチング停止膜を形成する。そして、前記層間
絶縁膜の表面から先ずエッチング停止膜２０１に達する
コンタクトホール（開口）を形成する（第一の開口工
程）。次に、エッチング停止膜２０１とエッチング停止
膜２０１の下の層間絶縁膜とを貫通して第二の配線１０
７に達するか、もしくは第二の配線１０７の位置を通過
して延長するが、第一の配線１０３には達しないコンタ
クトホール（開口）を形成する（第二の開口工程）。ま
た、好ましくは、前記第一の開口工程を、エッチング停
止膜２０１に対して前記層間絶縁膜のエッチング選択比
の高い条件で行ない、前記第二の開口工程をエッチング
停止膜２０１に対して前記層間絶縁膜のエッチング選択
比の低い条件で行なう。さらに、好適な例としては、前
記第一の開口工程を、エッチング停止膜２０１に対して
前記層間絶縁膜のエッチング選択比が高く、例えば１０
〜１５とし、かつ１５を超えない範囲の条件で行なう。
導体装置の製造方法では、半導体基板１０１の上におい
て層間絶縁膜１０４，１０８，２０２の中に、相対的に
低い位置に第一の配線１０３を形成し、相対的に高い位
置に第二の配線１０７を形成する。また、第二の配線１
０７より高い位置に、選択された所定のエッチング条件
に対して前記層間絶縁膜とは異なるエッチング選択比を
有するエッチング停止膜を形成する。そして、前記層間
絶縁膜の表面から先ずエッチング停止膜２０１に達する
コンタクトホール（開口）を形成する（第一の開口工
程）。次に、エッチング停止膜２０１とエッチング停止
膜２０１の下の層間絶縁膜とを貫通して第二の配線１０
７に達するか、もしくは第二の配線１０７の位置を通過
して延長するが、第一の配線１０３には達しないコンタ
クトホール（開口）を形成する（第二の開口工程）。ま
た、好ましくは、前記第一の開口工程を、エッチング停
止膜２０１に対して前記層間絶縁膜のエッチング選択比
の高い条件で行ない、前記第二の開口工程をエッチング
停止膜２０１に対して前記層間絶縁膜のエッチング選択
比の低い条件で行なう。さらに、好適な例としては、前
記第一の開口工程を、エッチング停止膜２０１に対して
前記層間絶縁膜のエッチング選択比が高く、例えば１０
〜１５とし、かつ１５を超えない範囲の条件で行なう。
【００３６】実施の形態３．図５および図６は、この発
明の実施の形態３による半導体装置およびその製造方法
を説明するための断面図である。図５および図６におい
て、１０１〜１１０、２０１〜２０３は図１〜図４と同
様の部分を示す。なお、必要に応じ、１０４，１０６，
１０８，２０２を総称して層間絶縁膜と称する場合もあ
る。この実施の形態は、実施の形態１と実施の形態２と
を組み合わせた構造になっている。本構造は層間絶縁膜
２０２が厚く、かつ層間絶縁膜１０８が厚い場合に適し
ている。
明の実施の形態３による半導体装置およびその製造方法
を説明するための断面図である。図５および図６におい
て、１０１〜１１０、２０１〜２０３は図１〜図４と同
様の部分を示す。なお、必要に応じ、１０４，１０６，
１０８，２０２を総称して層間絶縁膜と称する場合もあ
る。この実施の形態は、実施の形態１と実施の形態２と
を組み合わせた構造になっている。本構造は層間絶縁膜
２０２が厚く、かつ層間絶縁膜１０８が厚い場合に適し
ている。
【００３７】以上説明したこの実施の形態の半導体装置
は、半導体基板１０１の上において層間絶縁膜１０４，
１０６，１０８，２０２の中に、相対的に低い位置に形
成された第一の配線１０５と相対的に高い位置に形成さ
れた第二の配線１０７とを備えている。また、前記層間
絶縁膜の中に、第一の配線１０５と第二の配線１０７と
の間の高さに形成された第一のエッチング停止膜１０５
と、前記層間絶縁膜の中に第二の配線１０７より高い位
置に形成された第二のエッチング停止膜２０１とを備え
ている。そして、この第一および第二のエッチング停止
膜１０５，２０１は、選択された所定のエッチング条件
に対して前記層間絶縁膜とは異なるエッチング選択比を
有するように選ばれている。さらに、前記層間絶縁膜の
中に、その表面から第二のエッチング停止膜２０１を貫
通し第二の配線１０７に達するか、もしくは第二の配線
１０７の位置を通過して延長しているが第一のエッチン
グ停止膜１０６には達していなか、もしくは、第一のエ
ッチング停止膜１０５に達しているコンタクトホール
（開口）が形成されている。さらに、好適な例として
は、製造された所定のエッチング条件に対して、エッチ
ング停止膜１０５，２０１に対して前記層間絶縁膜のエ
ッチング選択比は高く、例えば１０〜１５に選択され、
かつ１５を超えない範囲に選択されている。
は、半導体基板１０１の上において層間絶縁膜１０４，
１０６，１０８，２０２の中に、相対的に低い位置に形
成された第一の配線１０５と相対的に高い位置に形成さ
れた第二の配線１０７とを備えている。また、前記層間
絶縁膜の中に、第一の配線１０５と第二の配線１０７と
の間の高さに形成された第一のエッチング停止膜１０５
と、前記層間絶縁膜の中に第二の配線１０７より高い位
置に形成された第二のエッチング停止膜２０１とを備え
ている。そして、この第一および第二のエッチング停止
膜１０５，２０１は、選択された所定のエッチング条件
に対して前記層間絶縁膜とは異なるエッチング選択比を
有するように選ばれている。さらに、前記層間絶縁膜の
中に、その表面から第二のエッチング停止膜２０１を貫
通し第二の配線１０７に達するか、もしくは第二の配線
１０７の位置を通過して延長しているが第一のエッチン
グ停止膜１０６には達していなか、もしくは、第一のエ
ッチング停止膜１０５に達しているコンタクトホール
（開口）が形成されている。さらに、好適な例として
は、製造された所定のエッチング条件に対して、エッチ
ング停止膜１０５，２０１に対して前記層間絶縁膜のエ
ッチング選択比は高く、例えば１０〜１５に選択され、
かつ１５を超えない範囲に選択されている。
【００３８】次にこの半導体装置の製造方法について説
明する。この実施の形態では、実施の形態１および実施
の形態２を合わせたフローにより、図５および図６に示
す構造を形成する。詳細なプロセスの説明は省略する。
なお、この実施の形態は、層間絶縁膜２０２が厚く、か
つ層間絶縁膜１０８が厚い場合に適している。まず、実
施の形態１および実施の形態２で説明したプロセスを用
いて、図５に示す構造を得る。次に、図６に示すよう
に、所望のコンタクトホール１１０ａがパターニングさ
れたレジストパターン１０９を形成する。
明する。この実施の形態では、実施の形態１および実施
の形態２を合わせたフローにより、図５および図６に示
す構造を形成する。詳細なプロセスの説明は省略する。
なお、この実施の形態は、層間絶縁膜２０２が厚く、か
つ層間絶縁膜１０８が厚い場合に適している。まず、実
施の形態１および実施の形態２で説明したプロセスを用
いて、図５に示す構造を得る。次に、図６に示すよう
に、所望のコンタクトホール１１０ａがパターニングさ
れたレジストパターン１０９を形成する。
【００３９】次に、実施の形態２と同様のプロセスで、
層間絶縁膜２０２を高選択比条件でエッチング停止膜
（ストッパ膜）２０１までエッチングする。これにより
実施の形態２と同じく層間絶縁膜２０２のエッチング時
のバラツキを低減できる。さらに続けて、低選択比条件
でエッチング停止膜（ストッパ膜）２０１をエッチング
する。次に、エッチング停止膜（ストッパ膜）２０１を
確実にエッチングした後、エッチング停止膜（ストッパ
膜）１０５との選択比の高いプロセス条件に切り替え
て、層間絶縁膜１０８をエッチングする。これにより、
コンタクトホールは、ストッパ膜１０５でエッチングが
停止する。したがって、層間膜２０２が厚く、かつ層間
膜１０８が厚い場合にも削れ量２０３（記号ｒ）を制御
した構造でコンタクトホールを形成できる。
層間絶縁膜２０２を高選択比条件でエッチング停止膜
（ストッパ膜）２０１までエッチングする。これにより
実施の形態２と同じく層間絶縁膜２０２のエッチング時
のバラツキを低減できる。さらに続けて、低選択比条件
でエッチング停止膜（ストッパ膜）２０１をエッチング
する。次に、エッチング停止膜（ストッパ膜）２０１を
確実にエッチングした後、エッチング停止膜（ストッパ
膜）１０５との選択比の高いプロセス条件に切り替え
て、層間絶縁膜１０８をエッチングする。これにより、
コンタクトホールは、ストッパ膜１０５でエッチングが
停止する。したがって、層間膜２０２が厚く、かつ層間
膜１０８が厚い場合にも削れ量２０３（記号ｒ）を制御
した構造でコンタクトホールを形成できる。
【００４０】以上のように、コンタクトホール１１０と
第一の電極配線１０３とのマージンを制御できるので、
コンタクトホール１１０及び第二の電極配線１０７が下
層配線である第一の電極配線１０３と短絡することなく
パターンを形成することができる。これにより半導体素
子の微細化が可能となり、また、短絡を防止することが
できるので半導体装置の歩留まりが向上する。
第一の電極配線１０３とのマージンを制御できるので、
コンタクトホール１１０及び第二の電極配線１０７が下
層配線である第一の電極配線１０３と短絡することなく
パターンを形成することができる。これにより半導体素
子の微細化が可能となり、また、短絡を防止することが
できるので半導体装置の歩留まりが向上する。
【００４１】以上説明したように、この実施の形態によ
る半導体装置の製造方法では、半導体基板１０１の上に
おいて層間絶縁膜１０４，１０６，１０８，２０２の中
に、相対的に低い位置に第一の配線１０５を形成し、相
対的に高い位置に第二の配線１０７を形成する。また、
第一の配線１０３と第二の配線１０７との間の高さに、
所定のエッチングに対して前記層間絶縁膜とは異なるエ
ッチング選択比を有する第一のエッチング停止膜１０５
を形成する。また、第二の配線１０７より高い位置に、
所定のエッチングに対して前記層間絶縁膜とは異なるエ
ッチング選択比を有する第二のエッチング停止膜２０１
を形成する。そして、前記層間絶縁膜の表面から先ず第
二のエッチング停止膜２０１に達するコンタクトホール
（開口）を形成する（第一の開口工程）。次に、この開
口から第二のエッチング停止膜２０１をエッチングする
（第二の開口工程）。次に、この開口から第二のエッチ
ング停止膜２０１の下の層間絶縁膜を貫通して第二の配
線１０７に達するか、もしくは第二の配線１０７の位置
を通過して延長するか、または、さらに第一のエッチン
グ停止膜１０５に達するコンタクトホール（開口）を形
成する（第三の開口工程）。また、好ましくは、前記第
一の開口工程をエッチング停止膜２０１に対して前記層
間絶縁膜のエッチング選択比の高い条件で行なう。ま
た、前記第二の開口工程をエッチング停止膜２０１に対
して前記層間絶縁膜のエッチング選択比の低い条件で行
なう。さらに、前記第三の開口工程をエッチング停止膜
１０５に対して前記層間絶縁膜のエッチング選択比の高
い条件で行なう。さらに、好適な例としては、前記第一
および第三の開口工程を、エッチング停止膜２０１，１
０５に対して前記層間絶縁膜のエッチング選択比が高
く、好適には１０〜１５で、かつ１５を超えない範囲の
条件で行なう。
る半導体装置の製造方法では、半導体基板１０１の上に
おいて層間絶縁膜１０４，１０６，１０８，２０２の中
に、相対的に低い位置に第一の配線１０５を形成し、相
対的に高い位置に第二の配線１０７を形成する。また、
第一の配線１０３と第二の配線１０７との間の高さに、
所定のエッチングに対して前記層間絶縁膜とは異なるエ
ッチング選択比を有する第一のエッチング停止膜１０５
を形成する。また、第二の配線１０７より高い位置に、
所定のエッチングに対して前記層間絶縁膜とは異なるエ
ッチング選択比を有する第二のエッチング停止膜２０１
を形成する。そして、前記層間絶縁膜の表面から先ず第
二のエッチング停止膜２０１に達するコンタクトホール
（開口）を形成する（第一の開口工程）。次に、この開
口から第二のエッチング停止膜２０１をエッチングする
（第二の開口工程）。次に、この開口から第二のエッチ
ング停止膜２０１の下の層間絶縁膜を貫通して第二の配
線１０７に達するか、もしくは第二の配線１０７の位置
を通過して延長するか、または、さらに第一のエッチン
グ停止膜１０５に達するコンタクトホール（開口）を形
成する（第三の開口工程）。また、好ましくは、前記第
一の開口工程をエッチング停止膜２０１に対して前記層
間絶縁膜のエッチング選択比の高い条件で行なう。ま
た、前記第二の開口工程をエッチング停止膜２０１に対
して前記層間絶縁膜のエッチング選択比の低い条件で行
なう。さらに、前記第三の開口工程をエッチング停止膜
１０５に対して前記層間絶縁膜のエッチング選択比の高
い条件で行なう。さらに、好適な例としては、前記第一
および第三の開口工程を、エッチング停止膜２０１，１
０５に対して前記層間絶縁膜のエッチング選択比が高
く、好適には１０〜１５で、かつ１５を超えない範囲の
条件で行なう。
【００４２】実施の形態４．図７および図８は、この発
明の実施の形態４による半導体装置およびその製造方法
を説明するための断面図である。図７および図８におい
て、１０１〜１０４，１０９〜１１０は図１〜図６と同
様の部分を示す本実施の形態はエッチング停止膜（スト
ッパ膜）を形成しない場合に用いる。次に、この半導体
装置の製造方法について説明する。先ず、図７に示すよ
うに、半導体基板１０１上に所望のパターンで素子分離
領域１０２を形成する。その素子分離領域１０２の上
に、第一の電極配線となる材料を堆積し、所望のレジス
トをパターニングして、ドライエッチングにより第一の
電極配線１０３を形成する。さらに、シリコン酸化膜を
堆積して平坦化して層間絶縁膜１０４を形成する。次
に、図８に示すように、層間絶縁膜１０４の上に所望の
コンタクトホール１１０ａがパターニングされたレジス
トパターン１０９を形成する。
明の実施の形態４による半導体装置およびその製造方法
を説明するための断面図である。図７および図８におい
て、１０１〜１０４，１０９〜１１０は図１〜図６と同
様の部分を示す本実施の形態はエッチング停止膜（スト
ッパ膜）を形成しない場合に用いる。次に、この半導体
装置の製造方法について説明する。先ず、図７に示すよ
うに、半導体基板１０１上に所望のパターンで素子分離
領域１０２を形成する。その素子分離領域１０２の上
に、第一の電極配線となる材料を堆積し、所望のレジス
トをパターニングして、ドライエッチングにより第一の
電極配線１０３を形成する。さらに、シリコン酸化膜を
堆積して平坦化して層間絶縁膜１０４を形成する。次
に、図８に示すように、層間絶縁膜１０４の上に所望の
コンタクトホール１１０ａがパターニングされたレジス
トパターン１０９を形成する。
【００４３】次に、層間絶縁膜１０４に対して、以下に
説明するようなエッチングを行うことで、形成されるコ
ンタクトホール１１０の踏み外し削れ量ｒを制御するこ
とができる。すなわち、先ず、層間絶縁膜１０４に対す
る設定エッチング量を、層間絶縁膜１０４のエッチング
すべき膜厚１０４ａにこの膜厚のバラツキとエッチング
量のバラツキとを加算した値よりは大きく設定する。ま
た、同時に、層間絶縁膜１０４に対する設定エッチング
量を、層間絶縁膜１０４のエッチングすべき膜厚１０４
ａと許容削れ量ｒの和に、この膜厚のバラツキとエッチ
ング量のバラツキとを加算した値よりは小さく設定す
る。
説明するようなエッチングを行うことで、形成されるコ
ンタクトホール１１０の踏み外し削れ量ｒを制御するこ
とができる。すなわち、先ず、層間絶縁膜１０４に対す
る設定エッチング量を、層間絶縁膜１０４のエッチング
すべき膜厚１０４ａにこの膜厚のバラツキとエッチング
量のバラツキとを加算した値よりは大きく設定する。ま
た、同時に、層間絶縁膜１０４に対する設定エッチング
量を、層間絶縁膜１０４のエッチングすべき膜厚１０４
ａと許容削れ量ｒの和に、この膜厚のバラツキとエッチ
ング量のバラツキとを加算した値よりは小さく設定す
る。
【００４４】これを具体的に説明すると、下記の制約条
件（１）あるいは（２）に基づいた値でコンタクトホー
ル１１０を形成することで、分離酸化膜１０２を突き抜
けること無くコンタクトホール１１０の形成が可能とな
る。ここで、許容される削れ量ｒは、コンタクトホール
１１０が半導体基板１０１に到達しない値に設定する。 （１）制約条件１（バラツキを加算する方法） 膜厚１０４ａ＋△ｄ＜設定エッチング量＜膜厚１０４ａ
＋ｒ＋△ｄ ここで、△ｄ＝△Ｔ104＋△Ｅ △Ｔ104＝（膜厚１０４ａバラツキ） △Ｅ＝（エッチング量バラツキ） である。 （２）制約条件２（層膜とエッチング量のバラツキを独
立事象と考えて、２乗平均で考慮する方法） 膜厚１０４ａ十Δｄ’＜設定エッチング量＜膜厚１０４
ａ＋ｒ十△ｄ’
件（１）あるいは（２）に基づいた値でコンタクトホー
ル１１０を形成することで、分離酸化膜１０２を突き抜
けること無くコンタクトホール１１０の形成が可能とな
る。ここで、許容される削れ量ｒは、コンタクトホール
１１０が半導体基板１０１に到達しない値に設定する。 （１）制約条件１（バラツキを加算する方法） 膜厚１０４ａ＋△ｄ＜設定エッチング量＜膜厚１０４ａ
＋ｒ＋△ｄ ここで、△ｄ＝△Ｔ104＋△Ｅ △Ｔ104＝（膜厚１０４ａバラツキ） △Ｅ＝（エッチング量バラツキ） である。 （２）制約条件２（層膜とエッチング量のバラツキを独
立事象と考えて、２乗平均で考慮する方法） 膜厚１０４ａ十Δｄ’＜設定エッチング量＜膜厚１０４
ａ＋ｒ十△ｄ’
【００４５】
【数１】
【００４６】上記のようになるように、エッチング量お
よび層間膜厚を決定すれば良い。
よび層間膜厚を決定すれば良い。
【００４７】このように、層間絶縁膜のエッチング量を
設定すれば、コンタクトホール１１０が素子分離領域１
０２を突き抜けることなく、パターンを形成することが
できる。したがって、コンタクトホール１１０と電極１
０３を接続する際、パターン１０３を太くして踏み外さ
ない構造にする必要がなくなる。
設定すれば、コンタクトホール１１０が素子分離領域１
０２を突き抜けることなく、パターンを形成することが
できる。したがって、コンタクトホール１１０と電極１
０３を接続する際、パターン１０３を太くして踏み外さ
ない構造にする必要がなくなる。
【００４８】以上のようにすれば、半導体素子の微細化
が可能となり、また、短絡を防止することができるので
半導体装置の歩留まりが向上する。また、コンタクトホ
ールと配線とのレイアウトマージンを縮小できる。な
お、この実施の形態は、素子分離領域１０２の上に第一
の電極配線１０３を形成する場合について説明した。し
かし、第一の電極配線１０３に相当するものは、素子分
離領域１０２の上のみならず、コンタクトホールの踏み
外し削れ量ｒを許容する他の所定の厚さの絶縁膜の上に
形成されている場合であっても同様に適用できる。
が可能となり、また、短絡を防止することができるので
半導体装置の歩留まりが向上する。また、コンタクトホ
ールと配線とのレイアウトマージンを縮小できる。な
お、この実施の形態は、素子分離領域１０２の上に第一
の電極配線１０３を形成する場合について説明した。し
かし、第一の電極配線１０３に相当するものは、素子分
離領域１０２の上のみならず、コンタクトホールの踏み
外し削れ量ｒを許容する他の所定の厚さの絶縁膜の上に
形成されている場合であっても同様に適用できる。
【００４９】実施の形態５．この発明の実施の形態５
は、実施の形態２及び実施の形態３において、コンタク
トホール１１０を開口する際に、層間絶縁膜２０２とエ
ッチング停止膜（ストッパ膜）２０１との選択比が高い
条件として、１５以上の条件を用いないようにするもの
である。エッチング選択比が過大すぎると、エッチング
停止膜（ストッパ膜）２０１の表面にデポ膜が堆積し
て、その次に行うエッチングの障害となり、開口不良を
生じる。したがって、コンタクトホール１１０のエッチ
ングは、エッチング停止膜２０１に対して層間絶縁膜２
０２のエッチング選択比を高く、例えば１０〜１５に
し、かつ１５を超えない範囲の条件で行なうようにす
る。これにより、半導体素子の微細化が可能となり、ま
た、短絡を防止することができるので半導体装置の歩留
まりが向上する。
は、実施の形態２及び実施の形態３において、コンタク
トホール１１０を開口する際に、層間絶縁膜２０２とエ
ッチング停止膜（ストッパ膜）２０１との選択比が高い
条件として、１５以上の条件を用いないようにするもの
である。エッチング選択比が過大すぎると、エッチング
停止膜（ストッパ膜）２０１の表面にデポ膜が堆積し
て、その次に行うエッチングの障害となり、開口不良を
生じる。したがって、コンタクトホール１１０のエッチ
ングは、エッチング停止膜２０１に対して層間絶縁膜２
０２のエッチング選択比を高く、例えば１０〜１５に
し、かつ１５を超えない範囲の条件で行なうようにす
る。これにより、半導体素子の微細化が可能となり、ま
た、短絡を防止することができるので半導体装置の歩留
まりが向上する。
【００５０】実施の形態６．実施の形態２または実施の
形態３において、エッチング停止膜（ストッパ膜）２０
１との選択比が高い条件として、１５以上の条件を用い
た場合、エッチング停止膜（ストッパ膜）２０１の表面
にデポ膜が堆積して、その次に行うエッチングの障害と
なり、開口不良を生じることは既に述べた。この実施の
形態６は、このような場合にも、開口不良を生じないよ
うにする方法を提供するものである。このため、この実
施の形態では、実施の形態２または実施の形態３におい
て、コンタクトホール１１０の開口エッチングを、エッ
チング停止膜２０１に対して層間絶縁膜２０２のエッチ
ング選択比が１５を超える範囲の条件で行なった後、コ
ンタクトホール１１０内のデポジション膜除去の工程を
追加する。その後、エッチング停止膜（ストッパ膜）２
０１との選択比が低いエッチング条件で、好適には選択
比が１となるエッチング条件で、エッチング停止膜（ス
トッパ膜）２０１のエッチングのステップを行うように
する。
形態３において、エッチング停止膜（ストッパ膜）２０
１との選択比が高い条件として、１５以上の条件を用い
た場合、エッチング停止膜（ストッパ膜）２０１の表面
にデポ膜が堆積して、その次に行うエッチングの障害と
なり、開口不良を生じることは既に述べた。この実施の
形態６は、このような場合にも、開口不良を生じないよ
うにする方法を提供するものである。このため、この実
施の形態では、実施の形態２または実施の形態３におい
て、コンタクトホール１１０の開口エッチングを、エッ
チング停止膜２０１に対して層間絶縁膜２０２のエッチ
ング選択比が１５を超える範囲の条件で行なった後、コ
ンタクトホール１１０内のデポジション膜除去の工程を
追加する。その後、エッチング停止膜（ストッパ膜）２
０１との選択比が低いエッチング条件で、好適には選択
比が１となるエッチング条件で、エッチング停止膜（ス
トッパ膜）２０１のエッチングのステップを行うように
する。
【００５１】これによって、エッチング停止膜（ストッ
パ膜）２０１は安定してエッチングすることが可能とな
る。したがって、開口不良を生じることなくコンタクト
ホール１１０を形成できて、選択比の高いプロセスを使
うことで、層間絶縁膜２０２をより厚くすることがで
き、または、エッチング停止膜（ストッパ膜）２０１を
薄くすることが可能となる。これにより、ストッパ膜の
薄膜化ができて、半導体素子の微細化が可能となり、ま
た、短絡を防止することができるので半導体装置の歩留
まりが向上する。なお、以上説明したこの発明のそれぞ
れの実施の形態において、エッチング停止膜１０５，２
０１はウェーハ全面に形成している。これは、必要によ
り所定部分だけに形成するようにしてもよい。以上説明
したそれぞれの実施の形態において用いたコンタクト開
口工程１〜３やデポジション膜除去の工程は、同一処理
チャンバ内で行うことが可能である。
パ膜）２０１は安定してエッチングすることが可能とな
る。したがって、開口不良を生じることなくコンタクト
ホール１１０を形成できて、選択比の高いプロセスを使
うことで、層間絶縁膜２０２をより厚くすることがで
き、または、エッチング停止膜（ストッパ膜）２０１を
薄くすることが可能となる。これにより、ストッパ膜の
薄膜化ができて、半導体素子の微細化が可能となり、ま
た、短絡を防止することができるので半導体装置の歩留
まりが向上する。なお、以上説明したこの発明のそれぞ
れの実施の形態において、エッチング停止膜１０５，２
０１はウェーハ全面に形成している。これは、必要によ
り所定部分だけに形成するようにしてもよい。以上説明
したそれぞれの実施の形態において用いたコンタクト開
口工程１〜３やデポジション膜除去の工程は、同一処理
チャンバ内で行うことが可能である。
【００５２】
【発明の効果】請求項１の発明によれば、層間絶縁膜の
中に低位置の配線と高位置の配線とその中間高さのエッ
チングストッパ膜とを備え、高位置の配線へのコンタク
トホールの踏み外し量を制御した半導体装置が得られ
る。これによれば、コンタクトホールと下層配線の短絡
防止、下層配線と上層配線とのレイアウトマージンの縮
小、半導体素子サイズの縮小、半導体素子の歩留まり・
信頼性の向上といった効果がある。
中に低位置の配線と高位置の配線とその中間高さのエッ
チングストッパ膜とを備え、高位置の配線へのコンタク
トホールの踏み外し量を制御した半導体装置が得られ
る。これによれば、コンタクトホールと下層配線の短絡
防止、下層配線と上層配線とのレイアウトマージンの縮
小、半導体素子サイズの縮小、半導体素子の歩留まり・
信頼性の向上といった効果がある。
【００５３】請求項２の発明によれば、層間絶縁膜の中
に低位置の配線と高位置の配線とさらに高位置のエッチ
ングストッパ膜とを備え、高位置の配線へのコンタクト
ホールの踏み外し量を制御した半導体装置が得られる。
これによれば、コンタクトホールと下層配線の短絡防
止、下層配線と上層配線とのレイアウトマージンの縮
小、半導体素子サイズの縮小、半導体素子の歩留まり・
信頼性の向上といった効果がある。
に低位置の配線と高位置の配線とさらに高位置のエッチ
ングストッパ膜とを備え、高位置の配線へのコンタクト
ホールの踏み外し量を制御した半導体装置が得られる。
これによれば、コンタクトホールと下層配線の短絡防
止、下層配線と上層配線とのレイアウトマージンの縮
小、半導体素子サイズの縮小、半導体素子の歩留まり・
信頼性の向上といった効果がある。
【００５４】請求項３の発明によれば、層間絶縁膜の中
に低位置の配線と高位置の配線とその中間高さのエッチ
ングストッパ膜と高位置の配線よりさらに高位置のエッ
チングストッパ膜とを備え、高位置の配線へのコンタク
トホールの踏み外し量を制御した半導体装置が得られ
る。これによれば、コンタクトホールと下層配線の短絡
防止、下層配線と上層配線とのレイアウトマージンの縮
小、半導体素子サイズの縮小、半導体素子の歩留まり・
信頼性の向上といった効果がある。
に低位置の配線と高位置の配線とその中間高さのエッチ
ングストッパ膜と高位置の配線よりさらに高位置のエッ
チングストッパ膜とを備え、高位置の配線へのコンタク
トホールの踏み外し量を制御した半導体装置が得られ
る。これによれば、コンタクトホールと下層配線の短絡
防止、下層配線と上層配線とのレイアウトマージンの縮
小、半導体素子サイズの縮小、半導体素子の歩留まり・
信頼性の向上といった効果がある。
【００５５】請求項４または５の発明によれば、層間絶
縁膜の中に低位置の配線と高位置の配線とその中間高さ
のエッチングストッパ膜とを形成し、高位置の配線への
コンタクトホールを開口し、その踏み外し量を制御する
半導体装置の製造方法が得られる。これによれば、コン
タクトホールと下層配線の短絡防止、下層配線と上層配
線とのレイアウトマージンの縮小、半導体素子サイズの
縮小、半導体素子の歩留まり・信頼性の向上といった効
果がある。
縁膜の中に低位置の配線と高位置の配線とその中間高さ
のエッチングストッパ膜とを形成し、高位置の配線への
コンタクトホールを開口し、その踏み外し量を制御する
半導体装置の製造方法が得られる。これによれば、コン
タクトホールと下層配線の短絡防止、下層配線と上層配
線とのレイアウトマージンの縮小、半導体素子サイズの
縮小、半導体素子の歩留まり・信頼性の向上といった効
果がある。
【００５６】請求項６または７の発明によれば、層間絶
縁膜の中に低位置の配線と高位置の配線とさらに高位置
のエッチングストッパ膜とを形成し、高位置の配線への
コンタクトホールを開口し、その踏み外し量を制御する
半導体装置の製造方法が得られる。これによれば、コン
タクトホールと下層配線の短絡防止、下層配線と上層配
線とのレイアウトマージンの縮小、半導体素子サイズの
縮小、半導体素子の歩留まり・信頼性の向上といった効
果がある。
縁膜の中に低位置の配線と高位置の配線とさらに高位置
のエッチングストッパ膜とを形成し、高位置の配線への
コンタクトホールを開口し、その踏み外し量を制御する
半導体装置の製造方法が得られる。これによれば、コン
タクトホールと下層配線の短絡防止、下層配線と上層配
線とのレイアウトマージンの縮小、半導体素子サイズの
縮小、半導体素子の歩留まり・信頼性の向上といった効
果がある。
【００５７】請求項８または９の発明によれば、層間絶
縁膜の中に低位置の配線と高位置の配線とその中間高さ
のエッチングストッパ膜と高位置の配線よりさらに高位
置のエッチングストッパ膜とを形成し、高位置の配線へ
のコンタクトホールを開口し、その踏み外し量を制御す
る半導体装置の製造方法が得られる。これによれば、コ
ンタクトホールと下層配線の短絡防止、下層配線と上層
配線とのレイアウトマージンの縮小、半導体素子サイズ
の縮小、半導体素子の歩留まり・信頼性の向上といった
効果がある。
縁膜の中に低位置の配線と高位置の配線とその中間高さ
のエッチングストッパ膜と高位置の配線よりさらに高位
置のエッチングストッパ膜とを形成し、高位置の配線へ
のコンタクトホールを開口し、その踏み外し量を制御す
る半導体装置の製造方法が得られる。これによれば、コ
ンタクトホールと下層配線の短絡防止、下層配線と上層
配線とのレイアウトマージンの縮小、半導体素子サイズ
の縮小、半導体素子の歩留まり・信頼性の向上といった
効果がある。
【００５８】請求項１０の発明によれば、請求項５、７
または９の製造方法において、初めの層間絶縁膜の開口
をエッチング選択比が高く、かつ１５を超えない範囲の
条件で行なう半導体装置の製造方法が得られる。これに
よれば、コンタクトホールと下層配線の短絡防止、下層
配線と上層配線とのレイアウトマージンの縮小、半導体
素子サイズの縮小、半導体素子の歩留まり・信頼性の向
上といった効果がある。
または９の製造方法において、初めの層間絶縁膜の開口
をエッチング選択比が高く、かつ１５を超えない範囲の
条件で行なう半導体装置の製造方法が得られる。これに
よれば、コンタクトホールと下層配線の短絡防止、下層
配線と上層配線とのレイアウトマージンの縮小、半導体
素子サイズの縮小、半導体素子の歩留まり・信頼性の向
上といった効果がある。
【００５９】請求項１１の発明によれば、請求項７また
は９の製造方法において、初めの層間絶縁膜の開口をエ
ッチング選択比が１５を超える範囲で行ない、次に開口
内のデポジション膜除去の工程を追加する半導体装置の
製造方法が得られる。これによれば、コンタクトホール
と下層配線の短絡防止、下層配線と上層配線とのレイア
ウトマージンの縮小、半導体素子サイズの縮小、半導体
素子の歩留まり・信頼性の向上といった効果がある。
は９の製造方法において、初めの層間絶縁膜の開口をエ
ッチング選択比が１５を超える範囲で行ない、次に開口
内のデポジション膜除去の工程を追加する半導体装置の
製造方法が得られる。これによれば、コンタクトホール
と下層配線の短絡防止、下層配線と上層配線とのレイア
ウトマージンの縮小、半導体素子サイズの縮小、半導体
素子の歩留まり・信頼性の向上といった効果がある。
【００６０】請求項１２の発明によれば、層間絶縁膜の
中の配線に開口を形成するとき、設定エッチング量の設
定を、層間絶縁膜の膜厚にこの膜厚のバラツキとエッチ
ング量のバラツキとを加算した値よりは大きく、かつ、
層間絶縁膜の膜厚と許容削れ量の和に膜厚のバラツキと
エッチング量のバラツキとを加算した値よりは小さくす
る半導体装置の製造方法が得られる。これによれば、コ
ンタクトホールと配線とのレイアウトマージンの縮小、
半導体素子サイズの縮小、半導体素子の歩留まり・信頼
性の向上といった効果がある。
中の配線に開口を形成するとき、設定エッチング量の設
定を、層間絶縁膜の膜厚にこの膜厚のバラツキとエッチ
ング量のバラツキとを加算した値よりは大きく、かつ、
層間絶縁膜の膜厚と許容削れ量の和に膜厚のバラツキと
エッチング量のバラツキとを加算した値よりは小さくす
る半導体装置の製造方法が得られる。これによれば、コ
ンタクトホールと配線とのレイアウトマージンの縮小、
半導体素子サイズの縮小、半導体素子の歩留まり・信頼
性の向上といった効果がある。
【図１】 この発明の実施の形態１による半導体装置お
よびその製造方法を説明するための断面図である。
よびその製造方法を説明するための断面図である。
【図２】 この発明の実施の形態１による半導体装置お
よびその製造方法を説明するための断面図である。
よびその製造方法を説明するための断面図である。
【図３】 この発明の実施の形態２による半導体装置お
よびその製造方法を説明するための断面図である。
よびその製造方法を説明するための断面図である。
【図４】 この発明の実施の形態２による半導体装置お
よびその製造方法を説明するための断面図である。
よびその製造方法を説明するための断面図である。
【図５】 この発明の実施の形態３による半導体装置お
よびその製造方法を説明するための断面図である。
よびその製造方法を説明するための断面図である。
【図６】 この発明の実施の形態３による半導体装置お
よびその製造方法を説明するための断面図である。
よびその製造方法を説明するための断面図である。
【図７】 この発明の実施の形態４による半導体装置お
よびその製造方法を説明するための断面図である。
よびその製造方法を説明するための断面図である。
【図８】 この発明の実施の形態４による半導体装置お
よびその製造方法を説明するための断面図である。
よびその製造方法を説明するための断面図である。
【図９】 従来の半導体装置においてコンタクトホール
が接続すべき配線を踏み外した場合を示す断面図であ
る。
が接続すべき配線を踏み外した場合を示す断面図であ
る。
【図１０】 従来の他の半導体装置においてコンタクト
ホールが接続すべき配線を踏み外した場合を示す断面図
である。
ホールが接続すべき配線を踏み外した場合を示す断面図
である。
１０１ 半導体基板、 １０２ 素子分離領域、 １０３ 第一の配線（下層配線）、 １０４，１０６，１０８，２０２ 層間絶縁膜（シリコ
ン酸化膜）、 １０４ａ 層間絶縁膜の膜厚、 １０５ エッチング停止膜（第一のエッチング停止膜）
（エッチングストッパ膜、シリコン窒化膜）、 １０７ 第二の配線（上層配線）、 １０９ フォトレジストマスク（レジストパターン）、 １１０、１１０ａ コンタクトホール（コンタクトホー
ルパターン）、 １１１、２０３ 踏み外しによる削れ量（記号ｒ）、 ２０１ エッチング停止膜（第二のエッチング停止膜）
（エッチングストッパ膜、シリコン窒化膜）、 ２０４ マージン。
ン酸化膜）、 １０４ａ 層間絶縁膜の膜厚、 １０５ エッチング停止膜（第一のエッチング停止膜）
（エッチングストッパ膜、シリコン窒化膜）、 １０７ 第二の配線（上層配線）、 １０９ フォトレジストマスク（レジストパターン）、 １１０、１１０ａ コンタクトホール（コンタクトホー
ルパターン）、 １１１、２０３ 踏み外しによる削れ量（記号ｒ）、 ２０１ エッチング停止膜（第二のエッチング停止膜）
（エッチングストッパ膜、シリコン窒化膜）、 ２０４ マージン。
Claims (12)
- 【請求項１】 半導体基板の上において層間絶縁膜の中
に低い位置に形成された第一の配線と高い位置に形成さ
れた第二の配線と、前記層間絶縁膜の中に前記第一の配
線と第二の配線との中間の高さに形成され所定のエッチ
ングに対して前記層間絶縁膜とは異なるエッチング選択
比を有するエッチング停止膜とを備え、前記層間絶縁膜
の中にその表面から前記第二の配線に至り、もしくは前
記第二の配線の位置を通過して前記エッチング停止膜の
方向に延長し、もしくは前記エッチング停止膜に達する
開口を形成したことを特徴とする半導体装置。 - 【請求項２】 半導体基板の上において層間絶縁膜の中
に低い位置に形成された第一の配線と高い位置に形成さ
れた第二の配線と、前記層間絶縁膜の中に前記第二の配
線より高い位置に形成され所定のエッチングに対して前
記層間絶縁膜とは異なるエッチング選択比を有するエッ
チング停止膜とを備え、前記層間絶縁膜の中にその表面
から前記エッチング停止膜を貫通し前記第二の配線に達
し、もしくは前記第二の配線の位置を通過して延長する
開口を形成したことを特徴とする半導体装置。 - 【請求項３】 半導体基板の上において層間絶縁膜の中
に低い位置に形成された第一の配線と高い位置に形成さ
れた第二の配線と、前記層間絶縁膜の中に前記第一の配
線と第二の配線との中間の高さに形成され所定のエッチ
ングに対して前記層間絶縁膜とは異なるエッチング選択
比を有する第一のエッチング停止膜と、前記層間絶縁膜
の中に前記第二の配線より高い位置に形成され所定のエ
ッチングに対して前記層間絶縁膜とは異なるエッチング
選択比を有する第二のエッチング停止膜とを備え、前記
層間絶縁膜の中にその表面から前記第二のエッチング停
止膜を貫通し前記第二の配線に達し、もしくは前記第二
の配線の位置を通過して延長し、または、前記第一のエ
ッチング停止膜に達する開口を形成したことを特徴とす
る半導体装置。 - 【請求項４】 半導体基板の上において層間絶縁膜の中
に低い位置の第一の配線と高い位置の第二の配線と、前
記第一の配線と第二の配線との中間の高さに所定のエッ
チングに対して前記層間絶縁膜とは異なるエッチング選
択比を有するエッチング停止膜を形成する工程と、 前記層間絶縁膜の表面から前記第二の配線に至り、もし
くは前記第二の配線の位置を通過して前記エッチング停
止膜の方向に延長し、もしくは前記第二の配線に達する
開口を形成する工程とを含むことを特徴とする半導体装
置の製造方法。 - 【請求項５】 前記開口を形成する工程を、前記エッチ
ング停止膜に対して前記層間絶縁膜のエッチング選択比
の高い条件で行うことを特徴とする請求項４に記載の半
導体装置の製造方法。 - 【請求項６】 半導体基板の上において層間絶縁膜の中
に低い位置の第一の配線と高い位置の第二の配線と、前
記第二の配線より高い位置に所定のエッチングに対して
前記層間絶縁膜とは異なるエッチング選択比を有するエ
ッチング停止膜を形成する工程と、 前記層間絶縁膜の表面から前記エッチング停止膜に達す
る開口を形成する第一の開口工程と、前記エッチング停
止膜と前記エッチング停止膜の下の層間絶縁膜とを貫通
して前記第二の配線に達し、もしくは前記第二の配線の
位置を通過して延長する開口を形成する第二の開口工程
とを含むことを特徴とする半導体装置の製造方法。 - 【請求項７】 前記第一の開口工程を前記エッチング停
止膜に対して前記層間絶縁膜のエッチング選択比の高い
条件で行ない、前記第二の開口工程を前記エッチング停
止膜に対して前記層間絶縁膜のエッチング選択比の低い
条件で行なうことを特徴とする請求項６に記載の半導体
装置の製造方法。 - 【請求項８】 半導体基板の上において層間絶縁膜の中
に低い位置の第一の配線と高い位置の第二の配線と、前
記第一の配線と第二の配線との中間の高さに所定のエッ
チングに対して前記層間絶縁膜とは異なるエッチング選
択比を有する第一のエッチング停止膜と、前記第二の配
線より高い位置に所定のエッチングに対して前記層間絶
縁膜とは異なるエッチング選択比を有する第二のエッチ
ング停止膜とを形成する工程と、 前記層間絶縁膜の表面から前記第二のエッチング停止膜
に達する開口を形成する第一の開口工程と、この開口か
ら前記第二のエッチング停止膜をエッチングする第二の
開口工程と、前記開口から前記第二のエッチング停止膜
の下の層間絶縁膜を貫通して前記第二の配線に達し、も
しくは前記第二の配線の位置を通過して延長し、また
は、前記第一のエッチング停止膜に達する開口を形成す
る第三の開口工程とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項９】 前記第一の開口工程を前記エッチング停
止膜に対して前記層間絶縁膜のエッチング選択比の高い
条件で行ない、前記第二の開口工程を前記エッチング停
止膜に対して前記層間絶縁膜のエッチング選択比の低い
条件で行ない、前記第三の開口工程を前記エッチング停
止膜に対して前記層間絶縁膜のエッチング選択比の高い
条件で行なうことを特徴とする請求項８に記載の半導体
装置の製造方法。 - 【請求項１０】 前記第一の開口工程を前記エッチング
停止膜に対して前記層間絶縁膜のエッチング選択比が高
く、かつ１５を超えない範囲の条件で行なうことを特徴
とする請求項５、７または９に記載の半導体装置の製造
方法。 - 【請求項１１】 前記第一の開口工程を前記エッチング
停止膜に対して前記層間絶縁膜のエッチング選択比が１
５を超える範囲の条件で行なった後、前記第二の開口工
程に先立ち、前記開口内のデポジション膜除去の工程を
追加することを特徴とする請求項７または９に記載の半
導体装置の製造方法。 - 【請求項１２】 半導体基板の上において層間絶縁膜の
中に配線を形成する工程と、前記層間絶縁膜の表面から
前記配線に達する開口を形成する工程とを含み、前記開
口の形成における設定エッチング量を、前記層間絶縁膜
のエッチングすべき膜厚にこの膜厚のバラツキとエッチ
ング量のバラツキとを加算した値よりは大きく、かつ、
前記層間絶縁膜のエッチングすべき膜厚と許容削れ量の
和に前記膜厚のバラツキとエッチング量のバラツキとを
加算した値よりは小さく設定することを特徴とする半導
体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000004002A JP2001196380A (ja) | 2000-01-12 | 2000-01-12 | 半導体装置およびその製造方法 |
| US09/606,153 US6340844B1 (en) | 2000-01-12 | 2000-06-29 | Semiconductor device having improved contact hole structure, and method of manufacturing the same |
| TW089121657A TW473910B (en) | 2000-01-12 | 2000-10-17 | Semiconductor device, and method of manufacturing the same |
| KR10-2000-0061471A KR100391407B1 (ko) | 2000-01-12 | 2000-10-19 | 반도체 장치 |
| US10/045,009 US6686269B2 (en) | 2000-01-12 | 2002-01-15 | Semiconductor device having improved contact hole structure, and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000004002A JP2001196380A (ja) | 2000-01-12 | 2000-01-12 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001196380A true JP2001196380A (ja) | 2001-07-19 |
Family
ID=18532848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000004002A Pending JP2001196380A (ja) | 2000-01-12 | 2000-01-12 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6340844B1 (ja) |
| JP (1) | JP2001196380A (ja) |
| KR (1) | KR100391407B1 (ja) |
| TW (1) | TW473910B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576957B2 (en) * | 2000-12-31 | 2003-06-10 | Texas Instruments Incorporated | Etch-stopped SOI back-gate contact |
| JP2003031657A (ja) * | 2001-07-18 | 2003-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6713831B1 (en) * | 2001-12-04 | 2004-03-30 | Cypress Semiconductor Corp. | Borderless contact architecture |
| KR102646012B1 (ko) | 2019-02-18 | 2024-03-13 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148561A (ja) * | 1994-11-16 | 1996-06-07 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| JPH08148499A (ja) | 1994-11-17 | 1996-06-07 | Sony Corp | 多層配線形成方法 |
| JP3022744B2 (ja) * | 1995-02-21 | 2000-03-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5925912A (en) * | 1995-03-27 | 1999-07-20 | Matsushita Electric Industrial Co.,Ltd. | Semiconductor apparatus having a conductive sidewall structure |
| JPH08316315A (ja) * | 1995-05-22 | 1996-11-29 | Sony Corp | 半導体装置およびその製造方法 |
| US5933756A (en) * | 1995-10-18 | 1999-08-03 | Ricoh Company, Ltd. | Fabrication process of a semiconductor device having a multilayered interconnection structure |
| JPH09129732A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 半導体装置の製造方法 |
| JPH09191084A (ja) * | 1996-01-10 | 1997-07-22 | Nec Corp | 半導体装置及びその製造方法 |
| JP2930025B2 (ja) * | 1996-08-29 | 1999-08-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3725266B2 (ja) * | 1996-11-07 | 2005-12-07 | 株式会社半導体エネルギー研究所 | 配線形成方法 |
| JPH10340953A (ja) | 1997-06-09 | 1998-12-22 | Nec Kyushu Ltd | 半導体装置 |
| US6100184A (en) * | 1997-08-20 | 2000-08-08 | Sematech, Inc. | Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer |
| JP3300643B2 (ja) * | 1997-09-09 | 2002-07-08 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4232215B2 (ja) * | 1998-04-27 | 2009-03-04 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3798908B2 (ja) * | 1998-05-07 | 2006-07-19 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP4226699B2 (ja) * | 1998-09-11 | 2009-02-18 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2000
- 2000-01-12 JP JP2000004002A patent/JP2001196380A/ja active Pending
- 2000-06-29 US US09/606,153 patent/US6340844B1/en not_active Expired - Fee Related
- 2000-10-17 TW TW089121657A patent/TW473910B/zh not_active IP Right Cessation
- 2000-10-19 KR KR10-2000-0061471A patent/KR100391407B1/ko not_active Expired - Fee Related
-
2002
- 2002-01-15 US US10/045,009 patent/US6686269B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6340844B1 (en) | 2002-01-22 |
| US6686269B2 (en) | 2004-02-03 |
| KR20010070150A (ko) | 2001-07-25 |
| US20020056921A1 (en) | 2002-05-16 |
| TW473910B (en) | 2002-01-21 |
| KR100391407B1 (ko) | 2003-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140238A (en) | Self-aligned copper interconnect structure and method of manufacturing same | |
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| US5593921A (en) | Method of forming vias | |
| US6440839B1 (en) | Selective air gap insulation | |
| US6030896A (en) | Self-aligned copper interconnect architecture with enhanced copper diffusion barrier | |
| KR0176199B1 (ko) | 반도체 소자의 접촉창 형성방법 | |
| KR0169713B1 (ko) | 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 자기정렬방식으로 제조하는 방법 | |
| EP0248668A2 (en) | Process for fabricating multilevel metal integrated circuits and structures produced thereby | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JP2001196380A (ja) | 半導体装置およびその製造方法 | |
| US6812142B1 (en) | Method and interlevel dielectric structure for improved metal step coverage | |
| US6833316B2 (en) | Semiconductor device including a pad and a method of manufacturing the same | |
| US20020048942A1 (en) | Method of manufacturing semiconductor device with two step formation of contact hole | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPH07235594A (ja) | 半導体装置の製造方法 | |
| US7763951B2 (en) | Fuse structure for maintaining passivation integrity | |
| EP0296718A2 (en) | A coplanar and self-aligned contact structure | |
| JPH1187522A (ja) | 半導体装置の製造方法 | |
| JPH08153795A (ja) | コンタクト孔の形成方法 | |
| JP2005243978A (ja) | 半導体素子の製造方法 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 | |
| KR940011731B1 (ko) | 개구부의 형성방법 | |
| JPH0883843A (ja) | 半導体装置の製造方法 | |
| JP2001085516A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |