JP2001135768A - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法Info
- Publication number
- JP2001135768A JP2001135768A JP2000248643A JP2000248643A JP2001135768A JP 2001135768 A JP2001135768 A JP 2001135768A JP 2000248643 A JP2000248643 A JP 2000248643A JP 2000248643 A JP2000248643 A JP 2000248643A JP 2001135768 A JP2001135768 A JP 2001135768A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead
- groove
- electronic component
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 141
- 239000011347 resin Substances 0.000 claims abstract description 141
- 239000007788 liquid Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000007789 sealing Methods 0.000 claims description 29
- 238000004080 punching Methods 0.000 claims description 9
- 238000001721 transfer moulding Methods 0.000 claims description 5
- 238000004382 potting Methods 0.000 claims description 3
- 238000007598 dipping method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000005476 soldering Methods 0.000 abstract description 11
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 7
- 238000003825 pressing Methods 0.000 abstract description 5
- 230000009194 climbing Effects 0.000 description 29
- 230000004888 barrier function Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000002195 synergetic effect Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Abstract
のリ−ド線に対する樹脂登りを抑制する。 【解決手段】 リ−ドフレ−ム1は、スタンピング方式
により製造されており、順次移送型プレス金型装置によ
りリ−ドフレ−ム素材を順次移送させながら打ち抜きす
ることで所定パタ−ンを有するリ−ドフレ−ム1が製造
される。リ−ドフレ−ム1の製造時に発生するバリに対
しては、押圧力を加えて押しつぶし、コイニング部6、
7を形成する。次に、樹脂液面4の少し上方となるリ−
ドフレ−ム1の表面に、コイニング状の溝8を水平に形
成する。このように形成されたコイニング状の溝8の位
置で、毛細管現象により液面から上昇する樹脂登り5は
停止し、リ−ドフレ−ム1に対する半田付け処理を支障
なく行なうことが可能となる。
Description
の製造方法に係り、特にリ−ドに接続された素子を樹脂
封止する際に、リ−ドに対して毛細管現象による樹脂の
上昇を抑制した電子部品に関する。
を用いた発光ダイオ−ド(LED)表示器は、リ−ドフ
レ−ムを用いてLED素子を実装することにより形成さ
れる。このリ−ドフレ−ムの製造方式の一例として、ス
タンピング方式が知られている。この方式は、金型でリ
−ドフレ−ムを製造する方法であり、順次移送型プレス
金型装置によりリ−ドフレ−ム素材を順次移送しながら
打ち抜きを行うことで所定パタ−ンを有するリ−ドフレ
−ムを製造するものである。
は、42アロイ、SPCCなどのリ−ドフレ−ム素材を
順次移送させながら金型を用いて打ち抜くため、打ち抜
き方向の前方にバリが発生する。図13は、LED表示
器に用いるリ−ドフレ−ムにバリが発生した状態を示す
概略の斜視図である。ここではリードフレームを構成す
るリードの一部を示す。図13において、リ−ドフレ−
ム1に矢視X方向、Y方向から打ち抜き処理を行なう
と、打ち抜き方向に沿ってリード1を含むリ−ドフレ−
ムの前方に向けてバリ2、3が発生する。
ッドに接続されたLED素子に対して樹脂封止処理を行
なう場合には、エポキシ樹脂を液状にしたところにリ−
ドフレ−ムのリード1の一部とともにLED素子を浸漬
し、または射出成形やトランスファモールドでLED素
子をリード1とともに樹脂封止する。この際に、図13
の図示番号4の樹脂液面、すなわち樹脂液内部からリ−
ド1と液状樹脂との接触面にむけて毛細管現象により樹
脂がリ−ド1の表面に沿ってH1の高さまで上昇する、
「樹脂登り」5が発生する。
け有効部に樹脂被膜が形成されると、リ−ド1と外部リ
−ド線等を半田付けにより電気的に接続する際に、接合
不良を生じてLED素子が所定の特性で動作し得なくな
ることがある。
る手段を講じた例を示す斜視図である。図14の例で
は、図13に示したようなリ−ドフレ−ム(リード1)
に生じるバリ2、3に対して斜め方向のZ、W方向から
押圧力を加えて押しつぶし、コイニング部6、7を形成
するものである。このようなコイニング処理を施すこと
により、樹脂の樹脂登り5の高さはH2の高さに低減す
る。
ドフレ−ムに生じるバリに対してコイニング処理を施す
ことにより、前記樹脂登り5の高さを低減することがで
きるが、コイニング処理の際にコイニング部6、7の形
成にばらつきが発生する。また、コイニング部6、7と
平面部との間には空隙Ga、Gbが形成されるため、毛
細管現象による前記樹脂の上昇を十分に抑制できるもの
ではなかった。
あり、リ−ド線に接続された素子を樹脂封止する際のリ
−ドに対する樹脂登りを抑制して、半田付け不良の発生
を防止した電子部品の提供を目的とする。
ドに素子を接続し、前記素子を樹脂封止する電子部品で
あって、前記樹脂との接触面から所定の高さの位置に、
溝を設けたことを特徴とする。すなわち、前記リード
は、樹脂封止すべき領域から所定の間隔だけ離れた位置
に、溝を具備したことを特徴とする。
定の距離だけ離間した位置に溝を設けることにより、毛
細管現象による樹脂の上昇が、抑制され、樹脂登りによ
る半田付け不良の発生を防ぐことが可能となる。すなわ
ち、本発明によればリ−ドに接続された素子を流動性樹
脂により注型封止する際に、樹脂の上昇を抑制するよう
に、リードの流動性樹脂との接触面から所定の高さの位
置に、溝を設けている。このため、リ−ドの溝の位置か
ら上部には樹脂が付着しないので、外部リ−ド線との半
田付け不良の発生を防止することができる。
脂の上昇を抑制すべく、前記リードの長さ方向に直交す
るように形成されていることを特徴とする。
毛細管現象による樹脂上がりは完全に遮断され、より確
実な樹脂登りの抑制が可能となる。
スタンピングにより形成されており、前記溝は少なくと
も、打ち抜き方向の対向面側を含むように形成されてい
ることを特徴とする。
はバリが発生し易く、バリを防ぐためにコイニング処理
をしたとしても、空隙から樹脂登りが生じ易いが、かか
る構成によれば、バリのより発生し易い打ち抜き方向の
対向面側を含むように溝を形成しているため、確実に樹
脂登りを抑制することが可能となる。
タンピングにより形成されており、前記溝は前記スタン
ピングによりバリの形成された面を含むように形成され
ていることを特徴とする。
前記リードのバリ形成面およびその隣接面に形成されて
いることを特徴とする。
っても本発明の第3と同様の効果を奏効し得る。
方向に直交する複数本からなることを特徴とする。
しているため、接触面に対して最初に形成されている溝
から樹脂が漏洩して上昇した場合でも、次の溝により確
実に樹脂の上昇を抑制することが可能となる。
て突起部を形成したことを特徴とする。
起部を形成している。このため、溝と突起部とは上昇し
てくる樹脂に対して共に障壁として作用するため、その
相乗作用により接触面からの樹脂登りを確実に抑制する
ことができる。
ら所定の距離だけ離間した位置に、溝を具備してなるリ
−ドを有するリードフレームを用意する工程と、前記リ
ードに素子チップを接続する工程と、前記溝が封止領域
の外側に位置するように、前記素子チップと、前記リー
ドの一部を覆う樹脂封止工程とを含むことを特徴とす
る。
同様の効果を得ることが可能となる。
用意する工程は、少なくとも前記リードの封止樹脂の外
側となる部分すなわちアウターリードをスタンピング法
により、形成する工程を含むことを特徴とする。
ングにより形成した場合、アウターリード煮バリが生
じ、樹脂登りが生じ易いという問題があるが、本発明の
方法によればより効果的に樹脂登りを防ぐことが可能と
なる。
状加工のための前記スタンピング工程で同時に形成され
ることを特徴とする。
く、容易に信頼性の高い電子部品を形成することが可能
となる。
は、前記素子チップの搭載されたリードを液状の樹脂に
浸せきし、引き上げる工程であることを特徴とする。
は、前記素子チップの搭載されたリードの表面に樹脂を
ポッティングし、これを硬化させる工程を含むことを特
徴とする。
は、凹部を有するケース内に液状の樹脂を充填し、前記
凹部に前記素子チップの搭載されたリードを装着し、前
記樹脂を硬化させる工程を含むことを特徴とする。
れも樹脂登りを前記溝によって抑制することができ、容
易に信頼性の高い電子部品を得ることが可能となる。
は、前記素子チップの搭載されたリードを金型内に装着
し、トランスファーモールドにより形成する工程である
ことを特徴とする。
り溶融樹脂が押し出され、金型外部へはみ出すことによ
って形成される樹脂バリが、溝で止まり、樹脂バリのな
い良好な電子部品を提供することが可能となる。また、
溝へのはみ出しにより、樹脂バリが生じたとしても、溝
内が埋められ、樹脂が溝より進行することがないため、
外観に支障をきたすことなく、信頼性の高い電子部品を
得ることが可能となる。
て図面を参照しつつ詳細に説明する。図1(a)および
(b)は本発明の実施の形態に係るLED表示器におい
てLED素子と接続されるリ−ドフレ−ムを示す図およ
びそのリード1の要部拡大斜視図である。このリ−ドフ
レ−ムは図13で説明したように、スタンピング方式に
より製造されており、順次移送型プレス金型装置により
リ−ドフレ−ム素材を順次移送させながら打ち抜きする
ことで所定のパタ−ンが形成されている。
搭載するパッド1Pを形成してなる第1のリード1Qと
この第1のリード1Qに近接して設けられた第2のリー
ド1Rとから構成されている。
対しては、前記のように押圧力を加えて押しつぶし、コ
イニング部6、7を形成する。この際のコイニング処理
は、バリに対して斜め方向から押圧力を加える他に、バ
リに対して垂直方向から押圧力を加えても良い。
フレ−ム1の表面に、コイニング状の溝(引っかき筋)
8を水平に形成する。このように形成されたコイニング
状の溝8は、毛細管現象で液面4から上昇する樹脂に対
して物理的な障壁として作用して、樹脂がこの溝8より
上には進行しないように抑制する。図1(b)におい
て、Fは封止面を示し、Tは第1および第2のリードに
設けられた溝を示す。
は、液面からコイニング状の溝8までの高さのH0に低
下する。このH0の高さは、前記従来例の図13、図1
4の高さH1、H2よりも低くなっている。前記コイニ
ング状の溝8を入れる液面からの高さを適宜選定するこ
とにより、リ−ドフレ−ム1に樹脂が付着しても外部リ
−ド線との半田付けに影響されない構成とすることがで
きる。
ような引っ掻き法で打ち抜き後に形成する方法の他、ス
タンピング方式でリ−ドフレ−ムを製造する際に、段差
を設けた金型を用いることによりスタンピングと同時に
形成することができる。また、リ−ドフレ−ムの定尺切
断時に工具を用いて形成することができる。さらに、刃
物を用いてリ−ドフレ−ムの所定の位置に前記溝を形成
することができる。
機械的強度が低下しない程度の深さに、例えばリ−ドフ
レ−ム1の厚さの20分の1程度に形成する。この際の
溝の深さの具体例は、100ミクロンメ−トル程度の深
さに形成される。
LED表示器に用いるリ−ドフレ−ムの概略斜視図であ
る。図2の例では、複数本の溝8a〜8cを形成するも
のである。このように、複数本の溝8a〜8cを形成す
ることにより、溝8b、8cは溝8aのバックアップの
作用をするので、樹脂液面4からの樹脂登り5を効果的
に抑制することができる。すなわち、液面に対して最初
に形成されている溝8aから樹脂が漏洩して上昇した場
合でも、次の溝8b、8cにより確実に樹脂の上昇を抑
制することができる。
LED表示器に用いるリ−ドフレ−ムの概略斜視図であ
る。図3の例では、コイニング部6、7の部分のみを横
断する溝8d、8eを形成している。図14で説明した
ように、コイニング部6、7と平面部との間に形成され
る空隙Ga、Gbの存在が、毛細管現象により液面4か
らの樹脂登り発生の原因であると考えられるので、コイ
ニング部6、7の部分のみに溝を形成しても、樹脂液面
4からの樹脂登り5を抑制することができる。
る溝は、図1のようにリ−ドフレ−ムの幅方向の全長に
わたり直線状に形成される溝の外に、図3のように、リ
−ドフレ−ムの幅方向に対して、中央部には溝の形成を
省略し、両端にのみ形成される溝も含まれる。
8eを形成する場合には、図1に示すようにリ−ドフレ
−ム1の幅方向の全長にわたり溝8を形成する場合より
も、リ−ドフレ−ム1の不要な個所を損傷しないですむ
という利点がある。
LED表示器に用いるリ−ドフレ−ムの概略斜視図であ
る。図4の例では、コイニング部6、7の部分のみを横
断する溝8d、8eのバックアップ用の溝として、リ−
ドフレ−ム1の幅方向の全長にわたり溝8fを形成して
いる。この場合にも、溝8dと8eおよび溝8fは二重
の障壁として作用するので、図2の例と同様に、樹脂液
面4からの樹脂登り5を確実に抑制することができる。
略の縦断側面図である。刃物等によりリ−ドフレ−ム1
に溝8を形成する際に、刃物の押圧力が大きい場合には
図5に示すように溝8の両側に突起部9、10が形成さ
れる。すなわち、溝8により凹部が形成されると、その
両側には塑性変形により突起部9、10が形成されるも
のである。
場合には、溝8と、その両側に連接して形成される突起
部9、10とは共に樹脂に対して障壁として作用するの
で、その相乗作用により、樹脂液面4からの樹脂登り5
を確実に抑制することができる。
えばデシマルポイントを含めて8セグメントで数字を表
示するLED表示器の断面図である。図6において、L
ED表示器20は、リ−ド21、22を有し、リ−ド2
1にLED素子23を搭載して電気的に接続し、LED
素子23はボンディングワイヤ24で前記リード22の
先端と接続される。
光性樹脂モ−ルド部であり、この不透光性樹脂モールド
部は型枠内に不透光性樹脂を注型して形成する。27は
基板である。不透光性樹脂の液面が26aの位置に設定
される際に、リ−ド21、22に対して樹脂登りを抑制
する溝8を図示の位置に形成しておくと、溝8、8より
も図の下部側には前記のように樹脂は付着しない。この
ため、外部リ−ドとリ−ド21、22とを半田付けする
際の、電気的な接続不良の発生を防止できる。
ドフレ−ムの所定の位置に樹脂が毛細管現象により上昇
することを防止する溝を形成する例について説明した。
本発明は、LED表示器以外の電子部品に適用すること
ができる。図7は、本発明の第6の実施形態として、本
発明をLEDランプに適用した例を示す縦断側面図であ
る。
一対のリ−ド端子31、32が設けられており、その一
方のリ−ド端子31の先端部に、鉄材よりなるパッド3
4を形成している。このLEDランプ30の発光素子3
3としては、例えばGaN等の窒素化合物を発光層とし
て青色を発色するものが使用される。
成される。この凹部34aは、外径を発光素子33の外
径よりも大きく選定し、その深さを発光素子33の厚さ
よりも大きくして、凹部34aに発光素子33を収容す
る。発光素子33は、銀ペ−スト又は透明エポキシ樹脂
の接合材料39を用いてリードフレ−ムのパッド34の
凹部34aにダイボンデングされる。また、発光素子3
3はボンディングワイヤ35によりリードフレ−ムのリ
ード端子31の先端に形成されたパッド34の先端部に
ワイヤボンデングされ、ボンディングワイヤ36により
もう一方のリ−ド端子32にワイヤボンデングされる。
スト又は透明エポキシ樹脂の接合材料39によりダイボ
ンデングされると共に、金属線35、36によりパッド
34の先端部、リ−ド端子32にワイヤボンデングされ
た発光素子33を覆い、リ−ド端子31、32をパッケ
−ジする透明又は半透明の合成樹脂製モ−ルド部であ
る。モ−ルド部37の先端部には、略半球形状のレンズ
38が形成される。このようにLEDランプ30は、先
端が略半球形状の円筒体の形状、すなわちド−ム形状に
形成される。
には溝8x、8yを形成する。この場合にも、樹脂液面
4からの樹脂登りを溝8x、8yの位置で抑制し、一対
のリ−ド端子31、32と外部リ−ド線との半田付け処
理に支障がないようにすることができる。
うに、リ−ド線に接続された素子を液状樹脂で封止し、
当該リ−ド端子をプリント基板などの外部回路と半田な
どにより接続するように構成た電子部品一般に適用する
ことができる。
ド線を液状樹脂に浸漬して素子を注型封止しているが、
本発明は、トランスファ−成型で封止する電子部品にも
適用できる。トランスファ−成型で封止する場合には、
トランスファ−ポットにキャビティを連接した周知の樹
脂封止の構成を用いて、トランスファ−ポットに収納さ
れている熱硬化性樹脂を加圧することにより溶融状態と
してキャビティに移送し、キャビティに配置されている
所定形状の電子部品を封止するものである。
っている樹脂の接触面から所定の高さの位置に、前記樹
脂登りを防止する溝を形成する。図8乃至10は本発明
の第7の実施形態とした、トランスファーモールドを用
いた例である。図8に示すようなリードフレーム10を
用い、ICチップ13を搭載し、モールド金型を用いた
封止樹脂15によって樹脂封止をしたものである。この
例ではアウターリードの樹脂封止面の近傍に溝14を形
成したことを特徴とするものである。この溝は、図10
(a)および(b)に要部拡大図およびその上面図を示
すように、打ち抜き面の対向面側すなわち、バリの形成
され易い面に形成される。かかる構成によっても、樹脂
登りがこの溝によって阻止され、樹脂登りのないリード
面を得ることができる。かりにわずかに樹脂登りが生じ
たとしても、この溝で完全に阻止されるため、確実に樹
脂ばりを阻止することが可能となる。さらにまた本発明
の第8の実施例として図11(a)、(b)および
(c)に示すように、この例ではアウターリードの樹脂
封止面の近傍に上下両面から溝14を形成したことを特
徴とするものである。この溝は、図11(a)、(b)
および(c)に要部拡大図および上面図および下面図を
示すように、上下両面に形成されている。かかる構成に
よっても、樹脂登りがこの溝によって阻止され、樹脂登
りのないリード面を得ることができる。かりにわずかに
樹脂登りが生じたとしても、この溝で完全に阻止される
ため、確実に樹脂ばりを阻止することが可能となる。さ
らにまた、前記素子チップの搭載されたリードを溶融樹
脂に浸せきし、引き上げることによって樹脂封止を行う
方法にも有効である。また、本発明の第9の実施形態と
して図12に示すように、本発明は、前記素子チップ4
3をフェイスダウンでリード41の先端に実装し、この
搭載された素子チップおよびリード41の表面に樹脂4
5をポッティングし、これを硬化させる工程についても
適用可能である。かかる構成によってもリード41の樹
脂封止領域の欽慕うに溝44が形成されているため、樹
脂登りがこの溝によって阻止され、樹脂登りのないリー
ド面を得ることができる。かりにわずかに樹脂登りが生
じたとしても、この溝で完全に阻止されるため、確実に
樹脂ばりを阻止することが可能となる。さらにまた、、
凹部を有するケース内に液状樹脂を充填し、前記素子チ
ップの搭載されたリードを装着し、この液状樹脂を硬化
させる工程についても適用可能である。かかる構成によ
れば、いずれも樹脂登りを前記溝によって抑制すること
ができ、容易に信頼性の高い電子部品を得ることが可能
となる。なお前記実施例では流動性樹脂としてエポキシ
樹脂を用いる場合について説明したが、エポキシ樹脂に
限定されることなく、他の熱硬化樹脂にも適用可能であ
ることは言うまでもない。このように、本発明は、液状
または溶融状である流動性の樹脂により素子を封止する
電子部品に適用可能である。
リ−ド端子に接続された素子を樹脂封止する際に、樹脂
との接触面から所定の高さの位置に、樹脂の上昇を抑制
する溝を設けている。このため、リ−ド線の溝の位置か
ら上部には樹脂が付着しないので、外部リ−ド線との半
田付け不良の発生を防止することができる。
することにより、接触面に対して最初に形成されている
溝から樹脂が漏洩して上昇した場合でも、次の溝により
確実に樹脂の上昇を抑制することができる。
突起部を形成している。このため、溝と突起部とは上昇
してくる樹脂に対して共に障壁として作用するので、そ
の相乗作用により接触面からの樹脂登りを確実に抑制す
ることができる。
るリ−ドフレ−ムを示す斜視図である。
に用いるリ−ドフレ−ムを示す斜視図である。
に用いるリ−ドフレ−ムを示す斜視図である。
に用いるリ−ドフレ−ムを示す斜視図である。
る。
の断面図である。
の縦断側面図である。
ムを示す図である。
ムを用いて形成したICを示す図である。
を示す図である。
を示す図である。
す斜視図である。
す斜視図である。
Claims (14)
- 【請求項1】 リ−ドと、前記リードに接続された素子
チップと、前記素子チップと前記リードの一部を覆う封
止樹脂とを具備し、 前記リードは、樹脂封止すべき領域から所定の間隔だけ
離れた位置に、溝を具備したことを特徴とする電子部
品。 - 【請求項2】 前記溝は、前記樹脂の上昇を抑制すべ
く、前記リードの長さ方向に直交するように形成されて
いることを特徴とする請求項1に記載の電子部品。 - 【請求項3】 前記リードは、スタンピングにより形成
されており、前記溝は、少なくとも、打ち抜き方向の対
向面側を含むように形成されていることを特徴とする請
求項1に記載の電子部品。 - 【請求項4】 前記リードは、スタンピングにより形成
されており、前記溝は、前記スタンピングによりバリの
形成された面を含むように形成されていることを特徴と
する請求項1に記載の電子部品。 - 【請求項5】 前記溝は、少なくとも前記リードのバリ
形成面およびその隣接面に形成されていることを特徴と
する請求項1に記載の電子部品。 - 【請求項6】 前記溝は、リードの伸長方向に直交する
複数本からなることを特徴とする請求項1に記載の電子
部品。 - 【請求項7】 前記リードは、前記溝と連接して突起部
を具備したことを特徴とする請求項1または請求項2に
記載の電子部品。 - 【請求項8】 樹脂封止すべき領域から所定の距離だけ
離間した位置に、溝を具備してなるリ−ドを有するリー
ドフレームを用意する工程と、 前記リードに素子チップを接続する工程と、 前記溝が封止領域の外側に位置するように、前記素子チ
ップと前記リードの一部を覆う樹脂封止工程とを含むこ
とを特徴とする電子部品の製造方法。 - 【請求項9】 前記リードフレームを用意する工程は、
少なくとも前記リードの封止樹脂の外側となる部分すな
わちアウターリードをスタンピング法により、形成する
工程を含むことを特徴とする請求項8に記載の電子部品
の製造方法。 - 【請求項10】 前記溝部は前記スタンピング工程で同
時に形成されることを特徴とする請求項9に記載の電子
部品の製造方法。 - 【請求項11】 前記樹脂封止工程は、前記素子チップ
の搭載されたリードを液状樹脂に浸せきし、引き上げる
工程であることを特徴とする請求項8に記載の電子部品
の製造方法。 - 【請求項12】 前記樹脂封止工程は、凹部を有するケ
ース内に液状樹脂を充填する工程と、前記凹部に前記素
子チップの搭載されたリードを浸せきする工程を含むこ
とを特徴とする請求項8に記載の電子部品の製造方法。 - 【請求項13】 前記樹脂封止工程は、前記素子チップ
の搭載されたリードの表面に樹脂をポッティングし、こ
れを硬化させる工程を含むことを特徴とする請求項8に
記載の電子部品の製造方法。 - 【請求項14】 前記樹脂封止工程は、前記素子チップ
の搭載されたリードを金型内に装着し、トランスファー
モールドにより形成する工程であることを特徴とする請
求項8に記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000248643A JP4390989B2 (ja) | 1999-08-20 | 2000-08-18 | 電子部品およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-233459 | 1999-08-20 | ||
JP23345999 | 1999-08-20 | ||
JP2000248643A JP4390989B2 (ja) | 1999-08-20 | 2000-08-18 | 電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001135768A true JP2001135768A (ja) | 2001-05-18 |
JP4390989B2 JP4390989B2 (ja) | 2009-12-24 |
Family
ID=26531046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000248643A Expired - Fee Related JP4390989B2 (ja) | 1999-08-20 | 2000-08-18 | 電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4390989B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867542B1 (en) * | 2000-03-29 | 2005-03-15 | General Electric Company | Floating chip photonic device and method of manufacture |
CN100552933C (zh) * | 2006-10-12 | 2009-10-21 | 日月光半导体制造股份有限公司 | 封装结构及其导线架 |
JP2012190941A (ja) * | 2011-03-09 | 2012-10-04 | Stanley Electric Co Ltd | 光半導体装置およびその製造方法 |
-
2000
- 2000-08-18 JP JP2000248643A patent/JP4390989B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867542B1 (en) * | 2000-03-29 | 2005-03-15 | General Electric Company | Floating chip photonic device and method of manufacture |
CN100552933C (zh) * | 2006-10-12 | 2009-10-21 | 日月光半导体制造股份有限公司 | 封装结构及其导线架 |
JP2012190941A (ja) * | 2011-03-09 | 2012-10-04 | Stanley Electric Co Ltd | 光半導体装置およびその製造方法 |
KR101917235B1 (ko) * | 2011-03-09 | 2018-11-13 | 스탠리 일렉트릭 컴퍼니, 리미티드 | 광반도체 장치 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4390989B2 (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8525307B2 (en) | Semiconductor device, lead frame assembly, and method for fabricating the same | |
CN108987367B (zh) | 在每个引线上具有焊料可附着的侧壁的qfn预模制的引线框 | |
US7102213B2 (en) | Leadframe-based housing, leadframe strip, surface-mounted optoelectronic-component, and production method | |
CN101546718B (zh) | 半导体装置封装和制造半导体装置封装的方法 | |
EP3440697B1 (en) | Flat no-leads package with improved contact leads | |
CN209785926U (zh) | 半导体器件 | |
JP2005529493A (ja) | 半導体デバイスを有するノンリードクワッドフラットパッケージ | |
JPH1145958A (ja) | 表面実装部品及びその製造方法 | |
US9484278B2 (en) | Semiconductor package and method for producing the same | |
US10424694B2 (en) | Light emitting device package | |
US10217699B2 (en) | Preformed lead frame | |
CN101814463B (zh) | 半导体封装结构及其制造方法 | |
US7456049B2 (en) | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same | |
KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
CN100397599C (zh) | 引线框的制造方法、半导体装置的制造方法及半导体装置 | |
JP4703903B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US6410980B1 (en) | Electronic part with groove in lead | |
JP7618072B2 (ja) | 半導体装置及びその製造方法 | |
JP7148220B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2001135768A (ja) | 電子部品およびその製造方法 | |
KR20210000777U (ko) | 반도체 패키지 | |
US8648452B2 (en) | Resin molded semiconductor device and manufacturing method thereof | |
JP2011049604A (ja) | 半導体装置の製造方法 | |
US6324756B1 (en) | Method and system for sealing the edge of a PBGA package | |
HK1224432A1 (zh) | 半導體器件製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060425 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070410 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091007 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |